JP3489325B2 - ショットキーバリアダイオードおよびその製造方法 - Google Patents
ショットキーバリアダイオードおよびその製造方法Info
- Publication number
- JP3489325B2 JP3489325B2 JP7248796A JP7248796A JP3489325B2 JP 3489325 B2 JP3489325 B2 JP 3489325B2 JP 7248796 A JP7248796 A JP 7248796A JP 7248796 A JP7248796 A JP 7248796A JP 3489325 B2 JP3489325 B2 JP 3489325B2
- Authority
- JP
- Japan
- Prior art keywords
- bridge
- schottky electrode
- schottky
- electrode
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、高耐圧化を図った
ショットキーバリアダイオードおよびその製造方法に関
する。
ショットキーバリアダイオードおよびその製造方法に関
する。
【０００２】
【発明が解決しようとする課題】従来、ショットキーバ
リアダイオードの高耐圧化を図るため、図５に示すよう
に、半導体基板１にガードリング２を設け、ショットキ
ー電極３周囲での電界集中を防ぐようにしたものがある
（特開昭６０−２０５８５号公報、特公平６−１８２７
９号公報等）。
リアダイオードの高耐圧化を図るため、図５に示すよう
に、半導体基板１にガードリング２を設け、ショットキ
ー電極３周囲での電界集中を防ぐようにしたものがある
（特開昭６０−２０５８５号公報、特公平６−１８２７
９号公報等）。
【０００３】しかしながら、このものでは、ショットキ
ー電極３として、ガードリングを設ける際のイオン注入
後の熱処理に耐えうる高融点金属を使用しなくてはなら
ず、高融点金属を蒸着する場合、大きな輻射熱が発生す
るため、微細にショットキー電極を形成するのが困難に
なるという問題がある。また、この熱処理工程があるた
め、高周波素子に適した材料（例えばＧａＡｓ等の化合
物）では、結晶が熱分解する問題やイオン注入を伴う工
程の増加の問題も生じる。
ー電極３として、ガードリングを設ける際のイオン注入
後の熱処理に耐えうる高融点金属を使用しなくてはなら
ず、高融点金属を蒸着する場合、大きな輻射熱が発生す
るため、微細にショットキー電極を形成するのが困難に
なるという問題がある。また、この熱処理工程があるた
め、高周波素子に適した材料（例えばＧａＡｓ等の化合
物）では、結晶が熱分解する問題やイオン注入を伴う工
程の増加の問題も生じる。
【０００４】このような問題を解決するため、本出願人
は、図６に示すように、ショットキー電極３の周囲に絶
縁膜４を設けてなるショットキーバリアダイオードで、
ショットキー電極３と絶縁膜４の間に隙間を形成し、そ
の隙間及び隙間の下部に形成された空隙に、樹脂による
絶縁物５を充填して、ショットキー電極３に接続する配
線６を形成可能とするものを提案した（特開平７−２１
１９２４号公報）。
は、図６に示すように、ショットキー電極３の周囲に絶
縁膜４を設けてなるショットキーバリアダイオードで、
ショットキー電極３と絶縁膜４の間に隙間を形成し、そ
の隙間及び隙間の下部に形成された空隙に、樹脂による
絶縁物５を充填して、ショットキー電極３に接続する配
線６を形成可能とするものを提案した（特開平７−２１
１９２４号公報）。
【０００５】しかしながら、このものでは、空隙に絶縁
物５を充填する複雑な工程が必要となり、生産効率、歩
留りに悪影響を及ぼす恐れがあることが判明した。従っ
て、空隙に絶縁物５を充填しないのが好ましいが、この
場合、ショットキー電極３に如何にして配線６を形成す
るかが問題となる。本発明は上記問題に鑑みたもので、
電界集中を防ぐために形成された空隙に絶縁物を充填す
ることなくショットキー電極への配線を形成可能とする
ことを目的とする。
物５を充填する複雑な工程が必要となり、生産効率、歩
留りに悪影響を及ぼす恐れがあることが判明した。従っ
て、空隙に絶縁物５を充填しないのが好ましいが、この
場合、ショットキー電極３に如何にして配線６を形成す
るかが問題となる。本発明は上記問題に鑑みたもので、
電界集中を防ぐために形成された空隙に絶縁物を充填す
ることなくショットキー電極への配線を形成可能とする
ことを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１乃至４に記載の発明においては、ショット
キー電極の周囲を取り囲むように半導体に空隙を形成す
るとともに、その空隙の上に空隙を跨ぐ橋を形成し、こ
の橋の上にショットキー電極への配線を形成したことを
特徴としている。
め、請求項１乃至４に記載の発明においては、ショット
キー電極の周囲を取り囲むように半導体に空隙を形成す
るとともに、その空隙の上に空隙を跨ぐ橋を形成し、こ
の橋の上にショットキー電極への配線を形成したことを
特徴としている。
【０００７】従って、電界集中を防ぐために形成された
空隙の上に橋を形成しているから、図６に示すもののよ
うに空隙に絶縁物を充填することなくショットキー電極
への配線を形成することができる。請求項５に記載の発
明においては、橋とショットキー電極の形成後に、それ
らをマスクとしたエッチングにてショットキー電極を取
り囲む空隙を形成するようにしているから、セルフアラ
イン的に空隙を精度よく形成することができる。
空隙の上に橋を形成しているから、図６に示すもののよ
うに空隙に絶縁物を充填することなくショットキー電極
への配線を形成することができる。請求項５に記載の発
明においては、橋とショットキー電極の形成後に、それ
らをマスクとしたエッチングにてショットキー電極を取
り囲む空隙を形成するようにしているから、セルフアラ
イン的に空隙を精度よく形成することができる。
【０００８】請求項６に記載の発明においては、ショッ
トー電極を、橋の一部と重複するように橋の上部に形成
しているから、ショットキー電極と橋の継ぎ目を二重に
覆うことができ、歩留りを向上させることができる。
トー電極を、橋の一部と重複するように橋の上部に形成
しているから、ショットキー電極と橋の継ぎ目を二重に
覆うことができ、歩留りを向上させることができる。
【０００９】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１（ａ）は、本発明の一実施形態
に係る高周波高耐圧のショットキーバリアダイオード
（以下ＳＢＤと略す）の平面図であり、図１（ｂ）は、
（ａ）中のＡ−Ａ断面図である。なお、図１（ａ）に
は、説明の便宜上、後述する絶縁薄膜１６が省略されて
いる。
について説明する。図１（ａ）は、本発明の一実施形態
に係る高周波高耐圧のショットキーバリアダイオード
（以下ＳＢＤと略す）の平面図であり、図１（ｂ）は、
（ａ）中のＡ−Ａ断面図である。なお、図１（ａ）に
は、説明の便宜上、後述する絶縁薄膜１６が省略されて
いる。
【００１０】図１において、板厚４１０μｍの絶縁性の
ＧａＡｓ基板１１上に、ｎ型ＧａＡｓ層１２が３．５μ
ｍ形成され、その上にｎ型ＧａＡｓ層１３が３μｍ形成
されている。ＧａＡｓ層１２は、斜面と底面のなす角度
が３０度となっている。ＧａＡｓ層１３は、上底が直径
２２μｍ、下底が直径３２μｍ、高さ３μｍの円錐台形
で、斜面と下底のなす角度が３０度となっている。この
ＧａＡｓ層１３上には、ショットキー電極１４が形成さ
れており、ＧａＡｓ層１３とショットキー電極１４とで
ショットキー接触が得られる。このショットキー電極１
４は直径１２μｍの円形のものである。
ＧａＡｓ基板１１上に、ｎ型ＧａＡｓ層１２が３．５μ
ｍ形成され、その上にｎ型ＧａＡｓ層１３が３μｍ形成
されている。ＧａＡｓ層１２は、斜面と底面のなす角度
が３０度となっている。ＧａＡｓ層１３は、上底が直径
２２μｍ、下底が直径３２μｍ、高さ３μｍの円錐台形
で、斜面と下底のなす角度が３０度となっている。この
ＧａＡｓ層１３上には、ショットキー電極１４が形成さ
れており、ＧａＡｓ層１３とショットキー電極１４とで
ショットキー接触が得られる。このショットキー電極１
４は直径１２μｍの円形のものである。
【００１１】ＧａＡｓ層１２の上面と斜面部上には、Ｇ
ａＡｓ層１３と別の部分に、オーム性電極１５が形成さ
れている。このオーム性電極１５の幅は、インピーダン
スが５０Ωになる１２０μｍより僅かに大きな１３０μ
ｍとなっている。また、ＧａＡｓ層１２、１３上のショ
ットキー電極１４とその周囲、オーム性電極１５を除く
部分、及びＧａＡｓ基板１１上の金属配線１７が形成さ
れない部分には、膜厚７２０ｎｍの酸化珪素膜よりなる
絶縁薄膜１６が形成されている。
ａＡｓ層１３と別の部分に、オーム性電極１５が形成さ
れている。このオーム性電極１５の幅は、インピーダン
スが５０Ωになる１２０μｍより僅かに大きな１３０μ
ｍとなっている。また、ＧａＡｓ層１２、１３上のショ
ットキー電極１４とその周囲、オーム性電極１５を除く
部分、及びＧａＡｓ基板１１上の金属配線１７が形成さ
れない部分には、膜厚７２０ｎｍの酸化珪素膜よりなる
絶縁薄膜１６が形成されている。
【００１２】さらに、ショットキー電極１４、オーム性
電極１５の上には金属配線１７が接続されている。この
金属配線１７を通じてショットキー電極１４、オーム性
電極１５に電力が注入される。図１に示すように、金属
配線１７は、ショットキー電極１４側（図１中左側）の
うち、ＧａＡｓ基板１１上では、特性インピーダンスを
５０Ωに保つ線路幅１２０μｍとなっている。そして、
ショットキー電極１４に近づくにつれて４５度で線路幅
が細くなり、ＧａＡｓ層１２の手前で幅が２μｍにな
り、ＧａＡｓ層１２、ＧａＡｓ層１３で形成される段差
の斜面上も幅が２μｍになっている。
電極１５の上には金属配線１７が接続されている。この
金属配線１７を通じてショットキー電極１４、オーム性
電極１５に電力が注入される。図１に示すように、金属
配線１７は、ショットキー電極１４側（図１中左側）の
うち、ＧａＡｓ基板１１上では、特性インピーダンスを
５０Ωに保つ線路幅１２０μｍとなっている。そして、
ショットキー電極１４に近づくにつれて４５度で線路幅
が細くなり、ＧａＡｓ層１２の手前で幅が２μｍにな
り、ＧａＡｓ層１２、ＧａＡｓ層１３で形成される段差
の斜面上も幅が２μｍになっている。
【００１３】また、金属配線１７のオーム性電極１５側
（図１中右側）では、金属配線１７は、オーム性電極１
５より僅かに小さくかつオーム性電極１５と相似形状で
オーム性電極１５を覆って形成されている。図２
（ａ）、（ｂ）に、ＧａＡｓ層１３から上の部分を拡大
した部分平面図、断面図を示す。
（図１中右側）では、金属配線１７は、オーム性電極１
５より僅かに小さくかつオーム性電極１５と相似形状で
オーム性電極１５を覆って形成されている。図２
（ａ）、（ｂ）に、ＧａＡｓ層１３から上の部分を拡大
した部分平面図、断面図を示す。
【００１４】ショットキー電極１４と酸化珪素膜１６と
の間には、図２（ａ）に示すようにドーナッツ状の隙間
２０が形成されている。この隙間２０が形成されている
部分に対応して、ＧａＡｓ層１３には、図２（ｂ）に示
すようにショットキー電極１４の周囲に、深さ１μｍの
空隙１９が形成されている。この空隙１９の上には、空
隙１９を跨ぐようにして幅２μｍの橋１８が形成されて
いる。この橋１８は、酸化珪素膜１６の一部として形成
されたものである。そして、橋１８の上に、ショットキ
ー電極１４への金属配線１７が形成されている。なお、
金属配線１７のうち橋１８上に形成された部分の幅は、
橋１８の幅より細く、１．５μｍとしている。
の間には、図２（ａ）に示すようにドーナッツ状の隙間
２０が形成されている。この隙間２０が形成されている
部分に対応して、ＧａＡｓ層１３には、図２（ｂ）に示
すようにショットキー電極１４の周囲に、深さ１μｍの
空隙１９が形成されている。この空隙１９の上には、空
隙１９を跨ぐようにして幅２μｍの橋１８が形成されて
いる。この橋１８は、酸化珪素膜１６の一部として形成
されたものである。そして、橋１８の上に、ショットキ
ー電極１４への金属配線１７が形成されている。なお、
金属配線１７のうち橋１８上に形成された部分の幅は、
橋１８の幅より細く、１．５μｍとしている。
【００１５】上記した構成によれば、バイアス時にショ
ットキー電極１４の周囲で電界集中する部分が空隙１９
となっている。従って、ショットキー電極１４周囲での
電界集中による降伏を防ぐことができ、ＳＢＤの耐圧を
向上させることができる。また、図６に示すような、配
線形成のための絶縁物５を用いることなく、空隙１９に
より、容易に高耐圧化できる。
ットキー電極１４の周囲で電界集中する部分が空隙１９
となっている。従って、ショットキー電極１４周囲での
電界集中による降伏を防ぐことができ、ＳＢＤの耐圧を
向上させることができる。また、図６に示すような、配
線形成のための絶縁物５を用いることなく、空隙１９に
より、容易に高耐圧化できる。
【００１６】さらに、ガードリングを形成して高耐圧化
する図５に示すもののように高い温度での熱処理を必要
としないため、ＧａＡｓ等の化合物半導体に対しても適
用できる。従って、化合物半導体を用いて構成した本実
施形態によるＳＢＤは、高周波動作と高耐圧の両立が可
能になるものである。上記した実施形態のものの耐圧向
上の効果を調べるため、後述する製造方法にて製造した
ＳＢＤとショットキー電極の周囲に空隙を設けないＳＢ
Ｄとを製作し耐圧を測定した。本実施形態によるＳＢＤ
の耐圧が４１Ｖであったのに対し、ショットキー電極の
周囲に空隙を設けないＳＢＤの耐圧は２７Ｖであった。
従って、ショットキー電極１４の周囲に空隙１９を設け
ることによって、素子耐圧を５０％程度向上させること
ができた。
する図５に示すもののように高い温度での熱処理を必要
としないため、ＧａＡｓ等の化合物半導体に対しても適
用できる。従って、化合物半導体を用いて構成した本実
施形態によるＳＢＤは、高周波動作と高耐圧の両立が可
能になるものである。上記した実施形態のものの耐圧向
上の効果を調べるため、後述する製造方法にて製造した
ＳＢＤとショットキー電極の周囲に空隙を設けないＳＢ
Ｄとを製作し耐圧を測定した。本実施形態によるＳＢＤ
の耐圧が４１Ｖであったのに対し、ショットキー電極の
周囲に空隙を設けないＳＢＤの耐圧は２７Ｖであった。
従って、ショットキー電極１４の周囲に空隙１９を設け
ることによって、素子耐圧を５０％程度向上させること
ができた。
【００１７】次に、上記ＳＢＤの製造方法を図３、図４
に示す工程図に従って説明する。まず、ＣｒＯを１×１
０15ｃｍ-3ドープした半絶縁性ＧａＡｓ基板１１を板厚
４１０μｍにて形成し、その上に、Ｓｉを２．５〜３．
０×１０18ｃｍ-3ドープした高不純物濃度ｎ型ＧａＡｓ
層１２を３．５μｍエピタキシャル成長させ、その上に
Ｓを１．５×１０16ｃｍ-3ドープしたｎ型ＧａＡｓ層１
３を３μｍエピタキシャル成長させる（図３（ａ））。
に示す工程図に従って説明する。まず、ＣｒＯを１×１
０15ｃｍ-3ドープした半絶縁性ＧａＡｓ基板１１を板厚
４１０μｍにて形成し、その上に、Ｓｉを２．５〜３．
０×１０18ｃｍ-3ドープした高不純物濃度ｎ型ＧａＡｓ
層１２を３．５μｍエピタキシャル成長させ、その上に
Ｓを１．５×１０16ｃｍ-3ドープしたｎ型ＧａＡｓ層１
３を３μｍエピタキシャル成長させる（図３（ａ））。
【００１８】これにレジスト膜を形成し、硫酸系のエッ
チング液に浸漬し、ｎ型ＧａＡｓ層１３の所望の部分以
外を除去して図３（ｂ）の構造とする。この上にレジス
ト膜を形成し、図３（ｂ）の場合と同様にエッチングし
て、ＧａＡｓ層１２の所望の部分以外を除去し、さらに
オーム性電極１５をＧａＡｓ層１２上に形成して図３
（ｃ）の構造とする。ここで、オーム性電極１５は、レ
ジストにてパターン形成した後、ウエハ全面にＡｕ−Ｇ
ｅ６０ｎｍ、Ｎｉ２０ｎｍ、Ａｕ１５０ｎｍを形成し、
アセトンでレジストを溶解して不要部を剥離（リフトオ
フ）することにより形成される。
チング液に浸漬し、ｎ型ＧａＡｓ層１３の所望の部分以
外を除去して図３（ｂ）の構造とする。この上にレジス
ト膜を形成し、図３（ｂ）の場合と同様にエッチングし
て、ＧａＡｓ層１２の所望の部分以外を除去し、さらに
オーム性電極１５をＧａＡｓ層１２上に形成して図３
（ｃ）の構造とする。ここで、オーム性電極１５は、レ
ジストにてパターン形成した後、ウエハ全面にＡｕ−Ｇ
ｅ６０ｎｍ、Ｎｉ２０ｎｍ、Ａｕ１５０ｎｍを形成し、
アセトンでレジストを溶解して不要部を剥離（リフトオ
フ）することにより形成される。
【００１９】次に、プラズマＣＶＤ装置で、酸化珪素膜
１６を全面に膜厚７５０ｎｍ形成する（図３（ｄ））。
これにレジスト層を形成し、フッ酸系のエッチング液に
浸漬してウェットエッチングを行い酸化珪素膜１６に開
口部２１を設ける（図４（ａ））。この際、開口部２１
の半径は後に形成するショットキー電極１４の半径より
１μｍ大きくしておく。また、酸化珪素膜１６に開口部
２１を形成する際、開口部２１には、図に示すように、
長方形の橋１８を残しておく。なお、この橋１８の幅は
２μｍである。
１６を全面に膜厚７５０ｎｍ形成する（図３（ｄ））。
これにレジスト層を形成し、フッ酸系のエッチング液に
浸漬してウェットエッチングを行い酸化珪素膜１６に開
口部２１を設ける（図４（ａ））。この際、開口部２１
の半径は後に形成するショットキー電極１４の半径より
１μｍ大きくしておく。また、酸化珪素膜１６に開口部
２１を形成する際、開口部２１には、図に示すように、
長方形の橋１８を残しておく。なお、この橋１８の幅は
２μｍである。
【００２０】次に、直径１２μｍの開口部を持ったレジ
スト層を形成し、ＧａＡｓ層１３をライトエッチングし
た後、Ｔｉ１００ｎｍ、Ｐｔ２０ｎｍ、Ａｕ２００ｎｍ
の金属膜を形成する。その状態でアセトンに浸漬してリ
フトオフすることにより、図４（ｂ）に示すように、シ
ョットキー電極１４を形成する。この場合、ショットー
電極１４は、図に示すように、橋１８の上部を含み、橋
１８の一部と重複するようにして形成されている。
スト層を形成し、ＧａＡｓ層１３をライトエッチングし
た後、Ｔｉ１００ｎｍ、Ｐｔ２０ｎｍ、Ａｕ２００ｎｍ
の金属膜を形成する。その状態でアセトンに浸漬してリ
フトオフすることにより、図４（ｂ）に示すように、シ
ョットキー電極１４を形成する。この場合、ショットー
電極１４は、図に示すように、橋１８の上部を含み、橋
１８の一部と重複するようにして形成されている。
【００２１】また、ショットキー電極１４の半径より酸
化珪素膜１６の開口部２１の半径が１μｍ大きく設定さ
れているため、ショットキー電極１４と酸化珪素膜１６
の間には、ドーナツ状の隙間２０が形成されている。こ
の後、硫酸系のエッチング液に浸漬し、ショットキー電
極１４と酸化珪素膜１６の間のＧａＡｓ層１３が露出し
た部分をエッチングする。このことにより、図４（ｃ）
に示すように、隙間２０の下部に空隙１９が形成され
る。なお、橋１８の下部のＧａＡｓ層１３もサイドエッ
チされて空隙となっており、橋１８が空隙１９上に形成
されることになる。
化珪素膜１６の開口部２１の半径が１μｍ大きく設定さ
れているため、ショットキー電極１４と酸化珪素膜１６
の間には、ドーナツ状の隙間２０が形成されている。こ
の後、硫酸系のエッチング液に浸漬し、ショットキー電
極１４と酸化珪素膜１６の間のＧａＡｓ層１３が露出し
た部分をエッチングする。このことにより、図４（ｃ）
に示すように、隙間２０の下部に空隙１９が形成され
る。なお、橋１８の下部のＧａＡｓ層１３もサイドエッ
チされて空隙となっており、橋１８が空隙１９上に形成
されることになる。
【００２２】次に、レジストにてパターン形成後、フッ
酸系のエッチング液に浸漬してウェットエッチングを行
い、オーム性電極１５の上と配線金属を形成するＧａＡ
ｓ基板１１上の酸化珪素膜１６を除去する。最後に、配
線形成のためのレジストパターン形成後、Ｔｉ１００ｎ
ｍ、Ｎｉ２０ｎｍ、Ａｕ１μｍを積層して金属配線１７
を形成する。このことによって、図１に示すＳＢＤが構
成される。
酸系のエッチング液に浸漬してウェットエッチングを行
い、オーム性電極１５の上と配線金属を形成するＧａＡ
ｓ基板１１上の酸化珪素膜１６を除去する。最後に、配
線形成のためのレジストパターン形成後、Ｔｉ１００ｎ
ｍ、Ｎｉ２０ｎｍ、Ａｕ１μｍを積層して金属配線１７
を形成する。このことによって、図１に示すＳＢＤが構
成される。
【００２３】上記した製造方法によれば、ショットキー
電極１４と酸化珪素膜１６をマスクとしてエッチングを
行っているため、位置精度よく空隙１９を形成すること
ができる。また、空隙１９を形成する前に橋１８を形成
しているため、上記したエッチング時に、サイドエッチ
により橋１８の下にも空隙が形成される。なお、上記実
施形態では、橋１８を酸化珪素膜１６の一部として形成
するものを示したが、酸化珪素膜１６とは別の絶縁膜に
て形成するようにしてもよい。また、空隙の深さは、必
要に応じて調整してもよい。
電極１４と酸化珪素膜１６をマスクとしてエッチングを
行っているため、位置精度よく空隙１９を形成すること
ができる。また、空隙１９を形成する前に橋１８を形成
しているため、上記したエッチング時に、サイドエッチ
により橋１８の下にも空隙が形成される。なお、上記実
施形態では、橋１８を酸化珪素膜１６の一部として形成
するものを示したが、酸化珪素膜１６とは別の絶縁膜に
て形成するようにしてもよい。また、空隙の深さは、必
要に応じて調整してもよい。
【図１】本発明の一実施形態に係るショットキーバリア
ダイオードの構成を示すもので、（ａ）は平面図、
（ｂ）は断面図である。
ダイオードの構成を示すもので、（ａ）は平面図、
（ｂ）は断面図である。
【図２】図１に示すものにおいて、ＧａＡｓ層１３から
上の部分を拡大した構成を示すもので、（ａ）は部分平
面図、（ｂ）は断面図である。
上の部分を拡大した構成を示すもので、（ａ）は部分平
面図、（ｂ）は断面図である。
【図３】本発明の一実施形態に係るショットキーバリア
ダイオードの製造方法を示す工程図である。
ダイオードの製造方法を示す工程図である。
【図４】図３に続く製造工程を示す工程図である。
【図５】半導体基板にガードリングを設けた従来構造を
示す図である。
示す図である。
【図６】ショットキー電極と絶縁膜の間に形成された空
隙に絶縁物を充填した従来構造を示す図である。
隙に絶縁物を充填した従来構造を示す図である。
１１…半絶縁性ＧａＡｓ基板、１２、１３…ｎ型ＧａＡ
ｓ層、１４…ショットキー電極、１５…オーム性電極、
１６…絶縁膜、１７…金属配線。
ｓ層、１４…ショットキー電極、１５…オーム性電極、
１６…絶縁膜、１７…金属配線。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/47
H01L 29/872
Claims (6)
- 【請求項１】 半導体（１３）上にショットキー電極
（１４）を設けてなるショットキーバリアダイオードに
おいて、 前記ショットキー電極の周囲を取り囲むように前記半導
体に空隙（１９）が形成され、前記空隙の上に前記空隙
を跨ぐ橋（１８）が形成され、前記橋の上に前記ショッ
トキー電極への配線（１７）が形成されていることを特
徴とするショットキーバリアダイオード。 - 【請求項２】 前記橋（１８）は、絶縁膜にて形成され
ていることを特徴とする請求項１に記載のショットキー
バリアダイオード。 - 【請求項３】 前記橋（１８）は、前記半導体と前記配
線を絶縁するために設けられた絶縁膜（１６）の一部と
して形成されていることを特徴とする請求項１に記載の
ショットキーバリアダイオード。 - 【請求項４】 前記半導体（１３）が化合物半導体であ
ることを特徴とする請求項１乃至３のいずれか１つに記
載のショットキーバリアダイオード。 - 【請求項５】 半導体（１３）上にショットキー電極
（１４）を設けてなるショットキーバリアダイオードの
製造方法において、 前記半導体上に絶縁膜（１６）を形成し、 前記絶縁膜に、前記ショットキー電極より大きな開口部
（２１）を橋（１８）となる部分を残して形成し、 前記開口部に前記ショットキー電極を形成し、 この後、前記ショットキー電極と前記絶縁膜をマスクと
し、前記ショットキー電極と前記絶縁膜との間の前記半
導体が露出した部分をエッチングして、その露出した部
分および前記橋の下に前記ショットキー電極を取り囲む
空隙（１９）を形成し、 前記橋の上に前記ショットキー電極への配線（１７）を
形成することを特徴とするショットキーバリアダイオー
ドの製造方法。 - 【請求項６】 前記ショットー電極（１４）を、前記橋
（１８）の一部と重複するように前記橋（１８）の上部
に形成することを特徴とする請求項５に記載のショット
キーバリアダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7248796A JP3489325B2 (ja) | 1996-03-27 | 1996-03-27 | ショットキーバリアダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7248796A JP3489325B2 (ja) | 1996-03-27 | 1996-03-27 | ショットキーバリアダイオードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260689A JPH09260689A (ja) | 1997-10-03 |
| JP3489325B2 true JP3489325B2 (ja) | 2004-01-19 |
Family
ID=13490738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7248796A Expired - Fee Related JP3489325B2 (ja) | 1996-03-27 | 1996-03-27 | ショットキーバリアダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3489325B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4587192B2 (ja) * | 1999-09-20 | 2010-11-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| EP2815423B1 (en) * | 2012-02-14 | 2017-05-24 | Hexagem AB | Gallium nitride nanowire based electronics |
-
1996
- 1996-03-27 JP JP7248796A patent/JP3489325B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260689A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4852792B2 (ja) | 半導体装置の製造方法 | |
| US20010023947A1 (en) | Ultra high speed heterojunction bipolar transistor having a cantilevered base | |
| WO1989006444A2 (en) | Vertical power transistor and fabrication methods | |
| JPH0532911B2 (ja) | ||
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3489325B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP2932469B2 (ja) | ホール素子及びその製造方法 | |
| JPH09186240A (ja) | 半導体デバイス及びその製造方法 | |
| JPH0430557A (ja) | 半導体装置の製造方法 | |
| WO2003077306A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| US5418181A (en) | Method of fabricating diode using grid recess | |
| JPH07211924A (ja) | ショットキーダイオード及びその製造方法 | |
| JP2904545B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JPH06104458A (ja) | メサ型半導体装置の製造方法 | |
| JP3488833B2 (ja) | 電界効果トランジスタの形成方法 | |
| JPS6323669B2 (ja) | ||
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| KR100198425B1 (ko) | 폴리이미드를 이용한 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP2630204B2 (ja) | 半導体装置の製造方法 | |
| JP2550715B2 (ja) | 半導体装置 | |
| JPH06252381A (ja) | ショットキーバリアダイオードの製造方法 | |
| JP2661153B2 (ja) | 半導体装置の製造方法 | |
| EP0146212A1 (en) | Schottky barrier diode and method of manufacturing it | |
| JPH01125975A (ja) | 半導体装置の製造方法 | |
| JPS59105339A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |