JP3488549B2 - バイポーラ技術を用いたヒステリシスを有するコンパレータ - Google Patents
バイポーラ技術を用いたヒステリシスを有するコンパレータInfo
- Publication number
- JP3488549B2 JP3488549B2 JP23599295A JP23599295A JP3488549B2 JP 3488549 B2 JP3488549 B2 JP 3488549B2 JP 23599295 A JP23599295 A JP 23599295A JP 23599295 A JP23599295 A JP 23599295A JP 3488549 B2 JP3488549 B2 JP 3488549B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mirror
- comparator
- transistor
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005516 engineering process Methods 0.000 title claims description 18
- 238000010791 quenching Methods 0.000 claims description 28
- 238000010304 firing Methods 0.000 claims description 22
- 230000000171 quenching effect Effects 0.000 claims description 21
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 4
- OVSKIKFHRZPJSS-UHFFFAOYSA-N 2,4-D Chemical compound OC(=O)COC1=CC=C(Cl)C=C1Cl OVSKIKFHRZPJSS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003012 network analysis Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はバイポーラ技術を用
いたヒステリシスを有するコンパレータに関する。
いたヒステリシスを有するコンパレータに関する。
【０００２】
【従来の技術】コンパレータにヒステリシスを頻繁に利
用する目的は、小さい入力電圧を検出するためである。
典型的な例に、論理値ＬＯＷにより電子システム全体を
作動する論理入力、供給電圧があるスレッショルド値以
下に降下したときに入力電圧で実行されるか、供給電流
が供給されている回路のスイッチングオフ（切る）保護
回路、及び発電機のリセットがある。これらの目的のた
めに、スイッチングスレッショルド値以上の入力信号に
可能な限り小さい電流を消費するコンパレータが要求さ
れる。一方で、スイッチングスレッショルド値以下の入
力信号における電力消費はしばしば第二の重要性をも
つ。
用する目的は、小さい入力電圧を検出するためである。
典型的な例に、論理値ＬＯＷにより電子システム全体を
作動する論理入力、供給電圧があるスレッショルド値以
下に降下したときに入力電圧で実行されるか、供給電流
が供給されている回路のスイッチングオフ（切る）保護
回路、及び発電機のリセットがある。これらの目的のた
めに、スイッチングスレッショルド値以上の入力信号に
可能な限り小さい電流を消費するコンパレータが要求さ
れる。一方で、スイッチングスレッショルド値以下の入
力信号における電力消費はしばしば第二の重要性をも
つ。
【０００３】また、スイッチングスレッショルド値以下
で可能な限り小さい電流を消費するヒステリシスのコン
パレータが要求される一方で、スイッチングスレッショ
ルド値以上の入力信号における電力消費が第二の重要性
をもつ。 入力信号がスイッチングスレッショルド側に
あるときに可能な限り小さい電流を消費するヒステリシ
スが要求される一方で、入力信号がスイッチングスレッ
ショルドの他方の側にあるとき、電力消費は第二の重要
性をもつ。電力消費が可能な限り低くなるべきスイッチ
ングスレッショルドの側では、それぞれの適用例に依存
する。
で可能な限り小さい電流を消費するヒステリシスのコン
パレータが要求される一方で、スイッチングスレッショ
ルド値以上の入力信号における電力消費が第二の重要性
をもつ。 入力信号がスイッチングスレッショルド側に
あるときに可能な限り小さい電流を消費するヒステリシ
スが要求される一方で、入力信号がスイッチングスレッ
ショルドの他方の側にあるとき、電力消費は第二の重要
性をもつ。電力消費が可能な限り低くなるべきスイッチ
ングスレッショルドの側では、それぞれの適用例に依存
する。
【０００４】この目的のため、スイッチオーバプロセス
の間のみ電流を消費するＣＭＯＳ（相補形金属酸化膜半
導体）技術で回路を用いることが適している。ＣＭＯＳ
技術の回路は、たとえ回路が単純で粗雑な回路であって
も、比較的に不精密である。ＣＭＯＳ技術の回路を精密
にするために複雑な大回路が要求される。シュミット回
路（Ｓｃｈｍｉｔｔ ｔｒｉｇｇｅｒ）型のＣＭＯＳ回
路はドイツ国特許第ＤＥ−Ａ−３８ ３７ ８２１号の
図１から公知である。その公報の図４は精密なスイッチ
ングスレッショルドでシュミット回路を得るために、か
なり複雑な回路の複合体をもつ高精度なＣＭＯＳシュミ
ット回路を示している。
の間のみ電流を消費するＣＭＯＳ（相補形金属酸化膜半
導体）技術で回路を用いることが適している。ＣＭＯＳ
技術の回路は、たとえ回路が単純で粗雑な回路であって
も、比較的に不精密である。ＣＭＯＳ技術の回路を精密
にするために複雑な大回路が要求される。シュミット回
路（Ｓｃｈｍｉｔｔ ｔｒｉｇｇｅｒ）型のＣＭＯＳ回
路はドイツ国特許第ＤＥ−Ａ−３８ ３７ ８２１号の
図１から公知である。その公報の図４は精密なスイッチ
ングスレッショルドでシュミット回路を得るために、か
なり複雑な回路の複合体をもつ高精度なＣＭＯＳシュミ
ット回路を示している。
【０００５】ドイツ国特許第ＤＥ−Ａ−４２ １５ ４
２３号はＭＯＳ技術のシュミット回路を開示しており、
そこで、シュミット回路のヒステリシスにつながる２つ
のスレッショルド値は、２つの差動コンパレータ、つま
り一方が上のスレッショルド値以上で導電で、且つ上の
スレッショルド値以下で非導電であるコンパレータ、も
う一方が下のスレッショルド値以上で非導電で、且つ下
のスレッショルド値以下で導電であるコンパレータ、に
より設定されている。スイッチオ−バプロセスをはずれ
て上のスレッショルド値以上も下のスレッショルド値以
下も非導電性とされる全回路のため、非導電状態から導
電状態に切換えたコンパレータ回路状態はフリップフロ
ップにより記憶され、さらに導電状態を通したコンパレ
ータは回路状態を切換えた後直ちに非導電状態に切換え
られる。
２３号はＭＯＳ技術のシュミット回路を開示しており、
そこで、シュミット回路のヒステリシスにつながる２つ
のスレッショルド値は、２つの差動コンパレータ、つま
り一方が上のスレッショルド値以上で導電で、且つ上の
スレッショルド値以下で非導電であるコンパレータ、も
う一方が下のスレッショルド値以上で非導電で、且つ下
のスレッショルド値以下で導電であるコンパレータ、に
より設定されている。スイッチオ−バプロセスをはずれ
て上のスレッショルド値以上も下のスレッショルド値以
下も非導電性とされる全回路のため、非導電状態から導
電状態に切換えたコンパレータ回路状態はフリップフロ
ップにより記憶され、さらに導電状態を通したコンパレ
ータは回路状態を切換えた後直ちに非導電状態に切換え
られる。
【０００６】バイポーラ回路はＭＯＳ技術の回路より精
密なものを少しの努力で生産することができる。ヒステ
リシスは、電流バンクからスイッチング電流（この一例
としてＳｉｅｍｅｎｓ社 １９９０年発行「Ｉｎｄｕｓ
ｔｒｉａｌ ａｎｄ Ａｕｔｏｍｏｔｉｖｅ ＩＣｓ」
の６９９頁に記載されている集積回路ＴＬＥ４２１１）
又は正のフィードバック（Ｆａｉｒｃｈｉｌｄ編集の
「Ｄａｔｅ Ｂｏｏｋ１９７６」の第９−３７頁に記載
されているヒステリシスのコンパレータの形態）のいず
れかにより引き起こされるが、通常のバイポーラ技術に
おけるヒステリシスのコンパレータは両方の回路状態で
等しい電流量を消費する。
密なものを少しの努力で生産することができる。ヒステ
リシスは、電流バンクからスイッチング電流（この一例
としてＳｉｅｍｅｎｓ社 １９９０年発行「Ｉｎｄｕｓ
ｔｒｉａｌ ａｎｄ Ａｕｔｏｍｏｔｉｖｅ ＩＣｓ」
の６９９頁に記載されている集積回路ＴＬＥ４２１１）
又は正のフィードバック（Ｆａｉｒｃｈｉｌｄ編集の
「Ｄａｔｅ Ｂｏｏｋ１９７６」の第９−３７頁に記載
されているヒステリシスのコンパレータの形態）のいず
れかにより引き起こされるが、通常のバイポーラ技術に
おけるヒステリシスのコンパレータは両方の回路状態で
等しい電流量を消費する。
【０００７】更に、バイポーラ技術のコンパレータが、
バンドギャップ電圧を切換えることは周知であり、バン
ドギャップシュミット回路とも呼ばれている。この一例
はドイツ国特許第ＤＥ−Ａ−４２ １５ ４２３号の図
４に示されている。バンドギャップコンパレータは、約
１．２Ｖのスイッチングスレッショルド値Ｖで温度依存
性をあまりもっていない。しかしながら、前記スイッチ
ングスレッショルド値以下の入力信号ですでに電流消費
が行われ、又前記スレッショルド値以上でも行われる。
即ち、その作動範囲で最大に電流を消費する。
バンドギャップ電圧を切換えることは周知であり、バン
ドギャップシュミット回路とも呼ばれている。この一例
はドイツ国特許第ＤＥ−Ａ−４２ １５ ４２３号の図
４に示されている。バンドギャップコンパレータは、約
１．２Ｖのスイッチングスレッショルド値Ｖで温度依存
性をあまりもっていない。しかしながら、前記スイッチ
ングスレッショルド値以下の入力信号ですでに電流消費
が行われ、又前記スレッショルド値以上でも行われる。
即ち、その作動範囲で最大に電流を消費する。
【０００８】
【発明が解決しようとする課題】しかしながら、通常正
のポテンシャル極の供給電圧源と接地点との間に接続さ
れているバンドギャップコンパレータ又はシュミット回
路は、ｐ−ｎ−ｐトランジスタで構成されている。スイ
ッチングスレッショルド値に達する前に電流を徐々に消
費している上述の領域の曖昧さと共に、前記スイッチン
グスレッショルド値以下の低入力信号で電力節約し、ス
イッチングスレッショルド以上の入力電圧で電力消費す
ることは確かである。低入力電圧で電力消費及び高入力
電圧で電力節約という反対の効果を要求するならば、こ
れは反対の伝導性効果をもつトランジスタの構造により
得ることはできない。この場合、入力電圧はもはや接地
点ポテンシャルではなく、電圧源の正の供給電圧ポテン
シャルを示している。後者はバンドギャップの確実な動
作を可能にするほど安定していない。
のポテンシャル極の供給電圧源と接地点との間に接続さ
れているバンドギャップコンパレータ又はシュミット回
路は、ｐ−ｎ−ｐトランジスタで構成されている。スイ
ッチングスレッショルド値に達する前に電流を徐々に消
費している上述の領域の曖昧さと共に、前記スイッチン
グスレッショルド値以下の低入力信号で電力節約し、ス
イッチングスレッショルド以上の入力電圧で電力消費す
ることは確かである。低入力電圧で電力消費及び高入力
電圧で電力節約という反対の効果を要求するならば、こ
れは反対の伝導性効果をもつトランジスタの構造により
得ることはできない。この場合、入力電圧はもはや接地
点ポテンシャルではなく、電圧源の正の供給電圧ポテン
シャルを示している。後者はバンドギャップの確実な動
作を可能にするほど安定していない。
【０００９】ハイブリッドアプローチで、即ちＭＯＳ及
びバイポーラの技術の両方を使用する集積回路で、ヒス
テリシスのコンパレータの利用を検討することができ
る。しかしながら、そのような集積回路の生産は多数の
マスクとそれに対応する生産工程が必要であるので、ハ
イブリッドアプローチは高くつく。ヒステリシスのコン
パレータが、精密でなく単純で粗雑でしかも安さを要求
されるなら、静止状態で、即ちスイッチングスレッショ
ルド側にある入力信号で可能な限り小さい電流を消費す
ることなく、バイポーラ技術において動作する電流が供
給されるべきである。これが行われるスイッチングスレ
ッショルドの各側は、それぞれの適応条件に応じて要求
されたものに対して正確でなければならない。
びバイポーラの技術の両方を使用する集積回路で、ヒス
テリシスのコンパレータの利用を検討することができ
る。しかしながら、そのような集積回路の生産は多数の
マスクとそれに対応する生産工程が必要であるので、ハ
イブリッドアプローチは高くつく。ヒステリシスのコン
パレータが、精密でなく単純で粗雑でしかも安さを要求
されるなら、静止状態で、即ちスイッチングスレッショ
ルド側にある入力信号で可能な限り小さい電流を消費す
ることなく、バイポーラ技術において動作する電流が供
給されるべきである。これが行われるスイッチングスレ
ッショルドの各側は、それぞれの適応条件に応じて要求
されたものに対して正確でなければならない。
【００１０】電圧／電流変換器が差動増幅器を備えるこ
とができ、第一入力は表示されるための電圧信号に供給
され、第二入力は基準ポテンシャルに従い、そして出力
は双安定な電流源の接点に流れる電流に連結される。そ
のような差動増幅器は、例えば１９８８年、ＭｃＧｒａ
ｗ−Ｈｉｌｌ社より出版された、Ｊａｃｏｂ Ｍｉｌｌ
ｍａｎ著「Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ」第二版
の４３５頁から公知の技術である。このタイプの双安定
な電流源は、例えば１９８４年、Ｊｏｈｎ Ｗｉｌｅｙ
＆ Ｓｏｎｓ社により出版されたＰａｕｌ Ｒ． Ｇ
ｒａｙ、 Ｒｏｂｅｒｔ Ｇ． Ｍｅｙｅｒ共著「Ａｎ
ａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎｏｆ Ａｎａｌｏ
ｇｕｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ」の
２８３頁から、公知である。そのような電流源は集積回
路で基準電流源として一般的に今まで使用されており、
電流が供給されている操作可能な２つの動作点のうち１
つの動作点で操作されているから、電力供給源から電流
を引いている。もう一方の動作点で、電流源は非導電で
ある。この動作点は不安定となる傾向にあるとＧｒｅｙ
とＭｅｙｅｒの文献に記載されている。
とができ、第一入力は表示されるための電圧信号に供給
され、第二入力は基準ポテンシャルに従い、そして出力
は双安定な電流源の接点に流れる電流に連結される。そ
のような差動増幅器は、例えば１９８８年、ＭｃＧｒａ
ｗ−Ｈｉｌｌ社より出版された、Ｊａｃｏｂ Ｍｉｌｌ
ｍａｎ著「Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ」第二版
の４３５頁から公知の技術である。このタイプの双安定
な電流源は、例えば１９８４年、Ｊｏｈｎ Ｗｉｌｅｙ
＆ Ｓｏｎｓ社により出版されたＰａｕｌ Ｒ． Ｇ
ｒａｙ、 Ｒｏｂｅｒｔ Ｇ． Ｍｅｙｅｒ共著「Ａｎ
ａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎｏｆ Ａｎａｌｏ
ｇｕｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ」の
２８３頁から、公知である。そのような電流源は集積回
路で基準電流源として一般的に今まで使用されており、
電流が供給されている操作可能な２つの動作点のうち１
つの動作点で操作されているから、電力供給源から電流
を引いている。もう一方の動作点で、電流源は非導電で
ある。この動作点は不安定となる傾向にあるとＧｒｅｙ
とＭｅｙｅｒの文献に記載されている。
【００１１】本発明は上述のような事情から成されたも
のであり、本発明の目的は、比較的に単純でその上費用
効果の高い構造で、回路に応じてスレッショルド値以下
で実質的に非導電で且つスレッショルド値以上で導電で
あるか、それとも逆にスレッショルド値以下で導電で且
つスレッショルド値以上で実質的に非導電であり、バイ
ポーラ技術の適応により正確に機能する集積コンパレー
タを提供することにある。
のであり、本発明の目的は、比較的に単純でその上費用
効果の高い構造で、回路に応じてスレッショルド値以下
で実質的に非導電で且つスレッショルド値以上で導電で
あるか、それとも逆にスレッショルド値以下で導電で且
つスレッショルド値以上で実質的に非導電であり、バイ
ポーラ技術の適応により正確に機能する集積コンパレー
タを提供することにある。
【００１２】
【課題を解決するための手段】本発明は、ａ）コンパレ
ータの入力接続を成す電圧入力（ＥＩＮ）の端子及び電
流出力（ＳＡ）の端子を有する電圧／電流変換器と；a.
1）前記電流／電圧変換器が差動増幅器（１１）を備
え、この差動増幅器（１１）の第１の入力端子（＋）に
電圧信号（ＶＩＮ）が供給され、第２の入力端子（−）
に基準電圧信号が供給され、出力端子は前記電流出力
（ＳＡ）を形成し；a.2）前記差動増幅器（１１）が、
第１のスイッチング点（１５）と、ダイオードに配線さ
れたトランジスタ形式のカレントミラーダイオード（Ｑ
３）及びカレントミラートランジスタ（Ｑ４）から成る
増幅カレントミラー回路（Ｑ３，Ｑ４）とに結合された
２つの増幅トランジスタ（Ｑ１，Ｑ２）を備え；ｂ）前
記電圧／電流変換器の電流出力（ＳＡ）の端子に結合さ
れる電流供給接続点（ＳＥ）、及びコンパレータの出力
を成す電流出力（Ａ）の端子を有する双安定電流源（１
３）とを備え；b.1）前記双安定電流源（１３）が、２
つの回路分岐（Ｑ５，Ｑ７；Ｑ６，Ｑ８）を成す共にそ
れぞれの回路分岐が前記供給電圧源の２極（ＶＳ、接
地）間に接続されている第１（Ｑ５，Ｑ６）及び第２
（Ｑ７,Ｑ８）の電流源カレントミラー回路を備え；b.
2）前記双安定電流源（１３）が第１安定状態で非導電
であると共に、第２安定状態でのみ電流を消費するよう
に成っており；ｃ）コンパレータのヒステリシスを得る
ために、前記双安定電流源（１３）を非導電状態から電
力消費状態に切換えるための前記電流供給接続点（Ｓ
Ｅ）に供給されるべきファイヤリング電流が、前記双安
定電流源（１３）を電力消費状態から非伝導状態に切換
えるための前記電流供給接続点（ＳＥ）に供給されるべ
きケンチング電流とは異なっており；ｄ）全トランジス
タがバイポーラトランジスタで成っていることによって
達成される。
ータの入力接続を成す電圧入力（ＥＩＮ）の端子及び電
流出力（ＳＡ）の端子を有する電圧／電流変換器と；a.
1）前記電流／電圧変換器が差動増幅器（１１）を備
え、この差動増幅器（１１）の第１の入力端子（＋）に
電圧信号（ＶＩＮ）が供給され、第２の入力端子（−）
に基準電圧信号が供給され、出力端子は前記電流出力
（ＳＡ）を形成し；a.2）前記差動増幅器（１１）が、
第１のスイッチング点（１５）と、ダイオードに配線さ
れたトランジスタ形式のカレントミラーダイオード（Ｑ
３）及びカレントミラートランジスタ（Ｑ４）から成る
増幅カレントミラー回路（Ｑ３，Ｑ４）とに結合された
２つの増幅トランジスタ（Ｑ１，Ｑ２）を備え；ｂ）前
記電圧／電流変換器の電流出力（ＳＡ）の端子に結合さ
れる電流供給接続点（ＳＥ）、及びコンパレータの出力
を成す電流出力（Ａ）の端子を有する双安定電流源（１
３）とを備え；b.1）前記双安定電流源（１３）が、２
つの回路分岐（Ｑ５，Ｑ７；Ｑ６，Ｑ８）を成す共にそ
れぞれの回路分岐が前記供給電圧源の２極（ＶＳ、接
地）間に接続されている第１（Ｑ５，Ｑ６）及び第２
（Ｑ７,Ｑ８）の電流源カレントミラー回路を備え；b.
2）前記双安定電流源（１３）が第１安定状態で非導電
であると共に、第２安定状態でのみ電流を消費するよう
に成っており；ｃ）コンパレータのヒステリシスを得る
ために、前記双安定電流源（１３）を非導電状態から電
力消費状態に切換えるための前記電流供給接続点（Ｓ
Ｅ）に供給されるべきファイヤリング電流が、前記双安
定電流源（１３）を電力消費状態から非伝導状態に切換
えるための前記電流供給接続点（ＳＥ）に供給されるべ
きケンチング電流とは異なっており；ｄ）全トランジス
タがバイポーラトランジスタで成っていることによって
達成される。
【００１３】双子安定な電流源は、還流のフィードバッ
ク自体を形成する２つのカーレントミラー回路と、一方
のカーレントミラー回路のカーレントミラートランジス
タと電圧供給源の隣接極との間に接続されているトラン
ジスタとを備えている。レジスターに接続されているカ
ーレントミラートランジスタは同じカーレントミラー回
路でダイオードに配線されたトランジスタのエミッタ領
域よりｍ倍大きいエミッタ領域を備えることができる。
ク自体を形成する２つのカーレントミラー回路と、一方
のカーレントミラー回路のカーレントミラートランジス
タと電圧供給源の隣接極との間に接続されているトラン
ジスタとを備えている。レジスターに接続されているカ
ーレントミラートランジスタは同じカーレントミラー回
路でダイオードに配線されたトランジスタのエミッタ領
域よりｍ倍大きいエミッタ領域を備えることができる。
【００１４】さらに、本発明の上記目的は、２つの増幅
トランジスタだけでなくカーレントミラー回路（curren
t mirror circuit）を備えている差動増幅器を用いるこ
とが望まれる。双安定な電流源の接点に流れる電流に接
続するカーレントミラートランジスタが、ダイオードと
して配線されているカーレントミラートランジスタのエ
ミッタ領域よりｎ倍大きいエミッタ領域を備えているこ
とによって、より効果的に達成される。
トランジスタだけでなくカーレントミラー回路（curren
t mirror circuit）を備えている差動増幅器を用いるこ
とが望まれる。双安定な電流源の接点に流れる電流に接
続するカーレントミラートランジスタが、ダイオードと
して配線されているカーレントミラートランジスタのエ
ミッタ領域よりｎ倍大きいエミッタ領域を備えているこ
とによって、より効果的に達成される。
【００１５】
【発明の実施の形態】本発明は、一方で基本的に不安定
な動作点は電流源から電流を転位することにより安定に
させることができ、もう一方で電流が落込んでいる状態
の動作点で電流源をファイヤリングするための電流は、
電流源をケンチングするため、即ち電流が落込む状態か
ら非導電状態にそれを転換するための電流と電流値が異
なるという発見に基づいている。
な動作点は電流源から電流を転位することにより安定に
させることができ、もう一方で電流が落込んでいる状態
の動作点で電流源をファイヤリングするための電流は、
電流源をケンチングするため、即ち電流が落込む状態か
ら非導電状態にそれを転換するための電流と電流値が異
なるという発見に基づいている。
【００１６】本発見は、電圧／電流変換器の出力接続、
むしろ差動増幅器の形態で本発明が電流源の電流供給接
続点に流れる電流で連結されていることにより利用され
る。そして電圧／電流変換器の出力電流はその入力電圧
に依存するので、入力電圧の値は、電流源がファイヤリ
ングされた電力消費動作点であるか、ケンチングされた
非導電動作点であるかを決定する。しかしながら、電流
源のファイヤリング及びケンチングは電圧／電流変換器
の異なる出力電流で行うので、電圧／電流変換器及び電
流源を含む全回路はヒステリシスをもつ。だから、前記
全回路は、入力電圧が下のスレッショルド値以下である
か、それとも上のスレッショルド値以上であるかに従
い、出力電流を供給するかもしれないし、そうでないか
もしれないヒステリシスのコンパレータとして使用する
ことができる。一つのスレッショルド値を越えて全回路
は電流を実質的に消費しないが、もう一方のスレッショ
ルド値を越えて全回路は電流を消費する。
むしろ差動増幅器の形態で本発明が電流源の電流供給接
続点に流れる電流で連結されていることにより利用され
る。そして電圧／電流変換器の出力電流はその入力電圧
に依存するので、入力電圧の値は、電流源がファイヤリ
ングされた電力消費動作点であるか、ケンチングされた
非導電動作点であるかを決定する。しかしながら、電流
源のファイヤリング及びケンチングは電圧／電流変換器
の異なる出力電流で行うので、電圧／電流変換器及び電
流源を含む全回路はヒステリシスをもつ。だから、前記
全回路は、入力電圧が下のスレッショルド値以下である
か、それとも上のスレッショルド値以上であるかに従
い、出力電流を供給するかもしれないし、そうでないか
もしれないヒステリシスのコンパレータとして使用する
ことができる。一つのスレッショルド値を越えて全回路
は電流を実質的に消費しないが、もう一方のスレッショ
ルド値を越えて全回路は電流を消費する。
【００１７】全回路が実質的に非導電となるか、もしく
は電流を消費する二つのスレッショルド値のどちらかを
越えると、特定な回路網を通って選択されることができ
る。もし電圧／電流変換器が適切な方法で差動増幅器と
して形成されているならば、実質的に電流を消費しない
値を越えるスレッショルド値は、基準ポテンシャルに供
給される差動増幅器の入力を選択することにより決定さ
れることができる。全回路が実質的に非導電となるべき
スレッショルド値を越えて決定されるもう一つの可能性
は、トランジスタに用いられる導電体のタイプを選択す
ることである。
は電流を消費する二つのスレッショルド値のどちらかを
越えると、特定な回路網を通って選択されることができ
る。もし電圧／電流変換器が適切な方法で差動増幅器と
して形成されているならば、実質的に電流を消費しない
値を越えるスレッショルド値は、基準ポテンシャルに供
給される差動増幅器の入力を選択することにより決定さ
れることができる。全回路が実質的に非導電となるべき
スレッショルド値を越えて決定されるもう一つの可能性
は、トランジスタに用いられる導電体のタイプを選択す
ることである。
【００１８】電圧／電流変換器として差動増幅器に用い
る発明の回路網で、ヒステリシスの大きさを増すために
２つの可能性がある。一つの可能性は、二つの増幅トラ
ンジスタがバイアス電流源に接続されているスイッチン
グ点と二つのの増幅トランジスタとの間にそれぞれイン
ピーダ（impedor ）、少なくとも一つのインピーダがダ
イオードであることが望ましい、を接続することであ
る。更なる可能性は、電流源の出力電流に比例する電圧
信号を電圧／電流変換器の電圧入力、むしろ差動増幅器
が電圧／電流変換器として用いられるならば、基準ポテ
ンシャルに抑えられる差動増幅器の入力に、フィードバ
ックすることである。ヒステリシスを増すためのこれら
の二つの方法は組合わせることができる。
る発明の回路網で、ヒステリシスの大きさを増すために
２つの可能性がある。一つの可能性は、二つの増幅トラ
ンジスタがバイアス電流源に接続されているスイッチン
グ点と二つのの増幅トランジスタとの間にそれぞれイン
ピーダ（impedor ）、少なくとも一つのインピーダがダ
イオードであることが望ましい、を接続することであ
る。更なる可能性は、電流源の出力電流に比例する電圧
信号を電圧／電流変換器の電圧入力、むしろ差動増幅器
が電圧／電流変換器として用いられるならば、基準ポテ
ンシャルに抑えられる差動増幅器の入力に、フィードバ
ックすることである。ヒステリシスを増すためのこれら
の二つの方法は組合わせることができる。
【００１９】以下、図面を用いて本発明の好適な実施例
について詳細に説明する。図１は、差動増幅器１１及び
双安定電流源１３の形態で電圧／電流変換器をもつ発明
のヒステリシスを伴うコンパレータに最も適する実施例
のブロック図を示している。コンパレータのスレッショ
ルドと比較される入力電圧ＶＩＮは非反転である入力Ｅ
ＩＮに供給される。反転入力“−”は基準ポテンシャル
ＲＥＦに接続される。差動増幅器１１の電流出力ＳＡは
電流源１３の接点ＳＥを流れる電流と接続される。電流
源１３の電流出力接点はコンパレータの出力Ａを形成す
る。図２は図１に示されたコンパレータを実用するため
の回路配線図を示している。差動増幅器１１及び電流源
１３を構成している２回路は点線で囲まれたブロックに
より示されている。
について詳細に説明する。図１は、差動増幅器１１及び
双安定電流源１３の形態で電圧／電流変換器をもつ発明
のヒステリシスを伴うコンパレータに最も適する実施例
のブロック図を示している。コンパレータのスレッショ
ルドと比較される入力電圧ＶＩＮは非反転である入力Ｅ
ＩＮに供給される。反転入力“−”は基準ポテンシャル
ＲＥＦに接続される。差動増幅器１１の電流出力ＳＡは
電流源１３の接点ＳＥを流れる電流と接続される。電流
源１３の電流出力接点はコンパレータの出力Ａを形成す
る。図２は図１に示されたコンパレータを実用するため
の回路配線図を示している。差動増幅器１１及び電流源
１３を構成している２回路は点線で囲まれたブロックに
より示されている。
【００２０】差動増幅器１１は、第１トランジスタＱ１
及び第２トランジスタＱ２の増幅部分だけでなく、ダイ
オードに配線された第３トランジスタＱ３及び第４トラ
ンジスタＱ４でカーレントミラー部分をもち、トランジ
スタＱ１とＱ３、トランジスタＱ２とＱ４はそれぞれ直
列接続されている。トランジスタＱ１とＱ３はスイッチ
ング点１９で相互接続され、そしてトランジスタＱ２と
Ｑ４はスイッチング点２１で相互接続される。２つのト
ランジスタＱ１及びＱ２のベース間の電圧はコンパレー
タのスレッショルドと比較される出力電圧ＶＩＮであ
る。
及び第２トランジスタＱ２の増幅部分だけでなく、ダイ
オードに配線された第３トランジスタＱ３及び第４トラ
ンジスタＱ４でカーレントミラー部分をもち、トランジ
スタＱ１とＱ３、トランジスタＱ２とＱ４はそれぞれ直
列接続されている。トランジスタＱ１とＱ３はスイッチ
ング点１９で相互接続され、そしてトランジスタＱ２と
Ｑ４はスイッチング点２１で相互接続される。２つのト
ランジスタＱ１及びＱ２のベース間の電圧はコンパレー
タのスレッショルドと比較される出力電圧ＶＩＮであ
る。
【００２１】双安定電流源１３は、ダイオードに配線さ
れたトランジスタＱ５とトランジスタＱ６の低部カーレ
ントミラーだけでなく、トランジスタＱ７、ダイオード
に配線されたトランジスタＱ８及びトランジスタＱ９の
上部カーレントミラーを有している。トランジスタＱ５
とトランジスタＱ７は直列に配列され、スイッチング点
２３で相互接続されている。トランジスタＱ８とトラン
ジスタＱ６も直列に配列され、スイッチング点２５で相
互接続される。トランジスタＱ５及びトランジスタＱ６
のエミッタは、Ｑ５は直接、Ｑ６はレジスター（抵抗
器）Ｒを経由して接地される。トランジスタＱ７、Ｑ８
及びＱ９はスイッチング点２７で相互接続され、同様に
供給電圧源の陽極ＶＳに接続される。
れたトランジスタＱ５とトランジスタＱ６の低部カーレ
ントミラーだけでなく、トランジスタＱ７、ダイオード
に配線されたトランジスタＱ８及びトランジスタＱ９の
上部カーレントミラーを有している。トランジスタＱ５
とトランジスタＱ７は直列に配列され、スイッチング点
２３で相互接続されている。トランジスタＱ８とトラン
ジスタＱ６も直列に配列され、スイッチング点２５で相
互接続される。トランジスタＱ５及びトランジスタＱ６
のエミッタは、Ｑ５は直接、Ｑ６はレジスター（抵抗
器）Ｒを経由して接地される。トランジスタＱ７、Ｑ８
及びＱ９はスイッチング点２７で相互接続され、同様に
供給電圧源の陽極ＶＳに接続される。
【００２２】差動増幅器１１及び電流源１３は２つのス
イッチング点２１及び２３の接点で相互接続される。ス
イッチング点２１は差動増幅器１１の電流出力ＳＡを形
成し、スイッチング点２３は双安定電流源１３の接続点
ＳＥを流れる電流を形成する。トランジスタＱ９のコレ
クターはコンパレーターの出力接続点Ａに接続される。
イッチング点２１及び２３の接点で相互接続される。ス
イッチング点２１は差動増幅器１１の電流出力ＳＡを形
成し、スイッチング点２３は双安定電流源１３の接続点
ＳＥを流れる電流を形成する。トランジスタＱ９のコレ
クターはコンパレーターの出力接続点Ａに接続される。
【００２３】図２に示された実施例において、供給ポテ
ンシャルＶＳに接続されているトランジスタＱ１、Ｑ
２、Ｑ７、Ｑ８、及びＱ９はバイポーラのＰ−Ｎ−Ｐト
ランジスタであり、一方接地されたトランジスタＱ３か
らＱ６はバイポーラのＮ−Ｐ−Ｎトランジスタである。
トランジスタＱ４は、ダイオードに配線されたトランジ
スタＱ３のエミッタ領域よりｎ倍大きいエミッタ領域を
もつ。電流源１３の下部カーレントミラーのトランジス
タＱ６は、カーレントミラーのダイオードに配線された
トランジスタＱ５のエミッタ領域よりｍ倍大きいエミッ
タ領域をもつ。図２に示された実施例の機能モードにつ
いて説明する。最初に、差動増幅器１１の機能モードを
説明する。その後、電流源１３の機能モードを説明す
る。最後に図２に示された回路の全機能を説明する。
ンシャルＶＳに接続されているトランジスタＱ１、Ｑ
２、Ｑ７、Ｑ８、及びＱ９はバイポーラのＰ−Ｎ−Ｐト
ランジスタであり、一方接地されたトランジスタＱ３か
らＱ６はバイポーラのＮ−Ｐ−Ｎトランジスタである。
トランジスタＱ４は、ダイオードに配線されたトランジ
スタＱ３のエミッタ領域よりｎ倍大きいエミッタ領域を
もつ。電流源１３の下部カーレントミラーのトランジス
タＱ６は、カーレントミラーのダイオードに配線された
トランジスタＱ５のエミッタ領域よりｍ倍大きいエミッ
タ領域をもつ。図２に示された実施例の機能モードにつ
いて説明する。最初に、差動増幅器１１の機能モードを
説明する。その後、電流源１３の機能モードを説明す
る。最後に図２に示された回路の全機能を説明する。
【００２４】差動増幅器１１の機能モード：電流源１７
は電流ｉＢＩＡＳを供給する。トランジスタＱ１及びＱ
２のコレクター（集電）電流はｉ１及びｉ２である。ト
ランジスタＱ４のコレクタ−電流はｉ４である。スイッ
チング点２１から電流源１３に流れる電流はｉＯＵＴで
示されている。ＥｂｅｒｓとＭｏｌｌによると、コレク
ター電流ｉ１及びｉ２は次の数１及び数２に従う。
は電流ｉＢＩＡＳを供給する。トランジスタＱ１及びＱ
２のコレクター（集電）電流はｉ１及びｉ２である。ト
ランジスタＱ４のコレクタ−電流はｉ４である。スイッ
チング点２１から電流源１３に流れる電流はｉＯＵＴで
示されている。ＥｂｅｒｓとＭｏｌｌによると、コレク
ター電流ｉ１及びｉ２は次の数１及び数２に従う。
【数１】
【数２】
【００２５】これは良く知られた次の数３に示す熱電圧
ＶＴの公式から、およぞｉ１，ｉ２》ｉｓとなる。ここ
で、Ｋ：ボルツマン定数，Ｔ：絶対温度，ｅ；電子の電
荷。
ＶＴの公式から、およぞｉ１，ｉ２》ｉｓとなる。ここ
で、Ｋ：ボルツマン定数，Ｔ：絶対温度，ｅ；電子の電
荷。
【数３】
方程式を変換すると、下記の数４及び数５が得られる。
【数４】
【数５】
【００２６】トランジスタＱ１及びＱ２のベースエミッ
タ電圧をそれぞれＶＢＥ１及びＶＢＥ２と表すと、キル
ヒホッフの法則により次の数６を得る。
タ電圧をそれぞれＶＢＥ１及びＶＢＥ２と表すと、キル
ヒホッフの法則により次の数６を得る。
【数６】ＶＢＥ１＋ＶＩＮ−ＶＢＥ２＝０
上記の数６を変換して、次の数７が得られる。
【数７】ＶＢＥ１−ＶＢＥ２＝−ＶＩＮ
上記の数７を上記の数５に代入すると、次の数８に示す
ように、コレクター電流ｉ１とｉ２の割合が得られる。
ように、コレクター電流ｉ１とｉ２の割合が得られる。
【数８】
【００２７】トランジスタＱ１とＱ２のベース電流を無
視すると、次の数９が得られる。
視すると、次の数９が得られる。
【数９】ｉ１＋ｉ２＝ｉＢＩＡＳ
更に、上記の数９を変換すると、次の数１０及び数１１
が得られる。
が得られる。
【数１０】ｉ１＝ｉＢＩＡＳ−ｉ２
【数１１】ｉ２＝ｉＢＩＡＳ−ｉ１
上記の数８からｉ２について解いた式を上記の数１０に
代入し、そしてその結果の方程式に ｅｘｐ（−ＶＩＮ
／ＶＴ）を掛ける。ｉ１について変形して解くと次の数
１２が得られる。
代入し、そしてその結果の方程式に ｅｘｐ（−ＶＩＮ
／ＶＴ）を掛ける。ｉ１について変形して解くと次の数
１２が得られる。
【００２８】
【数１２】
上記の数８を用いて、ｉ１とｉ２について解くと、次の
数１３及び数１４が得られる。
数１３及び数１４が得られる。
【数１３】
【数１４】
【００２９】トランジスタＱ３及びＱ４が変換率ｎの割
合でカーレントミラーとして流れる。これから、次の数
１５が得られる。
合でカーレントミラーとして流れる。これから、次の数
１５が得られる。
【数１５】ｉ４＝ｎ・ｉ１
電流源１３に差動増幅器１１より流れる電流ｉＯＵＴは
次のように計算される。
次のように計算される。
【数１６】ｉＯＵＴ＝ｉ２−ｉ４
上記の数１５を上記の数１６に代入すると、次の数１７
が得られる。
が得られる。
【数１７】ｉＯＵＴ＝ｉ２−ｎ・ｉ１
上記の数１３及び数１４を上記の数１７に代入して、変
換すると、次の数１８が得られる。
換すると、次の数１８が得られる。
【数１８】
【００３０】上記の数１８は、差動増幅器１１から電流
源１３に流れる電流ｉＯＵＴが、差動増幅器１１内の電
流源１７の電流ｉＢＩＡＳ、トランジスタＱ３及びＱ４
のエミッタ領域の割合ｎ、そして差動増幅器１１の入力
電圧ＶＩＮに従属していることを表している。電流源１
７により流れている電流ｉＢＩＡＳ及びエミッタ領域割
合ｎは一定であり、差動増幅器１１の出力電流ｉＯＵＴ
は入力電圧ＶＩＮに従属している。標準には差動増幅器
ｎ＝１が選択される。もしｉＯＵＴが負であると確かに
推測できるならば、ｎ〉１の選択が適している。
源１３に流れる電流ｉＯＵＴが、差動増幅器１１内の電
流源１７の電流ｉＢＩＡＳ、トランジスタＱ３及びＱ４
のエミッタ領域の割合ｎ、そして差動増幅器１１の入力
電圧ＶＩＮに従属していることを表している。電流源１
７により流れている電流ｉＢＩＡＳ及びエミッタ領域割
合ｎは一定であり、差動増幅器１１の出力電流ｉＯＵＴ
は入力電圧ＶＩＮに従属している。標準には差動増幅器
ｎ＝１が選択される。もしｉＯＵＴが負であると確かに
推測できるならば、ｎ〉１の選択が適している。
【００３１】バイポーラの電流源に機能モード：次に、
バイポーラの電流源１３について説明する。トランジス
タＱ５、Ｑ６、Ｑ８及びＱ９のコレクター電流はそれぞ
れｉ５、ｉ６、ｉ８及びｉ９と表されている。電圧ＶＲ
はレジスター（抵抗）Ｒを通って降下する。上述のよう
に、トランジスタＱ６はトランジスタＱ５のエミッタ領
域のｍ倍である。次の計算で、トランジスタのベース電
流は再び無視される。トランジスタＱ５のコレクター
で、次の数１９に示す電流バランスが保たれる。
バイポーラの電流源１３について説明する。トランジス
タＱ５、Ｑ６、Ｑ８及びＱ９のコレクター電流はそれぞ
れｉ５、ｉ６、ｉ８及びｉ９と表されている。電圧ＶＲ
はレジスター（抵抗）Ｒを通って降下する。上述のよう
に、トランジスタＱ６はトランジスタＱ５のエミッタ領
域のｍ倍である。次の計算で、トランジスタのベース電
流は再び無視される。トランジスタＱ５のコレクター
で、次の数１９に示す電流バランスが保たれる。
【００３２】
【数１９】ｉ５＝ｉＯＵＴ＋ｉ８
カーレントミラーＱ７及びＱ８の関数は、次の数２０を
導く。
導く。
【数２０】ｉ８＝ｉ６
レジスターＲを流れて電圧が降下するため、トランジス
タＱ６のエミッタ側の電圧ＶＲは次の数２１示される。
タＱ６のエミッタ側の電圧ＶＲは次の数２１示される。
【数２１】ＶＲ＝ｉ６・Ｒ
【００３３】Ｅｂｅｒｓ及びＭｏｌｌによると、電流ｉ
５及びｉ６にも次の数２２及び数２３が当てはまる。
５及びｉ６にも次の数２２及び数２３が当てはまる。
【数２２】ｉ５＝ｉｓ・ｅｘｐ（ＶＢＥ５／ＶＴ）
【数２３】ｉ６＝ｉｓ・ｍ・ｅｘｐ（ＶＢＥ６／ＶＴ）
ここでｉ５，ｉ６》ｉｓである。ｉｓの通常の値は１０
-15 Ａであるので、この推測は許容できる。上記の数２
２及び数２３から電流ｉ６対ｉ５の比を式に示すと、次
の数２４となる。
-15 Ａであるので、この推測は許容できる。上記の数２
２及び数２３から電流ｉ６対ｉ５の比を式に示すと、次
の数２４となる。
【００３４】
【数２４】
これは変換すると次の数２５が導かれる。
【数２５】
【００３５】トランジスタＱ５及びＱ６のベースエミッ
タ電圧ＶＢＥ５及びＶＥＢ６でキルヒホッフの法則に従
って、次の数２６が導かれ、数２６から数２７が導かれ
る。
タ電圧ＶＢＥ５及びＶＥＢ６でキルヒホッフの法則に従
って、次の数２６が導かれ、数２６から数２７が導かれ
る。
【数２６】ＶＥＢ６＋ＶＲ−ＶＥＢ５＝０
【数２７】ＶＥＢ６−ＶＥＢ５＝−ＶＲ
上記の数２５を上記の数２７に代入すると、次の数２８
が得られる。
が得られる。
【数２８】
【００３６】上記の数１９を用いて、上記の数２８のｉ
５を置き換えると、次の数２９が得られる。
５を置き換えると、次の数２９が得られる。
【数２９】
上記の数２０に従って、ｉ８をｉ６に置き換えると、次
の数３０が得られる。
の数３０が得られる。
【数３０】
【００３７】上記の数３０の両辺の対数をとった後に変
換して、両辺にＶＴを掛けると、次の数３１にたどり着
く。
換して、両辺にＶＴを掛けると、次の数３１にたどり着
く。
【数３１】
大抵の場合、上記の数３１は反復法によってのみ解くこ
とができる。そのような解法は非線形回路網解析の分野
で知られている。ｉＯＵＴ＝０と特別な場合、上記の数
３１の第２項はｌｎ（１）＝０となるので、分析解法で
解くことができる。この場合、Ｑ６のコレクター電流が
ｉ６0 と表されているので、Ｑ６のコレクター電流は次
の数３２で示される。
とができる。そのような解法は非線形回路網解析の分野
で知られている。ｉＯＵＴ＝０と特別な場合、上記の数
３１の第２項はｌｎ（１）＝０となるので、分析解法で
解くことができる。この場合、Ｑ６のコレクター電流が
ｉ６0 と表されているので、Ｑ６のコレクター電流は次
の数３２で示される。
【００３８】
【数３２】
これは、トランジスタＱ５のエミッタ領域より２倍大き
いエミッタ領域のトランジスタＱ６について上記の参考
文献「Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ
Ａｎａｌｏｇｕｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃ
ｕｉｔｓ」の３３１頁の方程式４．１９３に述べられて
いる電流である。
いエミッタ領域のトランジスタＱ６について上記の参考
文献「Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ
Ａｎａｌｏｇｕｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃ
ｕｉｔｓ」の３３１頁の方程式４．１９３に述べられて
いる電流である。
【００３９】次にバイポーラの電流源１３のファイヤリ
ング状態及びケンチング状態が求められる。電流源１３
のファイヤリングの前に、即ち後者が非導電点で安定す
る限り、電流は電流源１３を通って流れないのでｉ６＝
０である。上記の数３１の角括弧の部分はそれ故０とな
る。従って、非伝導状態では、次の数３３が成立する。
ング状態及びケンチング状態が求められる。電流源１３
のファイヤリングの前に、即ち後者が非導電点で安定す
る限り、電流は電流源１３を通って流れないのでｉ６＝
０である。上記の数３１の角括弧の部分はそれ故０とな
る。従って、非伝導状態では、次の数３３が成立する。
【数３３】
ｉＯＵＴについて解くと、次の数３４が得られる。
【数３４】
【００４０】電流源１３のファイヤリングの前に、ｉ６
＝０。これは電流源のファイヤリングの状態において
は、次の数３５に帰着することを示している。
＝０。これは電流源のファイヤリングの状態において
は、次の数３５に帰着することを示している。
【数３５】ｉＯＵＴ＞０
ファイヤリングされた電流源１３にケンチングすること
を望むならば、ｉ６＝０に設定しなければならない。そ
れ故、上記の数３４も同様にケンチング状態として示さ
れている。電流源１３がケンチングされる前に、しかし
ながらｉ６＞０であるけれども、ケンチングの場合は次
の数３６のようになる。
を望むならば、ｉ６＝０に設定しなければならない。そ
れ故、上記の数３４も同様にケンチング状態として示さ
れている。電流源１３がケンチングされる前に、しかし
ながらｉ６＞０であるけれども、ケンチングの場合は次
の数３６のようになる。
【数３６】
【００４１】上記の数３６で電流ｉ６は再び上記の数３
１から算出される。上記の数３１及び数３６は反復的に
解かれなければならない。そのような反復法の例で、次
の値を用いて分析的な解法で行う。 ｉＯＵＴ＝０ ｍ ＝３ Ｒ ＝１４ＫΩ ｉＯＵＴ＝０で上記の数３２が再び用いる。上記の数３
２のｍ及びＲに上記の各値を代入し、同様にして一般的
に知られる値ＶＴ＝２６ｍＶとすると、次の数３７から
ｉ６0 の値が得られる。
１から算出される。上記の数３１及び数３６は反復的に
解かれなければならない。そのような反復法の例で、次
の値を用いて分析的な解法で行う。 ｉＯＵＴ＝０ ｍ ＝３ Ｒ ＝１４ＫΩ ｉＯＵＴ＝０で上記の数３２が再び用いる。上記の数３
２のｍ及びＲに上記の各値を代入し、同様にして一般的
に知られる値ＶＴ＝２６ｍＶとすると、次の数３７から
ｉ６0 の値が得られる。
【００４２】
【数３７】
上記の各値を用いて反復法で解く場合、ｉＯＵＴ＝−
０．５μＡは推定される。上記のｉ６0 に計算された最
初の値２．０４μＡで、上記の数３１を用いた反復法
は、単独ステップはここで行われず、第６反復でｉ６
〈０の値に導く。電流源の電流ｉ６が、ファイヤリング
状態で０より小さくできないということは電流ブレーク
が生じることを意味する。即ち、反復法で推測されるｉ
ＯＵＴ＝−０．５μＡの値で、電流ブレークそして電流
源１３のケンチングが上記具体的な数値で回路内に発生
する。
０．５μＡは推定される。上記のｉ６0 に計算された最
初の値２．０４μＡで、上記の数３１を用いた反復法
は、単独ステップはここで行われず、第６反復でｉ６
〈０の値に導く。電流源の電流ｉ６が、ファイヤリング
状態で０より小さくできないということは電流ブレーク
が生じることを意味する。即ち、反復法で推測されるｉ
ＯＵＴ＝−０．５μＡの値で、電流ブレークそして電流
源１３のケンチングが上記具体的な数値で回路内に発生
する。
【００４３】基礎方程式である上記数３６において最悪
な推定、そしてレジスターＲを無視することは、次の数
３８から明らかなように、電流ブレークを確実に最終的
に生じさせる結果となる。
な推定、そしてレジスターＲを無視することは、次の数
３８から明らかなように、電流ブレークを確実に最終的
に生じさせる結果となる。
【数３８】ｉＯＵＴ＜２．０４μＡ・（−２／３）＝−
１．３６μＡ
１．３６μＡ
【００４４】図３は、差動増幅器１１の出力電流ｉＯＵ
Ｔで電流源１３のトランジスタＱ６のコレクター電流ｉ
６の従属性を示しており、それは反復計算により得られ
る。電流値−２μＡから電流ｉＯＵＴを増加し、電流ｉ
６は、ｉＯＵＴが負である限り、０である。上記の数３
５でファイヤリング状態に従って、電流値ｉＯＵＴが＞
０となると同時に電流源１３はファヤイリングする。電
流源１３の２組のカーレントミラーＱ５，Ｑ６及びＱ
７，Ｑ８のフィードバックにより、電流値ｉ６の急上昇
が伴い、それは電流源１３の双安定の作用と値０以外に
従う。上述の模範的な値ｍとＲで、電流ｉ６O ＝２．０
４μＡはファイヤリングのモーメントとなり、図３に記
入されている。電流値ｉＯＵＴは、ファイヤリング後、
増加するので、ｉ６は図３に示すように増加する。
Ｔで電流源１３のトランジスタＱ６のコレクター電流ｉ
６の従属性を示しており、それは反復計算により得られ
る。電流値−２μＡから電流ｉＯＵＴを増加し、電流ｉ
６は、ｉＯＵＴが負である限り、０である。上記の数３
５でファイヤリング状態に従って、電流値ｉＯＵＴが＞
０となると同時に電流源１３はファヤイリングする。電
流源１３の２組のカーレントミラーＱ５，Ｑ６及びＱ
７，Ｑ８のフィードバックにより、電流値ｉ６の急上昇
が伴い、それは電流源１３の双安定の作用と値０以外に
従う。上述の模範的な値ｍとＲで、電流ｉ６O ＝２．０
４μＡはファイヤリングのモーメントとなり、図３に記
入されている。電流値ｉＯＵＴは、ファイヤリング後、
増加するので、ｉ６は図３に示すように増加する。
【００４５】電流源１３をケンチングするため、ｉＯＵ
Ｔはケンチングに必要な電流値に下げなくてはならな
い。上述の反復計算により、電流ブレークはｉＯＵＴ＝
−０．５μＡの電流で発生する。電流源１３をケンチン
グするために、ｉＯＵＴは電流源１３をファイヤリング
するために必要な電流値より低い値に下げなくてはなら
ない。これは本発明コンパレーターのヒステリシスをも
たらす。
Ｔはケンチングに必要な電流値に下げなくてはならな
い。上述の反復計算により、電流ブレークはｉＯＵＴ＝
−０．５μＡの電流で発生する。電流源１３をケンチン
グするために、ｉＯＵＴは電流源１３をファイヤリング
するために必要な電流値より低い値に下げなくてはなら
ない。これは本発明コンパレーターのヒステリシスをも
たらす。
【００４６】コンパレータの機能：全回路の機能を検討
してヒステリシスが決定される。電流源１３をファイヤ
リング及びケンチングするために、部分な反復計算によ
り、予め決定されたｉＯＵＴの値で、上記の数１８を用
いて、電流源１３をファイヤリング及びケンチングする
ために必要な差動増幅器１１の特定入力電圧ＶＩＮを計
算できる。ファイヤリングする場合、ｉＯＵＴ＝０であ
る。（上記数３４参照）。従って、上記の数１８は次の
数３９で示される。
してヒステリシスが決定される。電流源１３をファイヤ
リング及びケンチングするために、部分な反復計算によ
り、予め決定されたｉＯＵＴの値で、上記の数１８を用
いて、電流源１３をファイヤリング及びケンチングする
ために必要な差動増幅器１１の特定入力電圧ＶＩＮを計
算できる。ファイヤリングする場合、ｉＯＵＴ＝０であ
る。（上記数３４参照）。従って、上記の数１８は次の
数３９で示される。
【００４７】
【数３９】
この数３９の分子のみを考えると、次の数４０が得られ
る。
る。
【数４０】１−ｎ・ｅｘｐ（−ＶＩＮ／ＶＴ）＝０
上記の数４０を変換すると、次の数４１が得られる。
【数４１】ＶＩＮ＝ｌｎ（ｎ）・ＶＴ
【００４８】電流源１３をファイヤリングするために
は、上記の数４１に従って得た入力電圧値が提供されな
ければならない。図２に示された実質的な実施例の回路
において、トランジスタＱ４はトランジスタＱ３のエミ
ッタ領域よりｎ倍大きいエミッタ領域をもっている。こ
のため、上記の数４１は出力電圧ＶＩＢ＝３６ｍＶとな
る。
は、上記の数４１に従って得た入力電圧値が提供されな
ければならない。図２に示された実質的な実施例の回路
において、トランジスタＱ４はトランジスタＱ３のエミ
ッタ領域よりｎ倍大きいエミッタ領域をもっている。こ
のため、上記の数４１は出力電圧ＶＩＢ＝３６ｍＶとな
る。
【００４９】一方、ケンチングの場合は、次の数４２に
対応する。
対応する。
【数４２】
上記の数４２は再び反復解法を施される。上述の確定値
ｉＯＵＴ＝−０．５μＡ，電流ｉＢＩＡＳ＝１μＡ、そ
してｎ＝４のトランジスタＱ３とＱ４のエミッタ領域の
割合を基にケンチング状態であるならば、反復解法が電
流源のケンチングのための入力電圧値ＶＩＮ＝２１ｍＶ
に導く。
ｉＯＵＴ＝−０．５μＡ，電流ｉＢＩＡＳ＝１μＡ、そ
してｎ＝４のトランジスタＱ３とＱ４のエミッタ領域の
割合を基にケンチング状態であるならば、反復解法が電
流源のケンチングのための入力電圧値ＶＩＮ＝２１ｍＶ
に導く。
【００５０】これは図４に示されており、差動増幅器１
１の出力電流ｉＯＵＴは入力電圧ＶＩＮの関数としてグ
ラフに示される。このグラフは電流源１３をファイヤリ
ング及びケンチングするために必要なＶＩＮの電圧レベ
ルを示す。特定の数値で推測された実施例において、電
流源１３のファイヤリングは、差動増幅器１１の入力電
圧ＶＩＮが３６ｍＶのスレッショルドを越えたときに行
われる。差動増幅器１１の入力電圧ＶＩＮが２１ｍＶよ
り低いと、ファイヤリングされた電流源１３はケンチン
グされる。３６ｍＶのファイヤリング電圧と２１ｍＶの
ケンチング電圧との差がコンパレータのヒステリシスを
構成している。図４に示された例ではヒステリシスは１
５ｍＶである。
１の出力電流ｉＯＵＴは入力電圧ＶＩＮの関数としてグ
ラフに示される。このグラフは電流源１３をファイヤリ
ング及びケンチングするために必要なＶＩＮの電圧レベ
ルを示す。特定の数値で推測された実施例において、電
流源１３のファイヤリングは、差動増幅器１１の入力電
圧ＶＩＮが３６ｍＶのスレッショルドを越えたときに行
われる。差動増幅器１１の入力電圧ＶＩＮが２１ｍＶよ
り低いと、ファイヤリングされた電流源１３はケンチン
グされる。３６ｍＶのファイヤリング電圧と２１ｍＶの
ケンチング電圧との差がコンパレータのヒステリシスを
構成している。図４に示された例ではヒステリシスは１
５ｍＶである。
【００５１】図２に示されたコンパレータ回路は、図３
及び図４で推定されたものとして得られたものならば、
以下に従う。差動増幅器１１の入力電圧が３６ｍＶのフ
ァイヤリング電圧以下である限り、電流源１３は非導電
状態で維持される。３６ｍＶのファイヤリング電圧を上
回ると、電流源１３はファイヤリングされる、即ち導電
状態になる。続いて差動増幅器１１の入力電圧ＶＩＮが
下げられるとき、２１ｍＶのケンチング電圧スレッショ
ルドがそれ以下に下げられたなら電流源１３がケンチン
グされる。それは電流源１３が再び非導電状態になると
きのみに行われる。ファイヤリング電圧とケンチング電
圧の差１５ｍＶは全回路の、即ち本発明のコンパレータ
のヒステリシスを形成している。
及び図４で推定されたものとして得られたものならば、
以下に従う。差動増幅器１１の入力電圧が３６ｍＶのフ
ァイヤリング電圧以下である限り、電流源１３は非導電
状態で維持される。３６ｍＶのファイヤリング電圧を上
回ると、電流源１３はファイヤリングされる、即ち導電
状態になる。続いて差動増幅器１１の入力電圧ＶＩＮが
下げられるとき、２１ｍＶのケンチング電圧スレッショ
ルドがそれ以下に下げられたなら電流源１３がケンチン
グされる。それは電流源１３が再び非導電状態になると
きのみに行われる。ファイヤリング電圧とケンチング電
圧の差１５ｍＶは全回路の、即ち本発明のコンパレータ
のヒステリシスを形成している。
【００５２】図２に示された実施例において、コンパレ
ータは、ファイヤリング電圧より高い入力電圧で電流が
流れ、ケンチング電圧以下の入力電圧で実質的に非導電
である。そこで電流源１７の小電流ｉＢＩＡＳのみ流れ
ている。差動増幅器１１の２つの入力接続を逆に扱うこ
とにより、例えば入力電圧ＶＩＮを差動増幅器１１の反
転入力（図１）に当てはめて、そして基準ポテンシャル
を非反転入力に当てはめると、コンパレータの逆作用を
得る。そのようなコンパレータは、入力電圧ＶＩＮが下
部スレッショルド以下となるとき電流を流し、入力電圧
ＶＩＮが上部スレッショルド以上であるとき実質的に非
導電である。同じ結果が、図２に示された回路で全トラ
ンジスタＱ１からＱ９を反対の伝導型のトランジスタに
置き換えることにより得られる。
ータは、ファイヤリング電圧より高い入力電圧で電流が
流れ、ケンチング電圧以下の入力電圧で実質的に非導電
である。そこで電流源１７の小電流ｉＢＩＡＳのみ流れ
ている。差動増幅器１１の２つの入力接続を逆に扱うこ
とにより、例えば入力電圧ＶＩＮを差動増幅器１１の反
転入力（図１）に当てはめて、そして基準ポテンシャル
を非反転入力に当てはめると、コンパレータの逆作用を
得る。そのようなコンパレータは、入力電圧ＶＩＮが下
部スレッショルド以下となるとき電流を流し、入力電圧
ＶＩＮが上部スレッショルド以上であるとき実質的に非
導電である。同じ結果が、図２に示された回路で全トラ
ンジスタＱ１からＱ９を反対の伝導型のトランジスタに
置き換えることにより得られる。
【００５３】更に、トランジスタＱ７からＱ９は、全カ
ーレントミラー分岐点で等しい電流値を伝えているカー
レントミラーで構成されているから、図２に示された実
施例でトランジスタＱ９のコレクター電流ｉ９は、トラ
ンジスタＱ６の電流ｉ６に等しいことがわかる。だか
ら、コンパレータ出力Ａで出力電流ｉ９はまさしくトラ
ンジスタＱ６の電流ｉ６である。言い換えれば、図３及
び図４で電流ｉ６に関する考察はコンパレータの出力電
流ｉ９に適用できる。
ーレントミラー分岐点で等しい電流値を伝えているカー
レントミラーで構成されているから、図２に示された実
施例でトランジスタＱ９のコレクター電流ｉ９は、トラ
ンジスタＱ６の電流ｉ６に等しいことがわかる。だか
ら、コンパレータ出力Ａで出力電流ｉ９はまさしくトラ
ンジスタＱ６の電流ｉ６である。言い換えれば、図３及
び図４で電流ｉ６に関する考察はコンパレータの出力電
流ｉ９に適用できる。
【００５４】図５は、基準ポテンシャルに供給される差
動増幅器の入力が双安定な電流源１３の上部カーレント
ミラーにフィールドバックされることを除いて、図２に
示されたコンパレータ回路と等しいコンパレータ回路を
示している。この目的のため、上部カーレントミラーは
更にトランジスタＱ１０を具備し、コレクター電流ｉ１
０は、トランジスタＱ６のコレクター電流ｉ６及びカー
レントミラーＱ７からＱ１０の出力電流ｉ９に相当す
る。差動増幅器の基準ポテンシャル入力と基準ポテンシ
ャル源との間に、レジスターＲＲは、電流源１３からの
フィールドバック電流ｉ１０を基準ポテンシャル源の基
準ポテンシャルＲＥＦとされる一致する電圧に変換する
ために接続されている。
動増幅器の入力が双安定な電流源１３の上部カーレント
ミラーにフィールドバックされることを除いて、図２に
示されたコンパレータ回路と等しいコンパレータ回路を
示している。この目的のため、上部カーレントミラーは
更にトランジスタＱ１０を具備し、コレクター電流ｉ１
０は、トランジスタＱ６のコレクター電流ｉ６及びカー
レントミラーＱ７からＱ１０の出力電流ｉ９に相当す
る。差動増幅器の基準ポテンシャル入力と基準ポテンシ
ャル源との間に、レジスターＲＲは、電流源１３からの
フィールドバック電流ｉ１０を基準ポテンシャル源の基
準ポテンシャルＲＥＦとされる一致する電圧に変換する
ために接続されている。
【００５５】双安定な電流源１３がファイヤリングであ
る、従って伝導状態であるとき、ｉ１０でレジスターＲ
Ｒを通ると生じる電圧降下は基準ポテンシャルに影響を
あたえる。入力電圧が下げられるならば、これは電流源
１３のスイッチ−オフを（電源を切る）、即ちケンチン
グを起こさせる。レジスターＲＲの測定に依存し、図２
に示されたようなフィードバックなしに、実施例でより
大きなヒステリシスが得られる。
る、従って伝導状態であるとき、ｉ１０でレジスターＲ
Ｒを通ると生じる電圧降下は基準ポテンシャルに影響を
あたえる。入力電圧が下げられるならば、これは電流源
１３のスイッチ−オフを（電源を切る）、即ちケンチン
グを起こさせる。レジスターＲＲの測定に依存し、図２
に示されたようなフィードバックなしに、実施例でより
大きなヒステリシスが得られる。
【００５６】ヒステリシスを増す更なる可能性は図６に
示された実施例から明白である。ダイオードＤ１又はＤ
２はスイッチング点１５とトランジスタＱ１、Ｑ２それ
ぞれのエミッタ領域との間に接続されている。これは、
入力電圧ＶＩＮが電流源１３をファイヤリング又はケン
チングすることを指示するそれぞれのスイッチング（切
換え）においてより大きなスレッショルド値を越さなけ
ればならないことを示している。これはヒステリシスを
増加する。更にヒステリシスが増されるならば、２つか
それ以上のダイオードをトランジスタＱ１及びＱ２それ
ぞれのエミッタ領域に付け加えることができる。ダイオ
ードの代わりに、ヒステリシスを増すためにレジスター
を用いることもできる。電流ｉＢＩＡＳが前記２つのレ
ジスターをそれぞれ通るために起こる電圧降下は、ヒス
テリシスの増加に対応する。
示された実施例から明白である。ダイオードＤ１又はＤ
２はスイッチング点１５とトランジスタＱ１、Ｑ２それ
ぞれのエミッタ領域との間に接続されている。これは、
入力電圧ＶＩＮが電流源１３をファイヤリング又はケン
チングすることを指示するそれぞれのスイッチング（切
換え）においてより大きなスレッショルド値を越さなけ
ればならないことを示している。これはヒステリシスを
増加する。更にヒステリシスが増されるならば、２つか
それ以上のダイオードをトランジスタＱ１及びＱ２それ
ぞれのエミッタ領域に付け加えることができる。ダイオ
ードの代わりに、ヒステリシスを増すためにレジスター
を用いることもできる。電流ｉＢＩＡＳが前記２つのレ
ジスターをそれぞれ通るために起こる電圧降下は、ヒス
テリシスの増加に対応する。
【００５７】図５及び図６に示されたヒステリシスを増
すための方法は同時に用いることができる。それは、図
５でのフィールドバックとヒステリシスの蓄積増加を得
るためにトランジスタＱ１及びＱ２のエミッタに加えら
れたインピ−ダ（ｉｍｐｅｄｏｒｓ）、例えばダイオー
ド、両方を更なる実施例で使用することができる。
すための方法は同時に用いることができる。それは、図
５でのフィールドバックとヒステリシスの蓄積増加を得
るためにトランジスタＱ１及びＱ２のエミッタに加えら
れたインピ−ダ（ｉｍｐｅｄｏｒｓ）、例えばダイオー
ド、両方を更なる実施例で使用することができる。
【００５８】
【発明の効果】本発明は、一方で基本的に不安定な動作
点は電流源から電流を転位することにより安定にさせる
ことができ、もう一方で電流が落込んでいる状態の動作
点で電流源をファイヤリングするための電流は、電流源
をケンチングするため、即ち電流が落込む状態から非導
電状態にそれを転換するための電流と電流値が異なると
いう発見に基づいている。
点は電流源から電流を転位することにより安定にさせる
ことができ、もう一方で電流が落込んでいる状態の動作
点で電流源をファイヤリングするための電流は、電流源
をケンチングするため、即ち電流が落込む状態から非導
電状態にそれを転換するための電流と電流値が異なると
いう発見に基づいている。
【００５９】本発見は、電圧／電流変換器の出力接続、
むしろ差動増幅器の形態で本発明が電流源の接点に流れ
る電流で連結されていることにより利用される。そして
電圧／電流変換器の出力電流はその入力電圧に依存する
ので、入力電圧の値は、電流源がファイヤリングされた
電力消費動作点であるか、ケンチングされた非導電動作
点であるかを決定する。しかしながら、電流源のファイ
ヤリング及びケンチングは電圧／電流変換器の異なる出
力電流で行うので、電圧／電流変換器及び電流源を含む
全回路はヒステリシスをもつ。だから、前記全回路は、
入力電圧が下のスレッショルド値以下であるか、それと
も上のスレッショルド値以上であるかに従い、出力電流
を供給するかもしれないし、そうでないかもしれないヒ
ステリシスのコンパレータとして使用することができ
る。一つのスレッショルド値を越えて全回路は電流を実
質的に消費しないが、もう一方のスレッショルド値を越
えて全回路は電流を消費する。
むしろ差動増幅器の形態で本発明が電流源の接点に流れ
る電流で連結されていることにより利用される。そして
電圧／電流変換器の出力電流はその入力電圧に依存する
ので、入力電圧の値は、電流源がファイヤリングされた
電力消費動作点であるか、ケンチングされた非導電動作
点であるかを決定する。しかしながら、電流源のファイ
ヤリング及びケンチングは電圧／電流変換器の異なる出
力電流で行うので、電圧／電流変換器及び電流源を含む
全回路はヒステリシスをもつ。だから、前記全回路は、
入力電圧が下のスレッショルド値以下であるか、それと
も上のスレッショルド値以上であるかに従い、出力電流
を供給するかもしれないし、そうでないかもしれないヒ
ステリシスのコンパレータとして使用することができ
る。一つのスレッショルド値を越えて全回路は電流を実
質的に消費しないが、もう一方のスレッショルド値を越
えて全回路は電流を消費する。
【００６０】そして、全消費力が、２つのスイッチング
点の一方で差動増幅器１１の電流源から供給されている
電流ｉＢＩＡＳのみであり、この電流は極めて小さくす
ることができる。
点の一方で差動増幅器１１の電流源から供給されている
電流ｉＢＩＡＳのみであり、この電流は極めて小さくす
ることができる。
【図１】本発明のヒステリシスを有するコンパレータの
実施態様を示す基礎回路図である。
実施態様を示す基礎回路図である。
【図２】図１に示した本発明のヒステリシスを有するコ
ンパレータを用いた第１実施例を示す回路図である。
ンパレータを用いた第１実施例を示す回路図である。
【図３】本発明のヒステリシスを有するコンパレータの
回路で電流源のファイヤリング電流及びケンチング電流
が示す電流特性のグラフ図である。
回路で電流源のファイヤリング電流及びケンチング電流
が示す電流特性のグラフ図である。
【図４】図２に示した本発明のヒステリシスを有するコ
ンパレータの回路で差動増幅器の入力電圧と電流源のフ
ァイヤリング及びケンチングの関係を示すグラフ図であ
る。
ンパレータの回路で差動増幅器の入力電圧と電流源のフ
ァイヤリング及びケンチングの関係を示すグラフ図であ
る。
【図５】本発明のヒステリシスを有するコンパレータを
用いた第２実施例を示す回路図である。
用いた第２実施例を示す回路図である。
【図６】本発明のヒステリシスを有するコンパレータを
用いた第３実施例を示す回路図である。
用いた第３実施例を示す回路図である。
１１ 差動増幅器（回路）
１３ 双安定電流源（回路）
１７ 電流源
Ｒ レジスター（抵抗器）
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ
９ トランジスタ
９ トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 5/08
H03K 3/2897
H03K 3/0233
Claims (13)
- 【請求項１】ａ）コンパレータの入力接続を成す電圧入
力（ＥＩＮ）の端子及び電流出力（ＳＡ）の端子を有す
る電圧／電流変換器と；a.1）前記電流／電圧変換器が
差動増幅器（１１）を備え、この差動増幅器（１１）の
第１の入力端子（＋）に電圧信号（ＶＩＮ）が供給さ
れ、第２の入力端子（−）に基準電圧信号が供給され、
出力端子は前記電流出力（ＳＡ）を形成し；a.2）前記
差動増幅器（１１）が、第１のスイッチング点（１５）
と、ダイオードに配線されたトランジスタ形式のカレン
トミラーダイオード（Ｑ３）及びカレントミラートラン
ジスタ（Ｑ４）から成る増幅カレントミラー回路（Ｑ
３，Ｑ４）とに結合された２つの増幅トランジスタ（Ｑ
１，Ｑ２）を備え；ｂ）前記電圧／電流変換器の電流出
力（ＳＡ）の端子に結合される電流供給接続点（Ｓ
Ｅ）、及びコンパレータの出力を成す電流出力（Ａ）の
端子を有する双安定電流源（１３）とを備え；b.1）前
記双安定電流源（１３）が、２つの回路分岐（Ｑ５，Ｑ
７；Ｑ６，Ｑ８）を成す共にそれぞれの回路分岐が前記
供給電圧源の２極（ＶＳ、接地）間に接続されている第
１（Ｑ５，Ｑ６）及び第２（Ｑ７,Ｑ８）の電流源カレ
ントミラー回路を備え；b.2）前記双安定電流源（１
３）が第１安定状態で非導電であると共に、第２安定状
態でのみ電流を消費するように成っており；ｃ）コンパ
レータのヒステリシスを得るために、前記双安定電流源
（１３）を非導電状態から電力消費状態に切換えるため
の前記電流供給接続点（ＳＥ）に供給されるべきファイ
ヤリング電流が、前記双安定電流源（１３）を電力消費
状態から非伝導状態に切換えるための前記電流供給接続
点（ＳＥ）に供給されるべきケンチング電流とは異なっ
ており；ｄ）全トランジスタがバイポーラトランジスタ
で成っていることを特徴とするバイポーラ技術を用いた
ヒステリシスを有するコンパレータ。 - 【請求項２】ａ）前記２つの増幅トランジスタ（Ｑ１、
Ｑ２）が第１伝導性型（ｐ−ｎ−ｐ）であると共に、前
記増幅カレントミラー回路（Ｑ３，Ｑ４）の２つのトラ
ンジスタ（Ｑ３，Ｑ４）が逆の第２伝導性型（ｎ−ｐ−
ｎ）であり；ｂ）前記２つの増幅トランジスタ（Ｑ１，
Ｑ２）の第１増幅トランジスタ（Ｑ１）と、カレントミ
ラーダイオードとして配線されている前記増幅カレント
ミラー回路（Ｑ３，Ｑ４）のトランジスタ（Ｑ３）と
が、第１の増幅回路分岐（Ｑ１，Ｑ３）を成して直列接
続され、前記２つの増幅トランジスタ（Ｑ１，Ｑ２）の
第２増幅トランジスタ（Ｑ２）と、前記増幅カレントミ
ラー回路（Ｑ３，Ｑ４）のカレントミラートランジスタ
（Ｑ４）とが、第２の増幅回路分岐（Ｑ２，Ｑ４）を成
して直列接続されており；ｃ）前記２組の直列接続（Ｑ
１，Ｑ３；Ｑ２，Ｑ４）が、供給電圧源の２極（ＶＳ、
接地）間に接続され；ｄ）バイアス電流源（１７）が、
前記第１のスイッチング点（１５）と前記供給電流源の
第１極（ＶＳ）との間に接続されていることを特徴とす
る請求項１に記載のバイポーラ技術を用いたヒステリシ
スを有するコンパレータ。 - 【請求項３】 前記第２増幅トランジスタ（Ｑ２）とカ
レントミラートランジスタ（Ｑ４）との間の接続点（２
１）が、前記差動増幅器（１１）の電流出力（ＳＡ）を
成していることを特徴とする請求項２に記載のバイポー
ラ技術を用いたヒステリシスを有するコンパレータ。 - 【請求項４】 前記２つの増幅トランジスタ（Ｑ１，Ｑ
２）のエミッタが前記第１のスイッチング点（１５）と
接続され、増幅カレントミラートランジスタ（Ｑ３，Ｑ
４）のエミッタが前記供給電圧源の第２極（接地）に接
続されていることを特徴とする請求項２又は請求項３に
記載のバイポーラ技術を用いたヒステリシスを有するコ
ンパレータ。 - 【請求項５】 カレントミラートランジスタとして作用
する前記増幅カレントミラー回路（Ｑ３，Ｑ４）のトラ
ンジスタ（Ｑ４）は、前記増幅カレントミラー回路（Ｑ
３，Ｑ４）のダイオードに配線されたトランジスタ（Ｑ
３）のエミッタ領域よりｎ倍大きいエミッタ領域を有す
ることを特徴とする請求項２乃至請求項４に記載のバイ
ポーラ技術を用いたヒステリシスを有するコンパレー
タ。 - 【請求項６】 ａ）前記第１（Ｑ５，Ｑ７）の回路分岐
が、前記第１の電流源カレントミラー回路（Ｑ５，Ｑ
６）の第１カレントミラーダイオード（Ｑ５）及び前記
第２の電流源カレントミラー回路（Ｑ７からＱ９）の第
１カレントミラートランジスタ（Ｑ７）を備え；ｂ）前
記第２（Ｑ６，Ｑ８）の回路分岐が、前記第１の電流源
カレントミラー回路（Ｑ５，Ｑ６）の第１カレントミラ
ートランジスタ（Ｑ６）及び前記第２の電流源カレント
ミラー回路（Ｑ７からＱ９）のカレントミラーダイオー
ド（Ｑ８）を備え；ｃ）第３の回路分岐は、前記第１の
電流源カレントミラー回路（Ｑ７からＱ９）の第２カレ
ントミラートランジスタ（Ｑ９）を備え、主パスが供給
電圧源（ＶＳ、接地）の１極（ＶＳ）とコンパレータ出
力（Ａ）との間に接続されており；ｄ）レジスター
（Ｒ）が、前記第１の電流源カレントミラー回路（Ｑ
５，Ｑ６）のカレントミラートランジスタ（Ｑ６）の主
パスとこのカレントミラートランジスタ（Ｑ６）側に配
置される供給電圧源（ＶＳ、接地）の極（接地）との間
に接続され；ｅ）前記第１の電流源カレントミラー回路
（Ｑ５，Ｑ６）のカレントミラーダイオード（Ｑ５）と
第２の電流源カレントミラー回路（Ｑ７からＱ９）の第
１カレントミラートランジスタ（Ｑ７）との間の接続点
（２３）が、前記双安定電流（１３）の電流供給接続点
（ＳＥ）と成っていることを特徴とする請求項１乃至請
求項５に記載のバイポーラ技術を用いたヒステリシスを
有するコンパレータ。 - 【請求項７】 前記第１の電流源カレントミラー回路
（Ｑ５，Ｑ６）のカレントミラーダイオード（Ｑ５）
が、ダイオードに配線されたトランジスタで成っている
と共に、前記第１の電流源カレントミラー回路（Ｑ５，
Ｑ６）のカレントミラートランジスタ（Ｑ６）が、前記
第１の電流源カレントミラー回路（Ｑ５，Ｑ６）のダイ
オードに配線されたトランジスタ（Ｑ５）のエミッタ領
域よりｍ倍大きいエミッタ領域を有していることを特徴
する請求項６に記載のバイポーラ技術を用いたヒステリ
シスを有するコンパレータ。 - 【請求項８】 全てのカレントミラーダイオード（Ｑ
３，Ｑ５，Ｑ８）がダイオードに配線されたトランジス
タで成っていることを特徴とする請求項２乃至請求項７
に記載のバイポーラ技術を用いたヒステリシスを有する
コンパレータ。 - 【請求項９】 前記供給電圧源の正極（ＶＳ）に接続さ
れた全てのトランジスタ（Ｑ１，Ｑ２，Ｑ７からＱ９）
がｐ−ｎ−ｐ形トランジスタで成っていると共に、前記
供給電圧の負極（接地）に接続された全てのトランジス
タ（Ｑ３からＱ６）がｎ−ｐ−ｎトランジスタ形で成っ
ていることを特徴とした請求項２乃至請求項８に記載の
バイポーラ技術を用いたヒステリシスを有するコンパレ
ータ。 - 【請求項１０】 インピーダ（Ｄ１，Ｄ２）が前記第１
のスイッチング点（１５）と、ヒステリシスを増すため
に接続された前記２つの増幅トランジスタ（Ｑ１，Ｑ
２）のそれぞれとの間に接続されていることを特徴とす
る請求項２乃至請求項９に記載のバイポーラ技術を用い
たヒステリシスを有するコンパレータ。 - 【請求項１１】 前記インピーダの少なくとも１つがダ
イオード（Ｄ１，Ｄ２）で成っていることを特徴とする
請求項１０に記載のバイポーラ技術を用いたヒステリシ
スを有するコンパレータ。 - 【請求項１２】 前記各インピーダがレジスターで成っ
ていることを特徴とする請求項１０に記載のバイポーラ
技術を用いたヒステリシスを有するコンパレータ。 - 【請求項１３】 フィードバックパス（ｉ１０）が、ヒ
ステリシスを増すために設けられ、前記双安定電流源
（１３）の出力電流（ｉ９）に比例するフィードバック
電圧を基準ポテンシャル（ＲＥＦ）に従う前記差動増幅
器（１１）の入力に対して供給するようになっているこ
とを特徴とする請求項６乃至請求項１２に記載のバイポ
ーラ技術を用いたヒステリシスを有するコンパレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4430032.8 | 1994-08-24 | ||
| DE4430032A DE4430032C1 (de) | 1994-08-24 | 1994-08-24 | Hysteresebehafteter Komparator in Bipolar-Technik |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08237086A JPH08237086A (ja) | 1996-09-13 |
| JP3488549B2 true JP3488549B2 (ja) | 2004-01-19 |
Family
ID=6526454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23599295A Expired - Fee Related JP3488549B2 (ja) | 1994-08-24 | 1995-08-23 | バイポーラ技術を用いたヒステリシスを有するコンパレータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5689199A (ja) |
| EP (1) | EP0700157B1 (ja) |
| JP (1) | JP3488549B2 (ja) |
| DE (1) | DE4430032C1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040719A (en) * | 1998-03-17 | 2000-03-21 | Vanguard International Semiconductor Corporation | Input receiver for limiting current during reliability screening |
| US6275082B1 (en) * | 2000-03-06 | 2001-08-14 | Infineon Technologies Ag | Receiver with switched current feedback for controlled hysteresis |
| EP2532129B1 (de) | 2010-02-05 | 2014-06-18 | Gira Giersiepen GmbH & Co. Kg | Empfänger in einem busknoten eines busnetzes |
| US11349435B1 (en) | 2021-03-03 | 2022-05-31 | Saudi Arabian Oil Company | Current-mode square wave oscillator |
| US11349460B1 (en) | 2021-03-03 | 2022-05-31 | Saudi Arabian Oil Company | Current-mode Schmitt trigger using current output stages |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3628059A (en) * | 1970-06-01 | 1971-12-14 | Fairchild Camera Instr Co | High voltage functional comparator |
| FR2422288A1 (fr) * | 1978-04-04 | 1979-11-02 | Radiotechnique Compelec | Amplificateur operationnel a effet de seuil avec hysteresis |
| JPS5775022A (en) * | 1980-10-29 | 1982-05-11 | Nec Corp | Comparator |
| US4406955A (en) * | 1981-06-01 | 1983-09-27 | Motorola, Inc. | Comparator circuit having hysteresis |
| US4554468A (en) * | 1983-07-01 | 1985-11-19 | Motorola, Inc. | Latching comparator with hysteresis |
| JPS6054513A (ja) * | 1983-09-06 | 1985-03-29 | Nec Corp | 差動入力コンパレ−タ |
| DE3810058A1 (de) * | 1988-03-25 | 1989-10-05 | Philips Patentverwaltung | Schmitt-trigger-schaltung |
| DE3837821A1 (de) * | 1988-11-08 | 1990-05-10 | Asea Brown Boveri | Cmos-praezisions-schmitt-trigger |
| DE3837832A1 (de) * | 1988-11-08 | 1990-05-17 | Jahns Hermann | Mobile |
| GB2235838A (en) * | 1989-08-26 | 1991-03-13 | Motorola Inc | Comparator inhibits output change until regeneration begins |
| IT1241394B (it) * | 1990-12-31 | 1994-01-10 | Sgs Thomson Microelectronics | Circuito comparatore con isteresi di precisione ed alta impedenza di ingresso |
| DE4215423A1 (de) * | 1992-05-11 | 1993-11-18 | Sgs Thomson Microelectronics | Schmitt-Trigger |
| US5367211A (en) * | 1993-06-28 | 1994-11-22 | Harris Corporation | Differential amplifier with hysteresis |
-
1994
- 1994-08-24 DE DE4430032A patent/DE4430032C1/de not_active Expired - Fee Related
-
1995
- 1995-08-22 EP EP95113183A patent/EP0700157B1/de not_active Expired - Lifetime
- 1995-08-23 JP JP23599295A patent/JP3488549B2/ja not_active Expired - Fee Related
- 1995-08-24 US US08/518,765 patent/US5689199A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08237086A (ja) | 1996-09-13 |
| EP0700157B1 (de) | 2003-01-22 |
| US5689199A (en) | 1997-11-18 |
| EP0700157A3 (de) | 1997-08-06 |
| EP0700157A2 (de) | 1996-03-06 |
| DE4430032C1 (de) | 1995-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US5077491A (en) | Low standby current comparator having a zero temperature coefficient with hysterisis | |
| JPH0342709A (ja) | 基準電圧発生回路 | |
| JP3488549B2 (ja) | バイポーラ技術を用いたヒステリシスを有するコンパレータ | |
| JPH0661432A (ja) | 半導体装置 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| JPH0697726B2 (ja) | トランジスタ又はダイオードの模擬回路 | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| US4717839A (en) | Transistor comparator circuit having split collector feedback hysteresis | |
| KR20000075637A (ko) | 전류 리미터 회로 | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| JPH09243467A (ja) | 温度検出回路およびその試験方法 | |
| CA1208313A (en) | Differential amplifier | |
| JPH0334026B2 (ja) | ||
| US6605967B2 (en) | Low power consumption output driver circuit and supply voltage detection circuit | |
| JP2643133B2 (ja) | 安定化電源回路 | |
| US6456058B1 (en) | Temperature stable integrated circuit full wave level detector incorporating a single operational amplifier stage design | |
| JPH06105856B2 (ja) | 定電流源回路 | |
| JP2656297B2 (ja) | ウインド回路 | |
| CN113364436B (zh) | 一种电压比较电路 | |
| JPH03242715A (ja) | バンドギャップ基準電圧発生回路 | |
| KR100486352B1 (ko) | 과전류 보호회로 | |
| JPH032868Y2 (ja) | ||
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPS643371B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |