JP3481535B2 - 高電圧インタフェースを介した同期データ転送プロトコル - Google Patents
高電圧インタフェースを介した同期データ転送プロトコルInfo
- Publication number
- JP3481535B2 JP3481535B2 JP36358499A JP36358499A JP3481535B2 JP 3481535 B2 JP3481535 B2 JP 3481535B2 JP 36358499 A JP36358499 A JP 36358499A JP 36358499 A JP36358499 A JP 36358499A JP 3481535 B2 JP3481535 B2 JP 3481535B2
- Authority
- JP
- Japan
- Prior art keywords
- codec
- master device
- timing
- synchronous data
- data protocol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 44
- 238000000034 method Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 10
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000012986 modification Methods 0.000 claims 2
- 230000004048 modification Effects 0.000 claims 2
- 230000001788 irregular Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101100424823 Arabidopsis thaliana TDT gene Proteins 0.000 description 1
- 102100027557 Calcipressin-1 Human genes 0.000 description 1
- 101100247605 Homo sapiens RCAN1 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 101150064416 csp1 gene Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、改良されたシリア
ル・インタフェースに関する。更に特定すれば、本発明
は、同期シリアル・データ・ストリームまたは時分割多
重シリアル・データ・ストリームにおけるフレーム同期
信号のような同期信号を、同期データ・プロトコルで置
換することによって不要とすることに関する。
ル・インタフェースに関する。更に特定すれば、本発明
は、同期シリアル・データ・ストリームまたは時分割多
重シリアル・データ・ストリームにおけるフレーム同期
信号のような同期信号を、同期データ・プロトコルで置
換することによって不要とすることに関する。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】直
列通信は、特にコストに影響されやすい用途において、
２つのデジタル・コンポーネント間の有効な通信方法で
あり、並列通信の場合に必要となるハードウエアの要件
を最小に抑える。例えば、従来の多目的コーデックにお
いて、送信ライン、受信ライン、データ・クロック・ラ
イン、およびフレーム同期ライン（およびリセット・ラ
イン）を実現するシリアル・インタフェース技法が実施
されている。
列通信は、特にコストに影響されやすい用途において、
２つのデジタル・コンポーネント間の有効な通信方法で
あり、並列通信の場合に必要となるハードウエアの要件
を最小に抑える。例えば、従来の多目的コーデックにお
いて、送信ライン、受信ライン、データ・クロック・ラ
イン、およびフレーム同期ライン（およびリセット・ラ
イン）を実現するシリアル・インタフェース技法が実施
されている。
【０００３】コーデックは、長年に渡って、電話グレー
ド・オーディオの効率的かつ安価なデジタル化を可能と
してきたデバイスである。典型的なコーデック（コーダ
−デコーダの短縮形）は、アナログ信号を、例えばパル
ス・コード変調（ＰＣＭ）デジタル信号のようなデジタ
ル信号に変換し、かかるデジタル信号からアナログ信号
を変換するために必要な回路を組み合わせた、集積回路
または他の電子デバイスである。
ド・オーディオの効率的かつ安価なデジタル化を可能と
してきたデバイスである。典型的なコーデック（コーダ
−デコーダの短縮形）は、アナログ信号を、例えばパル
ス・コード変調（ＰＣＭ）デジタル信号のようなデジタ
ル信号に変換し、かかるデジタル信号からアナログ信号
を変換するために必要な回路を組み合わせた、集積回路
または他の電子デバイスである。
【０００４】初期のコーデックは、電話において用いる
ために、８ＫＨｚレートのアナログ信号を８ビットのＰ
ＣＭに変換し、モデム入力を扱うことはできなかった。
最近では、コーデックの効率および低コストの利点が拡
大し、電話に必要な品質を超えた高品質の用途のため
に、４８ＫＨｚのサンプリング・レートのアナログ信号
を、１６ビットのステレオ（更に、２０ビットまでのス
テレオ）に変換するまでになった。品質の向上およびよ
り広い帯域幅の特性によって、今日のコーデックは、音
声帯域モデム等の消費者機器による実用的な用途を見出
している。
ために、８ＫＨｚレートのアナログ信号を８ビットのＰ
ＣＭに変換し、モデム入力を扱うことはできなかった。
最近では、コーデックの効率および低コストの利点が拡
大し、電話に必要な品質を超えた高品質の用途のため
に、４８ＫＨｚのサンプリング・レートのアナログ信号
を、１６ビットのステレオ（更に、２０ビットまでのス
テレオ）に変換するまでになった。品質の向上およびよ
り広い帯域幅の特性によって、今日のコーデックは、音
声帯域モデム等の消費者機器による実用的な用途を見出
している。
【０００５】これらの高度な目的のためのコーデックの
開発によって、アナログ信号対ノイズ（Ｓ／Ｎ）比を、
少なくとも７５ないし９０ｄＢに改善する必要性が生じ
た。この高Ｓ／Ｎ比の達成に至る１つの大きなステップ
が、最近、従来のコーデックを２つの個々のサブシステ
ムに分割することによって達成された。すなわち、主に
ホスト・プロセッサに対するデジタル・インタフェース
を扱うコントローラ・サブシステムまたは集積回路（Ｉ
Ｃ）と、主にアナログ信号に対するインタフェース、ミ
キシング、および変換を扱うアナログ・サブシステムま
たはＩＣである。この分割デジタル／アナログ・アーキ
テクチャは、最近では、「オーディオ・コーデック９７
年コンポーネント仕様」、第１．０３版、１９９６年９
月１５日（「ＡＣ ’９７仕様」）において論じられて
いる。ＡＣ’９７仕様は、この言及により、その全体が
本願にも明示的に含まれるものとする。
開発によって、アナログ信号対ノイズ（Ｓ／Ｎ）比を、
少なくとも７５ないし９０ｄＢに改善する必要性が生じ
た。この高Ｓ／Ｎ比の達成に至る１つの大きなステップ
が、最近、従来のコーデックを２つの個々のサブシステ
ムに分割することによって達成された。すなわち、主に
ホスト・プロセッサに対するデジタル・インタフェース
を扱うコントローラ・サブシステムまたは集積回路（Ｉ
Ｃ）と、主にアナログ信号に対するインタフェース、ミ
キシング、および変換を扱うアナログ・サブシステムま
たはＩＣである。この分割デジタル／アナログ・アーキ
テクチャは、最近では、「オーディオ・コーデック９７
年コンポーネント仕様」、第１．０３版、１９９６年９
月１５日（「ＡＣ ’９７仕様」）において論じられて
いる。ＡＣ’９７仕様は、この言及により、その全体が
本願にも明示的に含まれるものとする。
【０００６】図３は、ＡＣ’９７仕様による、低速音声
帯域モデム５１０等のデバイスにインタフェースする従
来の分割アーキテクチャのオーディオ・コーデックを示
す。具体的には、図３において、ＡＣコントローラ・サ
ブシステム７００は、ＡＣリンク５０４と呼ぶ５線式同
期シリアル・データ・バス（すなわち時分割多重（ＴＤ
Ｍ）バス）を介して、ＡＣアナログ・サブシステム７０
２にインタフェースする。ＡＣリンク５０４の５線式Ｔ
ＤＭバスは、同期信号７１２、リセット信号５２０、Ａ
Ｃコントローラ・サブシステム７００からＡＣアナログ
・サブシステム７０２へのシリアルＴＤＭデータ・スト
リームＳＤＡＴＡ＿ＯＵＴ７１６、クロック信号ＢＩＴ
＿ＣＬＫ７１４、およびＡＣアナログ・サブシステム７
０２からＡＣコントローラ７００へのシリアルＴＤＭデ
ータ・ストリームＳＤＡＴＡ＿ＩＮ７１８から成る。ク
ロック信号ＢＩＴ＿ＣＬＫ７１４は、コントローラ７０
０内のまたはコントローラ７００に関連したクロック源
５０６から得られる。
帯域モデム５１０等のデバイスにインタフェースする従
来の分割アーキテクチャのオーディオ・コーデックを示
す。具体的には、図３において、ＡＣコントローラ・サ
ブシステム７００は、ＡＣリンク５０４と呼ぶ５線式同
期シリアル・データ・バス（すなわち時分割多重（ＴＤ
Ｍ）バス）を介して、ＡＣアナログ・サブシステム７０
２にインタフェースする。ＡＣリンク５０４の５線式Ｔ
ＤＭバスは、同期信号７１２、リセット信号５２０、Ａ
Ｃコントローラ・サブシステム７００からＡＣアナログ
・サブシステム７０２へのシリアルＴＤＭデータ・スト
リームＳＤＡＴＡ＿ＯＵＴ７１６、クロック信号ＢＩＴ
＿ＣＬＫ７１４、およびＡＣアナログ・サブシステム７
０２からＡＣコントローラ７００へのシリアルＴＤＭデ
ータ・ストリームＳＤＡＴＡ＿ＩＮ７１８から成る。ク
ロック信号ＢＩＴ＿ＣＬＫ７１４は、コントローラ７０
０内のまたはコントローラ７００に関連したクロック源
５０６から得られる。
【０００７】低速音声帯域モデム等の外部アナログ・デ
バイスとインタフェースする従来のＡＣアナログ・サブ
システム７０２内の回路は、アナログ−デジタル変換器
（ＡＤＣ）５２２およびデジタル−アナログ変換器（Ｄ
ＡＣ）５２４を含む。ＡＤＣ５２２は、ＡＣアナログ・
サブシステム７０２に入力されるアナログ・モデム信号
入力をサンプルし、１６、１８または２０ビットのデー
タを４８Ｋｓ／ｓでＡＣリンク５０４に供給し、これ
が、ＡＣコントローラ・サブシステム７００に入力され
るシリアルＴＤＭデータ・ストリームＳＤＡＴＡ＿ＩＮ
７１８の適切なタイム・スロット（例えばタイム・スロ
ット５）内に挿入される。これに対して、ＤＡＣ５２４
は、ＡＣリンク５０４を介して、ＡＣコントローラ・サ
ブシステム７００からのシリアルＴＤＭデータ・ストリ
ームＳＤＡＴＡ＿ＯＵＴ７１６から、１６、１８または
２０ビットのデータを受信し、これを、低速音声帯域モ
デム５１０に出力するアナログ信号に変換する。ＡＤＣ
５２２および／またはＤＡＣ５２４と組み合わせたデジ
タル信号プロセッサ（ＤＳＰ）および／または他のプロ
セッサによって、直交振幅変調（ＱＡＭ）またはキャリ
アレス振幅および位相（ＣＡＰ）等、従来の復調および
変調技法を実行することができる。
バイスとインタフェースする従来のＡＣアナログ・サブ
システム７０２内の回路は、アナログ−デジタル変換器
（ＡＤＣ）５２２およびデジタル−アナログ変換器（Ｄ
ＡＣ）５２４を含む。ＡＤＣ５２２は、ＡＣアナログ・
サブシステム７０２に入力されるアナログ・モデム信号
入力をサンプルし、１６、１８または２０ビットのデー
タを４８Ｋｓ／ｓでＡＣリンク５０４に供給し、これ
が、ＡＣコントローラ・サブシステム７００に入力され
るシリアルＴＤＭデータ・ストリームＳＤＡＴＡ＿ＩＮ
７１８の適切なタイム・スロット（例えばタイム・スロ
ット５）内に挿入される。これに対して、ＤＡＣ５２４
は、ＡＣリンク５０４を介して、ＡＣコントローラ・サ
ブシステム７００からのシリアルＴＤＭデータ・ストリ
ームＳＤＡＴＡ＿ＯＵＴ７１６から、１６、１８または
２０ビットのデータを受信し、これを、低速音声帯域モ
デム５１０に出力するアナログ信号に変換する。ＡＤＣ
５２２および／またはＤＡＣ５２４と組み合わせたデジ
タル信号プロセッサ（ＤＳＰ）および／または他のプロ
セッサによって、直交振幅変調（ＱＡＭ）またはキャリ
アレス振幅および位相（ＣＡＰ）等、従来の復調および
変調技法を実行することができる。
【０００８】図４は、ＡＣ’９７仕様によるような、分
割アーキテクチャ・オーディオ・コーデックのアナログ
・サブシステム７０２とコントローラ・サブシステム７
００との間の、１２個のタイム・スロットのＴＤＭ双方
向データ・ストリームにおける、従来の同期信号７１
２、シリアルＴＤＭデータ・ストリームＳＤＡＴＡ＿Ｏ
ＵＴ７１６、およびシリアルＴＤＭデータ・ストリーム
ＳＤＡＴＡ＿ＩＮ７１８を示す。シリアルＴＤＭデータ
・ストリームＳＤＡＴＡ＿ＯＵＴ７１６およびＳＤＡＴ
Ａ＿ＩＮ７１８の１２個のタイム・スロット１ないし１
２は、従来の同期信号７１２によってフレーム形成され
る。同期信号７１２は、タイム・スロット０の間に受信
されるタグ・フェーズ６００から得られる。タイム・ス
ロットは全て２０ビット幅である。
割アーキテクチャ・オーディオ・コーデックのアナログ
・サブシステム７０２とコントローラ・サブシステム７
００との間の、１２個のタイム・スロットのＴＤＭ双方
向データ・ストリームにおける、従来の同期信号７１
２、シリアルＴＤＭデータ・ストリームＳＤＡＴＡ＿Ｏ
ＵＴ７１６、およびシリアルＴＤＭデータ・ストリーム
ＳＤＡＴＡ＿ＩＮ７１８を示す。シリアルＴＤＭデータ
・ストリームＳＤＡＴＡ＿ＯＵＴ７１６およびＳＤＡＴ
Ａ＿ＩＮ７１８の１２個のタイム・スロット１ないし１
２は、従来の同期信号７１２によってフレーム形成され
る。同期信号７１２は、タイム・スロット０の間に受信
されるタグ・フェーズ６００から得られる。タイム・ス
ロットは全て２０ビット幅である。
【０００９】同期信号７１２は、クロック信号ＢＩＴ＿
ＣＬＫ７１４に対して、ＳＤＡＴＡ＿ＯＵＴ７１６およ
びＳＤＡＴＡ＿ＩＮ７１８の受信および送信の同期を取
る。データ・ラインとクロック信号との間のこの同期
を、図５に詳細に示す。すなわち、図５は、同期信号７
１２に対するクロック信号ＢＩＴ＿ＣＬＫ７１４および
シリアルＴＤＭデータ・ストリームＳＴＡ＿ＯＵＴ７１
６を示す。同期信号７１２は、固定の１２．２８８ＭＨ
ｚクロック信号であるクロック信号ＢＩＴ＿ＣＬＫ７１
４に基づいている。
ＣＬＫ７１４に対して、ＳＤＡＴＡ＿ＯＵＴ７１６およ
びＳＤＡＴＡ＿ＩＮ７１８の受信および送信の同期を取
る。データ・ラインとクロック信号との間のこの同期
を、図５に詳細に示す。すなわち、図５は、同期信号７
１２に対するクロック信号ＢＩＴ＿ＣＬＫ７１４および
シリアルＴＤＭデータ・ストリームＳＴＡ＿ＯＵＴ７１
６を示す。同期信号７１２は、固定の１２．２８８ＭＨ
ｚクロック信号であるクロック信号ＢＩＴ＿ＣＬＫ７１
４に基づいている。
【００１０】図６は、シリアル・インタフェースの従来
の差動式の実施を用いて、低電圧回路側のコントローラ
７００とインタフェースするＡＣアナログ・サブシステ
ム（すなわちコーデック）７０２の実施を示す。図示の
ように、コーデック７０２は通常、電源電圧を上回る電
圧をかけられるので、ここでは高電圧回路と呼ぶ。状況
によっては、コーデックまたは他の高電圧回路７０２を
低電圧回路７００の接地から電気的に絶縁することがで
きるように、シリアル・インタフェースにおけるクロッ
ク信号をＡＣ結合することが望ましい。同様に、データ
信号７１６、受信データ信号７１８、フレーム同期信号
７１２、およびリセット信号５２０をＡＣ結合すること
が望ましい。低電圧コントローラ７００と高電圧コーデ
ック７０２との間の信号が全てＡＣ結合される場合、本
質的に、低電圧コントローラ７００の接地と高電圧コー
デック７０２の接地との間に接続部が存在する必要はな
い。
の差動式の実施を用いて、低電圧回路側のコントローラ
７００とインタフェースするＡＣアナログ・サブシステ
ム（すなわちコーデック）７０２の実施を示す。図示の
ように、コーデック７０２は通常、電源電圧を上回る電
圧をかけられるので、ここでは高電圧回路と呼ぶ。状況
によっては、コーデックまたは他の高電圧回路７０２を
低電圧回路７００の接地から電気的に絶縁することがで
きるように、シリアル・インタフェースにおけるクロッ
ク信号をＡＣ結合することが望ましい。同様に、データ
信号７１６、受信データ信号７１８、フレーム同期信号
７１２、およびリセット信号５２０をＡＣ結合すること
が望ましい。低電圧コントローラ７００と高電圧コーデ
ック７０２との間の信号が全てＡＣ結合される場合、本
質的に、低電圧コントローラ７００の接地と高電圧コー
デック７０２の接地との間に接続部が存在する必要はな
い。
【００１１】しかしながら、実際の状況では、一旦、低
電圧コントローラ７００と高電圧コーデック７０２との
間の接地が遮断されると、低電圧コントローラ７００の
接地電位と高電圧コーデック７０２の接地電位との間
に、大きな共通モード電圧が存在する場合がある。この
大きな共通モード電圧は、絶縁された高電圧コーデック
７０２においてＡＣ結合されたデジタル信号と干渉する
場合がある。更に、絶縁変圧器７９１のコストがかなり
大きくなる恐れがあり、また、コーデック７０２が中央
局によるインピーダンス・エミュレーションを実行する
場合、変圧器７９１が、コーデック７０２と電話線との
間のインピーダンス整合を劣化させる可能性がある。
電圧コントローラ７００と高電圧コーデック７０２との
間の接地が遮断されると、低電圧コントローラ７００の
接地電位と高電圧コーデック７０２の接地電位との間
に、大きな共通モード電圧が存在する場合がある。この
大きな共通モード電圧は、絶縁された高電圧コーデック
７０２においてＡＣ結合されたデジタル信号と干渉する
場合がある。更に、絶縁変圧器７９１のコストがかなり
大きくなる恐れがあり、また、コーデック７０２が中央
局によるインピーダンス・エミュレーションを実行する
場合、変圧器７９１が、コーデック７０２と電話線との
間のインピーダンス整合を劣化させる可能性がある。
【００１２】このため、図７に示すように、シリアル・
インタフェースの代替的な実施が開発されている。これ
は、システムの高電圧セクションに、コーデック（これ
は、電話線、モデム、オーディオ源等に接続し得る）を
配置して、その他の従来の方法では低電圧側を高電圧側
に結合するために用いていた高価かつ大型の変圧器７９
１を削除する。この技法は、変圧器７９１の必要性を解
消するが、例えば、ＡＣ結合コンデンサＣ（典型的に定
格３０００Ｖ ＡＣ）のような追加のハードウエアを必
要とする等の他の理由から、不利である。
インタフェースの代替的な実施が開発されている。これ
は、システムの高電圧セクションに、コーデック（これ
は、電話線、モデム、オーディオ源等に接続し得る）を
配置して、その他の従来の方法では低電圧側を高電圧側
に結合するために用いていた高価かつ大型の変圧器７９
１を削除する。この技法は、変圧器７９１の必要性を解
消するが、例えば、ＡＣ結合コンデンサＣ（典型的に定
格３０００Ｖ ＡＣ）のような追加のハードウエアを必
要とする等の他の理由から、不利である。
【００１３】かかるシリアル・インタフェースの一例
は、ＬＵＣＥＮＴ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＳＰ１
０３４マルチ・プロセッサ・モードＳＩＯインタフェー
スと共に使用可能である。かかる例では、インタフェー
スを提供するために、典型的に５本のシリアル・ライン
が必要であり、この５本のシリアル・ラインに対応する
５つの信号の各々を、差動信号対に変換する必要があ
る。５個の信号対の各々は、電圧分離のために、対応す
るコンデンサ対によって分離する必要があり、合計１０
個の高電圧コンデンサが必要となる。
は、ＬＵＣＥＮＴ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＳＰ１
０３４マルチ・プロセッサ・モードＳＩＯインタフェー
スと共に使用可能である。かかる例では、インタフェー
スを提供するために、典型的に５本のシリアル・ライン
が必要であり、この５本のシリアル・ラインに対応する
５つの信号の各々を、差動信号対に変換する必要があ
る。５個の信号対の各々は、電圧分離のために、対応す
るコンデンサ対によって分離する必要があり、合計１０
個の高電圧コンデンサが必要となる。
【００１４】特に、回路の１つ、例えばコーデックに高
電圧を印可する場合、回路間をインタフェースする通信
ラインの各々に必要なハードウエアおよび空間の相対的
コストのために、必要なライン数を減らすことが重要で
ある。このため、ＡＣ’９７仕様の時分割多重（ＴＤ
Ｍ）シリアル・インタフェース等の同期シリアル・イン
タフェースにおいて、信号ライン数を減らす必要があ
る。
電圧を印可する場合、回路間をインタフェースする通信
ラインの各々に必要なハードウエアおよび空間の相対的
コストのために、必要なライン数を減らすことが重要で
ある。このため、ＡＣ’９７仕様の時分割多重（ＴＤ
Ｍ）シリアル・インタフェース等の同期シリアル・イン
タフェースにおいて、信号ライン数を減らす必要があ
る。
【００１５】本発明の原理によれば、マスタ・デバイス
とスレーブ・デバイスとの間で不定期にタイミングを同
期させるために用いる同期データ・プロトコルは、マス
タ・タイミング・デバイス内に、スレーブ・デバイスに
送信するデータ・ストリーム内にプリアンブル・コード
・ワードを挿入するように構成されたプリアンブル挿入
モジュールを備えている。スレーブ・デバイス内の同期
プリアンブル検出モジュールは、データ・ストリーム内
のプリアンブル・コード・ワードの存在を検出するよう
に構成されている。
とスレーブ・デバイスとの間で不定期にタイミングを同
期させるために用いる同期データ・プロトコルは、マス
タ・タイミング・デバイス内に、スレーブ・デバイスに
送信するデータ・ストリーム内にプリアンブル・コード
・ワードを挿入するように構成されたプリアンブル挿入
モジュールを備えている。スレーブ・デバイス内の同期
プリアンブル検出モジュールは、データ・ストリーム内
のプリアンブル・コード・ワードの存在を検出するよう
に構成されている。
【００１６】本発明の別の態様による、シリアル・デー
タ・バスを介してスレーブ・デバイスをマスタ・デバイ
スに同期させる方法は、割り込み信号をスレーブ・デバ
イスに提供するステップを備えている。スレーブ・デバ
イスが受信したデータ・ストリームは、同期プリアンブ
ル・コード・ワードが存在するか否かを監視される。ス
レーブ・デバイス内のタイミングは、スレーブ・デバイ
スによる同期プリアンブル・コード・ワードの検出タイ
ミングに基づいている。
タ・バスを介してスレーブ・デバイスをマスタ・デバイ
スに同期させる方法は、割り込み信号をスレーブ・デバ
イスに提供するステップを備えている。スレーブ・デバ
イスが受信したデータ・ストリームは、同期プリアンブ
ル・コード・ワードが存在するか否かを監視される。ス
レーブ・デバイス内のタイミングは、スレーブ・デバイ
スによる同期プリアンブル・コード・ワードの検出タイ
ミングに基づいている。
【００１７】
【発明の実施の形態】本発明の特徴および利点は、図面
を参照した以下の詳細な説明から、当業者には明らかと
なろう。
を参照した以下の詳細な説明から、当業者には明らかと
なろう。
【００１８】本発明は、高電圧インタフェースを通過す
る１つ以上のシリアル入出力（ＳＩＯ）制御ワード（複
数のワード）およびデータを含む同期データ・プロトコ
ルを提供する。これによって、フレーム同期信号の必要
性をなくす。
る１つ以上のシリアル入出力（ＳＩＯ）制御ワード（複
数のワード）およびデータを含む同期データ・プロトコ
ルを提供する。これによって、フレーム同期信号の必要
性をなくす。
【００１９】高電圧インタフェースにコーデック・デー
タを通過させる従来の方法は、図６に関して図示し、記
載した。すなわち、インタフェースの低電圧側にコーデ
ック７０２を配置し、変圧器７９１が与える高電圧分離
（例えば ３０００ボルト分離）による高電圧バリア
に、アナログ信号を通過させる。また、変圧器７９１
は、例えば電話線１０４の撚り線対上の低周波数共通モ
ード・ノイズから、コーデック７０２を分離させる。更
に、変圧器７９１は、コントローラ７００およびコーデ
ック７０２におけるデジタル・サブシステムが発生させ
る高周波数共通モード・ノイズから、中央局１１３の電
話システムを分離させる。しかしながら、変圧器７９１
を用いると、変圧器７９１が招く振幅および位相の歪み
のために、コーデック７０２の中央局１１３とのインピ
ーダンス整合が一層難しくなる。
タを通過させる従来の方法は、図６に関して図示し、記
載した。すなわち、インタフェースの低電圧側にコーデ
ック７０２を配置し、変圧器７９１が与える高電圧分離
（例えば ３０００ボルト分離）による高電圧バリア
に、アナログ信号を通過させる。また、変圧器７９１
は、例えば電話線１０４の撚り線対上の低周波数共通モ
ード・ノイズから、コーデック７０２を分離させる。更
に、変圧器７９１は、コントローラ７００およびコーデ
ック７０２におけるデジタル・サブシステムが発生させ
る高周波数共通モード・ノイズから、中央局１１３の電
話システムを分離させる。しかしながら、変圧器７９１
を用いると、変圧器７９１が招く振幅および位相の歪み
のために、コーデック７０２の中央局１１３とのインピ
ーダンス整合が一層難しくなる。
【００２０】あるいは、変圧器７９１の必要性をなくす
ために、図７に示すように、コーデック７０２を高電圧
回路側に配置することも可能である。この場合、コーデ
ック７０２を、差動デジタルＳＩＯ信号７１２、７１
４、７１６、７１８および５２０にＡＣ結合する。この
技法を用いて、差動式受信機は、デジタル信号を通過さ
せると共に共通モード・ノイズの大部分を阻止し、高電
圧コンデンサＣと差動式受信機との組み合わせが、変圧
器７９１（図６）が提供する機能に置き換わる。本発明
の原理は、同期信号７１２を除去することによって、図
７に示す従来の技法の進展を図る。
ために、図７に示すように、コーデック７０２を高電圧
回路側に配置することも可能である。この場合、コーデ
ック７０２を、差動デジタルＳＩＯ信号７１２、７１
４、７１６、７１８および５２０にＡＣ結合する。この
技法を用いて、差動式受信機は、デジタル信号を通過さ
せると共に共通モード・ノイズの大部分を阻止し、高電
圧コンデンサＣと差動式受信機との組み合わせが、変圧
器７９１（図６）が提供する機能に置き換わる。本発明
の原理は、同期信号７１２を除去することによって、図
７に示す従来の技法の進展を図る。
【００２１】同期信号７１２の除去によって、コントロ
ーラ７００およびコーデック７０２の各々で２つのピン
を節約し、必要な基板上の空間が不要となり、例えば２
つの高価なＡＣ結合コンデンサＣを削除することによっ
て、全体的なシステム・コストを低下させる。
ーラ７００およびコーデック７０２の各々で２つのピン
を節約し、必要な基板上の空間が不要となり、例えば２
つの高価なＡＣ結合コンデンサＣを削除することによっ
て、全体的なシステム・コストを低下させる。
【００２２】図１に示す本発明の開示される実施形態に
よれば、従来の同期信号７１２の除去を達成するには、
インタフェースの一方側、例えば低電圧側に回路または
ソフトウエアを追加して、所定の同期コード・ワードを
データ・ストリームに挿入し、高電圧側で、この所定の
同期コード・ワードの存在を認識する。記載する実施形
態は、低電圧側のデバイスによる同期制御に関し、高電
圧側のデバイスは低電圧側のデバイスのクロッキングに
同期しているが、本発明の原理は、低電圧側のデバイス
（例えばコントローラ１００）または高電圧側のデバイ
ス（例えばコーデック１０６）のいずれかによる同期制
御に関する。
よれば、従来の同期信号７１２の除去を達成するには、
インタフェースの一方側、例えば低電圧側に回路または
ソフトウエアを追加して、所定の同期コード・ワードを
データ・ストリームに挿入し、高電圧側で、この所定の
同期コード・ワードの存在を認識する。記載する実施形
態は、低電圧側のデバイスによる同期制御に関し、高電
圧側のデバイスは低電圧側のデバイスのクロッキングに
同期しているが、本発明の原理は、低電圧側のデバイス
（例えばコントローラ１００）または高電圧側のデバイ
ス（例えばコーデック１０６）のいずれかによる同期制
御に関する。
【００２３】更に、開示する実施形態は、ＡＣ’９７仕
様に概ね準拠するＡＣリンクを介して通信を行うコント
ローラおよびオーディオ・コーデックに関するが、本発
明の原理は、例えば、同期シリアル・データ・ストリー
ムにおいて、または時分割多重（ＴＤＭ）同期シリアル
・データ・ストリーム通信システムにおいて、従来はフ
レーミング・パルス等の同期パルスを必要としたいかな
るシリアル通信リンクにも、等しく関連する。
様に概ね準拠するＡＣリンクを介して通信を行うコント
ローラおよびオーディオ・コーデックに関するが、本発
明の原理は、例えば、同期シリアル・データ・ストリー
ムにおいて、または時分割多重（ＴＤＭ）同期シリアル
・データ・ストリーム通信システムにおいて、従来はフ
レーミング・パルス等の同期パルスを必要としたいかな
るシリアル通信リンクにも、等しく関連する。
【００２４】開示する実施形態によって、フレーム同期
信号の必要性に取って代わるデータ・プロトコルを実施
する。このデータ・プロトコルは、極めて安定したＴＤ
Ｍ通信ラインに、特に有用である。
信号の必要性に取って代わるデータ・プロトコルを実施
する。このデータ・プロトコルは、極めて安定したＴＤ
Ｍ通信ラインに、特に有用である。
【００２５】開示する実施形態では、コントローラとオ
ーディオ・コーデックとの間で、１ビットのシグマ・デ
ルタ・データを転送する。データ・プロトコルは、デー
タ・ライン上で実施され、これは、送信システム（例え
ば図１のコーデック１０６）が送信しているデータと、
受信システム（例えば図１のコントローラ１００）が受
信しているデータとの間の不定期の同期を提供する。
ーディオ・コーデックとの間で、１ビットのシグマ・デ
ルタ・データを転送する。データ・プロトコルは、デー
タ・ライン上で実施され、これは、送信システム（例え
ば図１のコーデック１０６）が送信しているデータと、
受信システム（例えば図１のコントローラ１００）が受
信しているデータとの間の不定期の同期を提供する。
【００２６】本発明の原理は、更に、デジタル・コンポ
ーネント間、例えばコントローラ１００とコーデック１
０６との間で必要な信号を更に減らす実施態様に適用可
能である。例えば、本発明の原理による同期データ・プ
ロトコルを、バイフェーズ符号化を用いて送信信号およ
びデータ・クロックを共に符号化した信号と組み合わせ
ることによって、必要な信号およびそれに対応するＡＣ
結合コンデンサの数を更に少なくすることができる。バ
イフェーズ符号化については、１９９８年１月２７日に
出願された、「シリアル・データをクロック信号と組み
合わせるための方法および装置」と題する米国特許出願
番号第０９／０１３，９４３号に記載されている。この
明細書は、この言及により、その全体が本願に明示的に
含まれるものとする。
ーネント間、例えばコントローラ１００とコーデック１
０６との間で必要な信号を更に減らす実施態様に適用可
能である。例えば、本発明の原理による同期データ・プ
ロトコルを、バイフェーズ符号化を用いて送信信号およ
びデータ・クロックを共に符号化した信号と組み合わせ
ることによって、必要な信号およびそれに対応するＡＣ
結合コンデンサの数を更に少なくすることができる。バ
イフェーズ符号化については、１９９８年１月２７日に
出願された、「シリアル・データをクロック信号と組み
合わせるための方法および装置」と題する米国特許出願
番号第０９／０１３，９４３号に記載されている。この
明細書は、この言及により、その全体が本願に明示的に
含まれるものとする。
【００２７】図１は、ＡＣ’９７仕様に従ったＡＣリン
クの基本を形成するシリアルＴＤＭインタフェースの実
施形態を示す。しかしながら、図１では、従来のフレー
ム同期信号（例えば図７の７１２）を除去して、本発明
の原理によるコントローラ１００内の同期データ・プロ
トコルによって置換している。
クの基本を形成するシリアルＴＤＭインタフェースの実
施形態を示す。しかしながら、図１では、従来のフレー
ム同期信号（例えば図７の７１２）を除去して、本発明
の原理によるコントローラ１００内の同期データ・プロ
トコルによって置換している。
【００２８】具体的には、図１は、高電圧回路側のコー
デック１０６および低電圧回路側のコントローラ１００
の実施を示す。開示する実施形態では、コーデック１０
６はＤＡＡ１０２とインタフェースし、ＤＡＡ１０２
は、電話線１０４を介して、電話会社の中央局１１３に
接続されている。しかしながら、本発明の原理およびＡ
Ｃ’９７仕様によれば、コーデック１０６は、特に、消
費者用オーディオ・デバイスおよび電話デバイスに関連
するもの等、実質的にあらゆるアナログ・デバイスとも
インタフェースすることができる。
デック１０６および低電圧回路側のコントローラ１００
の実施を示す。開示する実施形態では、コーデック１０
６はＤＡＡ１０２とインタフェースし、ＤＡＡ１０２
は、電話線１０４を介して、電話会社の中央局１１３に
接続されている。しかしながら、本発明の原理およびＡ
Ｃ’９７仕様によれば、コーデック１０６は、特に、消
費者用オーディオ・デバイスおよび電話デバイスに関連
するもの等、実質的にあらゆるアナログ・デバイスとも
インタフェースすることができる。
【００２９】コントローラ１００とコーデック１０６と
の間のシリアル・インタフェースは、３つの基本的な通
信信号、すなわち、データ送信ＴＤＭ信号１１６、デー
タ受信ＴＤＭ信号１１８、およびデータ・クロック１１
０を含む。所望ならば、特定用途の必要に基づいて、リ
セット信号（図示せず）も実施することができる。開示
する実施形態では、送信信号１１６、受信信号１１８、
およびクロック信号１１０は、各々、差動信号であり、
それぞれの差動信号ラインの各側に、少なくとも１つの
ＡＣ結合コンデンサＣを含む。しかしながら、本発明の
原理は、シングル・エンド・シリアル・ラインにも等し
く適用可能である。更に、送信信号１１６およびクロッ
ク信号１１０を組み合わせて、米国特許出願番号第０９
／０１３，９４３号に記載されているような単一の符号
化信号とすることができる。米国特許出願番号第０９／
０１３，９４３号の明細書は、この言及により本願にも
明示的に含まれるものとする。
の間のシリアル・インタフェースは、３つの基本的な通
信信号、すなわち、データ送信ＴＤＭ信号１１６、デー
タ受信ＴＤＭ信号１１８、およびデータ・クロック１１
０を含む。所望ならば、特定用途の必要に基づいて、リ
セット信号（図示せず）も実施することができる。開示
する実施形態では、送信信号１１６、受信信号１１８、
およびクロック信号１１０は、各々、差動信号であり、
それぞれの差動信号ラインの各側に、少なくとも１つの
ＡＣ結合コンデンサＣを含む。しかしながら、本発明の
原理は、シングル・エンド・シリアル・ラインにも等し
く適用可能である。更に、送信信号１１６およびクロッ
ク信号１１０を組み合わせて、米国特許出願番号第０９
／０１３，９４３号に記載されているような単一の符号
化信号とすることができる。米国特許出願番号第０９／
０１３，９４３号の明細書は、この言及により本願にも
明示的に含まれるものとする。
【００３０】低電圧回路すなわちコントローラ１００
は、プリアンブル挿入モジュール１３４、クロック不在
タイマ１３２、およびクロック源１３０を含む。高電圧
回路すなわちコーデック１０６は、同期プリアンブル検
出モジュール１４０、クロック不在タイマ１３８、同期
タイミング・モジュール１３６、およびバッファ１４２
を含む。バッファ１４２は、クロック信号の不在の後に
データ・ストリーム内のプリアンブル・コード・ワード
を検出すると活性化される。
は、プリアンブル挿入モジュール１３４、クロック不在
タイマ１３２、およびクロック源１３０を含む。高電圧
回路すなわちコーデック１０６は、同期プリアンブル検
出モジュール１４０、クロック不在タイマ１３８、同期
タイミング・モジュール１３６、およびバッファ１４２
を含む。バッファ１４２は、クロック信号の不在の後に
データ・ストリーム内のプリアンブル・コード・ワード
を検出すると活性化される。
【００３１】具体的には、プリアンブル挿入モジュール
１３４は、送信信号ライン１１６上を送信されるデータ
・ストリームに、例えば「１１１０１」という所定のプ
リアンブル・コード・ワードを挿入するように構成され
ている。特定の用途に応じて、プリアンブル・コード・
ワードは、いかなるコードとすることも可能であり、い
かなる長さとしても良い。好ましくは、プリアンブル・
コード・ワードは、少なくとも５ビット長であり、好ま
しくは「１１１」で始まる。
１３４は、送信信号ライン１１６上を送信されるデータ
・ストリームに、例えば「１１１０１」という所定のプ
リアンブル・コード・ワードを挿入するように構成され
ている。特定の用途に応じて、プリアンブル・コード・
ワードは、いかなるコードとすることも可能であり、い
かなる長さとしても良い。好ましくは、プリアンブル・
コード・ワードは、少なくとも５ビット長であり、好ま
しくは「１１１」で始まる。
【００３２】プリアンブル・コード・ワードは、クロッ
ク信号の不在の後に、データ・ストリームに挿入され
る。このため、再同期を開始するために、コントローラ
１００は、所定の時間期間、例えば少なくとも７００ｍ
Ｓの間、クロック源１３０を意図的に停止させ、次い
で、送信データ・ストリーム１１６内にプリアンブル・
コード・ワードを挿入する。
ク信号の不在の後に、データ・ストリームに挿入され
る。このため、再同期を開始するために、コントローラ
１００は、所定の時間期間、例えば少なくとも７００ｍ
Ｓの間、クロック源１３０を意図的に停止させ、次い
で、送信データ・ストリーム１１６内にプリアンブル・
コード・ワードを挿入する。
【００３３】コントローラ１００内のクロック不在タイ
マ１３２は、コントローラ１００が、どのくらいの間、
クロック信号ライン１１０上へのクロック源１３０の出
力を停止させたかを判定するための、コントローラ１０
０による自己監視機能に関連する。コーデック１０６か
らクロックを保留した十分な時間量、例えば７００ｍＳ
の後、プリアンブル挿入モジュール１３４は、送信信号
ライン１１６上で送信しているデータ・ストリームの適
切なタイム・スロット内に、プリアンブル・コード・ワ
ードを挿入する。
マ１３２は、コントローラ１００が、どのくらいの間、
クロック信号ライン１１０上へのクロック源１３０の出
力を停止させたかを判定するための、コントローラ１０
０による自己監視機能に関連する。コーデック１０６か
らクロックを保留した十分な時間量、例えば７００ｍＳ
の後、プリアンブル挿入モジュール１３４は、送信信号
ライン１１６上で送信しているデータ・ストリームの適
切なタイム・スロット内に、プリアンブル・コード・ワ
ードを挿入する。
【００３４】シリアルＴＤＭインタフェースのタイミン
グに関して、コントローラ１００はマスタであり、コー
デック１０６はスレーブである。このため、コーデック
では、同期タイミング・モジュール１３６によって、タ
イミングを受信し同期させる。また、クロック不在タイ
マ１３８によって、クロック信号を監視する。クロック
不在タイマ１３８は、閾値の時間量、例えば７００ｍＳ
を超えた時間、クロック信号が不在であることを検出す
ると、同期プリアンブル検出機能１４０を活性化する。
活性化すると、同期プリアンブル検出機能１４０は、所
定のプリアンブル・コード・ワードの存在について、送
信ライン１１６上で受信したデータ・ストリームを監視
する。
グに関して、コントローラ１００はマスタであり、コー
デック１０６はスレーブである。このため、コーデック
では、同期タイミング・モジュール１３６によって、タ
イミングを受信し同期させる。また、クロック不在タイ
マ１３８によって、クロック信号を監視する。クロック
不在タイマ１３８は、閾値の時間量、例えば７００ｍＳ
を超えた時間、クロック信号が不在であることを検出す
ると、同期プリアンブル検出機能１４０を活性化する。
活性化すると、同期プリアンブル検出機能１４０は、所
定のプリアンブル・コード・ワードの存在について、送
信ライン１１６上で受信したデータ・ストリームを監視
する。
【００３５】本発明の発明者らは、本発明の開発におい
て、一般的にはＴＤＭシリアル・インタフェース、具体
的にはＡＣリンクの安定性を認識した。例えば、従来の
送信信号ライン７１６（図７）上を通過するデータの通
常のビット・エラー・レート（ＢＥＲ）は、１０年毎に
１ビット・エラー未満のオーダであったことが経験的に
判定された。このため、シリアルＴＤＭデータ通信にお
けるかかる安定性によって、かかる安定性を維持するた
めにフレーム毎にフレーム同期を取る必要はないことが
明らかになった。固有のデータ・プロトコルの認識によ
って実行される不定期の同期は、極めて安定な通信リン
ク（すなわち低ビット・レートを有する）を維持するた
めに適切な同期を提供しながら、同時に、追加の同期信
号（例えば、図７に示す従来のインタフェースにおける
７１２）に必要なコストおよび空間を不要とすることが
明らかとなった。本発明の原理によれば、同期の後、送
信信号１１６、受信信号１１８、およびクロック信号１
１０のみを用いて、データ通信は自由に継続することが
できる。
て、一般的にはＴＤＭシリアル・インタフェース、具体
的にはＡＣリンクの安定性を認識した。例えば、従来の
送信信号ライン７１６（図７）上を通過するデータの通
常のビット・エラー・レート（ＢＥＲ）は、１０年毎に
１ビット・エラー未満のオーダであったことが経験的に
判定された。このため、シリアルＴＤＭデータ通信にお
けるかかる安定性によって、かかる安定性を維持するた
めにフレーム毎にフレーム同期を取る必要はないことが
明らかになった。固有のデータ・プロトコルの認識によ
って実行される不定期の同期は、極めて安定な通信リン
ク（すなわち低ビット・レートを有する）を維持するた
めに適切な同期を提供しながら、同時に、追加の同期信
号（例えば、図７に示す従来のインタフェースにおける
７１２）に必要なコストおよび空間を不要とすることが
明らかとなった。本発明の原理によれば、同期の後、送
信信号１１６、受信信号１１８、およびクロック信号１
１０のみを用いて、データ通信は自由に継続することが
できる。
【００３６】図２は、プリアンブル・コード・ワードと
共に制御情報をコントローラ１００からコーデック１０
６に渡すことができる、同期プリアンブル検出機能１４
０の実施形態を示す。
共に制御情報をコントローラ１００からコーデック１０
６に渡すことができる、同期プリアンブル検出機能１４
０の実施形態を示す。
【００３７】具体的には、データ・ストリーム・バッフ
ァ２１０は、アドレスおよび／またはデータ情報と共
に、プリアンブル・コード・ワードの存在を判定するた
めに、別個にパースすることができる。プリアンブル・
コード・ワード２０２は、例えば「１１０００１１０」
等の８ビットのコード・ワードとすることができ、第１
のバッファ２１０ｃで受信することができる。第２のバ
ッファ２１０ｂは、アドレス情報を受信することがで
き、例えば、各々が８ビット・アドレスを含み、最大２
５６までのレジスタである。同様に、一般的なデータ情
報、例えば１６ビットのデータ・ワードは、第３のバッ
ファ２１０ａにおいて受信することができる。
ァ２１０は、アドレスおよび／またはデータ情報と共
に、プリアンブル・コード・ワードの存在を判定するた
めに、別個にパースすることができる。プリアンブル・
コード・ワード２０２は、例えば「１１０００１１０」
等の８ビットのコード・ワードとすることができ、第１
のバッファ２１０ｃで受信することができる。第２のバ
ッファ２１０ｂは、アドレス情報を受信することがで
き、例えば、各々が８ビット・アドレスを含み、最大２
５６までのレジスタである。同様に、一般的なデータ情
報、例えば１６ビットのデータ・ワードは、第３のバッ
ファ２１０ａにおいて受信することができる。
【００３８】プリアンブル・コード・ワード２０２を認
識すると、比較器およびラッチ・コントローラ２０４
は、データ・バッファ２１０ａ内に含まれるデータを、
適切なレジスタ２０８にクロックし、アドレス・バッフ
ァ２１０ｂに含まれるアドレス（複数のアドレス）を、
適切なレジスタ（複数のレジスタ）２０６にクロックす
ることができる。レジスタ２０６、２０８にラッチされ
たデータおよびアドレス情報は、システム起動またはタ
イミング同期の際に通常始動するシステム・パラメータ
に関連する場合がある。
識すると、比較器およびラッチ・コントローラ２０４
は、データ・バッファ２１０ａ内に含まれるデータを、
適切なレジスタ２０８にクロックし、アドレス・バッフ
ァ２１０ｂに含まれるアドレス（複数のアドレス）を、
適切なレジスタ（複数のレジスタ）２０６にクロックす
ることができる。レジスタ２０６、２０８にラッチされ
たデータおよびアドレス情報は、システム起動またはタ
イミング同期の際に通常始動するシステム・パラメータ
に関連する場合がある。
【００３９】信号データから制御ワードを区別するため
に、割り込み手順を設定して、割り込み線の必要性をな
くすことができる。開示する実施形態では、この割り込
み手順は、クロック不在タイマ１３８が検出するクロッ
ク信号の不在によってトリガされる。少なくとも所定の
時間長だけクロックが止まると、同期プリアンブル検出
機能１４０はリセットされて、プリアンブル・コード・
ワード２０２の存在を監視する。一旦プリアンブル・コ
ード・ワード２０２が検出されると、データおよびアド
レスは、適切なレジスタ２０６、２０８にラッチされ
る。データおよびアドレス・レジスタ２０６、２０８
は、別の割り込みが受信されるまで、すなわち、クロッ
クが再び停止して開始するまで、新たなデータを受け入
れることはない。
に、割り込み手順を設定して、割り込み線の必要性をな
くすことができる。開示する実施形態では、この割り込
み手順は、クロック不在タイマ１３８が検出するクロッ
ク信号の不在によってトリガされる。少なくとも所定の
時間長だけクロックが止まると、同期プリアンブル検出
機能１４０はリセットされて、プリアンブル・コード・
ワード２０２の存在を監視する。一旦プリアンブル・コ
ード・ワード２０２が検出されると、データおよびアド
レスは、適切なレジスタ２０６、２０８にラッチされ
る。データおよびアドレス・レジスタ２０６、２０８
は、別の割り込みが受信されるまで、すなわち、クロッ
クが再び停止して開始するまで、新たなデータを受け入
れることはない。
【００４０】一旦、所望のレジスタ全てがプログラムさ
れると、ビット１４３をセットして、コーデックへのデ
ータ転送、例えばシグマ・デルタ・データ転送を可能と
するバッファ１４２をイネーブルする。クロック信号が
コーデック１０６に存在し続ける限り、データはコーデ
ック・フィルタに転送される。
れると、ビット１４３をセットして、コーデックへのデ
ータ転送、例えばシグマ・デルタ・データ転送を可能と
するバッファ１４２をイネーブルする。クロック信号が
コーデック１０６に存在し続ける限り、データはコーデ
ック・フィルタに転送される。
【００４１】このように、本発明の原理によれば、いく
つかの用途では、同期データ・プロトコルは、通信トラ
ンザクションの開始時に一度送信する必要があるだけで
ある。しかしながら、特定の用途によって要求されるよ
うに、同期データ・プロトコルを不定期に活性化して、
信頼性が高くエラーのない通信を更に保証することが望
ましい場合がある。例えば、少なくとも最小量の時間、
例えば２５マイクロ秒（μＳ）よりも長い間、コーデッ
ク１０６が受信するクロック信号の不在が検出される
と、格納されたレジスタおよび他のメモリ常駐パラメー
タが安定したままである可能性が高いウォーム同期を活
性化することができる。かかるウォーム同期では、コン
トローラ１００内のプリアンブル挿入モジュール１３４
によって、データ・ストリーム内にプリアンブルを挿入
し、このプリアンブルを、コーデック１０６内の同期プ
リアンブル検出器１４０によって検出し、そこからデー
タ通信を続行する。
つかの用途では、同期データ・プロトコルは、通信トラ
ンザクションの開始時に一度送信する必要があるだけで
ある。しかしながら、特定の用途によって要求されるよ
うに、同期データ・プロトコルを不定期に活性化して、
信頼性が高くエラーのない通信を更に保証することが望
ましい場合がある。例えば、少なくとも最小量の時間、
例えば２５マイクロ秒（μＳ）よりも長い間、コーデッ
ク１０６が受信するクロック信号の不在が検出される
と、格納されたレジスタおよび他のメモリ常駐パラメー
タが安定したままである可能性が高いウォーム同期を活
性化することができる。かかるウォーム同期では、コン
トローラ１００内のプリアンブル挿入モジュール１３４
によって、データ・ストリーム内にプリアンブルを挿入
し、このプリアンブルを、コーデック１０６内の同期プ
リアンブル検出器１４０によって検出し、そこからデー
タ通信を続行する。
【００４２】更に、別の実施形態では、電話機からの電
源電流の損失を検知することができる。いくつかの国々
では、電話線上で利用可能な電流は、７００ミリ秒（ｍ
Ｓ）までの間、定期的に中断する場合があるので、ライ
ン電流によって給電される回路は、電源電流におけるか
かる空白に対処しなければならない。しかしながら、７
００ｍＳを超える規格外の電流中断の場合、コーデック
１０６および他の回路（電話線１０４によって給電され
る場合）は、予想不可能な時間期間、給電を受けない恐
れがある。かかる場合、電流の損失からの回復時に、本
発明の原理による同期データ・プロトコルを実施して、
通信を再同期させることができる。
源電流の損失を検知することができる。いくつかの国々
では、電話線上で利用可能な電流は、７００ミリ秒（ｍ
Ｓ）までの間、定期的に中断する場合があるので、ライ
ン電流によって給電される回路は、電源電流におけるか
かる空白に対処しなければならない。しかしながら、７
００ｍＳを超える規格外の電流中断の場合、コーデック
１０６および他の回路（電話線１０４によって給電され
る場合）は、予想不可能な時間期間、給電を受けない恐
れがある。かかる場合、電流の損失からの回復時に、本
発明の原理による同期データ・プロトコルを実施して、
通信を再同期させることができる。
【００４３】本発明の原理による同期データ・プロトコ
ルを用いた信号の試験、更新および同期は、大量のノイ
ズを呈する通信線であっても、極めて信頼性が高いこと
が証明された。
ルを用いた信号の試験、更新および同期は、大量のノイ
ズを呈する通信線であっても、極めて信頼性が高いこと
が証明された。
【００４４】本発明の原理は、時分割多重シリアル・デ
ータ・ストリームだけでなく、一般的な同期シリアル・
データ・ストリームとの適合性を有する。例えば、本発
明は、従来はフレーム信号または他の信号を用いてシリ
アル・データ伝送と受信デバイスを同期させた、連続同
期シリアル伝送データ・ストリームを用いて、実施する
ことができる。
ータ・ストリームだけでなく、一般的な同期シリアル・
データ・ストリームとの適合性を有する。例えば、本発
明は、従来はフレーム信号または他の信号を用いてシリ
アル・データ伝送と受信デバイスを同期させた、連続同
期シリアル伝送データ・ストリームを用いて、実施する
ことができる。
【００４５】更に、本発明は、特定のコーデック、すな
わちＡＣ’９７に準拠したコーデックを参照して説明し
たが、本発明の原理は、いかなるコーデック・デバイス
を用いた通信にも関連する。
わちＡＣ’９７に準拠したコーデックを参照して説明し
たが、本発明の原理は、いかなるコーデック・デバイス
を用いた通信にも関連する。
【００４６】本発明を、その例示的な好的実施形態を参
照して説明してきたが、当業者は、本発明の真の精神お
よび範囲から逸脱することなく、本発明の記載した実施
形態に対する様々な変更を実行することができよう。
照して説明してきたが、当業者は、本発明の真の精神お
よび範囲から逸脱することなく、本発明の記載した実施
形態に対する様々な変更を実行することができよう。
【図１】本発明の原理による、フレーム同期の必要性な
く用いられる例示的な同期データ・プロトコルを示す。
く用いられる例示的な同期データ・プロトコルを示す。
【図２】図１に示す同期データ・プロトコルの更に詳細
な図である。
な図である。
【図３】ＡＣ’９７仕様による、２つの別個の回路間の
従来の４つの信号（およびリセット）のシリアル・イン
タフェースを示す。
従来の４つの信号（およびリセット）のシリアル・イン
タフェースを示す。
【図４】図３に示すような分割アーキテクチャ・オーデ
ィオ・コーデックのアナログ・サブシステムとコントロ
ーラ・サブシステムとの間の、従来の同期信号、および
１２個のスロットのシリアルＴＤＭ送信および受信デー
タ・ストリームを示す。
ィオ・コーデックのアナログ・サブシステムとコントロ
ーラ・サブシステムとの間の、従来の同期信号、および
１２個のスロットのシリアルＴＤＭ送信および受信デー
タ・ストリームを示す。
【図５】図３に示すシリアル・インタフェースと共に用
いる同期信号に対するビット・クロック信号およびシリ
アルＴＤＭデータ・ストリームの実施を更に詳細に示
す。
いる同期信号に対するビット・クロック信号およびシリ
アルＴＤＭデータ・ストリームの実施を更に詳細に示
す。
【図６】従来の変圧器分離回路を示す。
【図７】従来のデジタルＡＣ結合コンデンサ分離回路を
示す。
示す。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ドナルド レイモンド ラチュレル
アメリカ合衆国 18104 ペンシルヴァ
ニア，アレンタウン，ハイサドル レー
ン 10
(72)発明者 レーン エイ．スミス
アメリカ合衆国 18040 ペンシルヴァ
ニア，イーストン，スチュイラー ドラ
イヴ 905
(56)参考文献 特開 平５−334810（ＪＰ，Ａ)
特開 平10−322309（ＪＰ，Ａ)
特開 平８−223231（ＪＰ，Ａ)
特開 平８−8869（ＪＰ，Ａ)
Claims (17)
- 【請求項１】 マスタ・デバイスとコーデックとの間で
タイミングを同期させるのに用いる同期データ・プロト
コルであって： 前記コーデックに送信するためのデータ・ストリームに
おける選択されたフレーム内に、前記マスタ・デバイス
及び前記コーデック間のタイミングを同期させるプリア
ンブル・コード・ワードを挿入するように構成された、
前記マスタ・タイミング・デバイス内のプリアンブル挿
入モジュールと； 前記データ・ストリーム内の前記プリアンブル・コード
・ワードの存在を検出するように構成された前記コーデ
ック・デバイス内の同期プリアンブル検出モジュールと
を備え、 前記プリアンブル・コード・ワードは、前記マスタ・デ
バイス及び前記コーデックが初期的に同期されている場
合か、または再同期される必要がある場合のいずれかで
あるときにのみ、前記選択されたフレームに挿入される
ことを特徴とする同期データ・プロトコル。 - 【請求項２】 請求項１によるマスタ・デバイスとコー
デックとの間でタイミングを同期させるのに用いる同期
データ・プロトコルにおいて、前記選択されたフレーム
が非連続的であることを特徴とする同期データ・プロト
コル。 - 【請求項３】 請求項１によるマスタ・デバイスとコー
デックとの間でタイミングを同期させるのに用いる同期
データ・プロトコルにおいて、前記コーデック内のタイ
ミングが、前記データ・ストリーム内の前記プリアンブ
ル・コード・ワードの検出タイミングに基づいて同期さ
れることを特徴とする同期データ・プロトコル。 - 【請求項４】 請求項１によるマスタ・デバイスとコー
デックとの間でタイミングを同期させるのに用いる同期
データ・プロトコルであって、更に：前記プリアンブル
・コード・ワードと共に送信されるように構成された制
御アドレスおよびデータ情報であって、前記コーデック
内のシステム・パラメータに関連する前記制御アドレス
およびデータ情報；を備えることを特徴とする同期デー
タ・プロトコル。 - 【請求項５】 請求項１によるマスタ・デバイスとコー
デックとの間でタイミングを同期させるのに用いる同期
データ・プロトコルであって、更に：前記マスタ・デバ
イスから前記コーデックへのクロック信号の変更に基づ
いて動作を有する割り込みモジュール；を備えることを
特徴とする同期データ・プロトコル。 - 【請求項６】 請求項５によるマスタ・デバイスとコー
デックとの間でタイミングを同期させるのに用いる同期
データ・プロトコルにおいて、前記割り込みモジュール
が：少なくとも所定の時間長の間、前記クロック信号の
不在を検出するように構成された、前記コーデック内の
第１クロック不在タイマ；を備えることを特徴とする同
期データ・プロトコル。 - 【請求項７】 請求項６によるマスタ・デバイスとコー
デックとの間でタイミングを同期させるのに用いる同期
データ・プロトコルにおいて、前記割り込みモジュール
が、更に：前記所定の時間長の指示を前記マスタ・デバ
イスに与える、前記マスタ・デバイス内の第２クロック
不在タイマ；を備えることを特徴とする同期データ・プ
ロトコル。 - 【請求項８】 請求項５によるマスタ・デバイスとコー
デックとの間でタイミングを同期させるのに用いる同期
データ・プロトコルにおいて、前記クロック信号の前記
変更が、少なくとも所定の時間長の間の非変化のクロッ
ク信号であることを特徴とする同期データ・プロトコ
ル。 - 【請求項９】 請求項１によるマスタ・デバイスとコー
デックとの間でタイミングを同期させるのに用いる同期
データ・プロトコルであって、更に：前記プリアンブル
・コード・ワードの検出時にイネーブルされるように構
成された前記コーデック内のバッファ；を備えることを
特徴とする同期データ・プロトコル。 - 【請求項１０】 コーデックをシリアル・データ・バス
に同期させる方法であって： 前記コーデックに割り込み信号を供給するステップと； 同期プリアンブル・コード・ワードの存在について、前
記コーデックが受信するデータ・ストリームを監視する
ステップと； 前記コーデック内のタイミングを、前記コーデックによ
る前記同期プリアンブル・コード・ワードの検出タイミ
ングに基づかせるステップとを備え、 前記同期プリアンブル・コード・ワードは、前記コーデ
ック・デバイス及び前記シリアル・データ・バスが初期
的に同期されている場合か、または再同期される必要が
ある場合のいずれかであるときにのみ、使用され ること
を特徴とする方法。 - 【請求項１１】 請求項１０による、シリアル・データ
・バスを介してコーデックをマスタ・デバイスに同期さ
せる方法において、前記供給するステップが：少なくと
も所定の時間長の間、前記シリアル・データ・バス上の
クロック信号の送信を停止させるステップ；を備えるこ
とを特徴とする方法。 - 【請求項１２】 請求項１０による、シリアル・データ
・バスを介してコーデックをマスタ・デバイスに同期さ
せる方法において、前記同期させることが、フレーム信
号に対して不定期に実行されることを特徴とする方法。 - 【請求項１３】 請求項１１による、シリアル・データ
・バスを介してコーデックをマスタ・デバイスに同期さ
せる方法において、前記所定の時間長が少なくとも２５
マイクロ秒であることを特徴とする方法。 - 【請求項１４】 シリアル・データ・バスを介してコー
デックをマスタ・デバイスに同期させる装置であって： 前記コーデックに割り込み信号を供給するための手段
と； 同期プリアンブル・コード・ワードの存在について、前
記コーデックが受信するデータ・ストリームを監視する
ための手段と； 前記コーデック内のタイミングを、前記コーデックによ
る前記同期プリアンブル・コード・ワードの検出タイミ
ングに基づかせるための手段とを備え、 前記同期プリアンブル・コード・ワードは、前記コーデ
ック・デバイス及び前記シリアル・データ・バスが初期
的に同期されている場合か、または再同期される必要が
ある場合のいずれかであるときにのみ、使用され ること
を特徴とする装置。 - 【請求項１５】 請求項１４による、シリアル・データ
・バスを介してコーデックをマスタ・デバイスに同期さ
せる装置において、前記割り込み信号を供給するための
手段が：少なくとも所定の時間長の間、前記シリアル・
データ・バス上のクロック信号の送信を停止させるため
の手段；を備えることを特徴とする装置。 - 【請求項１６】 請求項１４による、シリアル・データ
・バスを介してコーデックをマスタ・デバイスに同期さ
せる装置において、前記同期させることが、フレーム信
号に対して不定期に実行されることを特徴とする装置。 - 【請求項１７】 請求項１５による、シリアル・データ
・バスを介してコーデックをマスタ・デバイスに同期さ
せる装置において、前記所定の時間長が少なくとも２５
マイクロ秒であることを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/219,775 US6404780B1 (en) | 1998-12-23 | 1998-12-23 | Synchronizing data transfer protocol across high voltage interface |
| US09/219775 | 1998-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232439A JP2000232439A (ja) | 2000-08-22 |
| JP3481535B2 true JP3481535B2 (ja) | 2003-12-22 |
Family
ID=22820732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36358499A Expired - Fee Related JP3481535B2 (ja) | 1998-12-23 | 1999-12-22 | 高電圧インタフェースを介した同期データ転送プロトコル |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6404780B1 (ja) |
| JP (1) | JP3481535B2 (ja) |
| KR (1) | KR100714104B1 (ja) |
| CN (1) | CN1154321C (ja) |
| TW (1) | TW484281B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674856B1 (en) * | 1999-09-23 | 2004-01-06 | Agere Systems Inc. | Placement of a transmit predistortion filter with respect to a data access arrangement |
| GB2359703B (en) * | 2000-02-24 | 2004-04-07 | Advanced Risc Mach Ltd | A controller and method for controlling interfacing to a data link |
| EP1168804B1 (en) * | 2000-06-28 | 2008-07-30 | Agere Systems Guardian Corporation | Inductive coupling for silicon data access arrangement |
| US7577756B2 (en) * | 2003-07-15 | 2009-08-18 | Special Devices, Inc. | Dynamically-and continuously-variable rate, asynchronous data transfer |
| JP3786121B2 (ja) * | 2004-03-09 | 2006-06-14 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
| US7664167B2 (en) * | 2004-06-30 | 2010-02-16 | Silicon Laboratories | Method and apparatus for managing modem sample rates on a digital audio interface within a direct access arrangement circuit |
| US8319313B1 (en) * | 2004-10-26 | 2012-11-27 | Marvell Israel (M.I.S.L) Ltd. | Circuits, systems, and methods for reducing effects of cross talk in I/O lines and wire bonds |
| WO2006131142A1 (en) * | 2005-06-10 | 2006-12-14 | Freescale Semiconductor, Inc. | Method and device for frame synchronization |
| JP2008542932A (ja) | 2005-06-10 | 2008-11-27 | フリースケール セミコンダクター インコーポレイテッド | 媒体アクセス制御装置及び方法 |
| US7773733B2 (en) * | 2005-06-23 | 2010-08-10 | Agere Systems Inc. | Single-transformer digital isolation barrier |
| US7940921B2 (en) * | 2005-06-23 | 2011-05-10 | Agere Systems Inc. | Continuous power transfer scheme for two-wire serial link |
| US8213489B2 (en) | 2005-06-23 | 2012-07-03 | Agere Systems Inc. | Serial protocol for agile sample rate switching |
| US7673084B2 (en) * | 2007-02-20 | 2010-03-02 | Infineon Technologies Ag | Bus system and methods of operation using a combined data and synchronization line to communicate between bus master and slaves |
| TWI426446B (zh) * | 2009-12-31 | 2014-02-11 | Ite Tech Inc | 資料處理模組、堆疊式資料傳輸系統、發光模組、顯示系統及資料處理方法 |
| US8829955B1 (en) * | 2013-03-14 | 2014-09-09 | Analog Devices, Inc. | Isolator-based transmission system with side isolator channel for refresh signals |
| US8928383B2 (en) * | 2013-03-15 | 2015-01-06 | Analog Devices, Inc. | Integrated delayed clock for high speed isolated SPI communication |
| DE112015004340T5 (de) | 2014-09-24 | 2017-06-01 | Analog Devices, Inc. | Schaltungen und Systeme für gemultiplexte Kommunikation über einen Isolator |
| US11757995B2 (en) | 2021-04-27 | 2023-09-12 | Stmicroelectronics S.R.L. | Sensors with enhanced time division multiplexing frames |
| US11949500B2 (en) | 2022-08-29 | 2024-04-02 | Stmicroelectronics S.R.L. | Time division multiplexing hub |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1044736B (it) * | 1975-04-23 | 1980-04-21 | Cselt Centro Studi Lab Telecom | Sistema numerico per la trasmissione dei canali di due fasci modulati a impulsi codificati alla velocita di un solo fascio |
| US5694428A (en) * | 1992-03-12 | 1997-12-02 | Ntp Incorporated | Transmitting circuitry for serial transmission of encoded information |
| JP3383986B2 (ja) * | 1992-05-29 | 2003-03-10 | ソニー株式会社 | ブロック同期パターン検出装置及びその検出方法 |
| JPH088869A (ja) * | 1994-06-16 | 1996-01-12 | Mitsubishi Electric Corp | 受信装置 |
| JPH08223231A (ja) * | 1995-02-17 | 1996-08-30 | Futaba Corp | デジタルデータ送信装置、受信装置およびデジタルデータ通信システム |
| US6356555B1 (en) * | 1995-08-25 | 2002-03-12 | Terayon Communications Systems, Inc. | Apparatus and method for digital data transmission using orthogonal codes |
| US5870046A (en) * | 1997-04-22 | 1999-02-09 | Silicon Laboratories Inc. | Analog isolation system with digital communication across a capacitive barrier |
| JPH10322309A (ja) * | 1997-05-21 | 1998-12-04 | Canon Inc | 通信装置 |
| US6263075B1 (en) * | 1997-09-11 | 2001-07-17 | Agere Systems Guardian Corp. | Interrupt mechanism using TDM serial interface |
| US6111924A (en) * | 1998-02-03 | 2000-08-29 | Videoserver, Inc. | Error-correction-code synchronization in a videoconferencing gateway |
| KR100266696B1 (ko) * | 1998-06-03 | 2000-09-15 | 김영환 | 직렬 통신 인터페이스 회로 |
-
1998
- 1998-12-23 US US09/219,775 patent/US6404780B1/en not_active Expired - Lifetime
-
1999
- 1999-11-10 TW TW088119658A patent/TW484281B/zh not_active IP Right Cessation
- 1999-12-22 CN CNB991265092A patent/CN1154321C/zh not_active Expired - Fee Related
- 1999-12-22 JP JP36358499A patent/JP3481535B2/ja not_active Expired - Fee Related
- 1999-12-23 KR KR1019990060852A patent/KR100714104B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100714104B1 (ko) | 2007-05-07 |
| CN1258153A (zh) | 2000-06-28 |
| JP2000232439A (ja) | 2000-08-22 |
| CN1154321C (zh) | 2004-06-16 |
| KR20000057091A (ko) | 2000-09-15 |
| US6404780B1 (en) | 2002-06-11 |
| TW484281B (en) | 2002-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481535B2 (ja) | 高電圧インタフェースを介した同期データ転送プロトコル | |
| JP2941245B2 (ja) | 高速度マルチメディア・データ・ネットワーク | |
| US8195864B2 (en) | Methods and apparatus for bridged data transmission and protocol translation in a high serialized data system | |
| JPH055710Y2 (ja) | ||
| US5377227A (en) | Adaptive data recovery for spread spectrum systems | |
| JP2813106B2 (ja) | 送信機とその動作方法 | |
| JP2007282250A (ja) | ネットワークリンク端点性能検出 | |
| US20030112798A1 (en) | Data communication method | |
| WO2003107686A1 (en) | Generating time stamp data from embedded clock data and a video clock | |
| US7065101B2 (en) | Modification of bus protocol packet for serial data synchronization | |
| JP3465227B2 (ja) | 電話端末装置 | |
| US20050135465A1 (en) | Device with improved serial communication | |
| US7581017B2 (en) | Data transmission system, data transmission apparatus, data reception apparatus, and data transmission method | |
| EP1805917A2 (en) | System for live audio presentations | |
| KR930007133B1 (ko) | 동기식 다중장치의 대기시간지터 감소회로 | |
| US4255813A (en) | Dicode transmission system | |
| JP2727709B2 (ja) | Ｐｃｍチャネルタンデム接続方式 | |
| JPH05292069A (ja) | 装置間信号伝送方法及び装置 | |
| JPH09205426A (ja) | 伝送速度調整装置 | |
| JPS62179249A (ja) | デ−タ伝送装置 | |
| JP2001007889A (ja) | データ伝送方式およびデータ伝送装置 | |
| JP2004242282A (ja) | 端末側接続装置及び網終端装置側接続装置 | |
| JPH066341A (ja) | 調歩同期方式通信のための受信回路 | |
| JPH04291535A (ja) | フレーム同期方式 | |
| JPS60235550A (ja) | 情報伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |