JP3481301B2 - プロセッサ制御装置 - Google Patents

プロセッサ制御装置

Info

Publication number
JP3481301B2
JP3481301B2 JP11529994A JP11529994A JP3481301B2 JP 3481301 B2 JP3481301 B2 JP 3481301B2 JP 11529994 A JP11529994 A JP 11529994A JP 11529994 A JP11529994 A JP 11529994A JP 3481301 B2 JP3481301 B2 JP 3481301B2
Authority
JP
Japan
Prior art keywords
instruction
processor
mode
flag
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11529994A
Other languages
English (en)
Other versions
JPH07319694A (ja
Inventor
孝治 石塚
裕士 神阪
一泰 野々村
徹 渡部
拓己 丸山
慎哉 加藤
巧 竹野
ポーンシャイ・チョンスワンナパイサーン
巧 野中
克典 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11529994A priority Critical patent/JP3481301B2/ja
Publication of JPH07319694A publication Critical patent/JPH07319694A/ja
Application granted granted Critical
Publication of JP3481301B2 publication Critical patent/JP3481301B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明はプロセッサ制御装置に係
り、特に浮動小数点命令と整数命令を同時に実行できる
プロセッサの制御装置に関する。 【0002】 【従来の技術】従来のプロセッサ制御装置では、命令で
扱う数値が指数部と仮数部のある形を持つ浮動小数点命
令と、指数部と仮数部の区別がない形の整数だけの整数
命令と命令実行モードは、区別されていなかった。ま
た、命令実行モードは、起動時に、複数の命令が同時に
実行されるスカラモードか1つの命令が実行されるシン
グルモードのいずれかに設定され、その後の設定変更は
できなかった。例えば命令実行中にスカラモード←→シ
ングルモードに設定変更することはできなかった。 【0003】即ち、図4(A)に示す如く、整数命令を
処理するプロセッサ10に、浮動小数点命令を処理する
コプロセッサ11を接続する。そしてコプロセッサ11
の制御をプロセッサ10に設けたプロセッサ制御部で行
う。そしてこのプロセッサ10とコプロセッサ11との
全体により整数命令と浮動小数点命令を処理する。ま
た、図4(B)に示す如く、1つプロセッサで整数命令
と浮動小数点命令を処理する場合もある。そして両方と
もスカラモードかシングルモードかのいずれか一方に設
定され、動作中にこのモード変更を行うことができなか
った。 【0004】 【発明が解決しようとする課題】このように、プロセッ
サ10に、浮動小数点命令処理用のコプロセッサ11を
外付けする場合、プロセッサ10の整数命令実行モード
はコプロセッサ11の命令実行モードと合わせなければ
ならない。従って、プロセッサ10がスカラモード及び
シングルモードの両方で動作可能であっても、コプロセ
ッサ11がシングルモードでしか動作できない場合は、
全体ではシングルモードしか動作できない。 【0005】また、1つのプロセッサで整数命令と浮動
小数点命令を処理するときでも実行モードを合わせなけ
ればいけない。さらに、命令実行モードがスカラモード
に固定される場合、プログラムのデバッグ作業が複雑に
なるという問題がある。即ち複数の命令を同時に実行す
るとき、特定の命令の実行が終わったとき、その実行状
態をチェックしたい場合があるが、動作確認処理が1命
令ずつ実行する場合に比較して複雑になる。しかもスカ
ラモードのとき、複数の命令を実行している途中で複数
の例外(割込み)が同時に発生することもあり、この例
外を処理するためのハードウェアも複雑になるという問
題もある。 【0006】本発明の目的は、これらの問題を解決する
ため、プロセッサ(及びコプロセッサ)の整数命令と浮
動小数点命令との実行モードを個別に設定可能にすると
ともに、この設定を各命令の動作中にダイナミックに変
更可能にすることにより、浮動小数点命令実行モードに
左右されないプロセッサの整数命令実行モードの設定を
可能にしたプロセッサ制御装置を提供することである。 【0007】 【課題を解決するための手段】前記目的を達成するた
め、本発明では、第1の命令を実行する第1のプロセッ
サと、第2の命令を実行する第2のプロセッサをプロセ
ッサの動作状態に応じて制御するプロセッサ制御装置に
おいて、第1のプロセッサ及び第2のプロセッサをそれ
ぞれスカラモードで動作するのか、シングルモードで動
作するのかプロセッサの動作状態を指示するフラグF
1、F2と、これらのフラグF1、F2にプロセッサの
動作状態を書き込む書込手段と、これらのフラグF1、
F2からプロセッサの動作状態を読み込む読込手段と、
例外が発生したときどのプロセッサから発生したものか
を解読する解読部を設け、命令実行モードがスカラモー
ドのときに例外が発生すると、スカラモード実行中のプ
ロセッサに対するフラグの値をシングルモード指示の値
に変更させ、例外の発生した命令をシングルモードで最
初から再実行して例外を再現させ、この例外を処理した
後に命令実行モードをスカラモードに戻すことを特徴と
する。 【0008】 【0009】 【0010】 本発明の関連技術では、図1(A)に示
す如く、書込部1により命令実行モードを設定するフラ
グF1、F2を書き込み、また読込部2によりフラグF
1、F2の状態を読み込む。この例ではフラグF1は整
数命令実行モードを示し、図1(B)に示す如く、フラ
グF1が「0」の場合整数命令を実行する命令処理部は
スカラモードで動作し、フラグF1が「1」の場合シン
グルモードで動作する。 【0011】またフラグF2は浮動小数点命令実行モー
ドを示し、浮動小数点命令を実行する命令処理部はフラ
グF2が「0」の場合スカラモードで動作し、フラグF
2が「1」の場合シングルモードで動作する。 【0012】 【作用】従ってフラグF1とF2の状態により、図1
(B)に示す如く、整数命令を実行する命令処理部と浮
動小数点命令を実行する命令処理部は、4種類の命令実
行モードを設定することができる。 【0013】読込部2は、これらフラグF1、F2の
「0」、「1」の状態を読み込み、それぞれの状態をプ
ロセッサ制御部(図示省略)に伝達し、これらに応じて
整数命令処理部、浮動小数点命令処理部がそれぞれの命
令実行モードで動作される。 【0014】フラグF1、F2の設定は、書込部1を用
いてマイクロ命令で書き換えできるので、マクロ命令や
マイクロ命令でダイナミックに設定変更可能できる。本
発明では、フラグF1、F2を、プロセッサ(プロセッ
サ及びコプロセッサ)の動作を停止することなく、ダイ
ナミックに変更することができる。従ってプロセッサを
2つの命令処理の動作モードに左右されずに、実行モー
ドの設定を可能にすることができる。また通常スカラ実
行プロセッサをシングルモードに制御できるので、スカ
ラ実行プロセッサ用のプログラムのデバッグ作業を簡単
化することができ、例外処理用のハードウェアの単純化
を図ることができる。 【0015】 【実施例】本発明の一実施例を図2、図3に基づき説明
する。図2は本発明の一実施例構成図、図3はその動作
説明図である。 【0016】図2において他図と同記号は同一部を示
し、1は書込部、2は読込部、3は解読部、4は整数命
令制御部、5は浮動小数点命令制御部、6はテーブル、
F1は整数命令処理部の実行モード設定用のフラグ、F
2は浮動小数点命令処理部の実行モード設定用のフラグ
である。 【0017】書込部1はフラグF1、F2を書き込むも
のであり、各フラグが個別又は同時に書き込みできるも
のである。この書き込みはマクロ命令やマイクロ命令に
もとづき可能にすることもできる。 【0018】読込部2はフラグF1、F2を読み込むも
のであり、各フラグを個別に読み込みできるものであ
る。解読部3は起動時に整数命令と浮動小数点命令の動
作モードに応じてフラグF1、F2の「0」、「1」を
テーブル6にもとづき判別したり、例外が発生したと
き、どの命令処理部からこれが発生したのかを解読する
ものであり、例外が発生した命令処理部のフラグに
「0」を書くように書込部1に指示するものである。 【0019】整数命令制御部4は、整数命令の処理モー
ドを制御するものである。浮動小数点命令制御部5は浮
動小数点の処理モードを制御するものである。テーブル
6は、2つの命令処理の動作モードに対応して設定され
るフラグF1、F2の「0」、「1」の状態を示すもの
であり、例えば図1(B)に示す如きテーブルである。 【0020】次に本発明の動作を説明する。 1.最初に整数命令処理部をスカラモードで動作させ、
浮動小数点命令処理部をシングルモードで動作させるよ
うな指示が入力される。解読部3はこれを解読して、テ
ーブル6を参照し、書込部1に対しフラグF1を「0」
に、フラグF2を「1」に書き込むように指示する。こ
れにより書込部1はフラグF1を「0」に、フラグF2
を「1」に書き込む。 【0021】2.読込部2はこれらのフラグを読み出
し、整数命令制御部4に対しフラグF1が「0」である
こと、浮動小数点命令制御部5に対しフラグF2が
「1」であることをそれぞれ通知する。これにもとづ
き、整数命令制御部4は整数命令処理部をスカラモード
で動作させ、複数の命令を実行する。また浮動小数点命
令制御部5は浮動小数点命令処理部をシングルモードで
動作させ1つの命令を実行させる。 【0022】3.このようにして、整数命令処理部がス
カラモードで動作を行い、浮動小数点命令処理部がシン
グルモードで動作を行う。 4.いま、整数命令処理部が、図3(A)の処理に示
す如く、命令1、命令2、命令3をスカラモードで実行
しているときに、命令2について例えば零で割算すると
か、オーバーフローしたとか等の例外が発生すると、整
数命令処理部から解読部3に対して例外発生通知が入力
される。このとき整数命令処理部では命令1〜命令3の
実行を中止する。 【0023】5.解読部3ではこれを解読して、例外発
生が整数命令処理部で行われたことを認識し、例外発生
している整数命令処理部の実行モード設定用のフラグF
1を「1」に書き込むことを書込部1に通知する。これ
により書込部1はフラグF1に「1」に書き込むととも
に、読込部2にフラグの書込みを通知する。 【0024】6.読込部2は、これによりフラグF1、
F2を読み出し、これらを整数命令制御部4、浮動小数
点命令制御部5に送出する。浮動小数点命令制御部5に
ついてはフラグF2の変更がないので、それまで通りの
シングルモードで動作継続するが、フラグF1が「1」
に書き込まれたことにより整数命令制御部4は整数命令
処理部をシングルモードで動作させる。 【0025】7.これにより、整数命令処理部は、図3
(A)の処理に示す如く、命令1から再実行する。そ
して処理において命令2を再実行することにより例外
発生を再現させその例外処理が行われる。解読部3はこ
の例外処理の行われたことにより処理からスカラモー
ドで実行すべきことを認識し、再びフラグF1を「0」
するように書込部1に指示する。これにより書込部1は
フラグF1を「0」に設定する。そしてフラグの書き込
みを読込部2に通知するので、読込部2は再びフラグF
1、F2を読み、これらを整数命令制御部4及び浮動小
数点命令制御部5に通知し、整数命令制御部4は整数命
令処理部をスカラモードに復帰させる。このようにして
処理に示す如く、命令3からスカラモードで実行さ
れ、命令3、命令4、命令5が実行される。 【0026】本発明の動作を、図3(B)に示す如く、
例外が複数同時に発生した場合について説明する。 1.図3(B)の処理に示す如く、整数命令処理部が
スカラモードで命令1、命令2、命令3を同時に実行中
に命令1と命令2において例外が発生したとき、解読部
3に対して例外発生通知が入力される。このとき整数命
令処理部では命令1〜命令3の実行を中止させる。 【0027】2.解読部3では、この例外発生通知を解
読して、整数命令処理部で例外発生の行われたことを認
識し、整数命令処理部の実行モード設定用のフラグF1
を「1」に書き込むことを書込部1に通知する。これに
より書込部1はフラグF1を「1」に設定するととも
に、読込部2にフラグの書き込みを通知する。 【0028】3.読込部2は、これによりフラグF1、
F2を読み出し、これらを整数命令制御部4、浮動小数
点命令制御部5に送出する。フラグF2は変更なく
「1」のままなので、それまで通りのシングルモードで
動作が継続するが、フラグF1が「1」に書き込まれた
ことにより、整数命令制御部4は整数命令処理部をシン
グルモードで動作させる。 【0029】4.これにより、整数命令処理部は、図3
(B)の処理に示す如く、命令1から再実行する。そ
して処理において命令1の例外処理が行われる。 5.これにより解読部3は、処理からスカラモードで
実行すべきことを認識し、再びフラグF1を「0」にす
るように書込部1に指示し、前記と同様にして整数命令
処理部がスカラモードで動作され、命令2、命令3、命
令4を同時実行する。 【0030】6.しかしこの処理において、命令2か
ら例外が発生するので、前記と同様に、再びフラグF1
を「1」に設定し、整数命令処理部をシングルモードで
動作させ、処理において、命令2の例外処理が行われ
る。 【0031】7.これにより前記の如く、再びフラグF
1が「0」に設定され、処理に示す如く、整数命令処
理部はスカラモードで動作し、命令3、命令4、命令5
を同時処理する。 【0032】フラグF1、F2の書き込みは書込部を用
いてマイクロ命令で書き換えできるので、マクロ命令や
マイクロ命令でダイナミックに設定変更可能である。前
記説明においては、スカラモードのとき実行される複数
命令の数が3の場合について説明したが本発明は勿論こ
れのみに限定されるものではない。 【0033】前記説明では、書込部1は例外の発生した
側の整数命令処理部(又は浮動小数点命令処理部)のフ
ラグのみを書き込む場合について説明したが、本発明で
は勿論2つのフラグF1、F2を一緒に書き込むことも
できる。この場合、変更しない方のフラグの「0」、
「1」については、例えば読込部2から書き込みに先立
ちそれを読み出して書込部に通知するようにしてもよ
い。 【0034】前記説明では読込部2は、書込部1から通
知のあったときフラグを読み込む場合について説明した
が、本発明は勿論これのみに限定されるものではなく、
読込部2は通知の有無にかかわりなく、一定時間毎に各
フラグを読み込むように構成することもできる。 【0035】前記実施例では、1つのプロセッサで整数
命令と浮動小数点命令とを1つのプロセッサ内で処理す
る場合について説明したが、本発明では、図4(A)に
示す如く整数命令を処理するプロセッサに浮動小数点命
令を処理するプロセッサを接続する場合についても、同
様に制御できる。 【0036】またフラグが「1」のときシングルモー
ド、「0」のときスカラモードの例について説明した
が、本発明は勿論これのみに限定されるものではない。 【0037】 【発明の効果】本発明によれば、浮動小数点命令用のコ
プロセッサをプロセッサにつなげた場合、コプロセッサ
の命令実行モードの設定に関わりなく、プロセッサの整
数命令実行モードの設定ができる。 【0038】 本発明によれば、一つのプロセッサで整
数命令と浮動小数点命令を処理する場合でも個別に実行
モードの設定ができる。請求項1又は請求項2に記載さ
れた本発明によれば、プログラム実行中に各プロセッサ
を停止することなく命令実行モードの変更ができる。 【0039】 スカラ実行中のプロセッサをシングルモ
ードに切り換えることが簡単にできるので、デバッグ作
業を簡単にすることができる。本発明によれば整数命令
と浮動小数点命令を処理する場合でも、個別に実行モー
ドの設定ができる。 【0040】 本発明によれば複数の例外を同時に処理
することがなくなるので、例外処理のためのハードウエ
アの構造を単純なものにすることができる。
【図面の簡単な説明】 【図1】本発明の関連技術説明図である。 【図2】本発明の一実施例構成図である。 【図3】本発明の動作説明図である。 【図4】従来例説明図である。 【符号の説明】 1 書込部 2 読込部 3 解読部 4 整数命令制御部 5 浮動小数点命令制御部 6 テーブル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡部 徹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 丸山 拓己 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 加藤 慎哉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹野 巧 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 ポーンシャイ・チョンスワンナパイサー ン 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 野中 巧 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹下 克典 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平5−241833(JP,A) 特開 平5−334265(JP,A) 特開 平3−129433(JP,A) 特開 平5−233229(JP,A) 国際公開95/16953(WO,A1) (58)調査した分野(Int.Cl.7,DB名) G06F 9/38

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 第1の命令を実行する第1のプロセッサ
    と、第2の命令を実行する第2のプロセッサをプロセッ
    サの動作状態に応じて制御するプロセッサ制御装置にお
    いて、第1のプロセッサ及び第2のプロセッサをそれぞ
    れスカラモードで動作するのか、シングルモードで動作
    するのかプロセッサの動作状態を指示するフラグF1、
    F2と、 これらのフラグF1、F2にプロセッサの動作状態を書
    き込む書込手段と、 これらのフラグF1、F2からプロセッサの動作状態を
    読み込む読込手段と、 例外が発生したときどのプロセッサから発生したものか
    を解読する解読部を設け、 命令実行モードがスカラモードのときに例外が発生する
    と、スカラモード実行中のプロセッサに対するフラグの
    値をシングルモード指示の値に変更させ、例外の発生し
    た命令をシングルモードで最初から再実行して例外を再
    現させ、この例外を処理した後に命令実行モードをスカ
    ラモードに戻すことを特徴とするプロセッサ制御装置。
JP11529994A 1994-05-27 1994-05-27 プロセッサ制御装置 Expired - Lifetime JP3481301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11529994A JP3481301B2 (ja) 1994-05-27 1994-05-27 プロセッサ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11529994A JP3481301B2 (ja) 1994-05-27 1994-05-27 プロセッサ制御装置

Publications (2)

Publication Number Publication Date
JPH07319694A JPH07319694A (ja) 1995-12-08
JP3481301B2 true JP3481301B2 (ja) 2003-12-22

Family

ID=14659205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11529994A Expired - Lifetime JP3481301B2 (ja) 1994-05-27 1994-05-27 プロセッサ制御装置

Country Status (1)

Country Link
JP (1) JP3481301B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9317287B2 (en) 2011-07-19 2016-04-19 Panasonic Intellectual Property Management Co., Ltd. Multiprocessor system

Also Published As

Publication number Publication date
JPH07319694A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
JP6807383B2 (ja) 転送プレフィックス命令
JP4703718B2 (ja) 選択的サブルーチンリターン構造
JP3481301B2 (ja) プロセッサ制御装置
JP3310402B2 (ja) マルチタスク制御コントローラ
JP2510691B2 (ja) 演算処理方法
JPS62267869A (ja) ベクトル・プロセツサにおける演算例外時の処理方式
JP2761324B2 (ja) 高速演算処理方式
JPS62174832A (ja) 情報処理装置
JPS5922147A (ja) 再試行処理のチエツク方式
JPS59212955A (ja) 情報処理装置
JPH0546389A (ja) 並列処理装置
JPS62269235A (ja) 情報処理装置
JPH0773049A (ja) プログラムのシミュレータ装置
JPH0727466B2 (ja) サ−ビスプロセッサコマンド処理方式
JPH0675789A (ja) 情報処理装置
JPS6083149A (ja) コンピユ−タ
JPS6278630A (ja) 情報処理装置
JPS62293432A (ja) 情報処理装置
JPH01162941A (ja) データセーブ方式
JPH01255037A (ja) 電子計算機
JPH071478B2 (ja) マイクロプログラムの制御装置
JPS59229607A (ja) プログラマブル・コントロ−ラ
JPH03168845A (ja) 命令実行制御方式
JPH0392927A (ja) データ処理装置
JPH03288929A (ja) 二重パイプライン制御方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9