JP3470016B2 - 光集積回路基板の製造方法 - Google Patents
光集積回路基板の製造方法Info
- Publication number
- JP3470016B2 JP3470016B2 JP20632297A JP20632297A JP3470016B2 JP 3470016 B2 JP3470016 B2 JP 3470016B2 JP 20632297 A JP20632297 A JP 20632297A JP 20632297 A JP20632297 A JP 20632297A JP 3470016 B2 JP3470016 B2 JP 3470016B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon substrate
- optical
- integrated circuit
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は光集積回路基板の製
造方法に関し、さらに詳しくは結晶質シリコン基板内に
選択的に平面型光導波路を形成した光集積回路基板の製
造方法に関する。
造方法に関し、さらに詳しくは結晶質シリコン基板内に
選択的に平面型光導波路を形成した光集積回路基板の製
造方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】高度
情報通信社会のマルチメディア時代を迎えて光情報通信
機器の社会的な需要は益々増加している。特に今後、画
像情報などの大量情報を各家庭に配信するいわゆるＦＴ
ＴＨ（Fiber to the Home）構想の実現の可否は、光情
報を消費者端末に配信するためのＯＮＵ（Optical Netw
ork Unit）と呼ばれる光回線終端装置を経済的且つ大量
に供給できる製法の実現の成否に掛かっていると言って
も過言ではない。特に、ＯＮＵ内で光情報処理機能を受
け持つ光集積回路部分の寸法は、光の基本的性質から数
ｍｍ×数十ｍｍと大型化せざるを得ない。従って、この
集積回路基板もまた同様の寸法を持つ。このように光回
線終端装置用の光集積回路基板は、大型のチップを安価
に供給しなければならない宿命を持つ。
情報通信社会のマルチメディア時代を迎えて光情報通信
機器の社会的な需要は益々増加している。特に今後、画
像情報などの大量情報を各家庭に配信するいわゆるＦＴ
ＴＨ（Fiber to the Home）構想の実現の可否は、光情
報を消費者端末に配信するためのＯＮＵ（Optical Netw
ork Unit）と呼ばれる光回線終端装置を経済的且つ大量
に供給できる製法の実現の成否に掛かっていると言って
も過言ではない。特に、ＯＮＵ内で光情報処理機能を受
け持つ光集積回路部分の寸法は、光の基本的性質から数
ｍｍ×数十ｍｍと大型化せざるを得ない。従って、この
集積回路基板もまた同様の寸法を持つ。このように光回
線終端装置用の光集積回路基板は、大型のチップを安価
に供給しなければならない宿命を持つ。
【０００３】光集積回路基板の機能開発は既に数多く検
討されているが、大量生産が可能な構造と製造方法の開
発は未だ実現されておらず、結果として安価な機器の提
供に至っていないのが現状である。
討されているが、大量生産が可能な構造と製造方法の開
発は未だ実現されておらず、結果として安価な機器の提
供に至っていないのが現状である。
【０００４】以下、従来の技術と本発明が解決しようと
する課題を述べる。光回線終端装置の最近の技術動向を
まとめた典型例として、「光モジュール・光デバイスの
経済化技術」を主題とする特集号ＮＴＴ Ｒ＆Ｄ Ｖｏ
ｌ．４６ Ｎｏ．５（１９９７）では、当該技術分野に
おける低コスト化のための研究開発成果が述べられてい
る。
する課題を述べる。光回線終端装置の最近の技術動向を
まとめた典型例として、「光モジュール・光デバイスの
経済化技術」を主題とする特集号ＮＴＴ Ｒ＆Ｄ Ｖｏ
ｌ．４６ Ｎｏ．５（１９９７）では、当該技術分野に
おける低コスト化のための研究開発成果が述べられてい
る。
【０００５】光集積回路が高価な理由の第一は、集積回
路内で光結合効率を高く保持するために、各部品を実装
する際に、部品を実際に駆動して光を出し入れして光軸
を合わせながら実装するアクティブアライメントよる極
めて精密な位置合わせが必要なことである。このための
実装コストが高くなる。従って、部品点数を減らすこ
と、パッシブアライメントを可能とすることが大きな課
題となっている。パッシブアライメントを可能とするた
めに、光半導体素子では光ビームの大きさを可変できる
スポットサイズ変換型のものが開発されている。また、
光集積回路基板上への光半導体素子の実装に際しては、
基板上にアライメントマーカーなどを設けて、このアラ
イメントマーカーに素子を位置合わせして実装する技術
が開発されてきている。
路内で光結合効率を高く保持するために、各部品を実装
する際に、部品を実際に駆動して光を出し入れして光軸
を合わせながら実装するアクティブアライメントよる極
めて精密な位置合わせが必要なことである。このための
実装コストが高くなる。従って、部品点数を減らすこ
と、パッシブアライメントを可能とすることが大きな課
題となっている。パッシブアライメントを可能とするた
めに、光半導体素子では光ビームの大きさを可変できる
スポットサイズ変換型のものが開発されている。また、
光集積回路基板上への光半導体素子の実装に際しては、
基板上にアライメントマーカーなどを設けて、このアラ
イメントマーカーに素子を位置合わせして実装する技術
が開発されてきている。
【０００６】光集積回路が高価な理由の第二は、光集積
回路用基板そのものの製作工程が複雑で長く、量産に適
した構造と製法が開発されていないことである。前記特
集号ＮＴＴ Ｒ＆Ｄ Ｖｏｌ．４６ Ｎｏ．５（１９９
７）中の論文である同号４７３頁から４８６頁に記載さ
れた「ＰＬＣハイブリッド集積型ＷＤＭ光送受信モジュ
ール」によると、光導波路を形成したシリコン基板上
に、レーザーなどの発光素子やフォトダイオードなどの
受光素子である光半導体素子やその他の素子をハイブリ
ッド実装して光集積回路を形成することにより、光集積
回路を廉価に供給するための研究開発の現状とその製造
方法が述べられている。
回路用基板そのものの製作工程が複雑で長く、量産に適
した構造と製法が開発されていないことである。前記特
集号ＮＴＴ Ｒ＆Ｄ Ｖｏｌ．４６ Ｎｏ．５（１９９
７）中の論文である同号４７３頁から４８６頁に記載さ
れた「ＰＬＣハイブリッド集積型ＷＤＭ光送受信モジュ
ール」によると、光導波路を形成したシリコン基板上
に、レーザーなどの発光素子やフォトダイオードなどの
受光素子である光半導体素子やその他の素子をハイブリ
ッド実装して光集積回路を形成することにより、光集積
回路を廉価に供給するための研究開発の現状とその製造
方法が述べられている。
【０００７】現在の光集積回路基板の製造方法は、厚い
誘電体膜を幾層も堆積し、これをエッチングして光導波
路を形成するという基本工程によるものである。ところ
が、厚い誘電体膜の積層とエッチングによる製造方法に
は以下のような課題がある。すなわち、この方法では基
板の製造工程が長く且つ製造に長時間を要すること、ま
た厚い誘電体膜がシリコン基板の一主面側の全面に設け
られた構造であるため、シリコン基板にかかる内部応力
が大きく、シリコン基板の撓みや曲がりが激しく、大型
のシリコン基板を使用しても基板１枚当たりの取れ数を
多くしにくいという問題がある。
誘電体膜を幾層も堆積し、これをエッチングして光導波
路を形成するという基本工程によるものである。ところ
が、厚い誘電体膜の積層とエッチングによる製造方法に
は以下のような課題がある。すなわち、この方法では基
板の製造工程が長く且つ製造に長時間を要すること、ま
た厚い誘電体膜がシリコン基板の一主面側の全面に設け
られた構造であるため、シリコン基板にかかる内部応力
が大きく、シリコン基板の撓みや曲がりが激しく、大型
のシリコン基板を使用しても基板１枚当たりの取れ数を
多くしにくいという問題がある。
【０００８】また、厚い膜を積層して光導波路を形成す
る基本工程に起因する問題として、厚い膜の膜厚のばら
つきがパッシブアライメント化を実現する膜厚方向の位
置制御の許容範囲を超えている問題がある。このため、
厚い下部クラッド層を堆積した後に、特別な精密研磨に
よって表面を一旦平坦化し、その後さらに高さ方向の位
置調整をするための高さ調整層を挿入するなど、工程が
複雑化している。
る基本工程に起因する問題として、厚い膜の膜厚のばら
つきがパッシブアライメント化を実現する膜厚方向の位
置制御の許容範囲を超えている問題がある。このため、
厚い下部クラッド層を堆積した後に、特別な精密研磨に
よって表面を一旦平坦化し、その後さらに高さ方向の位
置調整をするための高さ調整層を挿入するなど、工程が
複雑化している。
【０００９】本発明はこのような従来装置と従来方法の
問題点に鑑みてなされたものであり、構造が複雑で製作
工程も長く、また基板の撓みや湾曲が大きくて基板１枚
当たりの取れ数も少なく、さらに縦方向の光軸調整のた
めの高さ調整も非常に複雑であるという従来装置と従来
方法の問題点を解消した光集積回路基板の製造方法を提
供することを目的とする。
問題点に鑑みてなされたものであり、構造が複雑で製作
工程も長く、また基板の撓みや湾曲が大きくて基板１枚
当たりの取れ数も少なく、さらに縦方向の光軸調整のた
めの高さ調整も非常に複雑であるという従来装置と従来
方法の問題点を解消した光集積回路基板の製造方法を提
供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る光集積回路基板の製造方法では、一
主面側に第一の平面部を有する結晶質シリコン基板の一
部を除去して第二の平面部を形成する工程、前記結晶質
シリコン基板の第一の平面部に第一の多孔質シリコン領
域を形成する工程、この第一の多孔質シリコン領域の前
記結晶質シリコン基板内における外側に、この第一の多
孔質シリコン領域よりも細孔径が小さい第二の多孔質シ
リコン領域を形成する工程、前記結晶質シリコン基板を
屈折率増加用の不純物元素を構成元素とする金属有機物
物質を含有する液中に浸漬して前記第一の多孔質シリコ
ン領域に屈折率を大きくする不純物を選択的に導入する
工程、前記第一の多孔質シリコン領域と第二の多孔質シ
リコン領域を酸化することにより第一の誘電体領域と第
二の誘電体領域を形成する工程、前記第二の平面部上に
前記第一の平面部より前記結晶質シリコン基板の内側と
なるように誘電体層を形成する工程を有する。
に、請求項１に係る光集積回路基板の製造方法では、一
主面側に第一の平面部を有する結晶質シリコン基板の一
部を除去して第二の平面部を形成する工程、前記結晶質
シリコン基板の第一の平面部に第一の多孔質シリコン領
域を形成する工程、この第一の多孔質シリコン領域の前
記結晶質シリコン基板内における外側に、この第一の多
孔質シリコン領域よりも細孔径が小さい第二の多孔質シ
リコン領域を形成する工程、前記結晶質シリコン基板を
屈折率増加用の不純物元素を構成元素とする金属有機物
物質を含有する液中に浸漬して前記第一の多孔質シリコ
ン領域に屈折率を大きくする不純物を選択的に導入する
工程、前記第一の多孔質シリコン領域と第二の多孔質シ
リコン領域を酸化することにより第一の誘電体領域と第
二の誘電体領域を形成する工程、前記第二の平面部上に
前記第一の平面部より前記結晶質シリコン基板の内側と
なるように誘電体層を形成する工程を有する。
【００１１】この請求項１に係る光集積回路装置の製造
方法では、前記第二の平面部上に誘電体層を形成する工
程で、前記第一の平面部上に第二の誘電体層を形成する
ことが望ましい。
方法では、前記第二の平面部上に誘電体層を形成する工
程で、前記第一の平面部上に第二の誘電体層を形成する
ことが望ましい。
【００１２】
【作用】本発明者等は、特願平０９−１６２８３１号に
おいて新概念に基づく光導波路の製法とその製法に基づ
く新構造の光導波路を開示した。
おいて新概念に基づく光導波路の製法とその製法に基づ
く新構造の光導波路を開示した。
【００１３】本発明は、この光導波路を基本としつつさ
らに発展させたものであり、光導波路はコア部と下部ク
ラッド部の一面がシリコン基板の最初の表面と同一面に
あるという特長を持つ。従って、光導波路の光軸はシリ
コン基板の最初の表面と極く近い一定の位置にあり、シ
リコン基板面を高さ調整の基準面として使用できる。従
って、従来技術の問題点で述べた光半導体素子をパッシ
ブアライメントするための高さ調整層を特別にその目的
のための工程で作り込む必要はなくなる。
らに発展させたものであり、光導波路はコア部と下部ク
ラッド部の一面がシリコン基板の最初の表面と同一面に
あるという特長を持つ。従って、光導波路の光軸はシリ
コン基板の最初の表面と極く近い一定の位置にあり、シ
リコン基板面を高さ調整の基準面として使用できる。従
って、従来技術の問題点で述べた光半導体素子をパッシ
ブアライメントするための高さ調整層を特別にその目的
のための工程で作り込む必要はなくなる。
【００１４】また、光導波路を構成する誘電体の酸化シ
リコン領域を真に必要とする領域のみに形成するため、
シリコン基板と酸化シリコン領域との接触領域が小さ
く、シリコン基板にかかる応力が減少して、シリコン基
板の曲がりが殆ど認められない程度になる。従って、光
集積回路基板を作成するために大型シリコン基板を使用
できる。
リコン領域を真に必要とする領域のみに形成するため、
シリコン基板と酸化シリコン領域との接触領域が小さ
く、シリコン基板にかかる応力が減少して、シリコン基
板の曲がりが殆ど認められない程度になる。従って、光
集積回路基板を作成するために大型シリコン基板を使用
できる。
【００１５】さらに、光集積回路基板を簡単な製造工程
で、設備コストも少なく容易に製造でき、大量生産が可
能となる。
で、設備コストも少なく容易に製造でき、大量生産が可
能となる。
【００１６】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。図１は請求項１に係る光集積回路基
板の製造方法を示す工程図である。（ａ）〜（ｄ）の右
側が側面図であり、左側が側面図の中心線に沿った断面
図である。図１により製造工程を説明する。まず、結晶
質シリコン基板１の一主面上に０．５μｍ程度の厚みを
有する窒化シリコン膜から成る第一のマスク層（不図
示）を堆積してパターン形成する。その後、公知のエッ
チング手段を用いて深さｄのエッチングを施す。そし
て、第一のマスク層の残存部を除去する（図１
（ａ））。この工程により最初のシリコン基板面を第一
の平面部２とし、深さｄのエッチングが施された第二の
平面部３を形成する。
て詳細に説明する。図１は請求項１に係る光集積回路基
板の製造方法を示す工程図である。（ａ）〜（ｄ）の右
側が側面図であり、左側が側面図の中心線に沿った断面
図である。図１により製造工程を説明する。まず、結晶
質シリコン基板１の一主面上に０．５μｍ程度の厚みを
有する窒化シリコン膜から成る第一のマスク層（不図
示）を堆積してパターン形成する。その後、公知のエッ
チング手段を用いて深さｄのエッチングを施す。そし
て、第一のマスク層の残存部を除去する（図１
（ａ））。この工程により最初のシリコン基板面を第一
の平面部２とし、深さｄのエッチングが施された第二の
平面部３を形成する。
【００１７】次ぎに、前記第一の平面部２と第二の平面
部３上に０．５μｍ程度の厚みを有する窒化シリコン膜
などから成る第二のマスク層（不図示）を堆積し、光導
波路となるべき領域を多孔質シリコン化するための開口
部パターンを形成する。その後、結晶質シリコン基板１
の一主面を陽極として弗酸（ＨＦ）溶液により陽極化成
し、第一の多孔質シリコン領域４と第二の多孔質シリコ
ン領域５を形成する。第二の多孔質シリコン領域５は、
シリコン基板１内におる第一の多孔質シリコン領域４の
外側に位置するように形成される。この際、第二の多孔
質シリコン領域５の細孔径を第一の多孔質シリコン領域
４のそれより小さくし、且つ第一の多孔質シリコン領域
４と第二の多孔質シリコン領域５の多孔度を望ましくは
５５％となるような、化成時間、化成電流密度、または
化成液中の弗酸濃度などの条件を設定する。多孔質シリ
コンの細孔径は例えば２０〜５５Åの範囲内で第一の多
孔質シリコン領域４で相対的に大きくなるように、化成
電流密度と化成液の弗酸濃度を制御して形成される。続
いて、乾燥酸素雰囲気中３００℃で１時間の予備酸化を
行う。その後、例えばＴｉなどの屈折率増加用の不純物
元素を構成元素とする金属有機物物質を含有する液中に
浸漬する。この浸漬工程により第一の多孔質シリコン領
域４の細孔内に選択的に屈折率増加用の不純物元素含有
物質が導入される。その後、例えば湿った酸素雰囲気中
１１５０℃で２時間程度酸化処理することにより、前記
第一の多孔質シリコン領域４と第二の多孔質シリコン領
域５は完全に溶融して酸化される。その後、第二のマス
ク層を除去する。こうして、第一の多孔質シリコン領域
４は屈折率が相対的に大きい第一の誘電体領域となりコ
ア部４を形成する。また、第二の多孔質シリコン領域５
は屈折率が相対的に小さい第二の誘電体を形成し、下部
クラッド部５となる（図１（ｂ））。
部３上に０．５μｍ程度の厚みを有する窒化シリコン膜
などから成る第二のマスク層（不図示）を堆積し、光導
波路となるべき領域を多孔質シリコン化するための開口
部パターンを形成する。その後、結晶質シリコン基板１
の一主面を陽極として弗酸（ＨＦ）溶液により陽極化成
し、第一の多孔質シリコン領域４と第二の多孔質シリコ
ン領域５を形成する。第二の多孔質シリコン領域５は、
シリコン基板１内におる第一の多孔質シリコン領域４の
外側に位置するように形成される。この際、第二の多孔
質シリコン領域５の細孔径を第一の多孔質シリコン領域
４のそれより小さくし、且つ第一の多孔質シリコン領域
４と第二の多孔質シリコン領域５の多孔度を望ましくは
５５％となるような、化成時間、化成電流密度、または
化成液中の弗酸濃度などの条件を設定する。多孔質シリ
コンの細孔径は例えば２０〜５５Åの範囲内で第一の多
孔質シリコン領域４で相対的に大きくなるように、化成
電流密度と化成液の弗酸濃度を制御して形成される。続
いて、乾燥酸素雰囲気中３００℃で１時間の予備酸化を
行う。その後、例えばＴｉなどの屈折率増加用の不純物
元素を構成元素とする金属有機物物質を含有する液中に
浸漬する。この浸漬工程により第一の多孔質シリコン領
域４の細孔内に選択的に屈折率増加用の不純物元素含有
物質が導入される。その後、例えば湿った酸素雰囲気中
１１５０℃で２時間程度酸化処理することにより、前記
第一の多孔質シリコン領域４と第二の多孔質シリコン領
域５は完全に溶融して酸化される。その後、第二のマス
ク層を除去する。こうして、第一の多孔質シリコン領域
４は屈折率が相対的に大きい第一の誘電体領域となりコ
ア部４を形成する。また、第二の多孔質シリコン領域５
は屈折率が相対的に小さい第二の誘電体を形成し、下部
クラッド部５となる（図１（ｂ））。
【００１８】続いて、前記シリコン基板１の第二の平面
部３上に公知の技術を用いて、その上面７がシリコン基
板１の内側に位置するような膜厚ｔに設定された第一の
誘電体層６を形成する（図１（ｃ））。この際、必要に
応じて、前記シリコン基板１の第一の平面部２上に、第
二の誘電体層８を形成してもよい。誘電体層６と第二の
誘電体層８を、同一の成膜工程で同一の膜厚のものを形
成するのが工程的には最も短くなる。しかし、必要に応
じて誘電体層６と第二の誘電体層８を別々の工程で作成
してもよい。後者のようにの誘電体層６と第二の誘電体
層８を別々の工程で作成しても光集積回路基板の製作工
程としては従来工程に比べて短くなる。
部３上に公知の技術を用いて、その上面７がシリコン基
板１の内側に位置するような膜厚ｔに設定された第一の
誘電体層６を形成する（図１（ｃ））。この際、必要に
応じて、前記シリコン基板１の第一の平面部２上に、第
二の誘電体層８を形成してもよい。誘電体層６と第二の
誘電体層８を、同一の成膜工程で同一の膜厚のものを形
成するのが工程的には最も短くなる。しかし、必要に応
じて誘電体層６と第二の誘電体層８を別々の工程で作成
してもよい。後者のようにの誘電体層６と第二の誘電体
層８を別々の工程で作成しても光集積回路基板の製作工
程としては従来工程に比べて短くなる。
【００１９】その後、第一の平面部２と第二の平面部３
の境界領域に幅ｗの溝９を形成し、境界領域部に第一の
誘電体領域４、第二の誘電体領域５、および第二の誘電
体層８を含む導波路端面を形成する（図１（ｄ））。こ
こに、溝９の幅ｗとその深さは第一の平面部２と第二の
平面部３との境界部において導波路端面を正確に形成で
きるものであればよい。言い換えれば幅ｗは例えば精密
なダイヤモンドカッターなどで加工可能な最少幅（現状
技術では約２０μｍ程度）でも良く、必要ならばこれよ
り大きくしても良い。また溝９の深さ自体も特に問題と
はならない。溝９の底は第二の平面部３より浅くても深
くても良い。
の境界領域に幅ｗの溝９を形成し、境界領域部に第一の
誘電体領域４、第二の誘電体領域５、および第二の誘電
体層８を含む導波路端面を形成する（図１（ｄ））。こ
こに、溝９の幅ｗとその深さは第一の平面部２と第二の
平面部３との境界部において導波路端面を正確に形成で
きるものであればよい。言い換えれば幅ｗは例えば精密
なダイヤモンドカッターなどで加工可能な最少幅（現状
技術では約２０μｍ程度）でも良く、必要ならばこれよ
り大きくしても良い。また溝９の深さ自体も特に問題と
はならない。溝９の底は第二の平面部３より浅くても深
くても良い。
【００２０】図１に例示した工程の終了後の構造の斜視
図を図２に示す。誘電体層６の平面７にはレーザーなど
の発光素子やフォトダイオードなどの受光素子である光
半導体素子を実装し、これを駆動するための電子回路用
の導体層１０が設けられる。この配線用の導体層１０を
形成する工程は図１（ｃ）の直後でも、図１（ｄ）の後
に実施しても良い。
図を図２に示す。誘電体層６の平面７にはレーザーなど
の発光素子やフォトダイオードなどの受光素子である光
半導体素子を実装し、これを駆動するための電子回路用
の導体層１０が設けられる。この配線用の導体層１０を
形成する工程は図１（ｃ）の直後でも、図１（ｄ）の後
に実施しても良い。
【００２１】シリコン基板１中に埋め込まれた第一の誘
電体領域４と第二の誘電体領域５があれば、光導波路の
機能を保持する観点からは第二の誘電体層８は固体であ
る必要はない。空気または真空でもよいものである。し
かし第一の平面部２を保護する必要がある場合は、ある
程度の膜厚を有する固体誘電体層を設けることが望まし
い。この第二の誘電体層８の膜厚は、光導波路としての
光閉じ込め条件が満たされることと、厚い誘電体層とシ
リコン基板１との接合による内部応力に起因した基板の
曲がりが工業上許容される限度内で設定すればよい。
電体領域４と第二の誘電体領域５があれば、光導波路の
機能を保持する観点からは第二の誘電体層８は固体であ
る必要はない。空気または真空でもよいものである。し
かし第一の平面部２を保護する必要がある場合は、ある
程度の膜厚を有する固体誘電体層を設けることが望まし
い。この第二の誘電体層８の膜厚は、光導波路としての
光閉じ込め条件が満たされることと、厚い誘電体層とシ
リコン基板１との接合による内部応力に起因した基板の
曲がりが工業上許容される限度内で設定すればよい。
【００２２】他方、誘電体層６上の平面７上には電子回
路用の導体層１０が形成され、シリコン基板１とこの導
体層１０との電気的絶縁性を確保する意味から、この誘
電体層６の膜厚は０．０１μｍ程度以上あればよい。以
上の観点から、誘電体層６と第二の誘電体層８の膜厚は
０．０１μｍから３０μｍ程度が望ましい。
路用の導体層１０が形成され、シリコン基板１とこの導
体層１０との電気的絶縁性を確保する意味から、この誘
電体層６の膜厚は０．０１μｍ程度以上あればよい。以
上の観点から、誘電体層６と第二の誘電体層８の膜厚は
０．０１μｍから３０μｍ程度が望ましい。
【００２３】次ぎに、実装のための寸法条件を図１の工
程の終了後に光半導体素子を実装した断面構造図である
図３を用いて説明する。第一の誘電体領域４、第二の誘
電体領域５、および第二の誘電体層８で形成される光導
波路の光軸中心（図に太い２点波線で示す）は、最初の
表面２よりΔｈだけシリコン基板１の内側にある。この
Δｈは光導波路の寸法や不純物濃度分布などにより変化
するが、光導波路設計条件を定めれば一定値をとり工業
的に充分な再現性を持つものである。
程の終了後に光半導体素子を実装した断面構造図である
図３を用いて説明する。第一の誘電体領域４、第二の誘
電体領域５、および第二の誘電体層８で形成される光導
波路の光軸中心（図に太い２点波線で示す）は、最初の
表面２よりΔｈだけシリコン基板１の内側にある。この
Δｈは光導波路の寸法や不純物濃度分布などにより変化
するが、光導波路設計条件を定めれば一定値をとり工業
的に充分な再現性を持つものである。
【００２４】他方、誘電体層６の表面７上に実装するレ
ーザーなどの発光素子やフォトダイオードなどの受光素
子である光半導体素子１１の光軸中心位置は各素子によ
り定まっている。誘電体層６の表面７上に設けた電気配
線用の導体層１０の厚さ、実装のためのバンプ１２など
の高さを含め、誘電体層６の表面７から光半導体素子の
光軸中心までの距離ｆは実装の再現性を含めて定められ
る。導波路と光半導体素子間で最大の光結合を保つには
両者の光軸を一致させれば良い。
ーザーなどの発光素子やフォトダイオードなどの受光素
子である光半導体素子１１の光軸中心位置は各素子によ
り定まっている。誘電体層６の表面７上に設けた電気配
線用の導体層１０の厚さ、実装のためのバンプ１２など
の高さを含め、誘電体層６の表面７から光半導体素子の
光軸中心までの距離ｆは実装の再現性を含めて定められ
る。導波路と光半導体素子間で最大の光結合を保つには
両者の光軸を一致させれば良い。
【００２５】以上の条件から、シリコン基板１の最初の
表面２と誘電体層６の表面７との間の距離ｈはｈ＝ｆ＋
Δｈとなる。一方、エッチング深さｄ、誘電体層６の膜
厚ｔとの関係から、ｈ＝ｄ−ｔとなる。ここで、エッチ
ング深さｄと誘電体層６の膜厚ｔとは、自由に設定可能
なパラメータである。従って、本発明の方法では、エッ
チング深さｄと誘電体層６の膜厚ｔを所望の値に設定す
るのみで、光導波路と光半導体素子の垂直方向の光軸を
容易に合わせることができる。
表面２と誘電体層６の表面７との間の距離ｈはｈ＝ｆ＋
Δｈとなる。一方、エッチング深さｄ、誘電体層６の膜
厚ｔとの関係から、ｈ＝ｄ−ｔとなる。ここで、エッチ
ング深さｄと誘電体層６の膜厚ｔとは、自由に設定可能
なパラメータである。従って、本発明の方法では、エッ
チング深さｄと誘電体層６の膜厚ｔを所望の値に設定す
るのみで、光導波路と光半導体素子の垂直方向の光軸を
容易に合わせることができる。
【００２６】次ぎに、上部クラッド層８の実際の堆積膜
厚とクラッド層としての実効的な光学的膜厚を比較した
場合の本発明の有利点を述べる。
厚とクラッド層としての実効的な光学的膜厚を比較した
場合の本発明の有利点を述べる。
【００２７】本発明の方法により製造される構造では、
図１（ｄ）や図２の斜視図から明らかなように、上部ク
ラッド層となる第二の誘電体層８は最初のシリコン基板
面２と表面を同一とするコア部４とクラッド部５に積層
される。すなわち、第二の誘電体層８は平坦な下地基板
１上に積層される。従って、上部クラッド層となる第二
の誘電体層８を例えば平均膜厚で２０μｍ形成すればコ
ア部４の上には実効的にも２０μｍの膜厚が形成されて
いる。
図１（ｄ）や図２の斜視図から明らかなように、上部ク
ラッド層となる第二の誘電体層８は最初のシリコン基板
面２と表面を同一とするコア部４とクラッド部５に積層
される。すなわち、第二の誘電体層８は平坦な下地基板
１上に積層される。従って、上部クラッド層となる第二
の誘電体層８を例えば平均膜厚で２０μｍ形成すればコ
ア部４の上には実効的にも２０μｍの膜厚が形成されて
いる。
【００２８】他方、従来の方法では、平面上の寸法と高
さとの比が約１：１（例えば８×８μｍ角）の突起を有
するコアリッジの上に上部クラッド層を例えば２０μｍ
程度形成しなければならない。この場合、突起であるコ
アリッジ上部の膜厚は基板主面に堆積する平均膜厚に比
べて必ず小さくなる。逆に言えば、コアリッジ上部で上
部クラッド層として機能する膜厚に比べて基板主面に堆
積する平均膜厚を必ず大きくしなければならない。とこ
ろが、シリコン基板と厚い誘電体層の熱膨張係数差に起
因する基板の曲がりや反りの観点から、全体の誘電体層
の膜厚は可能な限り薄くする方が有利である。本発明の
構造と製法は上部クラッド層として同一の光学的膜厚を
確保する目的に対しても上記のような利点を有する。
さとの比が約１：１（例えば８×８μｍ角）の突起を有
するコアリッジの上に上部クラッド層を例えば２０μｍ
程度形成しなければならない。この場合、突起であるコ
アリッジ上部の膜厚は基板主面に堆積する平均膜厚に比
べて必ず小さくなる。逆に言えば、コアリッジ上部で上
部クラッド層として機能する膜厚に比べて基板主面に堆
積する平均膜厚を必ず大きくしなければならない。とこ
ろが、シリコン基板と厚い誘電体層の熱膨張係数差に起
因する基板の曲がりや反りの観点から、全体の誘電体層
の膜厚は可能な限り薄くする方が有利である。本発明の
構造と製法は上部クラッド層として同一の光学的膜厚を
確保する目的に対しても上記のような利点を有する。
【００２９】
【発明の効果】以上のように、請求項１に係る光集積回
路基板の製造方法によれば、一主面側に第一の平面部を
有する結晶質シリコン基板の一部を除去して第二の平面
部を形成する工程、前記結晶質シリコン基板の第一の平
面部に第一の多孔質シリコン領域を形成する工程、この
第一の多孔質シリコン領域の前記結晶質シリコン基板内
における外側に、この第一の多孔質シリコン領域よりも
細孔径が小さい第二の多孔質シリコン領域を形成する工
程、前記結晶質シリコン基板を屈折率増加用の不純物元
素を構成元素とする金属有機物物質を含有する液中に浸
漬して前記第一の多孔質シリコン領域に屈折率を大きく
する不純物を選択的に導入する工程、前記第一の多孔質
シリコン領域と第二の多孔質シリコン領域を酸化するこ
とにより第一の誘電体領域と第二の誘電体領域を形成す
る工程、前記第二の平面部上に前記第一の辺面部より前
記結晶質シリコン基板の内側となるように誘電体層を形
成する工程を有することから、極めて簡単に光集積回路
基板を製造することができる。また、工程が単純で短
く、基本工程がウエット工程で、必要設備がビーカース
ケールで設備コストが安い。以上により、光集積回路基
板を安価に大量に製造することが可能となり、光情報通
信網の整備実現に資するところ大である。
路基板の製造方法によれば、一主面側に第一の平面部を
有する結晶質シリコン基板の一部を除去して第二の平面
部を形成する工程、前記結晶質シリコン基板の第一の平
面部に第一の多孔質シリコン領域を形成する工程、この
第一の多孔質シリコン領域の前記結晶質シリコン基板内
における外側に、この第一の多孔質シリコン領域よりも
細孔径が小さい第二の多孔質シリコン領域を形成する工
程、前記結晶質シリコン基板を屈折率増加用の不純物元
素を構成元素とする金属有機物物質を含有する液中に浸
漬して前記第一の多孔質シリコン領域に屈折率を大きく
する不純物を選択的に導入する工程、前記第一の多孔質
シリコン領域と第二の多孔質シリコン領域を酸化するこ
とにより第一の誘電体領域と第二の誘電体領域を形成す
る工程、前記第二の平面部上に前記第一の辺面部より前
記結晶質シリコン基板の内側となるように誘電体層を形
成する工程を有することから、極めて簡単に光集積回路
基板を製造することができる。また、工程が単純で短
く、基本工程がウエット工程で、必要設備がビーカース
ケールで設備コストが安い。以上により、光集積回路基
板を安価に大量に製造することが可能となり、光情報通
信網の整備実現に資するところ大である。
【図１】請求項２に係わる光集積回路基板の製造方法の
一実施形態を示す工程図である。
一実施形態を示す工程図である。
【図２】請求項１に係わる製造方法で製造される光集積
回路基板を示す図である。
回路基板を示す図である。
【図３】請求項１に係わる製造方法で製造される光集積
回路基板の一例を示す図である。
回路基板の一例を示す図である。
１‥‥‥結晶質シリコン基板、２‥‥‥第一の平面部、
３‥‥‥第二の平面部、４‥‥‥第一の誘電体領域（コ
ア部）、５‥‥‥第二の誘電体領域（下部クラッド
部）、６‥‥‥誘電体層、８‥‥‥第二の誘電体層
３‥‥‥第二の平面部、４‥‥‥第一の誘電体領域（コ
ア部）、５‥‥‥第二の誘電体領域（下部クラッド
部）、６‥‥‥誘電体層、８‥‥‥第二の誘電体層
フロントページの続き
(56)参考文献 特開 昭60−195985（ＪＰ，Ａ)
特開 平５−2118（ＪＰ，Ａ)
特開 平５−273426（ＪＰ，Ａ)
特開 昭60−251142（ＪＰ，Ａ)
特開 平９−292540（ＪＰ，Ａ)
特開 平10−133047（ＪＰ，Ａ)
特開 平10−133048（ＪＰ，Ａ)
特開 平11−14848（ＪＰ，Ａ)
特開 平10−300963（ＪＰ，Ａ)
特開 平11−14851（ＪＰ，Ａ)
国際公開91／010931（ＷＯ，Ａ１)
Ａ．Ｌｏｎｉ ｅｔ．ａｌ．，ＩＥＥ
Ｃｏｌｌｏｑｕｉｕｍ ｏｎ Ｍｉｃ
ｒｏｅｎｇｉｎｅｅｒｉｎｇ Ａｐｐｌ
ｉｃａｔｉｏｎｓ ｉｎ Ｏｐｔｏｅｌ
ｅｃｔｒｏｎｉｃｓ，1996年 ２月27
日，ｐｐ．８／１−８／５
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02B 6/12 - 6/14
G02B 6/26 - 6/43
Claims (2)
- 【請求項１】 一主面側に第一の平面部を有する結晶質
シリコン基板の一部を除去して第二の平面部を形成する
工程、前記結晶質シリコン基板の第一の平面部に第一の
多孔質シリコン領域を形成する工程、この第一の多孔質
シリコン領域の前記結晶質シリコン基板内における外側
に、この第一の多孔質シリコン領域よりも細孔径が小さ
い第二の多孔質シリコン領域を形成する工程、前記結晶
質シリコン基板を屈折率増加用の不純物元素を構成元素
とする金属有機物物質を含有する液中に浸漬して前記第
一の多孔質シリコン領域に屈折率を大きくする不純物を
選択的に導入する工程、前記第一の多孔質シリコン領域
と第二の多孔質シリコン領域を酸化することにより第一
の誘電体領域と第二の誘電体領域を形成する工程、前記
第二の平面部上に前記第一の平面部より前記結晶質シリ
コン基板の内側となるように誘電体層を形成する工程を
有する光集積回路基板の製造方法。 - 【請求項２】 前記第二の平面部上に誘電体層を形成す
る工程で、前記第一の平面部上に第二の誘電体層を形成
することを特徴とする請求項１に記載の光集積回路基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20632297A JP3470016B2 (ja) | 1997-07-31 | 1997-07-31 | 光集積回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20632297A JP3470016B2 (ja) | 1997-07-31 | 1997-07-31 | 光集積回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1152175A JPH1152175A (ja) | 1999-02-26 |
| JP3470016B2 true JP3470016B2 (ja) | 2003-11-25 |
Family
ID=16521386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20632297A Expired - Fee Related JP3470016B2 (ja) | 1997-07-31 | 1997-07-31 | 光集積回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470016B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3488830B2 (ja) | 1998-07-30 | 2004-01-19 | 京セラ株式会社 | 光導波路の製造方法 |
| JPWO2015111600A1 (ja) * | 2014-01-24 | 2017-03-23 | 技術研究組合光電子融合基盤技術研究所 | 光学デバイスの製造方法及び光学デバイス |
| WO2024075496A1 (ja) * | 2022-10-04 | 2024-04-11 | イビデン株式会社 | 光導波路 |
| WO2024075497A1 (ja) * | 2022-10-04 | 2024-04-11 | イビデン株式会社 | 接続構造 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195985A (ja) * | 1984-03-16 | 1985-10-04 | Anritsu Corp | 光電変換器 |
| JPS60251142A (ja) * | 1984-05-25 | 1985-12-11 | Nippon Telegr & Teleph Corp <Ntt> | 光フアイバ用母材の製造方法 |
| GB9000852D0 (en) * | 1990-01-15 | 1990-03-14 | British Telecomm | Waveguide fabrication |
| JP2959877B2 (ja) * | 1991-06-24 | 1999-10-06 | 古河電気工業株式会社 | 光ファイバの製造方法 |
| JPH05273426A (ja) * | 1991-12-06 | 1993-10-22 | Sumitomo Electric Ind Ltd | 光導波膜の作製方法およびこれを用いた光導波路の作製方法 |
| JP3245347B2 (ja) * | 1996-04-25 | 2002-01-15 | 京セラ株式会社 | 光導波路装置の製造方法 |
| JP3245368B2 (ja) * | 1996-10-30 | 2002-01-15 | 京セラ株式会社 | 光導波路の製造方法 |
| JP3245367B2 (ja) * | 1996-10-30 | 2002-01-15 | 京セラ株式会社 | 光導波路の形成方法 |
| JP3457836B2 (ja) * | 1997-04-24 | 2003-10-20 | 京セラ株式会社 | 光導波路の形成方法 |
| JP3457848B2 (ja) * | 1997-06-19 | 2003-10-20 | 京セラ株式会社 | 光導波路の製造方法 |
| JP3457850B2 (ja) * | 1997-06-26 | 2003-10-20 | 京セラ株式会社 | 光導波路の形成方法 |
-
1997
- 1997-07-31 JP JP20632297A patent/JP3470016B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ａ．Ｌｏｎｉ ｅｔ．ａｌ．，ＩＥＥ Ｃｏｌｌｏｑｕｉｕｍ ｏｎ Ｍｉｃｒｏｅｎｇｉｎｅｅｒｉｎｇ Ａｐｐｌｉｃａｔｉｏｎｓ ｉｎ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ，１９９６年 ２月２７日，ｐｐ．８／１−８／５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1152175A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621961B2 (en) | Self-alignment hybridization process and component | |
| CN112771426A (zh) | 用于iii-v/硅混合集成的方法 | |
| JP2009086238A (ja) | 平面光波回路及びその製造方法並びに光導波路デバイス | |
| WO2018130285A1 (en) | Apparatus and method for coupling light | |
| CN113534337B (zh) | 一种硅光子芯片光耦合结构加工方法及结构 | |
| US6839497B2 (en) | Optical waveguide platform and method of manufacturing the same | |
| JP3470016B2 (ja) | 光集積回路基板の製造方法 | |
| US6312581B1 (en) | Process for fabricating an optical device | |
| JP3381892B2 (ja) | ハイブリッド光電子集積用実装基板の製造方法 | |
| US8165429B2 (en) | Optical interconnection structure and method for manufacturing the same | |
| EP1211532A2 (en) | Optical device for mounting optical elements | |
| JP3204437B2 (ja) | ハイブリッド光集積用実装基板の作製方法 | |
| JP3204439B2 (ja) | ハイブリッド光集積用実装基板の作製方法 | |
| JP3245368B2 (ja) | 光導波路の製造方法 | |
| JP3245347B2 (ja) | 光導波路装置の製造方法 | |
| KR100650820B1 (ko) | 평면 광도파로 소자의 제조방법 | |
| US20240111107A1 (en) | Methods for fabrication of optical structures on photonic glass layer substrates | |
| US20240111106A1 (en) | Photonic glass layer substrate with embedded optical structures for communicating with an electro optical integrated circuit | |
| CN110908037B (zh) | 光波导及其制造方法 | |
| JP3457850B2 (ja) | 光導波路の形成方法 | |
| JP2001083346A (ja) | 電気光混載配線板及び電気光混載モジュール並びにその製造方法 | |
| JP2004054075A (ja) | マイクロベンチの作製方法 | |
| JP2001194547A (ja) | 光送受信モジュールおよびその製造方法 | |
| JPH10206666A (ja) | 光導波路の製造方法 | |
| JPH10101321A (ja) | シリコン基板上に厚膜二酸化シリコン層を形成する方法、およびシリコン基板上の光導波路製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |