JPWO2015111600A1 - 光学デバイスの製造方法及び光学デバイス - Google Patents

光学デバイスの製造方法及び光学デバイス Download PDF

Info

Publication number
JPWO2015111600A1
JPWO2015111600A1 JP2015559082A JP2015559082A JPWO2015111600A1 JP WO2015111600 A1 JPWO2015111600 A1 JP WO2015111600A1 JP 2015559082 A JP2015559082 A JP 2015559082A JP 2015559082 A JP2015559082 A JP 2015559082A JP WO2015111600 A1 JPWO2015111600 A1 JP WO2015111600A1
Authority
JP
Japan
Prior art keywords
waveguide
height
mounting surface
layer
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015559082A
Other languages
English (en)
Inventor
清水 隆徳
隆徳 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Photonics Electronics Technology Research Association
Original Assignee
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Photonics Electronics Technology Research Association filed Critical Photonics Electronics Technology Research Association
Publication of JPWO2015111600A1 publication Critical patent/JPWO2015111600A1/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/428Electrical aspects containing printed circuit boards [PCB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/023Mount members, e.g. sub-mount members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/023Mount members, e.g. sub-mount members
    • H01S5/02325Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/005Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

導波路と光学素子を高効率に光学結合する。光学デバイス200の製造方法は、基板101上に導波路202を形成する工程と、前記形成された導波路202の上部クラッド層205の厚さを特定する工程と、前記基板101に光学素子106の搭載面を形成する工程と、前記搭載面に前記光学素子106を搭載する工程と、を含み、前記搭載面を形成する工程において、前記搭載面を前記特定された上部クラッド層205の厚さに応じた高さに形成する、ことを特徴とする。

Description

本発明は、光学デバイスの製造方法及び光学デバイスに関する。
基板上に導波路とレーザダイオードを集積した光学デバイスが知られている(例えば、非特許文献1参照)。レーザダイオードは、活性層の高さを導波路のコア層の高さに精度良く合わせるために、基板に形成された台座上に搭載されている。
清水隆徳、外8名、「チップ間光インターコネクションに向けた多チャンネル高密度ハイブリッド集積光源」、電子情報通信学会技術研究報告、2011年12月16日、Vol. 111、No. 359、p. 55-60
導波路の上部クラッド層の厚さによって導波路の光軸がずれる場合がある。そのような場合にもレーザダイオードを導波路と高効率に光学結合することが求められる。
本発明は、上記の点に鑑みてなされたものであり、その目的の1つは、導波路と光学素子(例えばレーザダイオード)を高効率に光学結合することが可能な光学デバイスを提供することにある。
上述した課題を解決するために、本発明の一態様は、基板上に導波路を形成する工程と、前記形成された導波路の上部クラッド層の厚さを特定する工程と、前記基板に光学素子の搭載面を形成する工程と、前記搭載面に前記光学素子を搭載する工程と、を含み、前記搭載面を形成する工程において、前記搭載面を前記特定された上部クラッド層の厚さに応じた高さに形成する、ことを特徴とする光学デバイスの製造方法である。
また、本発明の他の一態様は、上記一態様において、前記搭載面を形成する工程において、前記上部クラッド層の厚さと前記導波路の光軸の高さとの予め求められた関係を用いて、前記搭載面を前記高さに形成する、ことを特徴とする光学デバイスの製造方法である。
また、本発明の他の一態様は、上記一態様において、前記搭載面を形成する工程において、前記光学素子が前記搭載面に搭載された状態で前記光学素子の光軸が前記導波路の光軸の高さとなるように、前記搭載面を形成する、ことを特徴とする光学デバイスの製造方法である。
また、本発明の他の一態様は、上記一態様において、前記搭載面を形成する工程は、前記光学素子が前記搭載面に搭載された状態で前記光学素子の光軸が前記導波路の光軸の高さとなるように、前記搭載面の高さを調整する工程を含む、ことを特徴とする光学デバイスの製造方法である。
また、本発明の他の一態様は、上記一態様において、前記搭載面を形成する工程は、前記基板をエッチングする工程を含み、前記搭載面の高さを調整する工程は、前記特定された上部クラッド層の厚さに応じて前記基板のエッチング深さを調整する工程を含む、ことを特徴とする光学デバイスの製造方法である。
また、本発明の他の一態様は、上記一態様において、前記搭載面を形成する工程は、前記光学素子が前記搭載面に搭載された状態において前記光学素子と前記基板との間に介在することになる膜を前記基板上に形成する工程を含み、前記搭載面の高さを調整する工程は、前記特定された上部クラッド層の厚さに応じて前記膜の膜厚を調整する工程を含む、ことを特徴とする光学デバイスの製造方法である。
また、本発明の他の一態様は、基板と、前記基板上に形成された導波路と、前記基板に形成された搭載面に搭載された光学素子と、を備え、前記導波路の上部クラッド層は、前記導波路の光軸が前記導波路のコア層の中心よりも前記基板側に位置するような厚さを有し、前記搭載面は、前記光学素子が前記搭載面に搭載された状態で前記光学素子の光軸が前記導波路のコア層の中心よりも前記基板側に位置するような高さに形成されている、ことを特徴とする光学デバイスである。
本発明によれば、導波路と光学素子を高効率に光学結合することが可能である。
一般的な光学デバイス100の模式的な断面構成を示した図である。 本発明の一実施形態に係る光学デバイス200の模式的な断面構成を示した図である。 本発明の一実施形態に係る光学デバイス200の導波路202における光のフィールドを示す図である。 上部クラッド層205の厚さと導波路202の実効的な光軸の高さの低下量との関係を示す図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 本発明の一実施形態に係る光学デバイス200の製造工程図である。 段差の高さtと膜厚tを測定する箇所を示す光学デバイス200の上面図である。 モニタ領域115を設ける箇所を示す光学デバイス200の上面図である。
以下、図面を参照しながら本発明の実施形態について詳しく説明する。
図1は、基板上に導波路と光学素子を有している一般的な光学デバイス100の模式的な断面構成を示した図である。光学デバイス100は、基板101上に形成された導波路102を備えている。基板101は、シリコン(Si)基板である。導波路102は、シリコン基板101上に形成された下部クラッド層103と、下部クラッド層103上に形成されたコア層104と、コア層104上に形成された上部クラッド層105とを備えている。下部クラッド層103は、埋め込み酸化膜層(BOX層)によって構成されたSiO層である。コア層104は、SOI(Silicon On Insulator)によって構成されたシリコン(Si)層である。導波路102は、シリコン基板101、BOX層、及びSOI層からなるSOI基板を利用して形成されている。上部クラッド層105は、SiO層により構成されている。
光学デバイス100は、シリコン基板101上に搭載された光学素子106を備えている。光学素子106は、シリコン基板101の表面の一部を加工することによって形成された搭載面上に搭載されている。搭載面は、シリコン基板101の表面の一部を凸状に形成した台座107の上面である。台座107の上面には、保護膜108が形成されている。保護膜108は、台座107の上面を含むシリコン基板101の表面、並びに導波路102の端面及び上面を覆うように形成されている。光学素子106は、保護膜108を介して台座107上に搭載され、台座107以外の部分において接合剤109によってシリコン基板101と固着されている。
光学素子106は、導波路102と光学的に結合される機能素子である。光学素子106の一例は、レーザダイオード等の発光素子である。光学素子106がレーザダイオードである場合、保護膜108は、レーザダイオードとシリコン基板101との間を絶縁するための絶縁膜(例えばSiO膜)であり、接合剤109は、レーザダイオードの下面に形成された電極(不図示)とシリコン基板101の台座107以外の部分の表面に形成された電極(不図示)とを導通するための半田(例えば金錫(AuSn)半田)である。なお、保護膜108がSiO膜である場合には、導波路102部分において、保護膜108は上部クラッド層105を実効的に厚くする効果をもたらす。即ち、上部クラッド層105と保護膜108とを併せた層が、実効的な上部クラッド層として機能する。以下、光学素子106がレーザダイオードであるとして説明を行う。
レーザダイオード106は、活性層106aを有している。レーザダイオード106は、活性層106aからレーザ光を放射する。活性層106aから放射されたレーザ光は、導波路102のコア層104へ入射される。即ち、レーザダイオード106と導波路102は、光学的に結合されている。レーザダイオード106は、レーザダイオード106と導波路102との光学的な結合効率が最大となるように、位置合わせされている。具体的には、レーザダイオード106は、活性層106aの高さ中心が導波路102のコア層104の高さ中心と一致するように、シリコン基板101上に搭載されている。このことを実現するために、台座107の上面の高さは、レーザダイオード106が搭載された状態において、レーザダイオード106の活性層106aの高さ中心と導波路102のコア層104の高さ中心とが一致する高さに形成されている。
ここで、便宜上、高さの基準面Sを、導波路102における下部クラッド層103とシリコン基板101との境界面にとる。基準面Sと台座107の上面との高さの差をH、導波路102の下部クラッド層103の厚さをtLC、導波路102のコア層104の厚さをt、レーザダイオード106の底面から活性層106aの中心までの高さをhLD、保護膜108の厚さをtSiO2とすると、基準面Sから測った導波路102のコア層104の中心の高さH、基準面Sから測ったレーザダイオード106の活性層106aの中心の高さHLDは、それぞれ、
=tLC+t/2
LD=hLD+tSiO2−H
と表される。レーザダイオード106と導波路102との光学的な結合効率が最大となる台座107の上面の高さHは、H=HLDの条件から、
H=(hLD+tSiO2)−(tLC+t/2) ……(1)
と定まる。したがって、図1の光学デバイス100では、台座107の上面の高さは、式(1)で与えられる高さHに形成されている。
<第1の実施形態>
図2は、本発明の一実施形態に係る光学デバイス200の模式的な断面構成を示した図である。光学デバイス200は、上部クラッド層205の厚さが図1の光学デバイス100における上部クラッド層105の厚さよりも薄く形成されている点と、台座207の上面の高さが図1の光学デバイス100における台座107の上面の高さよりも低く形成されている点が、図1の光学デバイス100と異なる。なお、光学デバイス200のその他の部分の構成は図1の光学デバイス100と同一であるので、それらについての説明は省略する。
光学デバイス200では、上部クラッド層205の厚さが図1の光学デバイス100における上部クラッド層105の厚さよりも薄く形成されているために、導波路202の実効的な光軸が、導波路202のコア層104の高さ中心よりも低い位置に存在している。換言すると、光学デバイス200の導波路202を伝搬する光のフィールドは、下部クラッド層103側に片寄って分布しており、フィールドのピークは、コア層104の高さ中心よりも下部クラッド層103側に位置している。これは、上部クラッド層205の上方に、上部クラッド層205よりも屈折率の小さい空気層が存在していることによるものである。即ち、上部クラッド層205の厚さが薄くなると、コア層104よりも上側の屈折率が空気層の影響を受けるようになる。すると、図3に示されるように、光のフィールドは、上部クラッド層205側のスポットサイズwが下部クラッド層103側のスポットサイズwよりも小さくなって高さ方向で非対称なフィールド分布になるとともに、フィールドのピーク(光軸)は、コア層104の高さ中心よりも下方にシフトするようになる。
光学デバイス200では、導波路202のこのような実効的な光軸の高さの低下を補償するように、光学素子(レーザダイオード)106の搭載高さが調整されている。具体的には、レーザダイオード106は、導波路202の実効的な光軸の高さの低下量Δの分だけ、図1の光学デバイス100におけるレーザダイオード106よりも低い位置に搭載されている。このことを実現するために、光学デバイス200の台座207の上面の高さは、レーザダイオード106が搭載された状態において、レーザダイオード106の活性層106aの高さ中心が導波路102のコア層104の高さ中心よりもΔだけ低くなるような高さに形成されている。即ち、図2の光学デバイス200における基準面Sと台座207の上面との高さの差は、H+Δである。光学デバイス200は、台座207の上面の高さが基準面SよりもH+Δだけ低く形成されることによって、レーザダイオード106と導波路202との光学的な結合効率が最大となるように構成されている。
導波路202の実効的な光軸の高さの低下量Δは、上部クラッド層205の厚さtUC(又は実効的な上部クラッド層の厚さである、上部クラッド層205の厚さと保護膜(SiO膜)108の厚さとの和tUC+tSiO2。以下、Δと関係付けてtUCについて記載する場合において同様とする。)に依存する。具体的には、図4に示されるように、上部クラッド層205が十分に厚い場合、Δはほぼゼロであるが、上部クラッド層205が薄くなるにつれて、Δは大きくなっていく。光学デバイス200の台座207の上面の高さは、上部クラッド層205の厚さtUCに応じた高さH+Δだけ、基準面Sよりも低く形成される。これにより、レーザダイオード106と導波路202との光学的な結合効率が最大となる。このように、光学デバイス200では、台座207の上面の高さが、上部クラッド層205の厚さtUCに応じて定まる高さに設定されている。
なお、導波路202の実効的な光軸の高さの低下量Δは、導波路202の構造(タイプ)によっても変わり得る。例えば、レーザダイオード106の活性層106aにおける光のフィールドの形状と導波路202における光のフィールドの形状を近付けるために、導波路202をスポットサイズ変換器(SSC)型の構造として光のフィールドを広げた構成においては、上部クラッド層205の厚さtUCに対するΔの依存性はより顕著となる。
図5乃至図16は、本発明の一実施形態に係る光学デバイス200の製造方法を示す工程図である。以下、光学デバイス200の製造方法について説明する。
まず、図5に示されるように、基板上に導波路202を形成する。具体的には、シリコン基板101、BOX層110、及びSOI層111からなるSOI基板を用意し、フォトリソグラフィ及びエッチングによってSOI層111を所望のパターンに加工してコア層104を形成する。更に、コア層104及びBOX層110の上にSiO層112を成膜する。BOX層110、コア層104、及びSiO層112から導波路202が構成される。BOX層110は下部クラッド層103として、SiO層112は上部クラッド層205として、それぞれ機能する。
更に、成膜したSiO層112(上部クラッド層205)の厚さtUCを測定する。例えば、SiO層112を成膜する前にBOX層110の厚さを干渉式膜厚計で測定し、SiO層112を成膜した後にコア層104から離れた部分におけるBOX層110とSiO層112とを合わせた厚さを干渉式膜厚計で測定し、両者の差分からSiO層112(上部クラッド層205)の厚さtUCを求めることができる。あるいは、SiO層112を成膜する際の成膜レートと成膜時間からSiO層112(上部クラッド層205)の厚さtUCを求めてもよい。
次に、図6に示されるように、導波路202の上部にフォトリソグラフィでレジスト層113を形成する。
次に、図7に示されるように、レジスト層113をマスクとしてSiO層112からシリコン基板101までをエッチングする。エッチングする深さは、下部クラッド層103とシリコン基板101との境界面(基準面S)からエッチング表面までの高さが上述した式(1)で与えられるHとなるような深さである。即ち、エッチング深さは、シリコン基板101が深さHだけエッチングされるように制御される。エッチングは、エッチングによって露出する導波路202の端面が垂直平面となるよう、RIE(反応性イオンエッチング)等の異方性エッチングを適用する。また、SiO層112及びBOX層110の部分のエッチングとシリコン基板101のエッチングには、異なるエッチングガスを適用してもよい。なお、シリコン基板101を深さHだけエッチングするのではなく、エッチング表面を干渉式膜厚計でモニタして、エッチング後にBOX層110が残らない(即ちシリコン基板101の表面が丁度露出する)ようにエッチング深さを制御してもよい。
次に、図8に示されるように、レジスト層113を除去する。更に、エッチングにより形成された段差の高さ(上部クラッド層205の上面とエッチング後のシリコン基板101の表面との間の段差の高さ)tと、上部クラッド層205の上面から下部クラッド層103の下面までの膜厚tを測定する。段差の高さtは、例えば触針式段差計を用いて測定可能であり、膜厚tは、例えば干渉式膜厚計を用いて測定可能である。なお、図8ではコア層104を含む導波路202の部分において段差の高さtと膜厚tを測定するように描かれているが、図17の上面図に示されるように、コア層104から離れた導波路202の周辺部分171において段差の高さtと膜厚tを測定することとしてもよい。段差の高さと膜厚との差t−tから、シリコン基板101が図7のエッチング工程で目標値Hだけエッチングできたか否かを確認することが可能である。
次に、図9に示されるように、導波路202の上部と、図7のエッチング工程で露出したシリコン基板101の表面の一部分115に、フォトリソグラフィでレジスト層114を形成する。レジスト層114が形成されたシリコン基板101の表面の一部分115は、次の図10のエッチング工程におけるエッチング深さをモニタするためのモニタ領域として利用することができる。なお、モニタ領域115は、露出したシリコン基板101の表面のうち、以下の工程で搭載されるレーザダイオード106と接触しないような位置であれば、どこに設けてもよい。例えば、図18の上面図に示されるように、レーザダイオード106を搭載する位置を挟んで導波路202と対向する場所にモニタ領域115aを設けてもよいし、レーザダイオード106を搭載する位置の側方にモニタ領域115bを設けてもよい。モニタ領域115aとモニタ領域115bは、いずれか一方だけを設けてもよいし、両方を設けてもよい。
次に、図10に示されるように、レジスト層114をマスクとしてシリコン基板101を追加でエッチングする。追加でエッチングする深さは、前述した導波路202の実効的な光軸の高さの低下量Δである。なお、図7の工程においてシリコン基板101の表面が丁度露出するようにエッチングをした場合には、図10の工程において追加でエッチングする深さは、H+Δとする。いずれの場合も、この追加のエッチングにより、基準面Sからエッチング表面までの高さはH+Δとなる。また、モニタ領域115には、高さΔ(又はH+Δ)の段差が形成される。このように、図7のエッチング工程と図10の追加エッチング工程からなる2段階のエッチングによって、シリコン基板101は、基準面Sからの深さがH+Δとなるようにエッチングされる。こうして形成されたシリコン基板101の露出表面は、台座207の上面を構成する面となる。なお、エッチングには、図7のエッチング工程と同様、RIE等の異方性エッチングを適用する。
ここで、図10の追加エッチング工程でエッチングする深さΔ(又はH+Δ)は、図5の工程において測定済みの上部クラッド層205の厚さtUCから決定される。具体的には、図4に示される上部クラッド層205の厚さtUCと導波路202の実効的な光軸の高さの低下量Δとの関係を予め求めておき、この関係を用いて、図5の工程で測定したtUCに対応するΔを決定することができる。tUCとΔとの関係は、例えば、導波路202の設計パラメータを用いて計算により得ることができる。導波路202の設計パラメータとしては、例えば、下部クラッド層103、コア層104、上部クラッド層205、及び保護膜(SiO膜)108の各層の屈折率、下部クラッド層103、上部クラッド層205、及び保護膜(SiO膜)108の各層の厚さ、並びにコア層104の厚さ及び幅がある。あるいは、上部クラッド層205の厚さの異なるいくつかの評価用の導波路202を事前に別途作製し、それら評価用の導波路202のそれぞれについて実際の光軸の位置を実験的に求めることによって、tUCとΔとの関係を得ることもできる。
次に、図11に示されるように、レジスト層114を除去する。更に、モニタ領域115にエッチングにより形成された段差の高さtを測定する。段差の高さtは、例えば触針式段差計あるいはレーザ顕微鏡を用いて測定可能である。測定された段差の高さtから、シリコン基板101が図10の追加エッチング工程で目標値Δ(又はH+Δ)だけエッチングできたか否かを確認することが可能である。
次に、図12に示されるように、導波路202の上部と、図10の追加エッチング工程で形成されたシリコン基板101の表面の一部分117に、フォトリソグラフィでレジスト層116を形成する。レジスト層116が形成されたシリコン基板101の表面の一部分117は、台座207及び搭載マーク118の上面となる部分である。
次に、図13に示されるように、レジスト層116をマスクとしてシリコン基板101をエッチングする。このエッチングにより、シリコン基板101の表面の一部が凸状に加工されて、台座207及び搭載マーク118が形成される。台座207及び搭載マーク118の上面は、基準面SからH+Δだけ下がった位置に形成される。なお、エッチングには、図7及び図10のエッチング工程と同様、RIE等の異方性エッチングを適用する。
次に、図14に示されるように、レジスト層116を除去する。
次に、図15に示されるように、保護膜108としてSiO膜を成膜する。保護膜108は、台座207の上面を含むシリコン基板101の表面全面、並びに導波路202の端面及び上面を覆うように形成される。
次に、図16に示されるように、台座207上にレーザダイオード106を搭載する。具体的には、図13のエッチング工程で掘り込まれた台座207、搭載マーク118、及びモニタ領域115a、115b以外の部分における保護膜108上に、レーザダイオード106と導通をとるための電極(不図示)を形成し、更に電極上に、レーザダイオード106を電極に電気的に接続し且つシリコン基板101に機械的に接合するための半田バンプ109を形成する。そして、レーザダイオード106を台座207上に載置して半田バンプ109を加熱溶融及び冷却固化させることで、レーザダイオード106が台座207上に搭載される。このとき、搭載マーク118を基準としてレーザダイオード106の位置合わせをすることによって、レーザダイオード106の水平方向の位置を精度良く合わせ込むことができる。
以上の工程により、光学デバイス200が完成する。
<第2の実施形態>
図2の光学デバイス200において、台座207の上面の高さが基準面SよりもHだけ低く形成されるとともに、保護膜108の厚さがtSiO2−Δ(図1の光学デバイス100における保護膜108の厚さtSiO2よりもΔだけ薄い厚さ)に成膜された構成とすることもできる。即ち、第1の実施形態では、台座207の上面の高さが図1の光学デバイス100における台座107の上面の高さよりもΔだけ低く形成されていたが、台座207をΔだけ低く形成する代わりに、保護膜108をΔだけ薄くすることによってレーザダイオード106をΔだけ低い位置に搭載するようにしてもよい。このような構成であっても、第1の実施形態と同様に、レーザダイオード106を、導波路202の実効的な光軸の高さの低下量Δの分だけ、図1の光学デバイス100におけるレーザダイオード106よりも低い位置に搭載することが可能である。本実施形態に係る光学デバイス200の製造方法は、次のとおりである。
まず、図5から図8の工程と同様にして、導波路202が形成されたシリコン基板101をエッチングする。エッチングの深さは、第1の実施形態と同じく、基準面Sからエッチング表面までの高さがHとなるような深さである。
次に、図12から図14の工程と同様にして、シリコン基板101の表面の一部をエッチングし台座207及び搭載マーク118を形成する。形成された台座207及び搭載マーク118の上面の高さは、第1の実施形態と異なり、基準面SからHだけ下がった位置となっている。
次に、図15の工程と同様にして、保護膜108を成膜する。但し、成膜する保護膜108の厚さは、第1の実施形態と異なり、tSiO2−Δとする。
更に、図16の工程と同様にして、台座207上にレーザダイオード106を搭載し、光学デバイスが完成する。
<第3の実施形態>
図2の光学デバイス200において、台座207の上面の高さが基準面SよりもH+αΔだけ低く形成されるとともに、保護膜108の厚さがtSiO2−(1−α)Δに成膜された構成とすることもできる。但し、0<α<1である。即ち、第1の実施形態では台座207を低く形成することにより、また第2の実施形態では保護膜108を薄く形成することにより、それぞれレーザダイオード106をΔだけ低い位置に搭載するようにしていたが、第3の実施形態は、台座207を低く形成することと保護膜108を薄く形成することとを適宜の割合で組み合わせることにより、全体として、レーザダイオード106をΔだけ低い位置に搭載する構成である。なお、α=1の場合が第1の実施形態に相当し、α=0の場合が第2の実施形態に相当する。このような構成であっても、第1及び第2の実施形態と同様に、レーザダイオード106を、導波路202の実効的な光軸の高さの低下量Δの分だけ、図1の光学デバイス100におけるレーザダイオード106よりも低い位置に搭載することが可能である。本実施形態に係る光学デバイス200の製造方法は、次のとおりである。
まず、図5から図8の工程と同様にして、導波路202が形成されたシリコン基板101をエッチングする。エッチングの深さは、第1及び第2の実施形態と同じく、基準面Sからエッチング表面までの高さがHとなるような深さである。
次に、図9から図11の工程と同様にして、シリコン基板101を追加でエッチングする。追加のエッチング深さは、第1の実施形態と異なり、αΔとする。これにより、基準面Sからエッチング表面までの高さはH+αΔとなる。
次に、図12から図14の工程と同様にして、シリコン基板101の表面の一部をエッチングし台座207及び搭載マーク118を形成する。形成された台座207及び搭載マーク118の上面の高さは、第1及び第2の実施形態と異なり、基準面SからH+αΔだけ下がった位置となっている。
次に、図15の工程と同様にして、保護膜108を成膜する。但し、成膜する保護膜108の厚さは、第1及び第2の実施形態と異なり、tSiO2−(1−α)Δとする。
更に、図16の工程と同様にして、台座207上にレーザダイオード106を搭載し、光学デバイスが完成する。
以上、本発明の実施形態を説明したが、本発明はこれに限定されず、その要旨を逸脱しない範囲内において様々な変更が可能である。
例えば、光学素子106は、レーザダイオード以外の素子であってもよい。また、導波路202は、SOI基板を利用して形成されたものに限定されず、例えば、下部クラッド層、コア層、及び上部クラッド層がそれぞれSiOを主成分とする材料で構成されたものであってもよい。更に、導波路202は、コア層がシリコンで形成されたシリコン導波路と、コア層がSiONやSiOなどのクラッド層よりも屈折率の高いシリコン酸化物系材料で形成されたスポットサイズ変換器とを組み合わせた構成の導波路としてもよい。
また、第1及び第3の実施形態では図7及び図10の2段階のエッチング工程を実施しているが、1回のエッチングによって、第1の実施形態では深さH+Δ、第3の実施形態では深さH+αΔのエッチングを実施するようにしてもよい。また、図7の第1段階のエッチング工程では面内ばらつきを抑えるために基準面Sより若干下がった高さまでオーバーエッチングし、その後図10の第2段階のエッチング工程で、基準面Sからエッチング表面(台座207上面)までの高さがH+Δ又はH+αΔとなるように追加エッチングを行うようにしてもよい。
また、図7及び図10の各エッチング工程におけるエッチング深さのプロセス誤差を補償するように、図15の工程において成膜する保護膜108の厚さを調整してもよい。例えば、図11の工程において測定された段差の高さtから、図10の追加エッチング工程におけるエッチング量が目標値をオーバーしていたことが判明した場合には、保護膜108をそのオーバー分だけ厚く成膜するようにしてもよい。
100 光学デバイス
101 基板
102 導波路
103 下部クラッド層
104 コア層
105 上部クラッド層
106 光学素子
107 台座
108 保護膜
109 接合剤
110 BOX層
111 SOI層
112 SiO
113 レジスト層
114 レジスト層
115 モニタ領域
116 レジスト層
118 搭載マーク
200 光学デバイス
202 導波路
205 上部クラッド層
207 台座

Claims (7)

  1. 基板上に導波路を形成する工程と、
    前記形成された導波路の上部クラッド層の厚さを特定する工程と、
    前記基板に光学素子の搭載面を形成する工程と、
    前記搭載面に前記光学素子を搭載する工程と、を含み、
    前記搭載面を形成する工程において、前記搭載面を前記特定された上部クラッド層の厚さに応じた高さに形成する、
    ことを特徴とする光学デバイスの製造方法。
  2. 前記搭載面を形成する工程において、前記上部クラッド層の厚さと前記導波路の光軸の高さとの予め求められた関係を用いて、前記搭載面を前記高さに形成する、ことを特徴とする請求項1に記載の光学デバイスの製造方法。
  3. 前記搭載面を形成する工程において、前記光学素子が前記搭載面に搭載された状態で前記光学素子の光軸が前記導波路の光軸の高さとなるように、前記搭載面を形成する、ことを特徴とする請求項1又は請求項2に記載の光学デバイスの製造方法。
  4. 前記搭載面を形成する工程は、前記光学素子が前記搭載面に搭載された状態で前記光学素子の光軸が前記導波路の光軸の高さとなるように、前記搭載面の高さを調整する工程を含む、ことを特徴とする請求項3に記載の光学デバイスの製造方法。
  5. 前記搭載面を形成する工程は、前記基板をエッチングする工程を含み、
    前記搭載面の高さを調整する工程は、前記特定された上部クラッド層の厚さに応じて前記基板のエッチング深さを調整する工程を含む、
    ことを特徴とする請求項4に記載の光学デバイスの製造方法。
  6. 前記搭載面を形成する工程は、前記光学素子が前記搭載面に搭載された状態において前記光学素子と前記基板との間に介在することになる膜を前記基板上に形成する工程を含み、
    前記搭載面の高さを調整する工程は、前記特定された上部クラッド層の厚さに応じて前記膜の膜厚を調整する工程を含む、
    ことを特徴とする請求項4又は請求項5に記載の光学デバイスの製造方法。
  7. 基板と、
    前記基板上に形成された導波路と、
    前記基板に形成された搭載面に搭載された光学素子と、を備え、
    前記導波路の上部クラッド層は、前記導波路の光軸が前記導波路のコア層の中心よりも前記基板側に位置するような厚さを有し、
    前記搭載面は、前記光学素子が前記搭載面に搭載された状態で前記光学素子の光軸が前記導波路のコア層の中心よりも前記基板側に位置するような高さに形成されている、
    ことを特徴とする光学デバイス。
JP2015559082A 2014-01-24 2015-01-21 光学デバイスの製造方法及び光学デバイス Pending JPWO2015111600A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014011109 2014-01-24
JP2014011109 2014-01-24
PCT/JP2015/051471 WO2015111600A1 (ja) 2014-01-24 2015-01-21 光学デバイスの製造方法及び光学デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019175451A Division JP6808795B2 (ja) 2014-01-24 2019-09-26 光学デバイスの製造方法及び光学デバイス

Publications (1)

Publication Number Publication Date
JPWO2015111600A1 true JPWO2015111600A1 (ja) 2017-03-23

Family

ID=53681402

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015559082A Pending JPWO2015111600A1 (ja) 2014-01-24 2015-01-21 光学デバイスの製造方法及び光学デバイス
JP2019175451A Active JP6808795B2 (ja) 2014-01-24 2019-09-26 光学デバイスの製造方法及び光学デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019175451A Active JP6808795B2 (ja) 2014-01-24 2019-09-26 光学デバイスの製造方法及び光学デバイス

Country Status (2)

Country Link
JP (2) JPWO2015111600A1 (ja)
WO (1) WO2015111600A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186467A (ja) 2018-04-16 2019-10-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN110707524B (zh) * 2019-10-17 2020-12-08 江西骏川半导体设备有限公司 一种激光二极管贴片用固定底座
JPWO2022180838A1 (ja) * 2021-02-26 2022-09-01
WO2022180832A1 (ja) * 2021-02-26 2022-09-01 日本電信電話株式会社 光集積回路の製造システムおよび製造方法
WO2022180839A1 (ja) * 2021-02-26 2022-09-01 日本電信電話株式会社 光導波路デバイスの製造方法および製造システム
WO2022180840A1 (ja) * 2021-02-26 2022-09-01 日本電信電話株式会社 光集積回路の製造システムおよび製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1152175A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 光集積回路基板及びその製造方法
JP2001108871A (ja) * 1999-10-08 2001-04-20 Nippon Telegr & Teleph Corp <Ntt> 光モジュール
JP2004117706A (ja) * 2002-09-25 2004-04-15 Sumitomo Electric Ind Ltd 光集積素子、光集積素子の製造方法、及び光源モジュール
WO2010106995A1 (ja) * 2009-03-17 2010-09-23 日本電気株式会社 光導波路デバイス及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311253A (ja) * 1996-05-20 1997-12-02 Fujitsu Ltd 光結合構造とその製造方法
KR100637929B1 (ko) * 2004-11-03 2006-10-24 한국전자통신연구원 하이브리드형 광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1152175A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 光集積回路基板及びその製造方法
JP2001108871A (ja) * 1999-10-08 2001-04-20 Nippon Telegr & Teleph Corp <Ntt> 光モジュール
JP2004117706A (ja) * 2002-09-25 2004-04-15 Sumitomo Electric Ind Ltd 光集積素子、光集積素子の製造方法、及び光源モジュール
WO2010106995A1 (ja) * 2009-03-17 2010-09-23 日本電気株式会社 光導波路デバイス及びその製造方法

Also Published As

Publication number Publication date
WO2015111600A1 (ja) 2015-07-30
JP6808795B2 (ja) 2021-01-06
JP2020013158A (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
JP6808795B2 (ja) 光学デバイスの製造方法及び光学デバイス
JP5161076B2 (ja) 光学素子と導波路とのアライメント方法
JP4796884B2 (ja) 光導波路デバイスの製造方法
WO2010106995A1 (ja) 光導波路デバイス及びその製造方法
KR20150094635A (ko) 광섬유 결합기 어레이
JP2009086238A (ja) 平面光波回路及びその製造方法並びに光導波路デバイス
KR100724523B1 (ko) 도전성 반도체 기판 상의 전극 패드
US7361520B2 (en) Optical waveguide device and manufacturing method thereof
US9442259B2 (en) Method for producing optical assembly and optical assembly
KR100427582B1 (ko) 광도파로 플랫폼 및 그 제조 방법
JPH10308555A (ja) ハイブリッド導波形光回路とその製造方法
JP6384152B2 (ja) 光デバイス及びその製造方法
WO2014196251A1 (ja) 光電気混載モジュール
US20030039043A1 (en) Optical hybrid module, optical device thereof and semifabricated product for the optical device
JP6730583B2 (ja) 光半導体装置及びその製造方法
US11164893B1 (en) Radio-frequency loss reduction for integrated devices
JP6423161B2 (ja) 光集積回路装置
WO2014156936A1 (ja) 光モジュール及び光モジュール製造方法
JP2009237326A (ja) 光集積回路モジュール、このモジュールに用いる光学ベンチ、及び光集積回路モジュールの作製方法
CN112558217A (zh) 一种电光器件及其制造方法
CN112558333A (zh) 一种电光器件及其制造方法
US20230035065A1 (en) Semiconductor optical device and method of manufacturing semiconductor optical device
JP3841395B2 (ja) 光導波路
JP2017142423A (ja) 基板、光導波路素子、基板の製造方法、および光導波路素子の製造方法
JPH08327841A (ja) ハイブリッド光集積用実装基板及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190626