JP3468125B2 - 負荷電流供給回路 - Google Patents
負荷電流供給回路Info
- Publication number
- JP3468125B2 JP3468125B2 JP27822898A JP27822898A JP3468125B2 JP 3468125 B2 JP3468125 B2 JP 3468125B2 JP 27822898 A JP27822898 A JP 27822898A JP 27822898 A JP27822898 A JP 27822898A JP 3468125 B2 JP3468125 B2 JP 3468125B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- force
- circuit
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電力用トランジス
タと電流検出用トランジスタによるカレントミラー回路
を備えて、負荷に負荷電流を供給する負荷電流供給回路
に関する。
タと電流検出用トランジスタによるカレントミラー回路
を備えて、負荷に負荷電流を供給する負荷電流供給回路
に関する。
【０００２】
【従来の技術】従来、この種の負荷電流供給回路とし
て、電力用トランジスタ（以下、フォースＴｒという）
と、このフォースＴｒとカレントミラー回路を構成する
電流検出用トランジスタ（以下、センスＴｒという）と
を備え、センスＴｒに定電流を流すとともに、センスＴ
ｒに流れる電流とフォースＴｒに流れる電流が所定の関
係になるようにセンスＴｒとフォースＴｒのゲート電圧
を制御して、負荷に定電流を供給するようにしたものが
ある（特開平１０−１８１５１９号公報参照）。
て、電力用トランジスタ（以下、フォースＴｒという）
と、このフォースＴｒとカレントミラー回路を構成する
電流検出用トランジスタ（以下、センスＴｒという）と
を備え、センスＴｒに定電流を流すとともに、センスＴ
ｒに流れる電流とフォースＴｒに流れる電流が所定の関
係になるようにセンスＴｒとフォースＴｒのゲート電圧
を制御して、負荷に定電流を供給するようにしたものが
ある（特開平１０−１８１５１９号公報参照）。
【０００３】
【発明が解決しようとする課題】上記したような負荷電
流供給回路において、フォースＴｒは、センスＴｒに比
べて大きな電力を消費するため、フォースＴｒとセンス
Ｔｒの温度は等しくならない。このため、非飽和領域で
使用する際はオン抵抗が、飽和領域で使用する際は閾値
電圧Ｖｔが異なり、カレントミラー比が変化するため、
フォースＴｒから安定した負荷電流を負荷に供給するこ
とができないという問題がある。
流供給回路において、フォースＴｒは、センスＴｒに比
べて大きな電力を消費するため、フォースＴｒとセンス
Ｔｒの温度は等しくならない。このため、非飽和領域で
使用する際はオン抵抗が、飽和領域で使用する際は閾値
電圧Ｖｔが異なり、カレントミラー比が変化するため、
フォースＴｒから安定した負荷電流を負荷に供給するこ
とができないという問題がある。
【０００４】例えば、フォースＴｒとセンスＴｒの温度
差をΔＴとし、非飽和領域で使用する場合、オン抵抗の
温度特性を４５００ｐｐｍ／Ｔとすると、誤差（％）＝
０．４５×ΔＴとなり、１０℃の温度差が発生すると、
約４．５％の誤差が発生する。また、飽和領域で使用す
る場合は、Ｖｔの温度特性を−２ｍＶ／Ｔ、室温でのＶ
ｔ＝１．５Ｖ、ＶGS＝２．５Ｖで使用したとすると、誤
差（％）＝−｛（ＶGS−Ｖｔ）2 −（ＶGS−Ｖｔ＋２ｍ
Ｖ×ΔＴ）2 ｝／（ＶGS−Ｖｔ）2 ×１００＝０．４×
ΔＴとなり、１０℃の温度差が発生すると、約４％の誤
差が発生する。
差をΔＴとし、非飽和領域で使用する場合、オン抵抗の
温度特性を４５００ｐｐｍ／Ｔとすると、誤差（％）＝
０．４５×ΔＴとなり、１０℃の温度差が発生すると、
約４．５％の誤差が発生する。また、飽和領域で使用す
る場合は、Ｖｔの温度特性を−２ｍＶ／Ｔ、室温でのＶ
ｔ＝１．５Ｖ、ＶGS＝２．５Ｖで使用したとすると、誤
差（％）＝−｛（ＶGS−Ｖｔ）2 −（ＶGS−Ｖｔ＋２ｍ
Ｖ×ΔＴ）2 ｝／（ＶGS−Ｖｔ）2 ×１００＝０．４×
ΔＴとなり、１０℃の温度差が発生すると、約４％の誤
差が発生する。
【０００５】本発明は上記問題に鑑みたもので、フォー
スＴｒとセンスＴｒの温度差に対して負荷電流を安定し
て供給できるようにすることを目的とする。
スＴｒとセンスＴｒの温度差に対して負荷電流を安定し
て供給できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１、２に記載の発明においては、センスＴｒ
（２）に流れる電流を決めるための基準電流を出力する
回路手段（４）を備え、この回路手段（４）は、所定の
電流が流れる基準トランジスタ（４１）と、この基準ト
ランジスタ（４１）とカレントミラー回路を構成する複
数の出力トランジスタ（４２）を有して、上記した基準
電流を出力するようになっており、基準トランジスタ
（４１）と複数の出力トランジスタ（４２）は、同一サ
イズのものでフォースＴｒ（１）から熱的影響を受ける
位置に配列して設けられており、基準トランジスタ（４
１）は、上記した基準電流の温度特性がフォースＴｒ
（１）に流れる電流の温度特性に対して逆の特性になる
ような位置に設けられていることを特徴としている。
め、請求項１、２に記載の発明においては、センスＴｒ
（２）に流れる電流を決めるための基準電流を出力する
回路手段（４）を備え、この回路手段（４）は、所定の
電流が流れる基準トランジスタ（４１）と、この基準ト
ランジスタ（４１）とカレントミラー回路を構成する複
数の出力トランジスタ（４２）を有して、上記した基準
電流を出力するようになっており、基準トランジスタ
（４１）と複数の出力トランジスタ（４２）は、同一サ
イズのものでフォースＴｒ（１）から熱的影響を受ける
位置に配列して設けられており、基準トランジスタ（４
１）は、上記した基準電流の温度特性がフォースＴｒ
（１）に流れる電流の温度特性に対して逆の特性になる
ような位置に設けられていることを特徴としている。
【０００７】この発明によれば、フォースＴｒ（１）と
センスＴｒ（２）に温度差が生じても、回路手段（４）
から出力される基準電流がフォースＴｒ（１）に流れる
電流の変化を抑制するように変化するため、負荷（３）
に負荷電流を安定して供給することができる。なお、上
記した括弧内の符号は、後述する実施形態記載の具体的
手段との対応関係を示すものである。
センスＴｒ（２）に温度差が生じても、回路手段（４）
から出力される基準電流がフォースＴｒ（１）に流れる
電流の変化を抑制するように変化するため、負荷（３）
に負荷電流を安定して供給することができる。なお、上
記した括弧内の符号は、後述する実施形態記載の具体的
手段との対応関係を示すものである。
【０００８】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１に本発明の一実施形態に係る負
荷電流供給回路の構成を示す。図１において、フォース
Ｔｒ１、センスＴｒ２は、それぞれのゲートおよびドレ
インが共通接続されてカレントミラー回路を構成してお
り、フォースＴｒ１から負荷３に負荷電流を供給するよ
うになっている。
について説明する。図１に本発明の一実施形態に係る負
荷電流供給回路の構成を示す。図１において、フォース
Ｔｒ１、センスＴｒ２は、それぞれのゲートおよびドレ
インが共通接続されてカレントミラー回路を構成してお
り、フォースＴｒ１から負荷３に負荷電流を供給するよ
うになっている。
【０００９】センスＴｒ２のソースには定電流回路４が
接続されており、この定電流回路４によってセンスＴｒ
２に定電流が供給される。また、フォースＴｒ１のソー
スは帰還増幅回路５の非反転入力端子に接続され、セン
スＴｒ２のソースは帰還増幅回路５の反転入力端子に接
続されている。そして、制御回路６は、帰還増幅回路５
の出力信号により、フォースＴｒ１とセンスＴｒ２のソ
ース電圧が等しくなるように、フォースＴｒ１とセンス
Ｔｒ２のゲート電圧を制御する。すなわち、制御回路６
は、フォースＴｒ１とセンスＴｒ２に流れる電流が所定
のカレントミラー比、例えば１０００：１になるよう
に、フォースＴｒ１とセンスＴｒ２のゲート電圧を制御
する。
接続されており、この定電流回路４によってセンスＴｒ
２に定電流が供給される。また、フォースＴｒ１のソー
スは帰還増幅回路５の非反転入力端子に接続され、セン
スＴｒ２のソースは帰還増幅回路５の反転入力端子に接
続されている。そして、制御回路６は、帰還増幅回路５
の出力信号により、フォースＴｒ１とセンスＴｒ２のソ
ース電圧が等しくなるように、フォースＴｒ１とセンス
Ｔｒ２のゲート電圧を制御する。すなわち、制御回路６
は、フォースＴｒ１とセンスＴｒ２に流れる電流が所定
のカレントミラー比、例えば１０００：１になるよう
に、フォースＴｒ１とセンスＴｒ２のゲート電圧を制御
する。
【００１０】上記した定電流回路４は、定電流源７から
定電流Ｉｒｅｆが供給されるＮＰＮ型の基準トランジス
タ４１と、この基準トランジスタ４１とカレントミラー
回路を構成する複数（８個）のＮＰＮ型の出力トランジ
スタ４２を有して構成されており、複数の出力トランジ
スタ４２のうち図の左端に示した最終段の出力トランジ
スタ４２から定電流Ｉｒｅｆを８倍した定電流（基準電
流）を出力するようになっている。
定電流Ｉｒｅｆが供給されるＮＰＮ型の基準トランジス
タ４１と、この基準トランジスタ４１とカレントミラー
回路を構成する複数（８個）のＮＰＮ型の出力トランジ
スタ４２を有して構成されており、複数の出力トランジ
スタ４２のうち図の左端に示した最終段の出力トランジ
スタ４２から定電流Ｉｒｅｆを８倍した定電流（基準電
流）を出力するようになっている。
【００１１】ここで、上記したフォースＴｒ１、センス
Ｔｒ２は、チップ上の平面で図２に示すように近接して
配置される。フォースＴｒ１、センスＴｒ２は電流を流
すと発熱するが、この場合、カレントミラー比を１００
０：１とすると、発熱も１０００：１となり、熱のほと
んどはフォースＴｒ１から発生する。このため、フォー
スＴｒ１の左端から右端方向への距離ｒに対する熱分布
は、図２の下側に示すグラフのように、フォースＴｒ１
の中央を頂点とするものとなり、フォースＴｒ１とセン
スＴｒ２の間に温度差が生じて、カレントミラー比が変
化する。
Ｔｒ２は、チップ上の平面で図２に示すように近接して
配置される。フォースＴｒ１、センスＴｒ２は電流を流
すと発熱するが、この場合、カレントミラー比を１００
０：１とすると、発熱も１０００：１となり、熱のほと
んどはフォースＴｒ１から発生する。このため、フォー
スＴｒ１の左端から右端方向への距離ｒに対する熱分布
は、図２の下側に示すグラフのように、フォースＴｒ１
の中央を頂点とするものとなり、フォースＴｒ１とセン
スＴｒ２の間に温度差が生じて、カレントミラー比が変
化する。
【００１２】この実施形態では、そのような温度差によ
るカレントミラー比の変化を低減するため、定電流回路
４から出力される定電流の温度特性がフォースＴｒ１に
流れる電流の温度特性に対して逆の特性になるようにし
ている。すなわち、定電流回路４における基準トランジ
スタ４１と複数の出力トランジスタ４２は、図２に示す
ように、同一サイズのものでフォースＴｒ１から熱的影
響を受ける位置に配列して形成されているが、その基準
トランジスタ４１の位置を適当な位置に設定する、具体
的には配列された複数のトランジスタに対し配線によっ
てそのいずれかのトランジスタを基準トランジスタにす
ることにより、上記した温度差によってフォースＴｒ１
に流れる電流が増大しようとしたとき、定電流回路４か
ら出力される定電流を減少させて、フォースＴｒ１に流
れる電流を一定にするようにしている。
るカレントミラー比の変化を低減するため、定電流回路
４から出力される定電流の温度特性がフォースＴｒ１に
流れる電流の温度特性に対して逆の特性になるようにし
ている。すなわち、定電流回路４における基準トランジ
スタ４１と複数の出力トランジスタ４２は、図２に示す
ように、同一サイズのものでフォースＴｒ１から熱的影
響を受ける位置に配列して形成されているが、その基準
トランジスタ４１の位置を適当な位置に設定する、具体
的には配列された複数のトランジスタに対し配線によっ
てそのいずれかのトランジスタを基準トランジスタにす
ることにより、上記した温度差によってフォースＴｒ１
に流れる電流が増大しようとしたとき、定電流回路４か
ら出力される定電流を減少させて、フォースＴｒ１に流
れる電流を一定にするようにしている。
【００１３】具体的に説明すると、基準トランジスタ４
１の温度がフォースＴｒ１からの熱的影響を受けて上昇
すると、基準トランジスタ４１のＶBEが小さくなって定
電流回路４の出力電流８×Ｉｒｅｆが小さくなり、フォ
ースＴｒ１に流れる電流の増大を抑制する。この場合、
基準トランジスタ４１を、図２に示す１列に配列された
複数のトランジスタの左端に位置させると、フォースＴ
ｒ１からの熱的な影響により定電流回路４の出力電流は
小さくなり、逆に右端に位置させると、フォースＴｒ１
からの逆の熱的な影響により定電流回路４の出力電流は
大きくなる。定電流回路４における複数のトランジスタ
４１、４２は、チップサイズを小さくするためにフォー
スＴｒ１の近くに配置されるので、基準トランジスタ４
１としては、１列に配列された複数のトランジスタのう
ち両端を除く位置に設定するのが好ましい。
１の温度がフォースＴｒ１からの熱的影響を受けて上昇
すると、基準トランジスタ４１のＶBEが小さくなって定
電流回路４の出力電流８×Ｉｒｅｆが小さくなり、フォ
ースＴｒ１に流れる電流の増大を抑制する。この場合、
基準トランジスタ４１を、図２に示す１列に配列された
複数のトランジスタの左端に位置させると、フォースＴ
ｒ１からの熱的な影響により定電流回路４の出力電流は
小さくなり、逆に右端に位置させると、フォースＴｒ１
からの逆の熱的な影響により定電流回路４の出力電流は
大きくなる。定電流回路４における複数のトランジスタ
４１、４２は、チップサイズを小さくするためにフォー
スＴｒ１の近くに配置されるので、基準トランジスタ４
１としては、１列に配列された複数のトランジスタのう
ち両端を除く位置に設定するのが好ましい。
【００１４】なお、定電流回路４における複数のトラン
ジスタ４１、４２は、フォースＴｒ１から熱的影響を受
ける位置に配列して形成されていれば、図２に示すよう
な配列である必要はなく、フォースＴｒ１に対して放射
状に配列されたもの、あるいはフォースＴｒ１の１辺に
対して平行に配列されたものであってもよい。また、定
電流回路４における複数のトランジスタはバイポーラト
ランジスタでなく、ＭＯＳトランジスタでもよく、同様
にフォースＴｒ１とセンスＴｒ２においてもＭＯＳトラ
ンジスタでなくバイポーラトランジスタでもよい。
ジスタ４１、４２は、フォースＴｒ１から熱的影響を受
ける位置に配列して形成されていれば、図２に示すよう
な配列である必要はなく、フォースＴｒ１に対して放射
状に配列されたもの、あるいはフォースＴｒ１の１辺に
対して平行に配列されたものであってもよい。また、定
電流回路４における複数のトランジスタはバイポーラト
ランジスタでなく、ＭＯＳトランジスタでもよく、同様
にフォースＴｒ１とセンスＴｒ２においてもＭＯＳトラ
ンジスタでなくバイポーラトランジスタでもよい。
【００１５】さらに、負荷電流供給回路としては、図１
に示すもの以外に、例えば図３に示す構成のものとする
ことができる。この図３において、センスＴｒ２のソー
スには抵抗８が接続され、定電流回路４の最終段の出力
トランジスタ４２には抵抗９が接続されている。そし
て、それぞれの接続点の電圧が増幅回路５に入力され、
制御回路６によって、定電流回路４から出力される定電
流とセンスＴｒ２を流れる電流が所定の関係になるよう
に、フォースＴｒ１とセンスＴｒ２のゲート電圧が制御
される。この場合、定電流回路４から出力される定電流
は、センスＴｒ２に流れる電流を決めるための基準電流
となる。
に示すもの以外に、例えば図３に示す構成のものとする
ことができる。この図３において、センスＴｒ２のソー
スには抵抗８が接続され、定電流回路４の最終段の出力
トランジスタ４２には抵抗９が接続されている。そし
て、それぞれの接続点の電圧が増幅回路５に入力され、
制御回路６によって、定電流回路４から出力される定電
流とセンスＴｒ２を流れる電流が所定の関係になるよう
に、フォースＴｒ１とセンスＴｒ２のゲート電圧が制御
される。この場合、定電流回路４から出力される定電流
は、センスＴｒ２に流れる電流を決めるための基準電流
となる。
【００１６】この図３に示す実施形態においても、定電
流回路４から出力される定電流の温度特性をフォースＴ
ｒ１に流れる電流の温度特性に対して逆の特性になるよ
うにして、フォースＴｒ１とセンスＴｒ２によるカレン
トミラー回路のカレントミラー比の変化を低減し、フォ
ースＴｒ１から負荷３に安定した定電流を供給すること
ができる。
流回路４から出力される定電流の温度特性をフォースＴ
ｒ１に流れる電流の温度特性に対して逆の特性になるよ
うにして、フォースＴｒ１とセンスＴｒ２によるカレン
トミラー回路のカレントミラー比の変化を低減し、フォ
ースＴｒ１から負荷３に安定した定電流を供給すること
ができる。
【図１】本発明の一実施形態に係る負荷電流供給回路の
構成を示す図である。
構成を示す図である。
【図２】図１中のフォースＴｒ１、センスＴｒ２、定電
流回路４における複数のトランジスタ４１、４２の平面
的な配置、およびそれらの熱分布を示す図である。
流回路４における複数のトランジスタ４１、４２の平面
的な配置、およびそれらの熱分布を示す図である。
【図３】本発明の他の実施形態に係る負荷電流供給回路
の構成を示す図である。
の構成を示す図である。
１…フォースＴｒ、２…センスＴｒ、３…負荷、４…定
電流回路、４１…基準トランジスタ、４２…出力トラン
ジスタ、５…帰還増幅回路、６…制御回路、７…定電流
源。
電流回路、４１…基準トランジスタ、４２…出力トラン
ジスタ、５…帰還増幅回路、６…制御回路、７…定電流
源。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/00 - 1/70
G05F 3/00 - 3/30
H03F 3/45
H03K 17/00 - 17/70
Claims (2)
- 【請求項１】 負荷（３）に負荷電流を供給する電力用
トランジスタ（１）と、 この電力用トランジスタ（１）とカレントミラー回路を
構成する電流検出用トランジスタ（２）と、 この電流検出用トランジスタ（２）に流れる電流と前記
電力用トランジスタ（１）に流れる電流が所定の関係に
なるように前記電流検出用トランジスタ（２）と前記電
力用トランジスタ（１）を制御する制御手段（５、６）
と、 前記電流検出用トランジスタ（２）に流れる電流を決め
るための基準電流を出力する回路手段（４）とを備え、 この回路手段（４）は、所定の電流が流れる基準トラン
ジスタ（４１）と、この基準トランジスタ（４１）とカ
レントミラー回路を構成する複数の出力トランジスタ
（４２）を有して、前記複数の出力トランジスタ（４
２）のいずれかから前記基準電流を出力するようになっ
ており、 前記基準トランジスタ（４１）と前記複数の出力トラン
ジスタ（４２）は、同一サイズのもので前記電力用トラ
ンジスタ（１）から熱的影響を受ける位置に配列して設
けられており、前記基準トランジスタ（４１）は、前記
基準電流の温度特性が前記電力用トランジスタ（１）に
流れる電流の温度特性に対して逆の特性になるような位
置に設けられていることを特徴とする負荷電流供給回
路。 - 【請求項２】 前記基準トランジスタ（４１）は、前記
配列されたトランジスタの両端を除く位置に設けられて
いることを特徴とする請求項１に記載の負荷電流供給回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27822898A JP3468125B2 (ja) | 1998-09-30 | 1998-09-30 | 負荷電流供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27822898A JP3468125B2 (ja) | 1998-09-30 | 1998-09-30 | 負荷電流供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000112543A JP2000112543A (ja) | 2000-04-21 |
| JP3468125B2 true JP3468125B2 (ja) | 2003-11-17 |
Family
ID=17594413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27822898A Expired - Fee Related JP3468125B2 (ja) | 1998-09-30 | 1998-09-30 | 負荷電流供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3468125B2 (ja) |
-
1998
- 1998-09-30 JP JP27822898A patent/JP3468125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000112543A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5039878A (en) | Temperature sensing circuit | |
| KR920005257B1 (ko) | 정전류원 회로 | |
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| US6448844B1 (en) | CMOS constant current reference circuit | |
| US7375504B2 (en) | Reference current generator | |
| US3984780A (en) | CMOS voltage controlled current source | |
| JPH09319323A (ja) | 定電流駆動回路 | |
| EP3499335B1 (en) | Regulator circuit and semiconductor device, and power supply | |
| JPH07106875A (ja) | 半導体集積回路 | |
| WO1994028383A1 (en) | Integrated circuit thermal sensor | |
| US7142436B1 (en) | Reliable bi-directional driving circuit for wide supply voltage and output range | |
| US5614850A (en) | Current sensing circuit and method | |
| JP2002108465A (ja) | 温度検知回路および加熱保護回路、ならびにこれらの回路を組み込んだ各種電子機器 | |
| JP3468125B2 (ja) | 負荷電流供給回路 | |
| EP0953891A1 (en) | Current mirrors | |
| JP2953887B2 (ja) | ボルテージレギュレータ | |
| JPH06180332A (ja) | 電流検出回路 | |
| JP2003177828A (ja) | 定電流回路 | |
| JP3729819B2 (ja) | パワー素子用保護回路及びこれを備えた半導体装置 | |
| JP4286763B2 (ja) | 過電流保護回路および電圧生成回路 | |
| KR100380978B1 (ko) | 기준전압 발생기 | |
| JP3644156B2 (ja) | 電流制限回路 | |
| JPH04278705A (ja) | 高周波電力増幅器 | |
| JPH11308055A (ja) | プッシュプル増幅回路 | |
| KR20060065468A (ko) | 기준 전류 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |