JP3464704B2 - サンプリングクロック調整用の波形表示方法 - Google Patents
サンプリングクロック調整用の波形表示方法Info
- Publication number
- JP3464704B2 JP3464704B2 JP11224994A JP11224994A JP3464704B2 JP 3464704 B2 JP3464704 B2 JP 3464704B2 JP 11224994 A JP11224994 A JP 11224994A JP 11224994 A JP11224994 A JP 11224994A JP 3464704 B2 JP3464704 B2 JP 3464704B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- converter
- waveform data
- display
- sampling clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recording Measured Values (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はサンプリングクロッ
ク調整用の波形表示方法に関し、さらに詳しく言えば、
複数のＡ／Ｄ変換器を有する波形記録計において、その
各Ａ／Ｄ変換器に供給されるサンプリングクロックの位
相を調整する際に用いられる波形表示方法に関するもの
である。 【０００２】 【従来の技術】図７には２つのＡ／Ｄ変換器を有する波
形記録計の従来例が示されている。これによると、入力
端子１から入力されるアナログ入力信号は増幅器２で増
幅された後、Ａ／Ｄ変換器３ａ，３ｂにてディジタルの
波形データに変換される。 【０００３】この場合、各Ａ／Ｄ変換器３ａ，３ｂに
は、クロック調整手段４から位相が互いに１８０度ずら
されたサンプリングクロックＣＬＫ１，ＣＬＫ２が供給
され、これによりアナログ入力信号は、この２つのＡ／
Ｄ変換器３ａ，３ｂにて交互にサンプリングされ、結果
としてサンプリング周波数を２倍に引き上げた波形デー
タが得られることになる。 【０００４】サンプリングクロックＣＬＫ１，ＣＬＫ２
の位相は、クロック調整手段４に設けられている可変抵
抗ＶＲにより調整されるが、これを行なうにあたって、
従来は各Ａ／Ｄ変換器３ａ，３ｂのクロック入力端子の
近傍にチェックピン５ａ，５ｂを設け、同チェックピン
５ａ，５ｂから得られるサンプリング信号をオシロスコ
ープなどの時間差測定機器にて観測し、サンプリングク
ロックＣＬＫ１，ＣＬＫ２の位相が１８０度ずれるよう
に可変抵抗ＶＲを操作していた。 【０００５】 【発明が解決しようとする課題】これによれば、各Ａ／
Ｄ変換器３ａ，３ｂの振幅やゼロ位置などを調整する前
の段階でも位相を調整することが可能であるが、周波数
が高い場合には、配線による時間的遅延の問題が生ずる
ため、チェックピン５ａ，５ｂをＡ／Ｄ変換器３ａ，３
ｂのクロック入力端子に対して極力近づけて立てる必要
がある。 【０００６】また、サンプリングクロックＣＬＫ１，Ｃ
ＬＫ２の位相（時間差）を測定するオシロスコープなど
の測定機器にしても、その周波数が高くなるほど高価な
ものが必要になる、という問題があった。 【０００７】本発明は上記従来の欠点を解決するために
なされたもので、その目的は、プリント基板にチェック
ピンを立てたり、オシロスコープなどの測定機器を必要
とすることなく、各Ａ／Ｄ変換器に供給されるサンプリ
ングクロックの位相を調整し得るようにしたサンプリン
グクロック調整用の波形表示方法を提供することにあ
る。 【０００８】 【課題を解決するための手段】上記目的を達成するた
め、本発明は、複数のＡ／Ｄ変換器と、これらの各Ａ／
Ｄ変換器に位相の異なるサンプリングクロックを供給す
るクロック調整手段とを含み、同一のアナログ入力信号
を上記各Ａ／Ｄ変換器にてそれぞれディジタルの波形デ
ータに変換してメモリに取り込むとともに、上記メモリ
からその波形データを読み出して上記入力波形を表示画
面に表示する波形記録計において、上記入力信号として
三角波形を入力して、上記表示画面に上記三角波形の一
部分を拡大表示し、その拡大表示波形に含まれている上
記各Ａ／Ｄ変換器による各波形データ間の少なくとも時
間差もしくはレベル差のいずれかを目視にて読み取り可
能とするにあたって、上記拡大表示波形に含まれている
上記各波形データの表示ドットに、それが変換されたＡ
／Ｄ変換器を識別するためのマークを付与することを特
徴としている。 【０００９】入力信号として三角波形を入力すると、表
示画面にはその一部が拡大して表示される。Ａ／Ｄ変換
器が２つの場合、そのサンプリングクロックの位相が１
８０度ずれていれば、各Ａ／Ｄ変換器による波形データ
が時間的にもレベル的にも一定の間隔で交互に表れる。 【００１０】これに対して、サンプリングクロックの位
相が１８０度よりずれると、各波形データの表れ方が時
間的にもレベル的にも等しくならない。したがって、そ
の位相のずれを１８０度に調整するには、例えばクロッ
ク調整手段の可変抵抗を操作して、各Ａ／Ｄ変換器によ
る波形データが時間的にもレベル的にも一定の間隔で交
互に表れるようにすればよい。 【００１１】 【発明の実施形態】以下、本発明の実施例について説明
する。図１には本発明に適用される波形記録計の概略的
な構成が示されている。基本的には、先に説明した図１
２の従来装置と同じであるが、同図にはそれに加えて各
Ａ／Ｄ変換器３ａ，３ｂにて変換された波形データを記
憶するメモリ６と、同メモリ６からその波形データを読
み出して表示画面８に表示する波形表示手段７とが示さ
れている。 【００１２】図２にはクロック調整手段４の具体的な回
路構成の一例が示されており、また、図３には図２の各
部に現れる波形図が示されている。これによると、同ク
ロック調整手段４は、水晶発振回路４１を備え、同発振
回路４１から出力されるパルス波は立上がり、立下がり
速度の遅いバッファ回路（もしくは積分器）４２にて図
３（Ａ）のような前縁および後縁がともに緩やかなパル
ス波に変換され、コンパレータ４３の一方の入力端子に
供給される。 【００１３】同コンパレータ４３の他方の入力端子に
は、閾値電圧を設定する可変抵抗ＶＲが接続されてお
り、その閾値との関係において、コンパレータ４３の出
力側には図３（ｂ）のようなパルス波が現れる。同パル
ス波は非反転のバッファ回路４４を介して一方のＡ／Ｄ
変換器３ａのサンプリングクロックＣＬＫ１とされ（図
３（ｃ）参照）、また、反転バッファ回路４５を通され
ることにより、他方のＡ／Ｄ変換器３ｂのサンプリング
クロックＣＬＫ２とされる（図３（ｄ）参照）。 【００１４】この実施例においては、上記可変抵抗ＶＲ
を操作してその閾値電圧を可変することにより、サンプ
リングクロックＣＬＫ１およびＣＬＫ２の各立上がりの
間の位相を調整するようにしている。 【００１５】サンプリングクロックＣＬＫ１，ＣＬＫ２
の位相を見るには、入力端子１から三角波形信号を入力
する。この三角波形信号はＡ／Ｄ変換器３ａ，３ｂにて
交互にサンプリングされてディジタルの波形データに変
換された後、メモリ６にそれぞれ取り込まれる。ここで
説明の便宜上、一方のＡ／Ｄ変換器３ａによる波形デー
タをａ１，ａ２，ａ３…とし、他方のＡ／Ｄ変換器３ｂ
による波形データをｂ１，ｂ２，ｂ３…とする。 【００１６】波形表示手段７は、これらの波形データを
メモリ６から読み出し、図４に示されているように、表
示画面８上に三角波形を表示する。そして、オペレータ
からの指示により、例えば図４の丸印部分を拡大して表
示する。 【００１７】図５にはその拡大表示例が示されており、
この場合、一方のＡ／Ｄ変換器３ａによる波形データａ
１，ａ２，ａ３…は角ドット状に表示され、これに対し
て、他方のＡ／Ｄ変換器３ｂによる波形データｂ１，ｂ
２，ｂ３…は丸ドット状に表示され、その波形データが
どちらのＡ／Ｄ変換器によるものかを識別できるように
している。 【００１８】この拡大波形において、サンプリングクロ
ックＣＬＫ１，ＣＬＫ２の位相が１８０度ずれている場
合には、各波形データのレベル間隔は等しくなる。すな
わち、図中のｘ（＝ｂ２−ａ２）とｙ（＝ｂ１−ａ１）
とがほぼ同じとなる。これに対して、サンプリングクロ
ックＣＬＫ１，ＣＬＫ２の位相が１８０度よりずれてい
ると、図６に示されているように、ｘとｙの大きさが異
なることになる。 【００１９】したがって、この拡大表示画面を見なが
ら、ｘとｙの大きさがほぼ同じとなるように、クロック
調整手段４の可変抵抗ＶＲを操作すればよい。なお、上
記実施例では各波形データ間のレベルの大きさで位相ず
れを見ているが、各波形データ間の時間差で判断しても
よいことはもちろんである。また、表示画面８の所定部
位に上記のｘ，ｙの値を数値で直接的に表示するように
してもよい。 【００２０】ところで、表示画面８の時間軸方向の分解
能をＮとすると、波形の拡大前は、時間軸方向１単位
（ドット）につき１つの波形データが対応してＮ個の波
形データが表示される。これに対して、例えばＭ倍に拡
大する場合には、時間軸方向Ｍドットにつき１つの波形
データを表示するようにする。したがって、表示画面８
全体に表示される波形データはＮ／Ｍ個（＝整数）とな
る。 【００２１】また、レベル（垂直）方向の分解能がＡ／
Ｄ変換器の分解能と同等以上である場合には、そのレベ
ル方向に拡大する必要はないが、レベル方向の分解能が
Ａ／Ｄ変換器の分解能に満たない場合には、レベル方向
の分解能をＡ／Ｄ変換器の分解能となるようにレベル方
向を拡大する必要がある。その方法としては、例えば波
形データの最小単位（１ＬＳＢ）にレベル方向１単位を
割り当てればよい。 【００２２】さらに、位相調整率を±Ｌ％以内にする場
合には、サンプリングデータ間の変化量が１００／Ｌ
（ＬＳＢ）以上になるように三角波形を入力端子１に入
力すればよい。 【００２３】なお、上記実施例では、Ａ／Ｄ変換器を２
つとしているが、同一アナログ入力を２つ以上のＡ／Ｄ
変換器に分配し、それらの各サンプリングクロックの位
相をそのＡ／Ｄ変換器の個数分で分割した場合でも、本
発明は適用可能である。また、サンプリングクロックの
位相調整をクロック調整手段４の可変抵抗ＶＲによって
行なうようにしているが、本発明はこれに限定されるも
のではなく、例えば遅延線などによる時間調整手段をも
使用することができる。 【００２４】 【発明の効果】以上説明したように、本発明によれば、
入力信号として三角波形を入力して、表示画面に同三角
波形の一部分を拡大表示し、その拡大表示波形に含まれ
る各波形データ間の少なくとも時間差もしくはレベル差
のいずれかを目視にて読み取り可能とするにあたって、
拡大表示波形に含まれている各波形データの表示ドット
に、それが変換されたＡ／Ｄ変換器を識別するためのマ
ークを付与するようにしたことにより、波形データ間の
時間差やレベル差の読み取りがより容易になるという効
果が奏される。
ク調整用の波形表示方法に関し、さらに詳しく言えば、
複数のＡ／Ｄ変換器を有する波形記録計において、その
各Ａ／Ｄ変換器に供給されるサンプリングクロックの位
相を調整する際に用いられる波形表示方法に関するもの
である。 【０００２】 【従来の技術】図７には２つのＡ／Ｄ変換器を有する波
形記録計の従来例が示されている。これによると、入力
端子１から入力されるアナログ入力信号は増幅器２で増
幅された後、Ａ／Ｄ変換器３ａ，３ｂにてディジタルの
波形データに変換される。 【０００３】この場合、各Ａ／Ｄ変換器３ａ，３ｂに
は、クロック調整手段４から位相が互いに１８０度ずら
されたサンプリングクロックＣＬＫ１，ＣＬＫ２が供給
され、これによりアナログ入力信号は、この２つのＡ／
Ｄ変換器３ａ，３ｂにて交互にサンプリングされ、結果
としてサンプリング周波数を２倍に引き上げた波形デー
タが得られることになる。 【０００４】サンプリングクロックＣＬＫ１，ＣＬＫ２
の位相は、クロック調整手段４に設けられている可変抵
抗ＶＲにより調整されるが、これを行なうにあたって、
従来は各Ａ／Ｄ変換器３ａ，３ｂのクロック入力端子の
近傍にチェックピン５ａ，５ｂを設け、同チェックピン
５ａ，５ｂから得られるサンプリング信号をオシロスコ
ープなどの時間差測定機器にて観測し、サンプリングク
ロックＣＬＫ１，ＣＬＫ２の位相が１８０度ずれるよう
に可変抵抗ＶＲを操作していた。 【０００５】 【発明が解決しようとする課題】これによれば、各Ａ／
Ｄ変換器３ａ，３ｂの振幅やゼロ位置などを調整する前
の段階でも位相を調整することが可能であるが、周波数
が高い場合には、配線による時間的遅延の問題が生ずる
ため、チェックピン５ａ，５ｂをＡ／Ｄ変換器３ａ，３
ｂのクロック入力端子に対して極力近づけて立てる必要
がある。 【０００６】また、サンプリングクロックＣＬＫ１，Ｃ
ＬＫ２の位相（時間差）を測定するオシロスコープなど
の測定機器にしても、その周波数が高くなるほど高価な
ものが必要になる、という問題があった。 【０００７】本発明は上記従来の欠点を解決するために
なされたもので、その目的は、プリント基板にチェック
ピンを立てたり、オシロスコープなどの測定機器を必要
とすることなく、各Ａ／Ｄ変換器に供給されるサンプリ
ングクロックの位相を調整し得るようにしたサンプリン
グクロック調整用の波形表示方法を提供することにあ
る。 【０００８】 【課題を解決するための手段】上記目的を達成するた
め、本発明は、複数のＡ／Ｄ変換器と、これらの各Ａ／
Ｄ変換器に位相の異なるサンプリングクロックを供給す
るクロック調整手段とを含み、同一のアナログ入力信号
を上記各Ａ／Ｄ変換器にてそれぞれディジタルの波形デ
ータに変換してメモリに取り込むとともに、上記メモリ
からその波形データを読み出して上記入力波形を表示画
面に表示する波形記録計において、上記入力信号として
三角波形を入力して、上記表示画面に上記三角波形の一
部分を拡大表示し、その拡大表示波形に含まれている上
記各Ａ／Ｄ変換器による各波形データ間の少なくとも時
間差もしくはレベル差のいずれかを目視にて読み取り可
能とするにあたって、上記拡大表示波形に含まれている
上記各波形データの表示ドットに、それが変換されたＡ
／Ｄ変換器を識別するためのマークを付与することを特
徴としている。 【０００９】入力信号として三角波形を入力すると、表
示画面にはその一部が拡大して表示される。Ａ／Ｄ変換
器が２つの場合、そのサンプリングクロックの位相が１
８０度ずれていれば、各Ａ／Ｄ変換器による波形データ
が時間的にもレベル的にも一定の間隔で交互に表れる。 【００１０】これに対して、サンプリングクロックの位
相が１８０度よりずれると、各波形データの表れ方が時
間的にもレベル的にも等しくならない。したがって、そ
の位相のずれを１８０度に調整するには、例えばクロッ
ク調整手段の可変抵抗を操作して、各Ａ／Ｄ変換器によ
る波形データが時間的にもレベル的にも一定の間隔で交
互に表れるようにすればよい。 【００１１】 【発明の実施形態】以下、本発明の実施例について説明
する。図１には本発明に適用される波形記録計の概略的
な構成が示されている。基本的には、先に説明した図１
２の従来装置と同じであるが、同図にはそれに加えて各
Ａ／Ｄ変換器３ａ，３ｂにて変換された波形データを記
憶するメモリ６と、同メモリ６からその波形データを読
み出して表示画面８に表示する波形表示手段７とが示さ
れている。 【００１２】図２にはクロック調整手段４の具体的な回
路構成の一例が示されており、また、図３には図２の各
部に現れる波形図が示されている。これによると、同ク
ロック調整手段４は、水晶発振回路４１を備え、同発振
回路４１から出力されるパルス波は立上がり、立下がり
速度の遅いバッファ回路（もしくは積分器）４２にて図
３（Ａ）のような前縁および後縁がともに緩やかなパル
ス波に変換され、コンパレータ４３の一方の入力端子に
供給される。 【００１３】同コンパレータ４３の他方の入力端子に
は、閾値電圧を設定する可変抵抗ＶＲが接続されてお
り、その閾値との関係において、コンパレータ４３の出
力側には図３（ｂ）のようなパルス波が現れる。同パル
ス波は非反転のバッファ回路４４を介して一方のＡ／Ｄ
変換器３ａのサンプリングクロックＣＬＫ１とされ（図
３（ｃ）参照）、また、反転バッファ回路４５を通され
ることにより、他方のＡ／Ｄ変換器３ｂのサンプリング
クロックＣＬＫ２とされる（図３（ｄ）参照）。 【００１４】この実施例においては、上記可変抵抗ＶＲ
を操作してその閾値電圧を可変することにより、サンプ
リングクロックＣＬＫ１およびＣＬＫ２の各立上がりの
間の位相を調整するようにしている。 【００１５】サンプリングクロックＣＬＫ１，ＣＬＫ２
の位相を見るには、入力端子１から三角波形信号を入力
する。この三角波形信号はＡ／Ｄ変換器３ａ，３ｂにて
交互にサンプリングされてディジタルの波形データに変
換された後、メモリ６にそれぞれ取り込まれる。ここで
説明の便宜上、一方のＡ／Ｄ変換器３ａによる波形デー
タをａ１，ａ２，ａ３…とし、他方のＡ／Ｄ変換器３ｂ
による波形データをｂ１，ｂ２，ｂ３…とする。 【００１６】波形表示手段７は、これらの波形データを
メモリ６から読み出し、図４に示されているように、表
示画面８上に三角波形を表示する。そして、オペレータ
からの指示により、例えば図４の丸印部分を拡大して表
示する。 【００１７】図５にはその拡大表示例が示されており、
この場合、一方のＡ／Ｄ変換器３ａによる波形データａ
１，ａ２，ａ３…は角ドット状に表示され、これに対し
て、他方のＡ／Ｄ変換器３ｂによる波形データｂ１，ｂ
２，ｂ３…は丸ドット状に表示され、その波形データが
どちらのＡ／Ｄ変換器によるものかを識別できるように
している。 【００１８】この拡大波形において、サンプリングクロ
ックＣＬＫ１，ＣＬＫ２の位相が１８０度ずれている場
合には、各波形データのレベル間隔は等しくなる。すな
わち、図中のｘ（＝ｂ２−ａ２）とｙ（＝ｂ１−ａ１）
とがほぼ同じとなる。これに対して、サンプリングクロ
ックＣＬＫ１，ＣＬＫ２の位相が１８０度よりずれてい
ると、図６に示されているように、ｘとｙの大きさが異
なることになる。 【００１９】したがって、この拡大表示画面を見なが
ら、ｘとｙの大きさがほぼ同じとなるように、クロック
調整手段４の可変抵抗ＶＲを操作すればよい。なお、上
記実施例では各波形データ間のレベルの大きさで位相ず
れを見ているが、各波形データ間の時間差で判断しても
よいことはもちろんである。また、表示画面８の所定部
位に上記のｘ，ｙの値を数値で直接的に表示するように
してもよい。 【００２０】ところで、表示画面８の時間軸方向の分解
能をＮとすると、波形の拡大前は、時間軸方向１単位
（ドット）につき１つの波形データが対応してＮ個の波
形データが表示される。これに対して、例えばＭ倍に拡
大する場合には、時間軸方向Ｍドットにつき１つの波形
データを表示するようにする。したがって、表示画面８
全体に表示される波形データはＮ／Ｍ個（＝整数）とな
る。 【００２１】また、レベル（垂直）方向の分解能がＡ／
Ｄ変換器の分解能と同等以上である場合には、そのレベ
ル方向に拡大する必要はないが、レベル方向の分解能が
Ａ／Ｄ変換器の分解能に満たない場合には、レベル方向
の分解能をＡ／Ｄ変換器の分解能となるようにレベル方
向を拡大する必要がある。その方法としては、例えば波
形データの最小単位（１ＬＳＢ）にレベル方向１単位を
割り当てればよい。 【００２２】さらに、位相調整率を±Ｌ％以内にする場
合には、サンプリングデータ間の変化量が１００／Ｌ
（ＬＳＢ）以上になるように三角波形を入力端子１に入
力すればよい。 【００２３】なお、上記実施例では、Ａ／Ｄ変換器を２
つとしているが、同一アナログ入力を２つ以上のＡ／Ｄ
変換器に分配し、それらの各サンプリングクロックの位
相をそのＡ／Ｄ変換器の個数分で分割した場合でも、本
発明は適用可能である。また、サンプリングクロックの
位相調整をクロック調整手段４の可変抵抗ＶＲによって
行なうようにしているが、本発明はこれに限定されるも
のではなく、例えば遅延線などによる時間調整手段をも
使用することができる。 【００２４】 【発明の効果】以上説明したように、本発明によれば、
入力信号として三角波形を入力して、表示画面に同三角
波形の一部分を拡大表示し、その拡大表示波形に含まれ
る各波形データ間の少なくとも時間差もしくはレベル差
のいずれかを目視にて読み取り可能とするにあたって、
拡大表示波形に含まれている各波形データの表示ドット
に、それが変換されたＡ／Ｄ変換器を識別するためのマ
ークを付与するようにしたことにより、波形データ間の
時間差やレベル差の読み取りがより容易になるという効
果が奏される。
【図面の簡単な説明】
【図１】本発明に適用される波形記録計の構成を概略的
に示したブロック線図。 【図２】同波形記録計に組み込まれているクロック調整
手段の具体的な回路図。 【図３】同クロック調整手段の各部における信号波形を
示した波形図。 【図４】本発明の実施例を説明するための説明図。 【図５】本発明の実施例を説明するための説明図。 【図６】本発明の実施例を説明するための説明図。 【図７】従来の波形記録計を示したブロック線図。 【符号の説明】 １ アナログ入力端子 ２ 増幅器 ３ａ，３ｂ Ａ／Ｄ変換器 ４ クロック調整手段 ６ メモリ ７ 波形表示手段 ８ 表示画面
に示したブロック線図。 【図２】同波形記録計に組み込まれているクロック調整
手段の具体的な回路図。 【図３】同クロック調整手段の各部における信号波形を
示した波形図。 【図４】本発明の実施例を説明するための説明図。 【図５】本発明の実施例を説明するための説明図。 【図６】本発明の実施例を説明するための説明図。 【図７】従来の波形記録計を示したブロック線図。 【符号の説明】 １ アナログ入力端子 ２ 増幅器 ３ａ，３ｂ Ａ／Ｄ変換器 ４ クロック調整手段 ６ メモリ ７ 波形表示手段 ８ 表示画面
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 35/00
G01R 13/00 - 13/42
H03M 1/12
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 複数のＡ／Ｄ変換器と、これらの各Ａ／
Ｄ変換器に位相の異なるサンプリングクロックを供給す
るクロック調整手段とを含み、同一のアナログ入力信号
を上記各Ａ／Ｄ変換器にてそれぞれディジタルの波形デ
ータに変換してメモリに取り込むとともに、上記メモリ
からその波形データを読み出して上記入力波形を表示画
面に表示する波形記録計において、 上記入力信号として三角波形を入力して、上記表示画面
に上記三角波形の一部分を拡大表示し、その拡大表示波
形に含まれている上記各Ａ／Ｄ変換器による各波形デー
タ間の少なくとも時間差もしくはレベル差のいずれかを
目視にて読み取り可能とするにあたって、上記拡大表示
波形に含まれている上記各波形データの表示ドットに、
それが変換されたＡ／Ｄ変換器を識別するためのマーク
を付与することを特徴とするサンプリングクロック調整
用の波形表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11224994A JP3464704B2 (ja) | 1994-04-27 | 1994-04-27 | サンプリングクロック調整用の波形表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11224994A JP3464704B2 (ja) | 1994-04-27 | 1994-04-27 | サンプリングクロック調整用の波形表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07294616A JPH07294616A (ja) | 1995-11-10 |
| JP3464704B2 true JP3464704B2 (ja) | 2003-11-10 |
Family
ID=14581984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11224994A Expired - Fee Related JP3464704B2 (ja) | 1994-04-27 | 1994-04-27 | サンプリングクロック調整用の波形表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3464704B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4247517B2 (ja) | 2002-11-15 | 2009-04-02 | 富士通テン株式会社 | 波形編集用プログラム、波形編集装置、及び波形編集方法 |
| JP2007011961A (ja) * | 2005-07-04 | 2007-01-18 | Hioki Ee Corp | クロック生成装置および波形記録計 |
| WO2021205531A1 (ja) * | 2020-04-07 | 2021-10-14 | 日本電信電話株式会社 | トラック・アンド・ホールド回路 |
-
1994
- 1994-04-27 JP JP11224994A patent/JP3464704B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07294616A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6909979B2 (en) | Waveform measuring instrument using equivalent time sampling | |
| JP3464704B2 (ja) | サンプリングクロック調整用の波形表示方法 | |
| CA1233281A (en) | Digital oscilloscope and method of operation | |
| US5305242A (en) | AC power supply apparatus and load current measurement method in AC power supply apparatus | |
| JP3147203B2 (ja) | 信号波形測定器 | |
| US4743843A (en) | Display signal generator device | |
| JP3422016B2 (ja) | 波形測定装置 | |
| JPH08327667A (ja) | 波形観測装置 | |
| JPS6231848Y2 (ja) | ||
| JP2002040056A (ja) | 波形測定装置 | |
| JP2732419B2 (ja) | エイリアシング検出方法とその装置 | |
| JP3452661B2 (ja) | 波形記憶装置 | |
| JP2671669B2 (ja) | 波形解析装置 | |
| JP3279010B2 (ja) | 表示データ補間装置 | |
| SU1765890A1 (ru) | Устройство дл измерени динамических характеристик быстродействующих цифроаналоговых преобразователей | |
| JP3123677B2 (ja) | 動特性測定装置 | |
| JP3258460B2 (ja) | 測定器におけるデータ出力方法 | |
| SU478199A1 (ru) | Устройство дл графической регистрации характеристик объекта при вибрационных испытани х | |
| JPH0575271B2 (ja) | ||
| JP2718133B2 (ja) | Ｍｒｉ用制御信号発生装置 | |
| JPH0755843A (ja) | 電気信号表示装置 | |
| SU1730737A1 (ru) | Генератор телевизионнеых измерительных сигналов | |
| CA1231308A (en) | Waveform to sound pattern converter | |
| RU1787284C (ru) | Устройство регулировани ударных воздействий | |
| JP3239967B2 (ja) | 画像信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030716 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |