JP3459696B2

JP3459696B2 - アクティブマトリクス表示回路

Info

Publication number: JP3459696B2
Application number: JP33049894A
Authority: JP
Inventors: 哲伸光地
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-12-08
Filing date: 1994-12-08
Publication date: 2003-10-20
Anticipated expiration: 2018-10-20
Also published as: JPH08160468A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビ画像等の高解像
度の映像表示に用いられるアクティブマトリクス表示回
路に関する。

【０００２】

【従来の技術】それぞれにストライプ状電極を有する一
対の基板を、互いに電極が交差するように対向配置して
なる単純マトリクス型の液晶表示装置は、時刻や簡単な
画像表示には十分であるが時分割駆動には限界が有り、
テレビ画像等高解像度の映像表示になると必要な画素数
が膨大となり、時分割駆動で制御することができなくな
る。そこで近年、単純マトリクス方式に替わって、アク
ティブマトリクス方式が開発された。

【０００３】アクティブマトリクス方式の液晶表示装置
は、一方の基板に共通電極を設け、他方の基板に画素毎
の画素電極を設け、該当画素電極毎にスイッチング素子
として薄膜トランジスタ（以下「ＴＦＴ」と記す）を配
し、制御する駆動方式である。ＴＦＴはソース電極及び
ドレイン電極と呼ばれる２つの主電極と、ゲート電極と
呼ばれる制御電極からなっているが、上記アクティブマ
トリクス方式では一方の主電極を信号線に、他方の主電
極を画素電極に、ゲート電極を走査線に接続している。

【０００４】尚、トランジスタの主電極のどちらがソー
ス電極であるかはトランジスタの種類及び印加電圧の極
性によって変わり得るため、本明細書においては表示信
号線に接続した側をソース電極、画素電極に接続した側
をドレイン電極とする。

【０００５】図２３にアクティブマトリクス方式の液晶
表示装置の等価回路を示す。図中１は画素ＴＦＴ、２は
走査線、３は信号線、４は画素電極、５は水平シフトレ
ジスタ、６は垂直シフトレジスタ、７は水平シフトレジ
スタ５によって駆動される映像信号転送スイッチ、８は
映像信号入力線、９は極性反転回路、１０はビデオアン
プ、１１ａ〜ｆはスイッチ、１２ａ〜ｆはスイッチ１１
ａ〜ｆを駆動する駆動パルス入力、１３はデジタル−ア
ナログ変換回路（以下Ｄ／Ａ回路）、１４は圧縮回路、
１５は映像信号を一時保持するメモリ、１６はアナログ
−デジタル変換回路（以下Ａ／Ｄ回路）、１７は映像信
号入力端である。

【０００６】液晶表示装置では、画素電極４に転送され
た信号電圧に対して、セルを構成する液晶分子が動くこ
とで、別にクロスポラライザの関係で設けた偏向板の方
向により、液晶セルの透過率が変化する。この様子を図
２６に示す。

【０００７】図２６で横軸に示した信号電圧値Ｖ
_SIGは、用いる液晶によってその内容が異なることが知
られている。たとえば、ツイストネマティック（ＴＮ）
液晶を用いた場合はその値は実効電圧値（Ｖ_rms）とし
て定義される。この値の定性的な説明は、図２７で示さ
れる。すなわち、液晶にＤＣ成分が印加され液晶が焼き
つくのを防止するため、１フレーム毎にその信号電圧の
極性を変えて信号が印加されるが、液晶自身は図中の斜
線で示したＡＣ電圧成分に対して動作するのである。し
たがって、実効電圧Ｖ_rmsは２フレーム分の時間をｔ
Ｆ、液晶に転送される信号電圧をＶ_LC（ｔ）とすると、
次式で表される。

【０００８】

【数１】

【０００９】図２６ではＶ_rms がＶ_SIG にあたり、Ｖ
_rms に応じて液晶セルの透過率が変化し、所望の映像を
表示できる。

【００１０】信号の極性を反転する周期は２フレーム期
間に限るものではなく、１フレーム周期でも良いし、そ
れ以外の周期でも良いが、比較的早い周期が望ましい。
それは、液晶表示装置の場合、明るさがちらつくフリッ
カという現象が起こるためである。信号の極性の切り換
え時には液晶セルの透過率に若干の変化が生じ、約１／
３０秒（１フレーム）毎に極性を切り換えていたのでは
この変化が人間に認識されてしまい、明るさのちらつ
き、フリッカとなる。

【００１１】フリッカをなくすために信号電圧の極性切
り換え周期を早くする手段としては、液晶表示装置の外
部にメモリを持ち、奇数行（ＯＤＤ）と偶数行（ＥＶＥ
Ｎ）とを１フィールド期間内に交互に書き込んでゆくノ
ンインターレス駆動法がある。

【００１２】図２４と図２５にこのノンインターレス駆
動法の駆動パルスタイミング図を示す。図２５は図２４
に（Ｃ）で示した期間のタイミングをより詳細に示した
ものである。同図と、等価回路図（図２３）を用いて動
作を説明すると、まず、期間（Ａ）にパルス１２ａによ
りスイッチ１１ａをオンしてＯＤＤフィールド期間の映
像信号をメモリ１５ａに一時保存する。次に期間（Ｂ）
にパルス１２ｂによりスイッチ１１ｂをオンしてＥＶＥ
Ｎフィールド期間の映像信号をメモリ１５ｂに一時保持
する。次に期間（Ｃ）にはパルス１２ｃによりスイッチ
１１ｃをオンして、次のＯＤＤフィールド期間の信号を
メモリ１５ｃに一時保持すると同時に、パルス１２ｄ，
１２ｅによりスイッチ１１ｄ，１１ｅをオンして、メモ
リ１５ａ，１５ｂに保持していた映像信号を圧縮回路１
４により圧縮処理後、映像信号入力線８に転送する。図
２５に示したように、映像信号を１水平走査期間毎に、
ほぼ半分の期間に圧縮し、この圧縮したＯＤＤフィール
ドの映像信号とＥＶＥＮフィールドの映像信号を交互に
転送する。映像信号線８に転送された映像信号は、映像
信号と同期して動作するシフトレジスタ５，６によって
開閉する転送スイッチ７，ＴＦＴ１を通って、所定の画
素電極４まで転送される。

【００１３】このような回路構成及び動作タイミングを
とることで、ＯＤＤフィールドに対応する画素にもＥＶ
ＥＮフィールドに対応する画素にも、１フィールド期間
毎に新たな映像信号が書き込まれることになり、同時に
極性の切り換えを行えば、約１／６０秒毎の切り換えと
なり、十分高速な変化であるため、明るさのちらつきは
人間の目には認識されず、フリッカをなくすことができ
る。

【００１４】

【発明が解決しようとする課題】しかしながら、上記従
来例では各フィールドの映像信号を一時保持するために
最低でもフィールドメモリが３個（１５ａ，１５ｂ，１
５ｃ）必要であり、また、映像信号を圧縮するための専
用回路が必要になるなど、システムが複雑で高価なもの
となるといった問題点があった。

【００１５】また、圧縮された映像信号に対応して高速
にシフトレジスタを動作させなくてはならないといった
問題点があった。

【００１６】本発明は、上記従来技術が有する問題点を
解消し得る表示回路の提供を目的とするものである。

【００１７】

【課題を解決するための手段及び作用】上記目的を達成
すべく成された本発明の構成は以下の通りである。

【００１８】すなわち、本発明は、複数の行に沿って配
列され、それぞれが画素電極とスイッチング素子とを有
する複数の画素と、前記行に沿って配列された複数の前
記画素の前記スイッチング素子のゲートを接続してなる
複数の走査信号線と、第１の群に属する行に沿って配列
された前記画素の前記スイッチング素子のソースを共通
に接続してなる複数の第１のデータ信号線と、第２の群
に属する行に沿って配列された前記画素に前記スイッチ
ング素子のソースを共通に接続してなる複数の第２のデ
ータ信号線と、を備え、前記走査信号線は、前記第１及
び第２の群に属する行のうち隣接する２行に沿って配列
された前記画素の前記スイッチング素子のゲートを、そ
れぞれ、該２行毎に共通に接続したアクティブマトリク
ス表示回路において、入力された第１の一周期の映像信
号を保持する第１のメモリと、前記第１のメモリへの保
持とともに、前記第１の一周期の映像信号を前記第１の
データ信号線に対応して設けられた第１の映像信号入力
線に転送する第１の転送手段と、その後に入力された第
２の一周期の映像信号を保持する第２のメモリと、前記
第２のメモリへの保持とともに、前記第２の一周期の映
像信号を前記第２のデータ信号線に対応して設けられた
第２の映像信号入力線に転送する第２の転送手段と、前
記第１の転送手段による前記第１の映像信号入力線への
転送とともに、前記第２のメモリに保持されている映像
信号を前記第２の映像信号入力線に転送する第３の転送
手段と、前記第２の転送手段による前記第２の映像信号
入力線への転送とともに、前記第１のメモリに保持され
ている映像信号を前記第１の映像信号入力線に転送する
第４の転送手段と、を具備し、前記第１の映像信号入力
線からの映像信号を前記第１のデータ信号線に転送する
ための第１の映像信号転送スイッチのゲートと、前記第
２の映像信号入力線からの映像信号を前記第２のデータ
信号線に転送するための第２の映像信号転送スイッチの
ゲートとが、水平シフトレジスタに共通に接続されてい
る、ことを特徴とするアクティブマトリクス表示回路に
ある。

【００１９】本発明は、さらにその特徴として、「前記
第１及び第２の一周期は、それぞれ、一フィールド周期
であること」、「前記第１及び第２の映像信号入力線
は、それぞれ、互いに異なる前記複数の第１又は第２の
データ信号線に対応して設けられた複数本の映像信号入
力線からなること」、を含む。

【００２０】本発明によれば、第一フィールド（例えば
ＯＤＤフィールド）に属する画素に直接（リアルタイ
ム）のＯＤＤフィールドの映像信号が転送される期間に
は、第二フィールド（例えばＥＶＥＮフィールド）に属
する画素には前期メモリから読み出されるＥＶＥＮフィ
ールドの映像信号が同時に転送される。これにより、映
像信号の転送時間として１フィールド期間使用できるた
め、映像信号の圧縮を行うことなくフリッカの無いノン
インターレス駆動を実現できるものである。

【００２１】

【実施例】以下に実施例を挙げ、本発明を更に説明す
る。

【００２２】［実施例１］本発明の第一実施例に係る液
晶表示装置の等価回路を図１に示す。図１では説明を簡
略化するために２×４画素を図示しているが、もちろん
これに限るものではなく、さらに多画素の場合にも適用
できるものである。

【００２３】図中、１ａ，ｂは画素ＴＦＴ、２は走査信
号線、３はデータ信号線、４ａ，ｂは画素電極、５は水
平シフトレジスタ、６は垂直シフトレジスタ、７は水平
シフトレジスタ５によって駆動される映像信号転送スイ
ッチ、８は映像信号入力線、９は極性反転回路、１０は
ビデオアンプ、１１ａ〜ｆはスイッチ、１２はスイッチ
１１ａ〜ｆを駆動する駆動パルス入力、１３はＤ／Ａ回
路、１５は映像信号を一時保持するメモリ、１６はＡ／
Ｄ回路、１７は映像信号入力端である。

【００２４】ＯＤＤフィールドに対応する画素電極４ｂ
にはデータ信号線３（ＯＤＤ）が接続され、ＥＶＥＮフ
ィールドに対応する画素電極４ａにはデータ信号線３
（ＥＶＥＮ）が接続されている。

【００２５】図２は本実施例の動作タイミング図であ
り、図１と図２を用いて動作を説明する。まず、期間
（Ａ）にパルス１２によりスイッチ１１ｂ，１１ｆ，１
１ｄがオンし、ＯＤＤフィールド期間の映像信号が、ス
イッチ１１ｂを通ってメモリ１５ｂに一時保持されると
同時に、スイッチ１１ｂ，１１ｆを通って映像信号入力
線８（ＯＤＤ）に転送される。次の期間（Ｂ）にはパル
ス１２によりスイッチ１１ａ，１１ｅ，１１ｃがオン
し、ＥＶＥＮフィールド期間の映像信号が、スイッチ１
１ａを通ってメモリ１５ａに一時保持されると同時に、
スイッチ１１ａ，１１ｃを通って映像信号入力線８（Ｅ
ＶＥＮ）に転送される。この時、映像信号入力線８（Ｏ
ＤＤ）には、先の期間（Ａ）にメモリ１５ｂに保持され
たＯＤＤフィールド期間の映像信号がスイッチ１１ｅを
通って同時に転送される。映像信号入力線８に転送され
た映像信号は、映像信号と同期して動作するシフトレジ
スタ５，６によって開閉するスイッチ７，ＴＦＴ１を通
って所定の画素電極４まで転送される。

【００２６】このように、ＯＤＤフィールド，ＥＶＥＮ
フィールドにそれぞれ対応する画素電極４ｂ，４ａに互
いに異なるデータ信号線３（ＯＤＤ），３（ＥＶＥＮ）
を接続し、このデータ信号線を各フィールド毎に設けら
れた映像信号入力線８（ＯＤＤ），８（ＥＶＥＮ）にそ
れぞれ接続することで、フィールドの異なる２画素に同
時に映像信号を転送できるようになり、映像信号の転送
期間をフルに使用できる。このため、従来のような映像
信号の圧縮処理が不要となった。

【００２７】また、従来のような圧縮処理を行うために
は、ＯＤＤ，ＥＶＥＮ両フィールドの映像信号を一度メ
モリに保持する必要が有り、そのためにフィールドメモ
リが最低３個必要であったが、本発明では、一方のフィ
ールドの映像信号はリアルタイムで転送されるため、映
像信号保持のためのフィールドメモリは２個で済む。ま
た、２画素同時に書き込む動作を行うため、水平シフト
レジスタ５の動作速度を従来例の半分にすることができ
る。更に、本実施例のように、異なるフィールドに属す
る相隣接する２画素行を、同一の走査信号線２に接続す
ることができるため、垂直シフトレジスタ６の段数を従
来例の半分にすることができ、回路の簡素化、レイアウ
ト面積の縮小を図ることができる。

【００２８】また、液晶表示装置では、先に述べたフリ
ッカの問題を更に低減するためにフィールド期間毎の極
性反転の他に、ライン反転動作やドット反転動作を行っ
て隣接するラインもしくは画素毎に極性の異なる映像信
号を転送し、空間的にも明るさのちらつきを平均化する
動作を行うことがあるが、その場合、従来の液晶表示装
置では映像信号の極性反転回路を、ライン反転の場合は
１水平走査期間毎、ドット反転の場合は１画素の転送時
間毎に反転動作させる必要があり、非常に高速の動作が
要求されていた。しかし、本実施例によれば、１フィー
ルド期間毎に極性反転回路９を動作させることでライン
反転動作を行うことができ、動作速度を低減できる。

【００２９】本実施例のシフトレジスタは、ＣＭＯＳ
型、ブートストラップ型、レシオ型、レシオレス型等が
用いられる。また、転送スイッチを駆動する回路はシフ
トレジスタに限るものではなく、例えばデコーダ等を用
いても良い。

【００３０】図３は本実施例の画素部の構造を示す模式
図であり、図４，図５はそれぞれ図３のＡ−Ａ’，Ｂ−
Ｂ’断面模式図である。同図において、３０１はゲート
電極、３０２はＴＦＴとなる半導体層、３０３はソース
電極、３０４はドレイン電極である。３０５は層間絶縁
層、３０６は基板、３０７は配向膜、３０８は液晶材、
３０９は対向透明電極、３１０は層間膜、３１１は遮光
層、３１２はカラーフィルター層である。モノクロ表示
パネルの場合には、このカラーフィルター層３１２は存
在しない。３１３は対向透明基板である。

【００３１】図３〜図５に示したように、絶縁性の透明
基板３０６上に形成した半導体層３０２上に、層間絶縁
膜３０５ａを介してゲート電極３０１が形成され、更に
層間絶縁層３０５ｂにコンタクトホールを穿ってソース
電極３０３、及びドレイン電極３０４が形成される。通
常、半導体層３０２の素材としては、多結晶のＳｉや非
結晶のＳｉ（ａ−Ｓｉ）、あるいは単結晶Ｓｉが用いら
れ、ゲート電極３０１及び走査信号線２の素材としては
多結晶Ｓｉや、蒸着の容易なａ−Ｓｉ、あるいはＡｌな
どの金属が用いられる。また、ソース電極３０３及びデ
ータ信号線３はＡｌ等の金属で、ドレイン電極３０４及
び画素電極４は透明なＩＴＯ（ＩｎｄｉｕｍＴｉｎ
Ｏｘｉｄｅ）等が用いられる。

【００３２】ＴＦＴ基板３０６とは別に、対向基板３１
３上には遮光層３１１がクロム（Ｃｒ）等を用いて形成
され、その上にカラーフィルター層３１２が形成され
る。更に層間膜３１０を被覆した後、該層間膜３１０植
えに対向透明電極３０９が形成される。対向透明電極３
０９の素材としては、ＩＴＯ等が用いられる。

【００３３】上記ＴＦＴ基板３０６及び対向基板３１３
の表面にはそれぞれ配向膜３０７が塗布される。配向膜
３０７にはポリイミド等が用いられる。配向膜３０７に
配向処理を施した後、両基板はギャップ材を介して張り
合わされ、その間に液晶材３０８が封入される。

【００３４】図３〜図５では、２組のデータ信号線３
（ＯＤＤ），３（ＥＶＥＮ）を積層した構造を示した
が、同一平面上に同じプロセスで同時に形成してもよ
い。

【００３５】［実施例２］本発明の第二実施例に係る液
晶表示装置の等価回路を図６に示す。図６においても説
明を簡略化するために２×４画素を図示しており、図
中、図１と同一符号で示しているものは同一である。

【００３６】本実施例は、実施例１におけるＤ／Ａ回路
１３及びＡ／Ｄ回路１６を１つづつで済むように構成し
たものであり、より簡単な回路構成で、実施例１と同様
の効果が得られる。

【００３７】図６には、動作が解り易いように、２つの
フィールドメモリ１５をスイッチ１１で切り換える例を
示しているが、例えばフレームサイズのメモリを１つ用
意し、フィールド毎にメモリを使用するアドレスを切り
換えて使用することもできる。

【００３８】［実施例３］本発明の第三実施例に係る液
晶表示装置の等価回路を図７に示す。図７においても説
明を簡略化するために２×４画素を図示しており、図
中、図１と同一符号で示しているものは同一である。

【００３９】本実施例は、映像信号入力線８（ＯＤ
Ｄ），８（ＥＶＥＮ）をそれぞれ２本づつ、計４本用意
することで、映像信号の転送時間を実施例１，２の倍確
保できるようにしたものである。このため、各画素間の
バラツキが少なく、高コントラストの表示が実現でき
た。

【００４０】水平シフトレジスタ５からの出力パルスを
Ｈ１，Ｈ２とすると、実施例１，２では映像信号が混信
しないように、前段のパルス（例えばＨ１）がオフ状態
になってから後段のパルス（例えばＨ２）をオン状態に
する必要があったが、映像信号入力線８を４本用意した
ことで、図８に示すようにＨ１とＨ２のパルス幅をパル
ス同士がオーバーラップするくらいまで広げても、映像
信号の混信が起こらない。

【００４１】本実施例では映像信号入力線が４本の構成
を示したが、５本以上の構成であっても同様の効果が得
られることは言うまでもない。

【００４２】また、本実施例の構成によれば、１フィー
ルド期間毎に極性反転回路９を動作させることでドット
反転動作を行うことができる。

【００４３】［実施例４］本発明の第四実施例に係る液
晶表示装置の等価回路を図９に示す。図９においても説
明を簡略化するために２×４画素を図示しており、図
中、図１と同一符号で示しているものは同一である。

【００４４】本実施例は、実施例３と同様に映像信号入
力線を４本用意し、それらに転送する映像信号の一部を
１ビット遅延回路９０１で遅延させることで、水平シフ
トレジスタ５の動作速度を実施例１〜３の更に半分の低
速動作で済むようにしたものである。すなわち、図１０
にその一例を示すように、遅延後の映像信号を映像信号
入力線８（ＥＶＥＮ）に転送、遅延していない映像信号
を映像信号入力線８’（ＥＶＥＮ）に転送して、それら
の信号をタイミングＨ１で同時に各画素電極に転送す
る。これによって、各画素にはそれぞれの空間位置に対
応する映像信号が一度に転送されるため、結果として水
平シフトレジスタ５の段数を減らし、その動作速度を半
分に抑えることができる。

【００４５】一般に、水平シフトレジスタは数Ｍ〜数十
ＭＨｚの高速な動作駆動が要求されており、今後ＨＤＴ
Ｖ対応等多画素化が進むとその傾向はますます加速され
てゆくと考えられる。高速動作を実現するには、トラン
ジスタサイズやトランジスタ特性の向上や、大パワーの
クロックバッファが必要になるなど大きな問題点があ
る。しかし、本発明により水平シフトレジスタの動作速
度を低減することができたため、多画素化への対応が容
易になった。

【００４６】本実施例では映像信号入力線が４本の構成
を示したが、５本以上の構成であっても同様の効果が得
られることは言うまでもない。また、１画素分の遅延
（１ビット遅延）を行っているが、これに限るものでは
なく、画素の空間的配置に合わせて必要な遅延を行えば
良い。

【００４７】また、本実施例の構成においても、１フィ
ールド期間毎に極性反転回路９を動作させることでドッ
ト反転動作を行うことができる。

【００４８】［実施例５］本発明の第五実施例に係る液
晶表示装置の等価回路を図１１に示す。図１１において
も説明を簡略化するために２×４画素を図示しており、
図中、図１と同一符号で示しているものは同一である。

【００４９】本実施例は、水平シフトレジスタ５を２組
設け、それぞれ異なる転送スイッチ７を駆動し、その駆
動タイミングを１ビット分ずらして動作させることで、
前述の１ビット遅延回路を用いずに実施例４と同様の効
果が得られるようにしたものである。

【００５０】尚、図１１では水平シフトレジスタ５を上
下に配置しているが、これに限るものではなく、同じ側
に設けても良い。

【００５１】［実施例６］本実施例では、実施例１〜５
における画素部の別の構造例を説明する。図１２は本実
施例の画素部の構造を示す模式図であり、図１３，図１
４はそれぞれ図１２のＣ−Ｃ’，Ｄ−Ｄ’断面模式図で
ある。

【００５２】本実施例は、絶縁膜を介して画素電極と２
組のデータ信号線３のうちの１組をＴＦＴと反対の面に
設けた例である。

【００５３】画素電極４をＴＦＴ３０２と反対の面に配
置することで、画素電極周囲の段差が軽減され、より良
好な配向処理が行える。一般に段差が急峻な所では、配
向不良が発生し、液晶分子が印加電圧に応じて動いてく
れず、例えばノーマリホワイトモードで黒表示を行った
ときに配向不良個所が局所的に白抜けし、コントラスト
を低下させてしまうといった問題点があった。また、段
差の大小で液晶の厚みが局所的にばらつき、リタゼーシ
ョンと呼ばれる透過率のずれが生ずるといった問題点が
あった。

【００５４】実施例１では、画素電極４を形成する面に
ＴＦＴ３０２及び２組のデータ信号線３（ＯＤＤ），３
（ＥＶＥＮ）を積層して形成しているため、段差の平坦
化工程が必須であったが、本実施例はこの問題も併せて
解決している。また、２組のデータ信号線を、それぞれ
ＴＦＴ３０２の反対の面に形成したことで配線の自由度
が向上し、実施例１ではデータ信号線３（ＯＤＤ）がソ
ース電極３０３と接続するところでは配線のショートを
避けるために、信号線３（ＥＶＥＮ）はソース電極３０
３の外周を配線する必要があったが、本実施例では２組
のデータ信号線は互いに他の経路を妨げるものではない
ので、それぞれ最適な配線が可能であり、画素の開口率
を向上することができる。

【００５５】本実施例の画素部の製法を図１５及び図１
６を用いて説明する。

【００５６】まず、図１５（ａ）のようなＳＯＩ（Ｓｉ
ｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板を用意す
る。１００４はＳｉ層、１００１はＳｉＯ₂ 等の絶縁
層、１００５は基板である。

【００５７】次に、Ｓｉ層１００４をエッチングしてＴ
ＦＴ形成領域を残す（図１５（ｂ））。

【００５８】次に、Ｓｉ層１００４を熱酸化してゲート
絶縁膜３０５ａを形成後、多結晶Ｓｉ等を堆積、エッチ
ングしてゲート電極３０１を形成し、イオン注入により
ソース，ドレインを形成する（図１５（ｃ））。

【００５９】更に層間絶縁層３０５ｂを被覆した後、該
層間絶縁層３０５ｂにコンタクトホールを穿って、ソー
ス電極３０３及びデータ信号線３（ＯＤＤ）を形成し、
その上に層間絶縁層３０５ｃを被覆する（図１５
（ｄ））。

【００６０】この後、図１６（ｅ）に示すように、基板
上部に接着剤１００２を介して透明基板１００３を接着
し、更にＳｉ基板１００５の裏面を研摩、エッチングに
より除去してＳｉＯ₂ 絶縁膜１００１を露出させる。

【００６１】次に、裏面にデータ信号線３（ＥＶＥ
Ｎ）、及び画素電極４を形成する（図１６（ｆ））。

【００６２】フィルター層３１２等が形成される対向基
板３１３の工程、及びこれ以降の工程は説明を省略す
る。

【００６３】本実施例ではＳＯＩ基板を用いた製法を説
明したが、ガラス基板上にＴＦＴを形成後、同様に接
着，裏面の研摩，エッチングを行うことで、同様の画素
部の構造を実現することもできる。

【００６４】［実施例７］本実施例では、実施例１〜５
における画素部の更に別の構造例を説明する。図１７は
本実施例の画素部の構造を示す模式図であり、図１８は
図１２のＥ−Ｅ’断面模式図である。尚、本実施例は、
本発明を反射型液晶表示装置に応用したものである。

【００６５】同図において、基板３０６はガラス基板、
もしくは半導体基板が用いられる。画素電極４は高反射
率のＡｌ等の材料が用いられる。液晶材３０８にはゲス
トホスト型液晶、ポリマ分散型液晶等を用い、反射型の
動作を実現している。反射型の長所として、画素電極４
が不透明であるため、開口率に影響することなく画素電
極４の下も広く配線層として利用することができる。そ
のため、本実施例では、偶数行目の画素と接続するデー
タ信号線３（ＥＶＥＮ）と奇数行目の画素に接続するデ
ータ信号線３（ＯＤＤ）とを同一のプロセスで形成して
も、開口率になんら影響することなく、ローコストのプ
ロセスで画素部の構造を実現することができた。

【００６６】また、基板３０６として半導体基板を用い
た場合、図１９の断面模式図に示したように半導体基板
に直接画素ＴＦＴ３０２を造り込むことも可能である。
更に、基板３０６として単結晶半導体基板を用いた場合
には、シフトレジスタ等の周辺回路を、基板に直接形成
した単結晶トランジスタを用いて形成することができ
る。単結晶トランジスタは、多結晶、非結晶を用いたト
ランジスタに比べ、キャリアの移動度が高く、高速の動
作が可能であり、周辺回路のワンチップ化、表示画素の
多画素化、高密度化に有利である。

【００６７】図１８及び図１９の模式断面図では、凹凸
のある上に画素電極４を配置しているが、画素電極４の
形成前に平坦化膜成膜、エッチング、研摩等によって平
坦化を行った上で画素電極４を形成することにより、電
極周囲の段差を低減でき、より良好な配向処理を行うこ
とができる。また、リタゼーションの問題も発生しな
い。更に、画素電極４とＴＦＴ３０２を接続するコンタ
クト部にＷ等の金属を埋め込んだ上に画素電極４を形成
することで、更に平坦性を向上させることも可能であ
る。

【００６８】また、図２０の模式断面図に示すように、
反射型の画素電極４をＴＦＴ３０２と反対の面に配置す
ることで、特別な平坦化処理を行うことなく、実施例６
と同様に電極周囲の段差を低減でき、より良好な配向処
理を行うことができる。更に、画素電極４とＴＦＴ３０
２を接続するコンタクト部にＷ等の金属を埋め込んだ上
に画素電極４を形成することで、更に平坦性を向上させ
ることも可能である。

【００６９】［実施例８］本実施例では、本発明を反射
型液晶表示装置に応用した別の例を説明する。図２１は
本実施例の画素部の構造を示す模式図であり、図２２は
図１２のＥ−Ｅ’断面模式図である。

【００７０】本実施例では、データ信号線として半導体
層を用いている。絶縁透明基板３０６上に形成した半導
体層をパターニングし、ＴＦＴ３０２となる半導体層と
同時にデータ信号線を半導体層で形成する。尚、配線の
抵抗を下げるために、パターニングした半導体層上にＴ
ａやＴｉ，Ｗ等の金属膜を形成し、熱処理を行ってシリ
サイドを形成してもよい。同図のような構造を取ること
で、実施例７に比べ製造工程を減らすことができ、ま
た、図１８及び図１９ではデータ信号線とＴＦＴの接合
部に比較的大きな段差が発生するが、本実施例ではこの
段差を低減することができ、より良好な表示を実現する
ことができる。

【００７１】

【発明の効果】以上説明したように、本発明によれば、
映像信号の圧縮を行うことなく、フリッカの無い高精度
な表示が可能なノンインターレス駆動を実現できる。ま
た、フィールドメモリ２個分のメモリ容量で上記ノンイ
ンターレス駆動を実現でき、安価で簡単なシステムで高
画質の表示装置を得ることができる。また、シフトレジ
スタの動作速度を低減でき、回路の簡素化、レイアウト
の縮小、及び駆動パルス発生回路の負荷低減を図ること
ができる。また、１フィールド期間毎の反転動作で、フ
リッカを更に低減するために有効なライン反転動作や、
ドット反転動作を実現することができる。

【００７２】本発明は、高画質の液晶ＴＶ、プロジェク
ションＴＶ、ビューファインダ、ヘッドマウントディス
プレイ、コンピュータディスプレイ、携帯端末、カーナ
ビゲーションシステム等、広範囲にわたって応用できる
ものである。

【図面の簡単な説明】

【図１】実施例１にて示す表示装置の部分等価回路図で
ある。

【図２】実施例１の駆動タイミング図である。

【図３】実施例１にて示す表示装置の画素部の模式平面
図である。

【図４】実施例１にて示す表示装置の画素部の模式断面
図である。

【図５】実施例１にて示す表示装置の画素部の模式断面
図である。

【図６】実施例２にて示す表示装置の部分等価回路図で
ある。

【図７】実施例３にて示す表示装置の部分等価回路図で
ある。

【図８】実施例３の駆動タイミング図である。

【図９】実施例４にて示す表示装置の部分等価回路図で
ある。

【図１０】実施例４の駆動タイミング図である。

【図１１】実施例５にて示す表示装置の部分等価回路図
である。

【図１２】実施例６にて示す表示装置の画素部の模式平
面図である。

【図１３】実施例６にて示す表示装置の画素部の模式断
面図である。

【図１４】実施例６にて示す表示装置の画素部の模式断
面図である。

【図１５】実施例６にて示す表示装置の画素部の製法を
説明するための模式断面図である。

【図１６】実施例６にて示す表示装置の画素部の製法を
説明するための模式断面図である。

【図１７】実施例７にて示す表示装置の画素部の模式平
面図である。

【図１８】実施例７にて示す表示装置の画素部の模式断
面図である。

【図１９】実施例７にて示す表示装置の画素部の模式断
面図である。

【図２０】実施例７にて示す表示装置の画素部の模式断
面図である。

【図２１】実施例８にて示す表示装置の画素部の模式平
面図である。

【図２２】実施例８にて示す表示装置の画素部の模式断
面図である。

【図２３】従来例の等価回路図である。

【図２４】従来例の駆動タイミング図である。

【図２５】従来例の駆動タイミング図である。

【図２６】液晶表示装置の信号電圧と透過率の関係を示
す図である。

【図２７】液晶表示装置の動作を説明するための図であ
る。

【符号の説明】

１画素ＴＦＴ２走査信号線３データ信号線４画素電極５水平シフトレジスタ６垂直シフトレジスタ７映像信号転送スイッチ８映像信号入力線９極性反転回路１０ビデオアンプ１１スイッチ１２駆動パルス入力１３Ｄ／Ａ回路１４圧縮回路１５メモリ１６Ａ／Ｄ回路１７映像信号入力端３０１ゲート電極３０２半導体層（ＴＦＴ）３０３ソース電極３０４ドレイン電極３０５層間絶縁層３０６ＴＦＴ基板３０７配向膜３０８液晶材３０９対向透明電極３１０層間膜３１１遮光膜３１２カラーフィルター層３１３対向透明基板９０１１ビット遅延回路１００１ＳｉＯ₂絶縁膜１００２接着剤１００３透明基板１００４Ｓｉ層１００５Ｓｉ基板

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/66 G02F 1/133 G02F 1/1368 G09G 3/20 G09G 3/36

Claims

(57)【特許請求の範囲】

【請求項１】複数の行に沿って配列され、それぞれが
画素電極とスイッチング素子とを有する複数の画素と、前記行に沿って配列された複数の前記画素の前記スイッ
チング素子のゲートを接続してなる複数の走査信号線
と、第１の群に属する行に沿って配列された前記画素の前記
スイッチング素子のソースを共通に接続してなる複数の
第１のデータ信号線と、第２の群に属する行に沿って配列された前記画素に前記
スイッチング素子のソースを共通に接続してなる複数の
第２のデータ信号線と、を備え、前記走査信号線は、前記第１及び第２の群に属する行の
うち隣接する２行に沿って配列された前記画素の前記ス
イッチング素子のゲートを、それぞれ、該２行毎に共通
に接続したアクティブマトリクス表示回路において、入力された第１の一周期の映像信号を保持する第１のメ
モリと、前記第１のメモリへの保持とともに、前記第１の一周期
の映像信号を前記第１のデータ信号線に対応して設けら
れた第１の映像信号入力線に転送する第１の転送手段
と、その後に入力された第２の一周期の映像信号を保持する
第２のメモリと、前記第２のメモリへの保持とともに、前記第２の一周期
の映像信号を前記第２のデータ信号線に対応して設けら
れた第２の映像信号入力線に転送する第２の転送手段
と、前記第１の転送手段による前記第１の映像信号入力線へ
の転送とともに、前記第２のメモリに保持されている映
像信号を前記第２の映像信号入力線に転送する第３の転
送手段と、前記第２の転送手段による前記第２の映像信号入力線へ
の転送とともに、前記第１のメモリに保持されている映
像信号を前記第１の映像信号入力線に転送する第４の転
送手段と、を具備し、前記第１の映像信号入力線からの映像信号を前記第１の
データ信号線に転送するための第１の映像信号転送スイ
ッチのゲートと、前記第２の映像信号入力線からの映像
信号を前記第２のデータ信号線に転送するための第２の
映像信号転送スイッチのゲートとが、水平シフトレジス
タに共通に接続されている、ことを特徴とするアクティブマトリクス表示回路。
【請求項２】前記第１及び第２の一周期は、それぞ
れ、一フィールド周期であることを特徴とする請求項１
に記載のアクティブマトリクス表示回路。
【請求項３】前記第１及び第２の映像信号入力線は、
それぞれ、互いに異なる前記複数の第１又は第２のデー
タ信号線に対応して設けられた複数本の映像信号入力線
からなることを特徴とする請求項１に記載のアクティブ
マトリクス表示回路。