JP3454953B2 - 集積プロセッサ、コンピュータシステムおよびコンピュータシステム内の電力を管理する方法 - Google Patents

集積プロセッサ、コンピュータシステムおよびコンピュータシステム内の電力を管理する方法

Info

Publication number
JP3454953B2
JP3454953B2 JP01241995A JP1241995A JP3454953B2 JP 3454953 B2 JP3454953 B2 JP 3454953B2 JP 01241995 A JP01241995 A JP 01241995A JP 1241995 A JP1241995 A JP 1241995A JP 3454953 B2 JP3454953 B2 JP 3454953B2
Authority
JP
Japan
Prior art keywords
power management
bus
management message
integrated processor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01241995A
Other languages
English (en)
Other versions
JPH07302139A (ja
Inventor
ダグラス・ディー・ゲファート
ジェイムズ・アール・マクドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH07302139A publication Critical patent/JPH07302139A/ja
Application granted granted Critical
Publication of JP3454953B2 publication Critical patent/JP3454953B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
１．発明の分野 この発明は集積プロセッサに関する。より特定的にはこ
の発明は集積プロセッサを用いるコンピュータシステム
の電力管理に関する。
【０００２】２．関連技術の説明 製造業者はコンピュータシステムの電力消費を削減する
ことを開発上の１つの目標としてきた。電力消費を削減
することは通常、システムの熱の発生を減少させ、それ
によって信頼性を増大させコストを減少させる。加え
て、電力削減はバッテリで電力供給されるポータブルコ
ンピュータシステムの動作寿命を最大限にすることにお
いて特に重要であった。
【０００３】さまざまな技術がコンピュータシステムの
電力消費を削減するために考案されてきた。これらの技
術は回路の集積化ならびに改良された回路および電力管
理ユニット（ＰＭＵ）の組入れを増やすことを含む。１
つの特定の電力削減技術は休止中の回路部分を駆動する
クロック信号を停止する能力を含む。このような技術を
用いるシステムは通常は、休止中の回路部分を検出また
は予測し、それに従って休止中の回路部分に関連するク
ロック信号を停止する、電力管理ユニットを含む。休止
中の回路部分を駆動する「不使用の」クロック信号をオ
フにすることによって、システムの全体の電力消費が減
少する。同様の技術は、時間が重要な意味を持たないよ
うな動作モード中に、回路部分を駆動するクロック信号
の周波数を減少させる能力を含み、別の技術は休止中の
回路部分から電力を取除く能力を含む。
【０００４】上述の電力削減技術を用いる、電力が管理
されるコンピュータシステムは通常、使用箇所自体を、
または集中バスを監視することによって、さまざまなア
クティビティをモニタする。たとえば、電力管理ユニッ
トのアクティビティモニタは、あるアクティビティが発
生しているかどうかを判断するために、マイクロプロセ
ッサおよび周辺装置に関連するさまざまな制御線に直接
接続されてもよい。検出されたアクティビティに依っ
て、電力管理ユニットは選択される回路部分を即座にパ
ワーダウンし、選択されるクロック信号の周波数を減少
させ、および／または選択されるクロック信号を完全停
止してもよい。
【０００５】近年、集積プロセッサが発展し、以前はコ
ンピュータシステム内でも別々であったマイクロプロセ
ッサおよび関連の周辺装置に取って代わるようになって
きた。集積プロセッサは、マイクロプロセッサと、たと
えば特にメモリ制御装置、ＤＭＡ制御装置、タイマおよ
びバスインタフェースユニットのようなさまざまな周辺
装置との両方の機能を果たす集積回路である。集積プロ
セッサの導入はコンピュータシステムの全体のコスト、
サイズおよび重量の減少を可能にし、多くの例において
コンピュータシステムの改良された性能特性を提供し
た。
【０００６】集積プロセッサを組入れるコンピュータシ
ステムの設計では、外部の電力管理ユニットはもはや多
くの監視点を利用することはできないという問題に遭遇
する。つまり、ＣＰＵコアおよび様々な周辺装置は共通
の集積回路チップ上に含まれるので、ＣＰＵコアと周辺
装置との間の内部接続は外部からはアクセス不可能であ
るかもしれない。こうなると、あるシステムアクティビ
ティは実時間で検出することは不可能となるかもしれな
い。選択される内部監視点に直接外部アクセスを与える
よう、外部パッケージピンが集積プロセッサ上に設けら
れてもよいが、そのような専用ピンは、集積プロセッサ
の全体のピン数をかなり増加させる結果となり、さらに
は、ボンドワイヤパッドをさらに提供するために、集積
プロセッサのダイのサイズを大きくすることを必要とす
るであろう。その結果、集積プロセッサのコストにかな
りのコストが加えられる。
【０００７】
【発明の概要】上述の問題はこの発明に従う電力管理メ
ッセージバスを含む集積プロセッサによって大部分解決
される。１つの実施例においては、ＤＭＡ制御装置、割
込制御装置およびタイマのようなさまざまなオンチップ
周辺装置に結合されるＣＰＵコアを含む集積プロセッサ
が設けられる。集積プロセッサはＤＭＡ制御装置と割込
制御装置とタイマとに結合され集積プロセッサの内部割
込およびバス要求信号をモニタするための電力管理メッ
セージユニットをさらに含む。電力管理メッセージユニ
ットはシステム電力管理の要求に依って、集積プロセッ
サの他の選択されるアクティビティをさらにモニタして
もよい。検出されるアクティビティがもしあれば、それ
に基いて、電力管理メッセージユニットは電力管理メッ
セージバス上のメッセージをエンコードしてそれにより
外部の電力管理ユニットに集積プロセッサの内部事象に
関する情報を与える。電力管理メッセージバスは集積プ
ロセッサの標準外部周辺バスから分離される１組のパッ
ケージピンで集積プロセッサから引出される。集積プロ
セッサの内部事象に関するエンコードされた情報を与え
ることによって、外部の電力管理ユニットによるそのよ
うな事象のモニタリングが可能となり、集積プロセッサ
上の外部ピンの数が最小限となる。
【０００８】広く言うと、この発明は、ＣＰＵコアと、
ＣＰＵコアに結合される内部バスと、内部バスに結合さ
れるオンチップ周辺装置と、ＣＰＵコアに接続され集積
プロセッサの予め定められるアクティビティの発生を検
出するための電力管理メッセージユニットとを含む集積
プロセッサの提供を目的とする。電力管理メッセージユ
ニットに結合される電力管理メッセージバスがさらに設
けられ、電力管理メッセージバスは１組の外部パッケー
ジピンを介して集積プロセッサの外部に設けられ、電力
管理メッセージユニットは電力管理メッセージバスに内
部アクティビティを示すエンコードされた値を与える。
【０００９】この発明は、ＣＰＵコアとＣＰＵコアに結
合される電力管理メッセージユニットとを含む集積プロ
セッサを含むコンピュータシステムの提供を目的とし、
電力管理メッセージユニットは集積プロセッサの内部ア
クティビティを検出することと１組の外部端子に内部ア
クティビティを示すエンコードされた値を与えることと
が可能である。コンピュータシステムは１組の外部端子
に結合される電力管理メッセージバスと、電力管理メッ
セージバスに結合されコンピュータシステム内の電力を
管理するための電力管理ユニットとをさらに含む。
【００１０】最後に、この発明はコンピュータシステム
内の電力を管理するための方法の提供を目的とし、コン
ピュータシステムはＣＰＵコアと少なくとも１つのオン
チップ周辺装置とを有する集積プロセッサを含む。この
方法は集積プロセッサの内部アクティビティを検出する
ステップと、アクティビティを示すエンコードされた値
を発生するステップと、集積プロセッサに結合される外
部の電力管理メッセージバスにエンコードされた値を与
えるステップと、電力管理ユニットでエンコードされた
値を受信するステップとを含む。
【００１１】この発明の他の目的および利点は以下の詳
細な説明を読み添付の図面を参照すると明らかになる。
【００１２】この発明にはさまざまな修正および代替形
式が可能であるが、その特定の実施例を図面における例
によって示し、ここに詳細に記載するものである。しか
しながら、図面およびその詳細な説明はこの発明を開示
される特定の形式に限定することを意図するものではな
く、逆に、前掲の特許請求の範囲に定義されるようにこ
の発明の精神および範囲内に入るすべての修正、均等物
および代替物を包含することを意図するものであること
が理解されるはずである。
【００１３】
【実施例の詳細な説明】図１を参照すると、周辺装置２
０４に外部バス２０６を介して結合される集積プロセッ
サ２０２を含むコンピュータシステム２００のブロック
図が示される。集積プロセッサ２０２は電力管理ユニッ
ト２０８に電力管理メッセージバス２１０を介してさら
に結合される。
【００１４】集積プロセッサ２０２はＤＭＡ（ダイレク
トメモリアクセス）制御装置２２２、割込制御装置２２
４およびタイマ２２６のようなさまざまなオンチップ周
辺装置に結合されるＣＰＵコア２２０を含む。ＣＰＵコ
ア２２０は外部バス２０６にオンチップバスインタフェ
ースユニット２２８を介して結合される。クロックジェ
ネレータ２３０および電力管理（ＰＭ）メッセージユニ
ット２３２が集積プロセッサ２０２内にさらに組込まれ
る。クロックジェネレータ２３０および電力管理メッセ
ージユニット２３２の動作を以下にさらに詳細に記載す
る。
【００１５】外部バス２０６はたとえばＰＣＩローカル
バスを示す。ＩＳＡまたはＥＩＳＡバス規格のような他
のバス規格を代替的に使用してもよいことに注目された
い。周辺装置２０４はビデオ制御装置、ディスクドライ
ブまたはプリンタのような任意の外部接続可能な周辺装
置を示す。
【００１６】電力管理ユニット２０８はコンピュータシ
ステム２００によって消費される電力を管理し最小限に
するために設けられる。電力管理ユニット２０８は電力
管理メッセージバス２１０で、エンコードされた信号Ｐ
ＭＣＯＤＥ［２：０］を受信する。エンコードされた信
号ＰＭＣＯＤＥ［２：０］は、以下に説明するように、
集積プロセッサ２０２内に起こるあるアクティビティを
示す。電力管理ユニット２０８は線２５０で１組のクロ
ック制御信号を発生し、線２５２で１組の電力制御信号
を発生する。クロック制御信号と電力制御信号とは、選
択されるクロック信号の周波数を制御するためと、選択
される回路部分への電力印加を制御するためとにそれぞ
れ用いられる。特定的には、クロック制御信号はクロッ
クジェネレータ２３０によって受信され、クロックジェ
ネレータ２３０はＣＰＵクロック信号とシステムクロッ
ク信号とを発生する。ＣＰＵクロック信号およびシステ
ムクロック信号の周波数は電力管理ユニット２０８によ
って発生されるクロック制御信号に依存する。線２５２
の電力制御信号は、周辺装置２０４のような、コンピュ
ータシステム２００を含む選択される回路部分への電力
印加を制御するよう与えられる。ある電力制御信号は集
積プロセッサ２０２のさまざまな内部回路部分への電力
印加を制御するよう集積プロセッサ２０２に与えられて
もよいことを理解されたい。
【００１７】ＣＰＵコア２２０は８０４８６型マイクロ
プロセッサ命令セットのような予め定められる命令セッ
トを実現するデータ処理ユニットである。ＣＰＵコア２
２０は浮動小数点コプロセシングサブユニットをさらに
含む。ＤＭＡ制御装置２２２はシステムメモリ（図示せ
ず）とさまざまなＩ／Ｏ周辺装置（図示せず）との間の
データ転送を制御するために設けられる。割込制御装置
２２４はコンピュータシステム２００に関連するさまざ
まな割込信号をインタフェースし、優先順位をつけ、マ
スキングするために設けられる。タイマ２２６はタイマ
歩進割込信号の発生を含む汎用タイミング機能のために
設けられる。最後に、バスインタフェースユニット２２
８は外部バス２０６と内部バス２６０との間でのデー
タ、アドレスおよび制御信号の転送を調整し制御するた
めに設けられる。ＤＭＡ制御装置２２２、割込制御装置
２２４、タイマ２２６およびバスインタフェースユニッ
ト２２８はさまざまな公知の回路実現例に従って作製さ
れてもよい。
【００１８】次に図２を参照すると、電力管理メッセー
ジユニット２３２のブロック図が示される。図示される
ように、電力管理メッセージユニット２３２は、メッセ
ージ伝送論理ユニット３０８に結合される、バス要求検
出器３０２とＮＰＵモニタ３０４と割込検出器３０６と
を含む。バス要求検出器３０２はバス２６０に関連する
バス要求信号を検出することができ、その後のバス２６
０の解放を検出することができる。バス要求信号は（外
部のバスマスタに応答してバス要求信号をアサートす
る）バスインタフェースユニット２２８またはＤＭＡ制
御装置２２２によって発生されてもよいことに注目され
たい。ＮＰＵモニタ３０４はＣＰＵコア２２０に結合さ
れ、ＣＰＵコア２２０のコプロセシングサブユニットが
いつ活性状態であるかを検出することができる。割込検
出器３０６は割込制御装置２２４とＣＰＵコア２２０と
に結合され、割込信号ＩＮＴ、マスク不可割込信号ＮＭ
Ｉ、システム管理割込信号ＳＭＩおよびタイマ歩進割込
信号のアサートを検出することができる。割込検出器３
０６は、対応する割込処理および対応するタイマ歩進処
理がいつクリアされたかを検出することがさらにでき
る。
【００１９】バス要求検出器３０２、ＮＰＵモニタ３０
４および割込検出器３０６によって検出されるようなシ
ステムのアクティビティに依って、メッセージ伝送論理
ユニット３０８は電力管理メッセージバス２１０にエン
コードされた信号を発する。電力管理メッセージバス２
１０のエンコードは下の表１に示される。
【００２０】
【表１】 表１に示されるように、コプロセッサ命令の開始がＮＰ
Ｕモニタ３０４によって検出されると、電力管理メッセ
ージバス２１０は００１というＰＭＣＯＤＥ［２：０］
値で駆動される。バス要求検出器３０２によって検出さ
れるように、外部のバスマスタまたは内部のＤＭＡ制御
装置２２２のいずれかが活性状態である場合は、電力管
理メッセージバス２１０は０１０というＰＭＣＯＤＥ
［２：０］値で駆動される。マスク不可割込がＣＰＵコ
ア２２０によって受取られる場合は０１１というＰＭＣ
ＯＤＥ［２：０］値が電力管理メッセージバス２１０で
駆動され、システム管理モード割込がＣＰＵコア２２０
によって受取られる場合には１００というＰＭＣＯＤＥ
［２：０］値が電力管理メッセージバス２１０で駆動さ
れる。タイミング割込を除く少なくとも１つの割込処理
ルーチンが進行中である場合は１０１というＰＭＣＯＤ
Ｅ［２：０］値が電力管理メッセージバス２１０で駆動
され、タイマ割込が処理待ちまたは処理中である場合に
は１１０というＰＭＣＯＤＥ［２：０］値が電力管理メ
ッセージバス２１０で駆動される。最後に、前に示され
た任意のバス要求または割込処理が完了した場合には１
１１というＰＭＣＯＤＥ［２：０］値が電力管理メッセ
ージバス２１０で駆動される。
【００２１】図３はメッセージ伝送論理ユニット３０８
によって実行されるメッセージ伝送サイクルを示すタイ
ミング図である。図示されるように、モニタされるアク
ティビティの発生が検出されるか、または、モニタされ
るアクティビティの終了が検出されると、電力メッセー
ジバス２１０のＰＭＣＯＤＥ［２：０］線は表１に定義
される値に従って有効なエンコードされたメッセージで
駆動される。有効なメッセージが線ＰＭＣＯＤＥ［２：
０］で駆動中であることを示すために、ＰＭＶＡＬＩＤ
＃とラベル付けされた妥当性検査ストローブ信号が電力
管理メッセージバス２１０で同時にアサートされる。
【００２２】図４はメッセージ伝送論理ユニット３０８
内で実施されるアルゴリズム状態機械５００の図であ
る。状態機械５００はシステムリセットでアイドル状態
５０２に入り、モニタされるアクティビティがバス要求
検出器３０２、ＮＰＵモニタ３０４または割込検出器３
０６のいずれかによって検出されると状態５０４に遷移
する。検出されたアクティビティのタイプは状態５０４
の間に判断される。状態機械５００は次に状態５０６に
遷移し、そこで表１のエンコードされた値に従う有効な
メッセージが電力管理メッセージバス２１０の線ＰＭＣ
ＯＤＥ［２：０］で駆動される。妥当性検査ストローブ
ＰＭＶＡＬＩＤ＃が状態５０６の間にさらにアサートさ
れる。状態５０６の間にさらにアクティビティが検出さ
れる場合には、状態機械５００は状態５０４に戻り、検
出されたアクティビティのタイプを判断し、状態５０６
に戻って電力管理メッセージバス２１０をそのように駆
動する。すべての割込がクリアされすべてのバス要求が
デアサートされてしまうと、状態機械５００は状態５０
８に入り、その間で、エンコードされた「オールクリ
ア」メッセージが電力管理メッセージバス２１０上に出
力される。オールクリアメッセージが線ＰＭＣＯＤＥ
［２：０］でアサートされると、妥当性検査ストローブ
ＰＭＶＡＬＩＤ＃は状態５０８の間に再びアサートされ
る。オールクリアメッセージのあと、状態機械５００は
アイドル状態５０２に戻る。
【００２３】再び図１を参照すると、妥当性検査ストロ
ーブＰＭＶＡＬＩＤ＃のアサートで、電力管理ユニット
２０８は電力管理メッセージユニット２３２によって送
信される各メッセージをラッチする。電力管理ユニット
２０８は新しいメッセージを受信すると、予め定められ
る電力管理アルゴリズムに従って、線２５０でクロック
制御信号を制御し予め定められる電力管理アルゴリズム
に従って電力制御信号２５２を制御する。たとえば、電
力管理メッセージユニット２３２からのオールクリアメ
ッセージが電力管理ユニット２０８によって受信される
と、ＣＰＵクロック信号およびシステムクロック信号の
周波数を減少するよう、または、ＣＰＵクロック信号お
よび／またはシステムクロック信号を停止するよう、電
力管理ユニット２０８は線２５０でクロック制御信号を
駆動してもよい。電力管理ユニット２０８はコンピュー
タシステム２００の選択される周辺装置および／または
サブユニットから電力を取除くよう線２５２で電力制御
信号を同様に駆動してもよい。電力管理メッセージバス
２１０に報告されるであろう、その結果のシステムのア
クティビティに依っては、電力管理ユニット２０８は、
ＣＰＵクロック信号およびシステムクロック信号の周波
数をあげ、コンピュータシステム２００の選択される周
辺装置およびサブユニットに電力が再印加されるように
電力制御信号が駆動されるよう、電力管理ユニット２０
８はクロック制御信号を制御する。
【００２４】上述の集積プロセッサのための電力管理メ
ッセージバスは、以下の、同時係属中の、同じ譲受人に
譲渡された特許出願、つまりオブライエン（O'Brien ）
らによる「誤動作ソフトウェアに対する保護のための、
ソフトウェア構成可能な状態レジスタおよびタイムアウ
トカウンタを含む電力管理ユニット（Power Management
Unit Including Software Configurable State Regist
er and Time-Out Counters for Protecting Against Mi
sbehaved Software ）」、オブライエンらによる「集積
プロセッサのための電力管理システム（Power Manageme
nt System foran Integrated Processor ）」、ワイザ
ー（Wisor ）らによる「周期的システム管理割込ソース
およびそれを用いる電力管理システム（Periodic Syste
m Management Interrupt Source and Power Management
System Employing the Same）」、ワイザーらによる
「関連する真理レジスタを有する即時システム管理割込
ソース（Immediate System Management Interrupt Sour
ce with Associated ReasonRegister）」およびゲファ
ート（Gephardt）らによる「高性能集積プロセッサアー
キテクチャ（High Performance Integrated Processor
Architecture）」に記載されるさらなる回路および技術
を含むシステム内で用いられてもよいことに注目された
い。割込制御装置２２４は、同時係属中の、同じ譲受人
に譲渡された、１９９４年９月２０日出願のマクドナル
ド（MacDonald ）らによる特願平６−２２４３３５「コ
ンピュータシステムおよび割込制御装置」という発明の
名称の特許出願に従って実施されてもよいことにさらに
注目されたい。上述の、同時係属中の、同じ譲受人に譲
渡された特許出願は、その全体を引用によりここに援用
する。
【００２５】図１の電力管理メッセージユニット２３２
は表１に示されるような特定のアクティビティを検出す
るが、これに替えて、またはこれに加えて、他の内部の
システムのアクティビティが電力管理メッセージバス２
１０を介して指示されてもよい。たとえば、電力管理メ
ッセージユニットは内部バス２６０を監視して選択され
るバスサイクルの実行を検出するデコーダを有して構成
されてもよい。加えて、図１の電力管理ユニット２０８
はコンピュータシステム内のさまざまなクロック信号の
発生とコンピュータシステム２００のさまざまな周辺装
置およびサブユニットへの電力印加等を制御するが、電
力管理ユニット２０８はコンピュータシステム２００の
選択されるクロック信号のみを制御するように、または
さまざまな周辺装置への電力印加のみを制御するように
構成されてもよい。
【００２６】上の開示が完全に理解されれば、数多くの
変更および修正が当業者にとって明らかとなる。前掲の
特許請求の範囲はすべてのそのような変更および修正を
包含すると解釈されることを意図するものである。
【図面の簡単な説明】
【図１】この発明に従う、電力管理メッセージバスを含
む集積プロセッサのブロック図である。
【図２】図１の集積プロセッサ内に組込まれる電力管理
メッセージユニットのブロック図である。
【図３】図１の電力管理メッセージユニットによって実
行されるメッセージ伝送サイクルを示すタイミング図で
ある。
【図４】図１の電力管理メッセージユニット内で実施さ
れるアルゴリズム状態機械の図である。
【符号の説明】
２００ コンピュータシステム ２０２ 集積プロセッサ ２０４ 周辺装置 ２０６ 外部バス ２０８ 電力管理ユニット ２１０ 電力管理メッセージバス ２２０ ＣＰＵコア ２２２ ＤＭＡ制御装置 ２２４ 割込制御装置 ２２６ タイマ ２２８ バスインタフェースユニット ２３０ クロックジェネレータ ２３２ 電力管理メッセージユニット ２６０ 内部バス ３０２ バス要求検出器 ３０４ ＮＰＵモニタ ３０６ 割込検出器 ３０８ メッセージ伝送論理ユニット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイムズ・アール・マクドナルド アメリカ合衆国、78610 テキサス州、 ビューダ、デューベリー、203 (56)参考文献 特開 昭63−126018（ＪＰ，Ａ) 特開 平４−77810（ＪＰ，Ａ) 特開 平５−324867（ＪＰ，Ａ) 特開 昭62−169219（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/32 G06F 1/04 301 G06F 15/78 510

Claims (31)

    (57)【特許請求の範囲】
  1. 【請求項１】集積プロセッサであって、 ＣＰＵコアと、 前記ＣＰＵコアに結合される内部バスと、 前記内部バスに結合されるオンチップ周辺装置と、 前記ＣＰＵコアに結合され前記集積プロセッサの予め定
    められるアクティビティの発生を検出するための電力管
    理メッセージユニットと、 前記電力管理メッセージユニットに結合される電力管理
    メッセージバスとを含み、前記電力管理メッセージバス
    は外部において前記集積プロセッサから外部パッケージ
    ピンの組を介して設けられ、前記電力管理メッセージユ
    ニットは前記電力管理メッセージバスに前記予め定めら
    れるアクティビティを示すエンコードされた値を与え、
    前記エンコードされた値は前記集積プロセッサの外部に
    設けられ前記集積プロセッサへの電力を管理するための
    電力管理ユニットによってデコード可能であり、 前記ＣＰＵコア、前記オンチップ周辺装置、および前記
    電力管理メッセージユニットは共通の半導体基板上に製
    造される、集積プロセッサ。
  2. 【請求項２】 前記電力管理メッセージユニットは割込
    信号のアサートを検出するための割込検出器を含む、請
    求項１に記載の集積プロセッサ。
  3. 【請求項３】 前記電力管理メッセージユニットは周辺
    装置からの前記内部バス上のバス要求信号のアサートを
    検出するためのバス要求検出器を含み、前記電力管理メ
    ッセージユニットは前記割込信号のアサートに応答して
    前記電力管理メッセージバスに第１のエンコードされた
    値を与え、前記電力管理メッセージユニットは前記バス
    要求信号のアサートに応答して前記電力管理メッセージ
    バスに第２のエンコードされた値を与える、請求項２に
    記載の集積プロセッサ。
  4. 【請求項４】 前記電力管理メッセージユニットは割込
    処理がいつ完了したかを検出するようさらに構成され、
    前記電力管理メッセージユニットは前記割込処理の完了
    に応答して前記電力管理メッセージバスに第３のエンコ
    ードされた値を与える、請求項３に記載の集積プロセッ
    サ。
  5. 【請求項５】 前記予め定められたアクティビティは前
    記内部バス上のバス要求信号のアサートを含む、請求項
    １に記載の集積プロセッサ。
  6. 【請求項６】 前記ＣＰＵコアに結合されデータ転送を
    制御するためのＤＭＡ制御装置をさらに含む、請求項１
    に記載の集積プロセッサ。
  7. 【請求項７】 前記ＣＰＵコアに結合されるＤＭＡ制御
    装置をさらに含み、前記ＤＭＡ制御装置は前記バス要求
    信号を発生することのできる、請求項５に記載の集積プ
    ロセッサ。
  8. 【請求項８】 前記予め定められたアクティビティは前
    記ＣＰＵコア内のコプロセッサのアクティビティであ
    る、請求項１に記載の集積プロセッサ。
  9. 【請求項９】 前記内部バスを外部周辺バスにインタフ
    ェースするためのバスインタフェースユニットをさらに
    含む、請求項１に記載の集積プロセッサ。
  10. 【請求項１０】 前記外部周辺バスは前記電力管理メッ
    セージバスから分離される、請求項９に記載の集積プロ
    セッサ。
  11. 【請求項１１】 前記電力管理メッセージバスは前記外
    部周辺バスに関して非同期的である、請求項９に記載の
    集積プロセッサ。
  12. 【請求項１２】 前記エンコードされた値が前記電力管
    理メッセージバスに与えられると前記電力管理メッセー
    ジユニットは妥当性検査ストローブをアサートする、請
    求項１に記載の集積プロセッサ。
  13. 【請求項１３】 コンピュータシステムであって、 ＣＰＵコアと前記ＣＰＵコアに結合される電力管理メッ
    セージユニットとを含む集積プロセッサを含み、前記Ｃ
    ＰＵコアと前記電力管理メッセージユニットとは１つの
    半導体基板上に製造され、前記電力管理メッセージユニ
    ットは前記集積プロセッサの内部アクティビティを検出
    するよう、および前記内部アクティビティを示すエンコ
    ードされた値を外部の端子の組に与えるよう構成され、
    さらに、 前記外部端子の組に結合される電力管理メッセージバス
    と、 前記電力管理メッセージバスに結合され前記エンコード
    された値をデコードし前記エンコードされた値に応答し
    て前記コンピュータシステム内の電力を管理するための
    電力管理ユニットとを含む、コンピュータシステム。
  14. 【請求項１４】 前記電力管理メッセージユニットは割
    込信号のアサートを検出するための割込検出器を含む、
    請求項１３に記載のコンピュータシステム。
  15. 【請求項１５】 前記電力管理メッセージユニットは前
    記集積プロセッサのバス要求信号のアサートを検出する
    ためのバス要求検出器をさらに含む、請求項１４に記載
    のコンピュータシステム。
  16. 【請求項１６】 前記集積プロセッサは前記ＣＰＵコア
    に結合されるＤＭＡ制御装置をさらに含み、前記ＤＭＡ
    制御装置は前記バス要求信号を発生するよう構成され
    る、請求項１５に記載のコンピュータシステム。
  17. 【請求項１７】 前記電力管理メッセージユニットは前
    記ＣＰＵコア内のコプロセッサのアクティビティを検出
    するようさらに構成される、請求項１６に記載のコンピ
    ュータシステム。
  18. 【請求項１８】 コンピュータシステム内の電力を管理
    するための方法であって、前記コンピュータシステムは
    ＣＰＵコアと少なくとも１つのオンチップ周辺装置とを
    有する集積プロセッサを含み、前記方法は、 前記集積プロセッサの内部バス上のバス要求信号のアサ
    ートを検出するステップと、 前記集積プロセッサ上のバス割込信号のアサートを検出
    するステップと、 前記バス要求信号を示す第１のエンコードされた値を発
    生するステップと、 前記割込み信号を示す第２のエンコードされた値を発生
    するステップと、 第１のエンコードされた値を、前記集積プロセッサに結
    合される外部電力管理メッセージバス上に与えるステッ
    プと、 第２のエンコードされた値を、前記集積プロセッサに結
    合される外部電力管理メッセージバス上に与えるステッ
    プと、 前記第１のエンコードされた値を電力管理ユニットで受
    けるステップと、 前記第２のエンコードされた値を電力管理ユニットで受
    けるステップとを含み、 前記電力管理ユニットは前記第１のエンコードされた値
    に応答した第１の制御信号と前記第２のエンコードされ
    た値に応答した第２の制御信号とを発生する、方法。
  19. 【請求項１９】 前記第１のエンコードされた値を前記
    外部電力管理メッセージバスに与え前記第２のエンコー
    ドされた値を前記外部電力管理メッセージバスに与える
    のと同時に妥当性検査ストローブを発生することを含
    む、請求項１８に記載の、コンピュータシステム内の電
    力を管理するための方法。
  20. 【請求項２０】集積プロセッサであって、 ＣＰＵコアと、 前記ＣＰＵコアに結合される内部バスと、 前記内部バスに結合されるオンチップ周辺装置と、 前記ＣＰＵコアに結合され前記集積プロセッサの予め定
    められるアクティビティの発生を検出するための電力管
    理メッセージユニットとを含み、前記電力管理メッセー
    ジユニットは割込信号のアサートを検出するための割込
    検出器と、周辺装置からの前記内部バス上におけるバス
    要求信号のアサートを検出するためのバス要求検出器と
    を含み、さらに、 前記電力管理メッセージユニットに結合される電力管理
    メッセージバスを含み、前記電力管理メッセージバスは
    外部において前記集積プロセッサから外部パッケージピ
    ンの組を介して設けられ、前記電力管理メッセージユニ
    ットは前記電力管理メッセージバスに前記予め定められ
    たアクティビティを示すエンコードされた値を与え、前
    記エンコードされた値は前記集積プロセッサの外部に設
    けられ前記集積プロセッサへの電力を管理するための電
    力管理ユニットによってデコード可能であり、 前記予め定められたアクティビティは前記割込信号の前
    記アサートを含み、前記電力管理メッセージユニットは
    前記割込信号のアサートに応答して前記電力管理メッセ
    ージバスに第１のエンコードされた値を与え、 前記予め定められたアクティビティは前記バス要求信号
    の前記アサートを含み、前記電力管理メッセージユニッ
    トは前記バス要求信号のアサートに応答して前記電力管
    理メッセージバスに第２のエンコードされた値を与え
    る、集積プロセッサ。
  21. 【請求項２１】 前記電力管理メッセージユニットは割
    込処理がいつ完了したかを検出するようさらに構成さ
    れ、前記電力管理メッセージユニットは前記割込処理の
    完了に応答して前記電力管理メッセージバスに第３のエ
    ンコードされた値を与える、請求項２０に記載の集積プ
    ロセッサ。
  22. 【請求項２２】 前記ＣＰＵコアに結合されデータ転送
    を制御するためのＤＭＡ制御装置をさらに含む、請求項
    ２０に記載の集積プロセッサ。
  23. 【請求項２３】 前記ＣＰＵコアに結合されるＤＭＡ制
    御装置をさらに含み、前記ＤＭＡ制御装置は前記バス要
    求信号を発生することのできる、請求項２０に記載の集
    積プロセッサ。
  24. 【請求項２４】 前記予め定められたアクティビティは
    前記ＣＰＵコア内のコプロセッサのアクティビティを含
    む、請求項２０に記載の集積プロセッサ。
  25. 【請求項２５】 前記内部バスを外部周辺バスにインタ
    フェースするためのバスインタフェースユニットをさら
    に含む、請求項２０に記載の集積プロセッサ。
  26. 【請求項２６】 前記外部周辺バスは前記電力管理メッ
    セージバスから分離される、請求項２５に記載の集積プ
    ロセッサ。
  27. 【請求項２７】 前記第１のエンコードされた値が前記
    電力管理メッセージバスに与えられると前記電力管理メ
    ッセージユニットは妥当性検査ストローブをアサート
    し、前記第２のエンコードされた値が前記電力管理メッ
    セージバスに与えられると前記電力管理メッセージユニ
    ットは前記妥当性検査ストローブをアサートする、請求
    項２０に記載の集積プロセッサ。
  28. 【請求項２８】 前記電力管理メッセージバスは前記外
    部周辺バスに関して非同期的である、請求項２７に記載
    の集積プロセッサ。
  29. 【請求項２９】 コンピュータシステムであって、 ＣＰＵコアと前記ＣＰＵコアに結合される電力管理メッ
    セージユニットとを含む集積プロセッサを含み、前記電
    力管理メッセージユニットは前記集積プロセッサの内部
    アクティビティを検出するよう、および前記内部アクテ
    ィビティを示すエンコードされた値を外部の端子の組に
    与えるよう構成され、前記電力管理メッセージユニット
    は割込信号のアサートを検出するための割込検出器を含
    み、前記電力管理メッセージユニットは周辺装置からの
    前記内部バス上のバス要求信号のアサートを検出するた
    めのバス要求検出器を含み、さらに、 前記外部端子の組に結合される電力管理メッセージバス
    と、 前記電力管理メッセージバスに結合され前記エンコード
    された値をデコードし前記エンコードされた値に応答し
    て前記コンピュータシステム内の電力を管理するための
    電力管理ユニットとを含み、 前記電力管理メッセージユニットは前記割込信号のアサ
    ートに応答して前記電力管理メッセージバスに第１のエ
    ンコードされた値を与え、前記電力管理メッセージユニ
    ットは前記バス要求信号のアサートに応答して前記電力
    管理メッセージバスに第２のエンコードされた値を与え
    る、コンピュータシステム。
  30. 【請求項３０】 前記集積プロセッサは前記ＣＰＵコア
    に結合されるＤＭＡ制御装置をさらに含み、前記ＤＭＡ
    制御装置は前記バス要求信号を発生するよう構成され
    る、請求項２９に記載のコンピュータシステム。
  31. 【請求項３１】 前記電力管理メッセージユニットは前
    記ＣＰＵコア内のコプロセッサのアクティビティを検出
    するようさらに構成される、請求項３０に記載のコンピ
    ュータシステム。
JP01241995A 1994-02-02 1995-01-30 集積プロセッサ、コンピュータシステムおよびコンピュータシステム内の電力を管理する方法 Expired - Lifetime JP3454953B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US190280 1980-09-24
US08/190,280 US5640573A (en) 1994-02-02 1994-02-02 Power management message bus for integrated processor

Publications (2)

Publication Number Publication Date
JPH07302139A JPH07302139A (ja) 1995-11-14
JP3454953B2 true JP3454953B2 (ja) 2003-10-06

Family

ID=22700691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01241995A Expired - Lifetime JP3454953B2 (ja) 1994-02-02 1995-01-30 集積プロセッサ、コンピュータシステムおよびコンピュータシステム内の電力を管理する方法

Country Status (5)

Country Link
US (1) US5640573A (ja)
EP (1) EP0666528B1 (ja)
JP (1) JP3454953B2 (ja)
AT (1) ATE236425T1 (ja)
DE (1) DE69530141T2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6092209A (en) * 1994-10-04 2000-07-18 Intel Corporation Method and apparatus for managing power consumption of peripheral devices of personal computers
US5669003A (en) * 1994-12-23 1997-09-16 Intel Corporation Method of monitoring system bus traffic by a CPU operating with reduced power
US5805923A (en) * 1995-05-26 1998-09-08 Sony Corporation Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used
JP2974950B2 (ja) * 1995-10-26 1999-11-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 情報処理システム
US5898232A (en) * 1995-11-08 1999-04-27 Advanced Micro Devices, Inc. Input/output section of an integrated circuit having separate power down capability
US5860125A (en) * 1995-11-08 1999-01-12 Advanced Micro Devices, Inc. Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
US5781783A (en) * 1996-06-28 1998-07-14 Intel Corporation Method and apparatus for dynamically adjusting the power consumption of a circuit block within an integrated circuit
KR100193737B1 (ko) * 1996-07-19 1999-06-15 윤종용 디스플레이 장치 및 그의 전원공급제어방법
JP3383170B2 (ja) * 1996-10-29 2003-03-04 株式会社東芝 消費電力制限機能つきプロセッサ
JPH10254587A (ja) * 1997-03-14 1998-09-25 Toshiba Corp コンピュータシステム
US6678831B1 (en) * 1997-12-11 2004-01-13 Hewlett-Packard Development Company, L.P. Managing power states in a computer system
JP3526009B2 (ja) 1999-02-09 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システムにおける電力管理装置および電力管理方法
US6321342B1 (en) 1999-03-23 2001-11-20 Lsi Logic Corporation Method and apparatus for interfacing circuits that operate based upon different clock signals
US6542940B1 (en) * 1999-10-25 2003-04-01 Motorola, Inc. Method and apparatus for controlling task execution in a direct memory access controller
US6611882B1 (en) * 1999-12-31 2003-08-26 Intel Corporation Inbound and outbound message passing between a host processor and I/O processor local memory
KR100342842B1 (ko) * 2000-03-30 2002-07-02 김진영 전원 통합 제어 장치 및 그 방법
US7007187B1 (en) * 2000-06-30 2006-02-28 Intel Corporation Method and apparatus for an integrated circuit having flexible-ratio frequency domain cross-overs
US7243249B1 (en) * 2000-09-29 2007-07-10 Intel Corporation Method and apparatus for facilitating power state control and awareness of an autonomous subsystem in a computer based system
US7069367B2 (en) 2000-12-29 2006-06-27 Intel Corporation Method and apparatus for avoiding race condition with edge-triggered interrupts
US7120804B2 (en) 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency
EP3321769A1 (en) 2003-05-07 2018-05-16 Conversant Intellectual Property Management Inc. Managing power on integrated circuits using power islands
US7613933B1 (en) * 2003-07-11 2009-11-03 Cisco Technology, Inc. Inline power control
US7424632B2 (en) * 2004-02-13 2008-09-09 Microsoft Corporation Systems and methods that facilitate state machine power and wake state management
JP2007257169A (ja) * 2006-03-22 2007-10-04 Fujitsu Ltd アクセス制御方法及び情報処理装置
US7840239B2 (en) * 2007-05-03 2010-11-23 Texas Instruments Incorporated Distributed power management
US8990591B2 (en) * 2009-12-31 2015-03-24 Intel Corporation Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework
US10707038B2 (en) 2013-09-06 2020-07-07 Texas Instruments Incorporated System and method for energy monitoring
US12039382B2 (en) 2022-02-28 2024-07-16 Bank Of America Corporation Real time intelligent message bus management tool

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59212930A (ja) * 1983-05-18 1984-12-01 Hitachi Ltd 端末主導型電源投入制御方法および制御装置
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
DK174975B1 (da) * 1988-05-06 2004-04-05 Toppan Printing Co Ltd Integreret kredsløbskort
US5175845A (en) * 1988-12-09 1992-12-29 Dallas Semiconductor Corp. Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode
US5121500A (en) * 1988-12-30 1992-06-09 International Business Machines Corporation Preliminary polling for identification and location of removable/replaceable computer components prior to power-up
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5220671A (en) * 1990-08-13 1993-06-15 Matsushita Electric Industrial Co., Ltd. Low-power consuming information processing apparatus
US5410712A (en) * 1990-10-16 1995-04-25 Kabushiki Kaisha Toshiba Computer system equipped with extended unit including power supply
US5410711A (en) * 1991-02-14 1995-04-25 Dell Usa, L.P. Portable computer with BIOS-independent power management
US5390350A (en) * 1991-04-22 1995-02-14 Western Digital Corporation Integrated circuit chip core logic system controller with power saving features for a microcomputer system
US5274791A (en) * 1991-07-05 1993-12-28 Chips And Technologies, Inc. Microprocessor with OEM mode for power management with input/output intiated selection of special address space
US5396636A (en) * 1991-10-21 1995-03-07 International Business Machines Corporation Remote power control via data link
US5410713A (en) * 1992-01-02 1995-04-25 Smith Corona/Acer Power-management system for a computer
GB2264794B (en) * 1992-03-06 1995-09-20 Intel Corp Method and apparatus for automatic power management in a high integration floppy disk controller
JPH0685867A (ja) * 1992-09-03 1994-03-25 Fujitsu Ltd リモートパワーオン制御方式
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units

Also Published As

Publication number Publication date
DE69530141T2 (de) 2004-03-04
DE69530141D1 (de) 2003-05-08
JPH07302139A (ja) 1995-11-14
ATE236425T1 (de) 2003-04-15
EP0666528A1 (en) 1995-08-09
EP0666528B1 (en) 2003-04-02
US5640573A (en) 1997-06-17

Similar Documents

Publication Publication Date Title
JP3454953B2 (ja) 集積プロセッサ、コンピュータシステムおよびコンピュータシステム内の電力を管理する方法
JP3454964B2 (ja) コンピュータシステムおよびコンピュータシステム内の電力を管理するための方法
US5511203A (en) Power management system distinguishing between primary and secondary system activity
EP0693723B1 (en) Power management in a computer system
JP3419784B2 (ja) 電圧スケーリングと周波数スケーリングの両方を通じて電力消費量を削減する装置および方法
US7330926B2 (en) Interruption control system
US6460143B1 (en) Apparatus and method for awakening bus circuitry from a low power state
JP3509232B2 (ja) コンピュータシステムおよびその電力管理装置
JP3651945B2 (ja) コンピュータシステムのための電力管理システム
US5535400A (en) SCSI disk drive power down apparatus
US20030014677A1 (en) Apparatus and method for awakening bus circuitry from a low power state
US5625807A (en) System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
US20030204652A1 (en) Data transfer control device, electronic equipment and data transfer control method
JP2001085586A (ja) 電子機器用温度制御回路および電子機器の温度制御方法
WO1998044405A1 (en) Automatic transitioning between acpi c3 and c2 states
US7003685B2 (en) Apparatus of controlling supply of device drive clocks
US7363408B2 (en) Interruption control system and method
US7206883B2 (en) Interruption control system and method
US6438701B1 (en) Method and apparatus for externally generating system control interrupts as resume events from power-on suspend mode
US20200065274A1 (en) Always-on ibi handling
US5931930A (en) Processor that indicates system bus ownership in an upgradable multiprocessor computer system
JPH07311685A (ja) コンピュータシステムおよびコンピュータシステムのためのシステム管理割込源
TWI228358B (en) Apparatus and method for wakeup on LAN
CN1547088A (zh) 中断信号控制方法
CN116705088A (zh) 上掉电控制电路、上电控制方法、带sram的外设和电子设备

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030624

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term