CN1547088A - 中断信号控制方法 - Google Patents
中断信号控制方法 Download PDFInfo
- Publication number
- CN1547088A CN1547088A CNA200310120492XA CN200310120492A CN1547088A CN 1547088 A CN1547088 A CN 1547088A CN A200310120492X A CNA200310120492X A CN A200310120492XA CN 200310120492 A CN200310120492 A CN 200310120492A CN 1547088 A CN1547088 A CN 1547088A
- Authority
- CN
- China
- Prior art keywords
- look
- bridge chip
- control method
- south bridge
- status indication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims description 52
- 230000005611 electricity Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 101100016034 Nicotiana tabacum APIC gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
本发明公开了一种中断信号控制方法,应用于一计算机系统中,该计算机系统具有一中央处理器、一北桥芯片、一总线桥接装置、一南桥芯片、一第一外围装置以及一第二外围装置,而该中断信号控制方法包含下列步骤:电连接于该南桥芯片上的该第一外围装置发出一第一中断信号至该北桥芯片;电连接于该总线桥接装置上的该第二外围装置发出一第二中断信号至该北桥芯片;北桥芯片对所接收到的这些中断信号进行译码辨识,当确认为中断信号时便相对应产生一中断状态指示信息;以及通过一中断状态指示路径,将该中断状态指示信息传送到该南桥芯片,进而使该南桥芯片可解除该中央处理器的省电状态。
Description
技术领域
本发明涉及一种中断信号控制方法,尤指应用于一计算机系统中的中断信号控制方法。
背景技术
省电机制在计算机系统的运用上相当广泛,而应用于中央处理器(CPU)上的省电模式则被分成相当多的层级与种类(例如高级配置与电源接口(Advanced Configuration and Power Interface,简称ACPI)规格中所定义的C1、C2与C3等模式),但其目的不外乎是用以减少能源消耗并提供较低温稳定的电路操作环境。而在一般的架构下(请参见图1所示的现有计算机系统架构示意图),计算机系统的中央处理器(CPU)1由省电模式中恢复到正常运作的机制是由芯片组中的南桥芯片(South Bridge,简称SB)2所管理。以下步骤是简单地说明计算机系统中的中央处理器(CPU)1如何进入C2或C3省电模式以及由C2或C3省电模式再恢复正常工作的步骤如下:
1.当计算机系统的操作系统(Operating System,简称OS)要进入省电模式时,中央处理器1便发布一个省电模式指令(Sleep Command)到南桥芯片2。
2.当南桥芯片2中的停止时脉控制模块(STPCLK control module)20收到该省电模式指令时,立即产生(assert)一停止时脉信号(STPCLK#)并通过一停止时脉信号接脚21传到中央处理器1。
3.当该停止时脉信号(STPCLK#)产生时,中央处理器1就通过中央处理器1、北桥芯片(North Bridge,简称NB)3及南桥芯片2间的数据总线传送一停止许可特殊指令(STPGNT)到南桥芯片2。
4.当南桥芯片2接收到该停止许可特殊指令(STPGNT)时,中央处理器1连同整个计算机系统就会都进入到省电模式。
5.当第一外围装置4通过一中断信号接脚41发出中断信号(interrupt)到南桥芯片2时,其是由南桥芯片2中的中断控制装置22接收,再由中断控制装置22发出一唤醒信号以触发该停止时脉控制模块(STPCLK controlmodule)20以解除(de-assert)所产生的停止时脉信号(STPCLK#)。
6.当该停止时脉信号接脚21上的停止时脉信号(STPCLK#)被解除了,中央处理器1便可连同整个计算机系统从省电模式恢复到正常工作模式。
但为了因应外围装置数目的不断增加以及提升系统整体效能,计算机系统架构的设计不断产生改变。请参见图2所示,其是运用计算机周边连结(PCI)规格中的一信息信号中断(message signaled interrupt,简称MSI)架构所发展出来的新一代计算机系统架构示意图,其与现有一般计算机系统架构的不同处在于北桥芯片3上更增设如外围组件接口总线桥接装置(PCI to PCI Bridge)5,藉以连接新增的外围装置(如图中所示的第二外围装置6)以及提高系统效能。
如此一来,当中央处理器1处于C2或C3的省电模式而第一外围装置4通过一外围组件接口总线(PCI bus)40发出一信息信号中断(MSI)到南桥芯片2时,南桥芯片2便可直接将该信息信号中断(MSI),以内存写入指令(memorywrite cycle)的方式再通过南桥芯片2、北桥芯片3间的数据总线而传送到北桥芯片3。
另外,当中央处理器1处于C2或C3的省电模式而第二外围装置6通过另一外围组件接口总线(PCI bus)60发出一信息信号中断(MSI)到外围组件接口总线桥接装置(PCI to PCI Bridge)5时,外围组件接口总线桥接装置(PCI toPCI Bridge)5便会将信息信号中断(message signaled interrupt,简称MSI),也以内存写入指令(memory write cycle)的方式送出。
但由于上述两种的信息信号中断(message signaled interrupt,简称MSI)皆是以内存写入指令(memory write cycle)的型态存在,而以正常的现有处理模式,内存写入指令是针对连接于北桥芯片3上的系统内存70连接于北桥并无法被传送到南桥芯片2,因此无法正常地触发该停止时脉控制模块(STPCLK control module)20以解除(de-assert)所产生的停止时脉信号(STPCLK#)。因此在此新一代系统状态下,第一外围装置4与第二外围装置6皆无法有效地将计算机系统由省电模式唤醒恢复到正常工作模式。而如何有效解决以上现有手段的问题,为发展本发明的主要目的。
发明内容
本发明提供一种中断信号控制方法,应用于一计算机系统中,该计算机系统具有一中央处理器、一北桥芯片、一总线桥接装置、一南桥芯片、一第一外围装置以及一第二外围装置,而该中断信号控制方法包含下列步骤:电连接于该南桥芯片上的该第一外围装置发出一第一中断信号至该北桥芯片;电连接于该总线桥接装置上的该第二外围装置发出一第二中断信号至该北桥芯片;北桥芯片对所接收到的这些中断信号进行译码辨识,当确认为中断信号时便相对应产生一中断状态指示信息;以及通过一中断状态指示路径,将该中断状态指示信息传送到该南桥芯片,进而使该南桥芯片可解除该中央处理器的省电状态。
根据上述构想,本发明所述的中断信号控制方法,其中这些中断信号为一信息信号中断(message signaled interrupt,MSI)。
根据上述构想,本发明所述的中断信号控制方法,其中该总线桥接装置为一外围组件接口总线桥接装置。
根据上述构想,本发明所述的中断信号控制方法,其中该第一外围装置通过一外围组件接口总线来电连接至该南桥芯片,而该第二外围装置通过另一外围组件接口总线来电连接至该总线桥接装置。
根据上述构想,本发明所述的中断信号控制方法,其中该中断状态指示路径为一中断状态指示接脚,其连接于北桥芯片3与该南桥芯片中的一停止时脉控制模块,进而将中断状态指示信息传送到该停止时脉控制模块,进而来解除该停止时脉控制模块所产生的一停止时脉信号。
根据上述构想,本发明所述的中断信号控制方法,其中该中断状态指示路径为一数据总线,其连接于北桥芯片与该南桥芯片之间,用以将该北桥芯片所产生的该中断状态指示信息传送到该南桥芯片中的一停止时脉控制模块,进而来解除该停止时脉控制模块所产生的一停止时脉信号。
附图说明
本发明得藉由下列附图及详细说明,进一步说明:
图1是现有计算机系统架构示意图。
图2是具有多个输出入高级可编程中断控制器的计算机系统架构示意图。
图3是本发明为改善现有缺陷所提出的一较佳实施例功能方框示意图。
图4是本发明为改善现有缺陷所提出的另一较佳实施例功能方框示意图。
其中,附图标记说明如下:
1 中央处理器(CPU) 2 南桥芯片
20 停止时脉控制模块 21 停止时脉信号接脚
3 北桥芯片 22 中断控制装置
4 第一外围装置 40 外围组件接口总线
5 外围组件接口总线桥接装置 6 第二外围装置
301中断状态指示接脚 31 数据总线
60 外围组件接口总线 70 系统内存
具体实施方式
请参见图3,其是本发明为改善现有缺陷所提出的一较佳实施例功能方框示意图,本发明主要为一种中断信号控制系统,其可设置于计算机系统中,而该计算机系统具有如图中所示的中央处理器1、北桥芯片3、系统内存70、南桥芯片2、第一外围装置4以及第二外围装置6,而本发明的中断信号控制系统主要包含有北桥芯片3上的一中断状态指示接脚301与整合于南桥芯片2中的该停止时脉控制模块(STPCLK control module)20。
如此一来,当中央处理器1处于C2或C3的省电模式时,而第一外围装置4或第二外围装置6通过外围组件接口总线40、南桥芯片2或外围组件接口总线60、外围组件接口总线桥接装置5来将该信息信号中断(MSI)传送到北桥芯片3时,北桥芯片3必须具有对第一外围装置4或第二外围装置6所发出的信息信号中断(MSI)进行译码的能力,而不是仅进行转传的动作。具体地说,当第一外围装置4通过外围组件接口总线40与南桥芯片2来将该信息信号中断(MSI)传送到北桥芯片3时,北桥芯片3便对其进行译码以辨识其是否为一个中断信号,而当北桥芯片3辨识出其确实为一中断信号时,便利用北桥芯片3上的中断状态指示接脚301来发出一中断状态指示信息,用以通知该南桥芯片2中的该停止时脉控制模块(STPCLK controlmodule)20,进而使该停止时脉信号接脚21上的停止时脉信号(STPCLK#)被解除。相同地,当第二外围装置6通过外围组件接口总线60与外围组件接口总线桥接装置5来将该信息信号中断(MSI)传送到北桥芯片3时,北桥芯片3也将对其进行译码以辨识其是否为一个中断信号,而当北桥芯片3辨识出其确实为一中断信号时,也是利用北桥芯片3上的中断状态指示接脚301来发出一中断状态指示信息,用以通知该南桥芯片2中的该停止时脉控制模块(STPCLK control module)20,进而使该停止时脉信号接脚21上的停止时脉信号(STPCLK#)被解除。因此,在本发明的较佳实施例中,这些外围装置仍可有效地将中央处理器及计算机系统由C2或C3省电模式唤醒恢复到正常工作模式,进而可有效地解决现有手段的问题,达到提出本发明的主要目的。至于该中断状态指示接脚301的中断状态指示信息可以下列例子来表示,低电压电平代表北桥芯片3未收到中断信号,而高电压电平则代表北桥芯片3收到中断信号。
而为避免增加接脚,本发明亦可改用该北桥芯片3与该南桥芯片2间的一数据总线31来传递北桥芯片3所发出的中断状态指示信息(如图4所示的另一较佳实施例功能方框示意图),其是用以将北桥芯片3所产生的该中断状态指示以一信息的方式通过数据总线31来传送到该停止时脉控制模块20,进而来解除(de-assert)该停止时脉控制模块20所产生的停止时脉信号(STPCLK#)。
综上所述,本发明在此新一代系统状态下,仍可有效地利用这些外围装置来将计算机系统由省电模式唤醒恢复到正常工作模式,成功地解决现有手段的问题,达到提出本发明的主要目的。任何本领域的普通技术人员在本发明的领域内,依本发明所做的均等变化与修饰,,皆属于本发明的保护范围。
Claims (6)
1.一种中断信号控制方法,应用于一计算机系统中,该计算机系统具有一中央处理器、一北桥芯片、一总线桥接装置、一南桥芯片、一第一外围装置以及一第二外围装置,而该中断信号控制方法包含下列步骤:
电连接于该南桥芯片上的该第一外围装置发出一第一中断信号至该北桥芯片;
电连接于该总线桥接装置上的该第二外围装置发出一第二中断信号至该北桥芯片;
北桥芯片对所接收到的这些中断信号进行译码辨识,当确认为中断信号时便相对应产生一中断状态指示信息;以及
通过一中断状态指示路径,将该中断状态指示信息传送到该南桥芯片,进而使该南桥芯片可解除该中央处理器的省电状态。
2.如权利要求1所述的中断信号控制方法,其中这些中断信号为一信息信号中断。
3.如权利要求1所述的中断信号控制方法,其中该总线桥接装置为一外围组件接口总线桥接装置。
4.如权利要求1所述的中断信号控制方法,其中该第一外围装置通过一外围组件接口总线来电连接至该南桥芯片,而该第二外围装置系通过另一外围组件接口总线来电连接至该总线桥接装置。
5.如权利要求1所述的中断信号控制方法,其中该中断状态指示路径为一中断状态指示接脚,其连接于北桥芯片与该南桥芯片中的一停止时脉控制模块,进而将中断状态指示信息传送到该停止时脉控制模块,进而来解除该停止时脉控制模块所产生的一停止时脉信号。
6.如权利要求1所述的中断信号控制方法,其中该中断状态指示路径为一数据总线,其连接于北桥芯片与该南桥芯片之间,用以将该北桥芯片所产生的该中断状态指示信息传送到该南桥芯片中的一停止时脉控制模块,进而来解除该停止时脉控制模块所产生的一停止时脉信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200310120492 CN1266569C (zh) | 2003-12-16 | 2003-12-16 | 中断信号控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200310120492 CN1266569C (zh) | 2003-12-16 | 2003-12-16 | 中断信号控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1547088A true CN1547088A (zh) | 2004-11-17 |
CN1266569C CN1266569C (zh) | 2006-07-26 |
Family
ID=34338297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200310120492 Expired - Lifetime CN1266569C (zh) | 2003-12-16 | 2003-12-16 | 中断信号控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1266569C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100426273C (zh) * | 2007-05-31 | 2008-10-15 | 威盛电子股份有限公司 | 存储器存取装置及其方法 |
CN100470451C (zh) * | 2007-01-24 | 2009-03-18 | 威盛电子股份有限公司 | 计算机系统及其省电方法 |
CN100511048C (zh) * | 2007-10-17 | 2009-07-08 | 威盛电子股份有限公司 | 电源管理方法及其管理系统 |
CN101150809B (zh) * | 2007-11-03 | 2011-02-02 | 青岛海信移动通信技术股份有限公司 | 移动终端处理器串口唤醒与流控的方法 |
CN103502966A (zh) * | 2011-04-29 | 2014-01-08 | 高通股份有限公司 | 无端口通用设备(软件管理通用设备) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI787042B (zh) * | 2022-01-05 | 2022-12-11 | 大陸商北京集創北方科技股份有限公司 | 觸控數據傳輸方法、觸控數據傳輸控制電路及資訊處理裝置 |
-
2003
- 2003-12-16 CN CN 200310120492 patent/CN1266569C/zh not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100470451C (zh) * | 2007-01-24 | 2009-03-18 | 威盛电子股份有限公司 | 计算机系统及其省电方法 |
CN100426273C (zh) * | 2007-05-31 | 2008-10-15 | 威盛电子股份有限公司 | 存储器存取装置及其方法 |
CN100511048C (zh) * | 2007-10-17 | 2009-07-08 | 威盛电子股份有限公司 | 电源管理方法及其管理系统 |
CN101150809B (zh) * | 2007-11-03 | 2011-02-02 | 青岛海信移动通信技术股份有限公司 | 移动终端处理器串口唤醒与流控的方法 |
CN103502966A (zh) * | 2011-04-29 | 2014-01-08 | 高通股份有限公司 | 无端口通用设备(软件管理通用设备) |
CN103502966B (zh) * | 2011-04-29 | 2016-11-16 | 高通股份有限公司 | 无端口通用设备 |
Also Published As
Publication number | Publication date |
---|---|
CN1266569C (zh) | 2006-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7330926B2 (en) | Interruption control system | |
US5493684A (en) | Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility | |
US6708278B2 (en) | Apparatus and method for awakening bus circuitry from a low power state | |
CN101976217B (zh) | 网络处理器异常检测方法及系统 | |
EP0666528B1 (en) | Integrated processor providing indications of internal activity to an external power management bus | |
EP0693723A1 (en) | Power management in a computer system | |
CN1818828A (zh) | 信息处理设备及其控制方法 | |
CN1821973A (zh) | 容错计算机系统及其中断控制方法 | |
CN110399034B (zh) | 一种SoC系统的功耗优化方法及终端 | |
CN1873585A (zh) | 信息处理设备及其控制方法 | |
CN105487638B (zh) | 电子电路系统及其降低功耗的方法 | |
CN1889050A (zh) | 一种提高单板异常处理能力的系统和方法 | |
US7886177B2 (en) | Method and apparatus of collecting timer ticks | |
CN103377081A (zh) | 嵌入式数控系统双核芯片和外设间中断机制的实现方法 | |
CN1266569C (zh) | 中断信号控制方法 | |
CN101051242A (zh) | 用于一计算机系统的电源供应控制方法及装置 | |
CN100452005C (zh) | 中断信号控制系统与控制方法 | |
US7363408B2 (en) | Interruption control system and method | |
US7802119B2 (en) | Method and system for saving power of central processing unit | |
CN1577213A (zh) | 在计算机系统中使用外围组件互连电源管理机制的方法 | |
US7206883B2 (en) | Interruption control system and method | |
CN1619467A (zh) | 计算机系统及电源管理状态切换方法 | |
CN100442261C (zh) | 中断信号控制系统与控制方法 | |
CN1158614C (zh) | 高集成度热主备工控主板 | |
US20060221751A1 (en) | Memory power supply backup system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20060726 |
|
CX01 | Expiry of patent term |