JP3453764B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3453764B2
JP3453764B2 JP01797792A JP1797792A JP3453764B2 JP 3453764 B2 JP3453764 B2 JP 3453764B2 JP 01797792 A JP01797792 A JP 01797792A JP 1797792 A JP1797792 A JP 1797792A JP 3453764 B2 JP3453764 B2 JP 3453764B2
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
semiconductor device
sio
injected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01797792A
Other languages
English (en)
Other versions
JPH05217931A (ja
Inventor
俊郎 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP01797792A priority Critical patent/JP3453764B2/ja
Publication of JPH05217931A publication Critical patent/JPH05217931A/ja
Application granted granted Critical
Publication of JP3453764B2 publication Critical patent/JP3453764B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 特に絶縁膜の処理方法に関する。近年, メモリ素
子の微細化に伴い, キャパシタやゲートの絶縁膜高い電
界がかかるようになった。このとき, 絶縁膜に流れるト
ンネルリーク電流は素子寿命の低下や電荷保持時間の低
下等の悪影響を与える。このため，トンネルリーク電流
が少ない絶縁膜が要求される。
【０００２】
【従来の技術】従来の半導体装置の製造方法素子におい
ては, 絶縁膜に酸化膜や窒化膜, あるいはそれらの多層
膜が用いられている。ところが素子が微細化されると絶
縁膜に加わる電界が高くなり, 絶縁膜に流れるトンネル
リーク電流が増加する。
【０００３】
【発明が解決しようとする課題】従来例による素子に形
成されている絶縁膜では, 微細化に伴い絶縁膜に流れる
トンネルリーク電流が増加し, 素子の信頼性が低下する
という問題があった。
【０００４】本発明は高電界印加時に絶縁膜に流れるト
ンネルリーク電流を低減することを目的とする。
【０００５】
【課題を解決するための手段】上記課題の解決は，半導
体基板上に形成された酸化シリコン膜に酸素イオン（Ｏ
+ ）をドーズ量１×1013cm-2以上注入し、該半導体基板
を800 ℃以下の温度で熱処理を行うことを特徴とする半
導体装置の製造方法，あるいは、半導体基板に表面から
酸素イオン（Ｏ+ ）をドーズ量１×1013cm-2以上注入
し、次いで該半導体基板表面に酸化シリコン膜を形成
し、次いで該半導体基板を800 ℃以下の温度で熱処理を
行うことを特徴とする半導体装置の製造方法により達成
される。
【０００６】
【作用】図１(A) −(C) は本発明の原理説明図(1) であ
る。図２(A) −(C) は本発明の原理説明図(2) である。
【０００７】図において，11はシリコン(Si)ウエハ, 12
は二酸化シリコン(SiO2 ）膜, 13は注入イオン, 14は注
入された元素が取り込まれたSiO2膜である。図１はSiウ
エハに酸化膜を形成後イオン注入した場合, 図２はSiウ
エハにイオン注入した後酸化膜を形成したものである。
【０００８】いずれの酸化膜も，後記図３、図４から分
かるように取り込まれた元素がトンネルリーク電流を抑
制している。取り込まれた元素がトンネルリーク電流を
抑制する理由は以下のように考えられる。
【０００９】注入された元素(O+ ）は注入時には＋１価
でSiO2中に注入されるが, SiO2のネットワークに取り込
まれたとき負に帯電する。これは, これらの元素の電気
陰性度が高いためである。SiO2膜の中程に負電荷の領域
ができると, AlよりSiに向け下がるように傾斜したSiO2
の伝導帯端を上方へ曲げるため, Alのフェルミ準位にお
けるAl/Si 間のSiO2膜によるバリア厚さがこれらの元素
を注入しないSiO2膜と比較して厚くなるため, 注入した
SiO2膜を通過するトンネル電子数が減少し，リーク電流
が抑制されることになる。
【００１０】
【実施例】図１に対応する実施例を説明する。まず，乾
燥雰囲気中で1000℃の熱処理により, ｐ型シリコン(p-S
i)ウエハ11にSiO2膜12を形成し，SiO2膜12に酸素イオン
(O+ ）を注入した。
【００１１】注入条件の一例は次の通りである。入射角
７°，エネルギー 4 KeV, ドーズ量 1×1012， 1×1013
ｃｍ-2である。注入後のアニールは 700, 800, 900℃で
それぞれ10分間行って, AlゲートMOSを作製した。
【００１２】次に, 図２に対応する実施例を説明する。
半導体基板表面に 0+ をエネルギー 10 KeV 以下, ドー
ズ量 1×1012ｃｍ-2以上注入し, 次いで該半導体基板表
面に熱酸化(850−900 ℃) による酸化シリコン膜を形成
し，次いで該半導体基板を 800℃以下の温度で熱処理を
行う。
【００１３】図３は O+ を 1×1012ｃｍ-2注入した試料
の Fowler-Nordheimプロットを示した図である。図は,
１／Ｅ(cm/V)に対するＪ／Ｅ2 （Ａ／Ｖ2 ） を示す。
ここで，Ｊは電流密度 (A/cm2 ）， Ｅは電界（V/cm)
である。この場合, 注入していない no doseと比較し
て, 1×1012ｃｍ-2ではトンネルリーク電流低減の効果
はない。
【００１４】図４は O+ を 1×1013ｃｍ-2注入した試料
の Fowler-Nordheimプロットを示した図である。この場
合, 注入していない no doseと比較して, 800℃アニー
ルではトンネルリーク電流は低減し， 900℃アニールで
は no doseより高くなる。
【００１５】図５は O+ を 1×1013ｃｍ-2注入した試料
のアニール温度に対するフラットバンド電圧Ｖfbを示し
た図である。no doseと比較して O+ による影響は少な
く, アニール温度に対するＶfbシフト量は 0.2 V以内に
入っている。
【００１６】
【発明の効果】本発明によれば, 微細化に伴う高電界印
加に対し, 絶縁膜に流れるトンネルリーク電流を低減す
ることができた。この結果, キャパシタの誘電体膜やゲ
ート絶縁膜の信頼性が向上し，半導体装置の微細化に寄
与することができた。
【図面の簡単な説明】
【図１】 本発明の原理説明図(1)
【図２】 本発明の原理説明図(2)
【図３】 O+ を 1×1012ｃｍ-2注入した試料の Fowle
r-Nordheimプロットを示した図
【図４】 O+ を 1×1013ｃｍ-2注入した試料の Fowle
r-Nordheimプロットを示した図
【図５】 O+ を 1×1013ｃｍ-2注入した試料のアニー
ル温度に対するフラットバンド電圧Ｖfbを示した図
【符号の説明】
11 半導体基板でSiウエハ 12 酸化シリコン膜 13 注入イオン 14 注入された元素が取り込まれた酸化シリコン膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−29178（ＪＰ，Ａ) 特開 昭55−85068（ＪＰ，Ａ) 特開 昭61−256641（ＪＰ，Ａ) 特開 昭61−164266（ＪＰ，Ａ) 特開 平４−33375（ＪＰ，Ａ) 特開 昭49−78483（ＪＰ，Ａ) 特開 平４−206774（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/265 H01L 29/78

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された酸化シリコン
    膜に酸素イオン（Ｏ + ）をドーズ量１×10 13 cm -2 以上注
    入し、該半導体基板を800 ℃以下の温度で熱処理を行う
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 半導体基板に表面から酸素イオン
    （Ｏ + ）をドーズ量１×10 13 cm -2 以上注入し、次いで該
    半導体基板表面に酸化シリコン膜を形成し、次いで該半
    導体基板を800 ℃以下の温度で熱処理を行うことを特徴
    とする半導体装置の製造方法。
JP01797792A 1992-02-04 1992-02-04 半導体装置の製造方法 Expired - Lifetime JP3453764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01797792A JP3453764B2 (ja) 1992-02-04 1992-02-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01797792A JP3453764B2 (ja) 1992-02-04 1992-02-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05217931A JPH05217931A (ja) 1993-08-27
JP3453764B2 true JP3453764B2 (ja) 2003-10-06

Family

ID=11958787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01797792A Expired - Lifetime JP3453764B2 (ja) 1992-02-04 1992-02-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3453764B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1052685A3 (en) * 1999-05-14 2001-11-07 Lucent Technologies Inc. Integrated circuit device having a fluorine implanted oxide layer
US6358865B2 (en) * 1999-05-14 2002-03-19 Agere Systems Guardian Corp. Oxidation of silicon using fluorine implant
DE102004031453B4 (de) * 2004-06-29 2009-01-29 Qimonda Ag Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur

Also Published As

Publication number Publication date
JPH05217931A (ja) 1993-08-27

Similar Documents

Publication Publication Date Title
US4925807A (en) Method of manufacturing a semiconductor device
JP3194370B2 (ja) 半導体装置とその製造方法
KR100221120B1 (ko) 반도체 장치의 제조 방법
US4447272A (en) Method for fabricating MNOS structures utilizing hydrogen ion implantation
US4743953A (en) Random access memory cell with MIS capacitor having insulator of oxide of doped metal
JPS62113474A (ja) 半導体集積回路の製造方法
US4746377A (en) Semiconductor device with thermally oxidized insulating and arsenic diffusion layers
US6380102B1 (en) Method for fabricating gate oxide film of semiconductor device
JP3453764B2 (ja) 半導体装置の製造方法
US5502322A (en) Transistor having a nonuniform doping channel
US6087238A (en) Semiconductor device having reduced-width polysilicon gate and non-oxidizing barrier layer and method of manufacture thereof
US6127248A (en) Fabrication method for semiconductor device
JP2950101B2 (ja) 半導体装置の製造方法
JPS6038879A (ja) 半導体装置の製造方法
JP2766492B2 (ja) Ｍｏｓ技術で集積キャパシタを製造するための方法
JPH04316333A (ja) 薄膜トランジスタの製造方法
JPH02268441A (ja) 半導体装置の製造方法
JP2007048882A (ja) 半導体装置およびその製造方法
JPH03229427A (ja) Ｍｏｓ型半導体装置の製造方法
JP2831805B2 (ja) 半導体装置の製造方法
JP2924069B2 (ja) Ｍｉｓ型半導体装置の製造方法
JPH03188637A (ja) 半導体装置の製造方法
JP2961388B2 (ja) 不揮発性半導体メモリの製造方法
JPS62285469A (ja) 半導体装置の製造方法
JPH05136259A (ja) 半導体基板及び半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9