JP3449538B2 - 光電変換素子およびその製造方法 - Google Patents

光電変換素子およびその製造方法

Info

Publication number
JP3449538B2
JP3449538B2 JP16548299A JP16548299A JP3449538B2 JP 3449538 B2 JP3449538 B2 JP 3449538B2 JP 16548299 A JP16548299 A JP 16548299A JP 16548299 A JP16548299 A JP 16548299A JP 3449538 B2 JP3449538 B2 JP 3449538B2
Authority
JP
Japan
Prior art keywords
lead frame
manufacturing
case portion
conversion element
base portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16548299A
Other languages
English (en)
Other versions
JP2000353828A (ja
Inventor
亜紀 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP16548299A priority Critical patent/JP3449538B2/ja
Publication of JP2000353828A publication Critical patent/JP2000353828A/ja
Application granted granted Critical
Publication of JP3449538B2 publication Critical patent/JP3449538B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は発光用、受光用など
の目的でプリント回路基板などに取付けられて用いられ
るLEDランプ、受光素子あるいは受発光素子など光電
変換素子に関するものであり、詳細には、前記光電変換
素子のコストダウンを可能とする製造方法の提供を目的
とする。
【0002】
【従来の技術】従来のこの種の光電変換素子の構成をL
EDランプの例を示すものが図8および図9であり、先
ず、図8に示すLEDランプ90においては、LEDチ
ップ91をダイボンドしワイヤ92による配線を行った
状態のリードフレーム93を金型(図示は省略する)中
に所定位置として設置し、前記LEDチップ91および
ワイヤ92を覆うように透明な樹脂を注入するトランス
ファーモールドによりケース部94を形成するものであ
る。
【0003】また、図9に示すLEDランプ80におい
ては、予めにリードフレーム81をインサートモールド
することでベース部82中に埋設しておき、このリード
フレーム81にLEDチップ83をダイボンドし、ワイ
ヤ84による配線を行った後に貼着など適宜な手段によ
りケース部85を取付け、LEDチップ83を覆うもの
である。
【0004】尚、前記LEDチップ91、83をPD
(ホトダイオード)チップに代替させれば、上記の製造
方法により受光素子が得られるものとなる。また、LE
DチップとPDチップとの双方を配置すればLEDチッ
プから放射した光が対象物で反射するのをPDチップで
検知し検出する検出センサが得られるものと成る。
【0005】
【発明が解決しようとする課題】しかしながら、前記し
た従来の製造方法の図8に示したものでは、既にLED
チップ91が取付けられワイヤ92で配線が行われたリ
ードフレーム93に対してケース部94の成形を行うも
のであるので、例えば樹脂の注入時の応力でワイヤ92
が断線するなどの可能性がある。
【0006】これを防止するためには樹脂の注入速度な
どに厳密な管理を行うことも有効ではあるが、このため
にはケース部94を成形するための成型機に非常に高精
度のものが必要となり高価なものと成るので、製品のコ
ストアップの要因となる。また、別の手段として、ケー
ス部85の成型前にLEDチップ91とワイヤ92とを
予めに覆う方法もあるが、この場合にも別工程の追加が
必要となり、コストアップは避けられないものとなる。
【0007】また、図9に示したものでは、LEDチッ
プ83が所定の位置にダイボンドが行われるものとする
ためには、リードフレーム81とベース部82とに高い
精度が要求され上記と同様に厳密な管理が必要となり生
産性が低下すると共に、略摺鉢状の底面にLEDチップ
83のダイボンドと配線を行わなければならないものと
なるので、この面でも生産性が低下し、同様にコストア
ップする問題点を生じている。
【0008】
【課題を解決するための手段】本発明は前記した従来の
課題を解決するための具体的手段として、半導体チップ
が搭載され、位置決めとともに接着樹脂の流入を促すこ
とを目的とした貫通孔または切欠きを有するリードフレ
ームと、前記半導体チップを覆う形状で前記リードフレ
ームに当接し、前記リードフレーム当接部には前記位置
決めのためのボスを有するケース部と、前記ケース部と
でお互いに前記リードフレームを挟む位置に設置される
ベース部と、前記ベース部と前記リードフレームの間に
は前記接着樹脂を含む接着シートとを有し、前記ケース
部、前記リードフレームおよび前記ベース部は前記接着
樹脂によって一体化されている光電変換素子の製造方法
であって、前記ケース部を前記ボスおよび前記リードフ
レームに設けられた貫通孔または切欠きによって仮止
し、前記ベース部を前記リードフレーム上の前記ケース
部と反対側の面に前記接着シートを挟み貼着した後、前
記ケース部と前記ベース部を前記リードフレームを挟む
方向に応力を加えつつ加熱することで前記接着シート中
の前記接着樹脂が溶融することにより、前記接着樹脂が
リードフレームの貫通孔または切欠きと、ケース部のボ
スとの間隙に流入し、前記リードフレーム、前記ケース
および前記ベース部を一体化することを特徴とする光電
変換素子の製造方法を提供することで課題を解決するも
のである。
【0009】
【発明の実施の形態】つぎに、本発明を図に示す実施形
態に基づいて詳細に説明する。尚、この実施形態でも光
電変換素子がLEDランプのときの例で示すが、上記し
たようにLEDチップをPDチップ、受発光素子チップ
などに置換して実施することは自在である。図1〜図4
は、本発明に係るLEDランプの製造方法を工程の順に
示すものであり、第一の工程としては図1に示すように
リードフレーム1の所定位置にLEDチップ2のダイボ
ンドを行い、ワイヤ3による配線を行う。
【0010】尚、前記リードフレーム1は複数が外枠1
aなどにより一体化されているものであるので、上記の
ダイボンド、配線は自動機、半自動機などで行うことが
可能であり、効率良く行えるものである。 ここで、本
発明においては、前記リードフレーム1の例えば2個所
には貫通孔1bが設けられていて、後に説明するケース
部4との位置決め手段とされている。
【0011】図2は、同じく本発明に係るLEDランプ
の製造方法の第二の工程を示すものであり、上記LED
チップ2の取付が行われたリードフレーム1にはLED
チップ2を覆うようにしてケース部4の取付けが行われ
る。このときに前記ケース部4には前記貫通孔1bに対
応するボス4aが設けられていて、貫通孔1bとボス4
aとを嵌合させることで、リードフレーム1とケース部
4とが所定の位置として係合が行われるものとされてい
る。
【0012】そして、リードフレーム1のケース部4が
取付けられた面の背面側から接着シート5が貼着され、
更に、前記接着シート5に重ねてはベース部6が載置さ
れる。前記接着シート5は例えばガラス繊維の不繊布に
エポキシ樹脂を含浸したもの、あるいは、エポキシ樹脂
自体をフィルム状に形成したものであり、常温では形成
された形状を維持し、且つ、多少の粘着性を有するもの
であるので、前記リードフレーム1、ケース部4、ベー
ス部6に対して仮止め程度の作用は行うものとなる。
【0013】図3は、同じく本発明に係るLEDランプ
の製造方法の第三の工程を示すものであり、上記のよう
にしてケース部4とベース部6とを取付けた後には、適
宜な治具などにより前記ケース部4とベース部6とでリ
ードフレーム1を挟む方向に応力が加えられ、この状態
を維持してトンネル状の連続炉などにより加熱が行われ
る。
【0014】図4は前記接着シート5の加熱時の特性P
を示すものであり、図は150℃に加熱した条件下で、
加えられた外部からの圧力により溶融したエポキシ樹脂
が拡がる面積を倍率で示してある。図によれば250g
/cm2 程度の圧力下においては略3倍の面積に拡がる
流動性を有するものとなるので、前記したリードフレー
ム1の貫通孔1bとケース部4のボス4aとの間隙にも
流入し、リードフレーム1の一方の面に接着シート5を
貼着した状態でもケース部4の接着が可能となる。
【0015】上記の接着が行われた後には、例えばリー
ドフレーム1の外枠1aからの切断切り離し、あるい
は、リードフレーム1の端子部となる部分の成型加工な
ど通常のLEDランプの工程が行われて、図5に示すL
EDランプ10が得られるものとなる。
【0016】図6、図7は本発明の別な実施形態であ
り、上記のLEDランプ10においては、LEDチップ
2はケース部4内で大気(屈折率=1)に囲まれるもの
と成っている。よって、例えば屈折率≒3であるLED
チップ2と大気との接触面ではLEDチップ2側に内面
反射を生じて、光の取出し効率が低下するものとなる問
題点を生じる。
【0017】この点の解決方法としては、LEDチップ
2が大気よりも屈折率の高い樹脂中に埋設することが有
効とされているが、本発明の製造方法においてはこの点
にも対応が可能であり、図6に示すようにベース部8に
開口部8aを設け、このベース部8を貼着する接着シー
ト7も対応する形状としておく。
【0018】そして、加熱、加圧によるベース部8およ
びケース部4のリードフレーム1への接着を行った後
に、前記開口部8aからエポキシ樹脂など透明樹脂9の
滴下(ポッテング)モールドを行えば、LEDチップ2
とケース部4間は透明樹脂9で充填され、図7に示すL
EDランプ11が得られるものとなる。
【0019】このときには、既にケース部4によりLE
Dランプ11の外観形状は形成されているものであるの
で、上記した滴下モールド時には金型などは不要であ
り、よって、特に成型機なども用意する必要はなく、例
えば定量の樹脂の注入が行えるシリンダーなどで充分で
あり、組立工程への負担の増加も低いものとすることが
できる。
【0020】次いで、上記した本発明の製造方法とする
ときの作用および効果について説明を行う。先ず、本発
明においてはケース部4およびベース部6(8)を接着
シート5(7)で貼着するものであるので、ケース部4
およびベース部6(8)は、通常の樹脂成型機により予
めに形成しておくことが可能となる。
【0021】従って、LEDランプ10(11)の製造
工程中で高価なトランスファ成型機などを使用すること
はなく、工程数が短縮されると共に設備投資も低減さ
れ、もって、LEDランプ10(11)の生産コストを
低減することが可能となる。また、前記ケース部4ある
いはベース部6(8)を変更するのみで生産工程に負担
を生じることなく各種の形状のLEDランプの製造が可
能となるので、生産品種の切換などが速やかに行えるも
のとなり、更には、LEDチップ2をPDチップに代替
させることで工程に何らの変更もなく受光素子の生産も
可能となり、生産ラインの機動性も格段に向上する。
【0022】
【発明の効果】以上に説明したように本発明により、ケ
ース部をボスおよびリードフレームに設けられた貫通孔
または切欠きによって仮止し、ベース部を前記リードフ
レーム上の前記ケース部と反対側の面に接着シートを挟
み貼着した後、前記ケース部と前記ベース部を前記リー
ドフレームを挟む方向に応力を加えつつ加熱することで
前記接着シート中の接着樹脂が溶融することにより、前
記接着樹脂がリードフレームの貫通孔または切欠きと、
ケース部のボスとの間隙に流入し、前記リードフレー
ム、前記ケースおよび前記ベース部を一体化する光電変
換素子の製造方法としたことで、第一には、通常の成形
機で予めに成形しておいたケース部あるいはベース部を
採用可能とし、LEDランプの生産工程中でケース部あ
るいはベース部を形成するという工程を排除し、生産工
程の短縮と、高価なトランスファ成形機を不要として、
この種のLEDランプなど光電変換素子のコストダウン
に極めて優れた効果を奏するものである。
【0023】また、本発明によれば、LEDランプの生
産はリードフレームへのケース部とベース部との貼着で
良いものとなり、これらケース部とベース部との形状変
更にはそれ程に生産工程の変更を要しないものとなるの
で、例えば発光用、受光用など用途が異なるものを含む
多品種少量生産などにも対応が可能となり、生産ライン
の機動性が向上するという優れた効果も併せて奏するも
のとなる。
【図面の簡単な説明】
【図1】 本発明に係る光電変換素子(LEDランプ)
の製造方法の第一の工程を示す平面図である。
【図2】 同じく本発明に係る製造方法の第二の工程を
示す断面図である。
【図3】 同じく本発明に係る製造方法の第三の工程を
示す断面図である。
【図4】 同じく本発明が採用する接着シートの特性を
示すグラフである。
【図5】 本発明に係る製造方法により製造されたLE
Dランプを示す断面図である。
【図6】 同じく本発明に係る製造方法の別の実施形態
を貼着工程の完了後の状態で示す断面図である。
【図7】 別の実施形態により得られる光電変換素子
(LEDランプ)を示す断面図である。
【図8】 従来例を示す断面図である。
【図9】 別の従来例を示す断面図である。
【符号の説明】
1……リードフレーム 1a……外枠 1b……貫通孔 2……LEDチップ 3……ワイヤ 4……ケース部 4a……ボス 5、7……接着シート 6、8……ベース部 8a……開口部 9……透明樹脂 10、11……LEDランプ(光電変換素子)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−68095(JP,A) 特開 平9−61271(JP,A) 特開 昭63−144551(JP,A) 特開 平3−290982(JP,A) 特開 平6−61522(JP,A) 実開 昭63−148906(JP,U) 実開 昭58−25055(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 33/00 H01L 31/00 - 31/20 H01L 23/00 - 23/66

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップが搭載され、位置決めとと
    もに接着樹脂の流入を促すことを目的とした貫通孔また
    は切欠きを有するリードフレームと、前記半導体チップ
    を覆う形状で前記リードフレームに当接し、前記リード
    フレーム当接部には前記位置決めのためのボスを有する
    ケース部と、前記ケース部とでお互いに前記リードフレ
    ームを挟む位置に設置されるベース部と、前記ベース部
    と前記リードフレームの間には前記接着樹脂を含む接着
    シートとを有し、前記ケース部、前記リードフレームお
    よび前記ベース部は前記接着樹脂によって一体化されて
    いる光電変換素子の製造方法であって、前記ケース部を
    前記ボスおよび前記リードフレームに設けられた貫通孔
    または切欠きによって仮止し、前記ベース部を前記リー
    ドフレーム上の前記ケース部と反対側の面に前記接着シ
    ートを挟み貼着した後、前記ケース部と前記ベース部を
    前記リードフレームを挟む方向に応力を加えつつ加熱す
    ることで前記接着シート中の前記接着樹脂が溶融するこ
    とにより、前記接着樹脂がリードフレームの貫通孔また
    は切欠きと、ケース部のボスとの間隙に流入し、前記リ
    ードフレーム、前記ケースおよび前記ベース部を一体化
    することを特徴とする光電変換素子の製造方法。
  2. 【請求項2】 前記接着シート中に含まれる接着樹脂が
    エポキシ樹脂であることを特徴とする請求項1記載の光
    電変換素子の製造方法。
  3. 【請求項3】 前記ケース部には前記半導体チップを囲
    う空洞を有し、前記空洞内を前記半導体チップより大き
    い屈折率を持つ樹脂で充填したことを特徴とする請求項
    1または請求項2記載の光電変換素子の製造方法。
  4. 【請求項4】 請求項1〜請求項3の何れかに記載の製
    造方法により製造されたことを特徴とする光電変換素
    子。
JP16548299A 1999-06-11 1999-06-11 光電変換素子およびその製造方法 Expired - Lifetime JP3449538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16548299A JP3449538B2 (ja) 1999-06-11 1999-06-11 光電変換素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16548299A JP3449538B2 (ja) 1999-06-11 1999-06-11 光電変換素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000353828A JP2000353828A (ja) 2000-12-19
JP3449538B2 true JP3449538B2 (ja) 2003-09-22

Family

ID=15813251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16548299A Expired - Lifetime JP3449538B2 (ja) 1999-06-11 1999-06-11 光電変換素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP3449538B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1496551B1 (en) * 2003-07-09 2013-08-21 Nichia Corporation Light emitting diode, method of manufacturing the same and lighting equipment incorporating the same
JP2005217369A (ja) * 2004-02-02 2005-08-11 Three M Innovative Properties Co 発光ダイオード装置用接着シート及び発光ダイオード装置
JP4654639B2 (ja) * 2004-09-09 2011-03-23 日亜化学工業株式会社 発光装置及びその製造方法
JP2007208061A (ja) * 2006-02-02 2007-08-16 Sharp Corp 半導体発光素子,その製造方法,半導体発光素子アセンブリ
US20080089072A1 (en) * 2006-10-11 2008-04-17 Alti-Electronics Co., Ltd. High Power Light Emitting Diode Package
JP4976982B2 (ja) * 2007-10-30 2012-07-18 パナソニック株式会社 Ledユニット
JP6110528B2 (ja) * 2016-02-03 2017-04-05 京セラコネクタプロダクツ株式会社 半導体発光素子用ホルダ、及び、半導体発光素子モジュール

Also Published As

Publication number Publication date
JP2000353828A (ja) 2000-12-19

Similar Documents

Publication Publication Date Title
KR101283182B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
US6383835B1 (en) IC package having a conductive material at least partially filling a recess
US5731231A (en) Semiconductor apparatus, fabrication method therefor and board frame
US7719585B2 (en) Solid-state imaging device
JPH11195794A (ja) 光電素子および該光電素子の製造方法
JPH10135492A (ja) スルーホール電極付き電子部品およびその製造方法
JP4925832B2 (ja) 光センサを実装するための方法
JP3449538B2 (ja) 光電変換素子およびその製造方法
JPS63166277A (ja) オプトカプラ装置の製造方法
KR20060002282A (ko) 일체형 열전달 슬러그가 형성된 발광다이오드 패키지 및그 제조방법
JPH11191562A (ja) 半導体装置の製造方法
JPH11112036A (ja) 面実装半導体装置
JPH11176856A (ja) 半導体装置の製造方法
JP2003029095A (ja) フェルール付ファイバ及び光モジュール、並びに光モジュールの製造方法
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
JPH11186481A (ja) リードフレーム
JP2000124507A (ja) 表面実装型発光ダイオード
JP2594207B2 (ja) 表面実装型ledの製造方法
JP3699783B2 (ja) チップ型半導体及びその製造方法
JP3431993B2 (ja) Icパッケージの組立方法
JP2620685B2 (ja) 固体撮像素子の製造方法
KR101161448B1 (ko) 반도체 소자 탑재의 리드 프레임과 그것을 이용한 반도체장치
JP3101007B2 (ja) 透過型光結合装置
JPH01120856A (ja) リードフレーム
JP2864460B2 (ja) 多心式光モジュール及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3449538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term