JP3447652B2 - 半導体装置の静電保護回路の使用方法 - Google Patents
半導体装置の静電保護回路の使用方法Info
- Publication number
- JP3447652B2 JP3447652B2 JP2000068633A JP2000068633A JP3447652B2 JP 3447652 B2 JP3447652 B2 JP 3447652B2 JP 2000068633 A JP2000068633 A JP 2000068633A JP 2000068633 A JP2000068633 A JP 2000068633A JP 3447652 B2 JP3447652 B2 JP 3447652B2
- Authority
- JP
- Japan
- Prior art keywords
- protection circuit
- electrostatic protection
- signal
- semiconductor device
- signal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号の伝達
を確保し、かつ静電破壊を防止するための半導体装置の
静電保護回路の使用方法に関する。
を確保し、かつ静電破壊を防止するための半導体装置の
静電保護回路の使用方法に関する。
【０００２】
【従来の技術】従来から、半導体集積回路の信号入力端
子または信号出力端子に加えられる静電気等による高電
圧入力から内部回路を保護するための静電保護回路が提
案されてきた。
子または信号出力端子に加えられる静電気等による高電
圧入力から内部回路を保護するための静電保護回路が提
案されてきた。
【０００３】半導体集積回路の静電気による破壊は、半
導体集積回路が単体として扱われている状況、即ち組立
工程〜選別工程〜出荷／梱包工程〜基板への実装工程ま
での間に起こる頻度が最も高い。回路基板に実装後は、
信号端子が他の半導体集積回路や受動素子に接続され、
インピーダンスが低下すること、または外部からの静電
気の侵入の可能性も低くなることから、静電保護回路の
必要性が乏しくなる。
導体集積回路が単体として扱われている状況、即ち組立
工程〜選別工程〜出荷／梱包工程〜基板への実装工程ま
での間に起こる頻度が最も高い。回路基板に実装後は、
信号端子が他の半導体集積回路や受動素子に接続され、
インピーダンスが低下すること、または外部からの静電
気の侵入の可能性も低くなることから、静電保護回路の
必要性が乏しくなる。
【０００４】特開平５−１２１６６２号公報に、図２に
示すような静電保護回路を有する半導体集積回路が開示
されている。図２に示すように静電保護回路は、静電保
護ダイオード４と被保護回路との間にヒューズ３を挿入
した構成となっている。ダイオード４に降伏電圧が印加
されると逆方向にも電流が流れるため、内部回路を保護
することができる。
示すような静電保護回路を有する半導体集積回路が開示
されている。図２に示すように静電保護回路は、静電保
護ダイオード４と被保護回路との間にヒューズ３を挿入
した構成となっている。ダイオード４に降伏電圧が印加
されると逆方向にも電流が流れるため、内部回路を保護
することができる。
【０００５】半導体集積回路実装後、ヒューズ３に直流
大電流が加えられ、ヒューズ３を溶断する。この結果、
静電保護回路が信号端子から分離されることにより、信
号端子に高速の信号が入力された場合でも、静電保護回
路の容量成分の影響を受けないため、入力信号の高速性
は損なわれない。
大電流が加えられ、ヒューズ３を溶断する。この結果、
静電保護回路が信号端子から分離されることにより、信
号端子に高速の信号が入力された場合でも、静電保護回
路の容量成分の影響を受けないため、入力信号の高速性
は損なわれない。
【０００６】
【発明が解決しようとする課題】しかしながら、図２に
示す静電保護回路においては、ヒューズ３を溶断するた
めに直流大電流を流す必要があり、その場合、ダイオー
ド４があるのでＩＮに対してＧＮＤをプラス側に設定す
る必要がある。ところが、ＩＮは内部回路につながって
おり、ＧＮＤからの直流大電流はダイオード４だけでな
く内部回路を通しても流れてしまう。
示す静電保護回路においては、ヒューズ３を溶断するた
めに直流大電流を流す必要があり、その場合、ダイオー
ド４があるのでＩＮに対してＧＮＤをプラス側に設定す
る必要がある。ところが、ＩＮは内部回路につながって
おり、ＧＮＤからの直流大電流はダイオード４だけでな
く内部回路を通しても流れてしまう。
【０００７】そのため、非常に大きな電流を流す必要が
あり、チップが発熱したり、またはチップの表面にある
電極とパッケージの外に出ているリード電極とを接続す
るボンディングワイヤの溶断、あるいは配線のエレクト
ロマイグレーション等の恐れも出てくる。また、半導体
集積回路を基板に実装した後では、ＧＮＤ側よりプラス
電位を与えることはシステムの制約を考慮すると困難な
ことが多い。
あり、チップが発熱したり、またはチップの表面にある
電極とパッケージの外に出ているリード電極とを接続す
るボンディングワイヤの溶断、あるいは配線のエレクト
ロマイグレーション等の恐れも出てくる。また、半導体
集積回路を基板に実装した後では、ＧＮＤ側よりプラス
電位を与えることはシステムの制約を考慮すると困難な
ことが多い。
【０００８】図２においては、通常の電圧印加の条件で
は電流が流れないように逆方向にダイオード４が入って
いるため、ヒューズ３を溶断するためには通常とは異な
る条件で電流を流す必要があった。そのため、以上のよ
うな様々な不都合が生じていた。
は電流が流れないように逆方向にダイオード４が入って
いるため、ヒューズ３を溶断するためには通常とは異な
る条件で電流を流す必要があった。そのため、以上のよ
うな様々な不都合が生じていた。
【０００９】本発明は、上記不都合を解消するためにな
されたものであり、組立工程〜選別工程〜出荷／梱包工
程〜基板への実装組立工程内での静電気による内部回路
の破壊を有効に防止し、一方では、半導体装置の実動作
中には内部回路から切り離すことのできる半導体装置の
静電保護回路の使用方法を提供することを目的とする。
されたものであり、組立工程〜選別工程〜出荷／梱包工
程〜基板への実装組立工程内での静電気による内部回路
の破壊を有効に防止し、一方では、半導体装置の実動作
中には内部回路から切り離すことのできる半導体装置の
静電保護回路の使用方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】かかる目的を達成するた
めに、請求項１記載の発明は、信号端子と内部回路との
間に設けられ、ヒューズとコンデンサとを直列に配置し
た半導体装置の静電保護回路の使用方法であって、ヒュ
ーズに交流信号を入力して静電保護回路を信号端子から
切断することを特徴とする。
めに、請求項１記載の発明は、信号端子と内部回路との
間に設けられ、ヒューズとコンデンサとを直列に配置し
た半導体装置の静電保護回路の使用方法であって、ヒュ
ーズに交流信号を入力して静電保護回路を信号端子から
切断することを特徴とする。
【００１１】請求項２記載の発明は、請求項１記載の発
明において、交流信号を信号端子の側から入力すること
を特徴とする。
明において、交流信号を信号端子の側から入力すること
を特徴とする。
【００１２】請求項３記載の発明は、請求項１または２
記載の発明において、半導体装置の製造工程の任意の時
点で、交流信号を信号端子に入力して、静電保護回路を
信号端子から切断することを特徴とする。
記載の発明において、半導体装置の製造工程の任意の時
点で、交流信号を信号端子に入力して、静電保護回路を
信号端子から切断することを特徴とする。
【００１３】請求項４記載の発明は、請求項１または２
記載の発明において、半導体装置を基板に実装後、交流
信号を信号端子に入力して、静電保護回路を信号端子か
ら切断することを特徴とする。
記載の発明において、半導体装置を基板に実装後、交流
信号を信号端子に入力して、静電保護回路を信号端子か
ら切断することを特徴とする。
【００１４】請求項５記載の発明は、請求項１から４の
いずれか１項に記載の発明において、交流信号を所定の
時間、信号端子に入力して静電保護回路を信号端末から
切断することを特徴とする。
いずれか１項に記載の発明において、交流信号を所定の
時間、信号端子に入力して静電保護回路を信号端末から
切断することを特徴とする。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照しながら詳細に説明する。
図面を参照しながら詳細に説明する。
【００１６】図１は、本発明の実施の形態における半導
体装置の静電保護回路を説明するための回路図である。
信号端子ＩＮと内部回路との間からＧＮＤにヒューズ１
およびコンデンサ２が直列に接続されている。
体装置の静電保護回路を説明するための回路図である。
信号端子ＩＮと内部回路との間からＧＮＤにヒューズ１
およびコンデンサ２が直列に接続されている。
【００１７】信号端子に加えられた静電気は瞬間的な電
流パルスであり、ヒューズ１とコンデンサ２を通してＧ
ＮＤに電流が流れる。したがって、内部回路に静電気に
よる電流が流れることを抑えることができる。静電気の
立ち上がり時間は数ナノ秒〜数マイクロ秒程度であるの
で、高周波成分が大きくなる。一方、コンデンサ２はイ
ンピーダンスが低いので、電流を通しやすい。静電気は
短時間の電流パルスであるからヒューズ１を切断させる
ことはない。
流パルスであり、ヒューズ１とコンデンサ２を通してＧ
ＮＤに電流が流れる。したがって、内部回路に静電気に
よる電流が流れることを抑えることができる。静電気の
立ち上がり時間は数ナノ秒〜数マイクロ秒程度であるの
で、高周波成分が大きくなる。一方、コンデンサ２はイ
ンピーダンスが低いので、電流を通しやすい。静電気は
短時間の電流パルスであるからヒューズ１を切断させる
ことはない。
【００１８】次に、本発明の実施の形態における半導体
装置の静電保護回路の使用方法について説明する。通
常、半導体集積回路の組立から実装までの間の工程で、
静電気が信号端子に加えられる可能性が高い。一方、実
装後においては、半導体装置から静電保護回路を切り離
さないと、静電保護回路のコンデンサ２が、入力信号の
波形をなまらせるという悪影響がある。
装置の静電保護回路の使用方法について説明する。通
常、半導体集積回路の組立から実装までの間の工程で、
静電気が信号端子に加えられる可能性が高い。一方、実
装後においては、半導体装置から静電保護回路を切り離
さないと、静電保護回路のコンデンサ２が、入力信号の
波形をなまらせるという悪影響がある。
【００１９】半導体集積回路を実装後、信号端子に高周
波の交流信号を入力する。コンデンサ２は周波数が高い
ほど電流が流れやすいので、十分周波数の高い交流信号
を加えることでヒューズ１を溶断することができる。ヒ
ューズ１が溶断すると、コンデンサ２は内部回路と遮断
され、入力信号に対する影響がなくなる。
波の交流信号を入力する。コンデンサ２は周波数が高い
ほど電流が流れやすいので、十分周波数の高い交流信号
を加えることでヒューズ１を溶断することができる。ヒ
ューズ１が溶断すると、コンデンサ２は内部回路と遮断
され、入力信号に対する影響がなくなる。
【００２０】なお、ヒューズは、加えられた電流が一定
時間定格値を超えたとき溶断するという性質を持ってい
る。したがって、半導体集積回路の試験時に信号端子に
交流信号が加えられても、信号が加わる時間が短いので
ヒューズ１は溶断されない。
時間定格値を超えたとき溶断するという性質を持ってい
る。したがって、半導体集積回路の試験時に信号端子に
交流信号が加えられても、信号が加わる時間が短いので
ヒューズ１は溶断されない。
【００２１】実際の例を以下に示すと、コンデンサＣ＝
１ｐＦ、切断時の周波数をｆ＝１００ＭＨｚとするとコ
ンデンサのインピーダンス（容量リアクタンス）は以下
の（式１）により示される。
１ｐＦ、切断時の周波数をｆ＝１００ＭＨｚとするとコ
ンデンサのインピーダンス（容量リアクタンス）は以下
の（式１）により示される。
【００２２】
１／（２πｆＣ）＝１５９２（Ω） ・・・（式１）
【００２３】（式１）から理解できるように、コンデン
サのインピーダンスは、加えられる交流信号の周波数に
よって変化する。低い周波数の交流信号に対しては、イ
ンピーダンスが大きくなるので、電流はほとんど流れな
い。しかしながら、高い周波数の交流信号に対しては、
インピーダンスが小さくなるので、コンデンサの部分を
自由に流れる。直流信号の場合は、充電された後は、電
流が流れない。
サのインピーダンスは、加えられる交流信号の周波数に
よって変化する。低い周波数の交流信号に対しては、イ
ンピーダンスが大きくなるので、電流はほとんど流れな
い。しかしながら、高い周波数の交流信号に対しては、
インピーダンスが小さくなるので、コンデンサの部分を
自由に流れる。直流信号の場合は、充電された後は、電
流が流れない。
【００２４】電源電圧が５Ｖのとき、静電保護回路に流
れる電流値は、以下の（式２）により３ｍＡとなる。
れる電流値は、以下の（式２）により３ｍＡとなる。
【００２５】
５／１５９２＝０．００３（Ａ） ・・・（式２）
【００２６】ここで、ヒューズの抵抗を１０Ωとすると
ヒューズで発生する電力Ｗは、以下の（式３）に示すよ
うに１５ｍＷとなる。
ヒューズで発生する電力Ｗは、以下の（式３）に示すよ
うに１５ｍＷとなる。
【００２７】
Ｗ＝５×０．００３＝０．０１５（Ｗ） ・・・（式３）
【００２８】従って、このヒューズは１５ｍＷで切断さ
れるように設計すればよい。
れるように設計すればよい。
【００２９】本発明の構成は、従来技術における静電保
護回路のダイオード４をコンデンサ２に置換したもので
ある。従来技術においては、ダイオード４に印加される
逆方向電圧がある限度の大きさ（降伏電圧）になると、
急激に電流が流れるという特性を利用して、内部回路を
破壊するような高周波信号をＧＮＤに放電していた。
護回路のダイオード４をコンデンサ２に置換したもので
ある。従来技術においては、ダイオード４に印加される
逆方向電圧がある限度の大きさ（降伏電圧）になると、
急激に電流が流れるという特性を利用して、内部回路を
破壊するような高周波信号をＧＮＤに放電していた。
【００３０】これに対し、本発明においては、コンデン
サ２の低周波信号は通しにくく、高周波信号は通しやす
いという特性をもって、従来技術におけるダイオード４
の役割を果たすことができる。このように、半導体装置
が実装前の単体のときの効果は同様のものである。
サ２の低周波信号は通しにくく、高周波信号は通しやす
いという特性をもって、従来技術におけるダイオード４
の役割を果たすことができる。このように、半導体装置
が実装前の単体のときの効果は同様のものである。
【００３１】しかしながら、ヒューズ１、３を溶断する
段階になると、その差異が顕著になる。従来技術におい
ては、ダイオード４があるため、ヒューズ３を溶断する
ためにＧＮＤ側から直流大電流を流さなければならな
い。これに対し、本発明によれば、信号端子側ＩＮから
交流信号を加えるだけで、ヒューズ１を溶断することが
できる。
段階になると、その差異が顕著になる。従来技術におい
ては、ダイオード４があるため、ヒューズ３を溶断する
ためにＧＮＤ側から直流大電流を流さなければならな
い。これに対し、本発明によれば、信号端子側ＩＮから
交流信号を加えるだけで、ヒューズ１を溶断することが
できる。
【００３２】また、半導体装置が実装前の単体のときに
高周波信号が加えられても、ヒューズ１に所定の時間、
当該高周波信号が加えられなければ、ヒューズ１が溶断
することはなく、静電保護回路が分離することはない。
どのくらいの時間で溶断するヒューズ１を使用するか
は、実装前におけるテスト等において、どのくらいの周
波数の信号を加える必要があるか等を基に決定される。
高周波信号が加えられても、ヒューズ１に所定の時間、
当該高周波信号が加えられなければ、ヒューズ１が溶断
することはなく、静電保護回路が分離することはない。
どのくらいの時間で溶断するヒューズ１を使用するか
は、実装前におけるテスト等において、どのくらいの周
波数の信号を加える必要があるか等を基に決定される。
【００３３】なお、上述した実施の形態は、本発明の好
適な実施の形態の一例として示したものであり、本発明
の要旨を逸脱しない範囲内において、種々変形実施が可
能である。
適な実施の形態の一例として示したものであり、本発明
の要旨を逸脱しない範囲内において、種々変形実施が可
能である。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
にかかる半導体装置の静電保護回路の使用方法によれ
ば、組立から実装工程までの間、半導体集積回路の信号
端子にコンデンサが付いているため、静電気が加わって
も内部回路の破壊を防止することができる。実装後、所
定の時間、信号端子に交流信号が加えられるとコンデン
サを通じて電流が流れるため、ヒューズを溶断すること
ができる。ヒューズを溶断すると、コンデンサの静電容
量の影響を除去することができる。
にかかる半導体装置の静電保護回路の使用方法によれ
ば、組立から実装工程までの間、半導体集積回路の信号
端子にコンデンサが付いているため、静電気が加わって
も内部回路の破壊を防止することができる。実装後、所
定の時間、信号端子に交流信号が加えられるとコンデン
サを通じて電流が流れるため、ヒューズを溶断すること
ができる。ヒューズを溶断すると、コンデンサの静電容
量の影響を除去することができる。
【００３５】また、ヒューズが切断されるとコンデンサ
が信号端子から切り離されるので、高周波信号を内部回
路に伝達することができる。特に高周波を扱う信号端子
では、コンデンサが付けられないため静電気に対して弱
かったが、本発明はそのような信号端子に対しても静電
気保護として有効である。
が信号端子から切り離されるので、高周波信号を内部回
路に伝達することができる。特に高周波を扱う信号端子
では、コンデンサが付けられないため静電気に対して弱
かったが、本発明はそのような信号端子に対しても静電
気保護として有効である。
【図１】本発明の実施の形態における静電保護回路を示
した回路図である。
した回路図である。
【図２】従来技術における静電保護回路を示した回路図
である。
である。
１ ヒューズ
２ コンデンサ
３ ヒューズ
４ ダイオード
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/82 - 21/822
H01L 27/04
Claims (5)
- 【請求項１】 信号端子と内部回路との間に設けられ、
ヒューズとコンデンサとを直列に配置した半導体装置の
静電保護回路の使用方法であって、 前記ヒューズに交流信号を入力して前記静電保護回路を
前記信号端子から切断することを特徴とする半導体装置
の静電保護回路の使用方法。 - 【請求項２】 前記交流信号を前記信号端子の側から入
力することを特徴とする請求項１記載の半導体装置の静
電保護回路の使用方法。 - 【請求項３】 前記半導体装置の製造工程の任意の時点
で、前記交流信号を前記信号端子に入力して、前記静電
保護回路を前記信号端子から切断することを特徴とする
請求項１または２記載の半導体装置の静電保護回路の使
用方法。 - 【請求項４】 前記半導体装置を基板に実装後、前記交
流信号を前記信号端子に入力して、前記静電保護回路を
前記信号端子から切断することを特徴とする請求項１ま
たは２記載の半導体装置の静電保護回路の使用方法。 - 【請求項５】 前記交流信号を所定の時間、前記信号端
子に入力して前記静電保護回路を前記信号端末から切断
することを特徴とする請求項１から４のいずれか１項に
記載の半導体装置の静電保護回路の使用方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068633A JP3447652B2 (ja) | 2000-03-08 | 2000-03-08 | 半導体装置の静電保護回路の使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068633A JP3447652B2 (ja) | 2000-03-08 | 2000-03-08 | 半導体装置の静電保護回路の使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257311A JP2001257311A (ja) | 2001-09-21 |
| JP3447652B2 true JP3447652B2 (ja) | 2003-09-16 |
Family
ID=18587661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068633A Expired - Lifetime JP3447652B2 (ja) | 2000-03-08 | 2000-03-08 | 半導体装置の静電保護回路の使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447652B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4484564B2 (ja) | 2003-09-19 | 2010-06-16 | シャープ株式会社 | 静電気保護回路及びそれを備えた高周波回路装置 |
| JP2007088192A (ja) | 2005-09-22 | 2007-04-05 | Sanyo Electric Co Ltd | 半導体装置 |
-
2000
- 2000-03-08 JP JP2000068633A patent/JP3447652B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001257311A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103339727B (zh) | 自适应静电放电(esd)保护电路 | |
| US20060250731A1 (en) | System and method for electrostatic discharge protection in an electronic circuit | |
| JP2011519488A (ja) | マルチ電圧静電気放電保護 | |
| KR101089469B1 (ko) | 능동적 보호 회로 장치 | |
| JP2002124573A (ja) | 集積回路のための入力段ｅｓｄ保護 | |
| US5751173A (en) | Variable strength clock signal driver and method of manufacturing the same | |
| EP2329526B1 (en) | Esd protection | |
| US6753204B1 (en) | Method for assembling integrated circuits with protection of the circuits against electrostatic discharge | |
| US6639771B2 (en) | Internet ESD-shunt diode protected by delayed external MOSFET switch | |
| JP3447652B2 (ja) | 半導体装置の静電保護回路の使用方法 | |
| US5990723A (en) | Filter circuits for protecting against transient electrical pulses | |
| US20060103418A1 (en) | Methods and systems for rise-time improvements in differential signal outputs | |
| US20030058591A1 (en) | Electro-static discharge protection for high frequency port on an integrated circuit | |
| JP4459935B2 (ja) | 容量素子を有する回路、およびその試験方法 | |
| US5214562A (en) | Electrostatic discharge protective circuit of shunting transistors | |
| US6628490B2 (en) | Circuit arrangement | |
| JP3886905B2 (ja) | Ｅｓｄ保護を備える半導体部品 | |
| US20050127444A1 (en) | Semiconductor integrated circuit | |
| US7203043B2 (en) | Method and structure for external control of ESD protection in electronic circuits | |
| JPH02253651A (ja) | 半導体集積回路の入力保護回路 | |
| JPH05335493A (ja) | 入力保護回路 | |
| EP1111680A2 (en) | Esd protection of integrated circuit | |
| US20030107856A1 (en) | ESD protection circuit | |
| JPH05284732A (ja) | 耐サージ用電源回路 | |
| CN115411696A (zh) | 一种用于集成电路的保护电路及其保护方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |