CN115411696A - 一种用于集成电路的保护电路及其保护方法 - Google Patents

一种用于集成电路的保护电路及其保护方法 Download PDF

Info

Publication number
CN115411696A
CN115411696A CN202211189388.5A CN202211189388A CN115411696A CN 115411696 A CN115411696 A CN 115411696A CN 202211189388 A CN202211189388 A CN 202211189388A CN 115411696 A CN115411696 A CN 115411696A
Authority
CN
China
Prior art keywords
voltage
low
pin
chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211189388.5A
Other languages
English (en)
Inventor
贺江平
周凡超
周成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xihua University
Original Assignee
Xihua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xihua University filed Critical Xihua University
Priority to CN202211189388.5A priority Critical patent/CN115411696A/zh
Publication of CN115411696A publication Critical patent/CN115411696A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种用于集成电路的保护电路，包括设有高压引脚、低压引脚和芯片；所述高压引脚、低压引脚分别通过封装引线与芯片内部的高压芯片管脚、低压芯片管脚连接；所述低压芯片管脚利用金属走线连接一个低电压击穿器件。本发明利用从引脚至内部低压器件之间的金属走线连接作为熔丝保护器件，当高电压接至低电压引脚时，在芯片内部形成一个击穿的大电流通路，将金属连线烧毁，切断高电压，以防止因高、低压引脚间短路使得集成电路起火等安全问题的发生。

Description

一种用于集成电路的保护电路及其保护方法
技术领域
本发明提供一种用于集成电路的保护电路及其保护方法，属于集成电路技术领域。
背景技术
集成电路是一种采用一系列工艺将一个电路中所需的晶体管、电阻、电容和电感元件及布线等连接在一起的微型电子器件或部件，将多个元件制作在小块半导体晶片或介质基片上，再进行封装，使其成为具有所需电路功能的微型机构。
随着高度集成化的集成电路应用越来越广泛，对集成电路的保护要求也越来越高，但现有集成电路芯片在自保护方面依然存在缺陷，特别是既有高压输入引脚又有低压输入引脚的集成电路，其在上电工作时，若需使用万能表对芯片的各引脚进行检测或测量时，万能表的笔头容易导致集成电路芯片的高压引脚与低压引脚误接，从而将高电压导入低压引脚，形成安培级大电流，或者在印制集成电路板时印制线误接等造成高、低压引脚联通，均会导致芯片损坏而无法正常工作，甚至会引起芯片烧毁、起火，存在较大的安全问题。
发明内容
针对集成电路芯片高、低压引脚间短路而导致芯片损坏甚至起火的问题，本发明提供了一种集成电路高、低压引脚短路保护技术，用以保护当集成电路芯片高、低压引脚间短路时防止芯片因高、低压短路起火，防止安全问题的发生。
为实现上述目的，本发明提供了如下技术方案：
一种用于集成电路的保护电路，包括设有高压引脚、低压引脚和芯片；所述高压引脚、低压引脚分别通过封装引线与芯片内部的高压芯片管脚、低压芯片管脚连接；
所述低压芯片管脚利用金属走线连接一个低电压击穿器件。
所述的低电压击穿器件，包括MOS管；MOS管接地；当芯片正常工作时，MOS管不导通，低电压击穿器件处于关断状态，无电流流过。
所述封装引线选用金属丝。
本发明还提供一种用于集成电路的保护方法，采用上述的用于集成电路的保护电路，所述的低电压击穿器件在高压击穿后具有导通大电流Idischg能力，当Idischg流过低压芯片管脚至低电压击穿器件之间的金属走线时，把金属走线融化，从而将芯片内部电路与高压引脚之间断路，切断电流通路。
本发明利用从引脚至内部低压器件之间的金属走线连接作为熔丝保护器件，当高电压接至低电压引脚时，在芯片内部形成一个击穿的大电流通路，将金属连线烧毁，切断高电压，以防止因高、低压引脚间短路使得集成电路起火等安全问题的发生。
附图说明
图1为本发明的结构示意图；
图2为本发明金属走线及内部低电压电路的局部视图；
图3为本发明金属走线选用自恢复保险丝时的局部视图。
具体实施方式
为使本发明实现的技术手段、达成目的与功效易于明白了解，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示，一种用于集成电路的保护电路，包括设有高压引脚、低压引脚和芯片，所述高压引脚、低压引脚分别通过封装引线与芯片内部的高压芯片管脚PAD、低压芯片管脚PAD连接；所述封装引线选用金属丝。所述低压芯片管脚PAD利用金属走线(Metal Trace)连接一个低电压击穿器件ESD。
由于大部分的ESD电流来自电路外部，因此低电压击穿器件ESD一般设计在低压芯片管脚PAD旁，则低压芯片管脚PAD采用金属走线Metal Trace与低电压击穿器件ESD相连。
在本实施例中，低电压击穿器件ESD选用MOS管MN1。常用的ESD保护器件有二极管、双极性晶体管、MOS管、可控硅等。
在本实施例中，所述低电压击穿器件ESD在芯片内部形成一个内部低电压电路。当芯片正常工作时，MOS管MN1不导通，低电压击穿器件ESD处于关断状态，无电流流过。
在本实施例中，当高压引脚、低压引脚间短路时，高电压引入低压侧MOS管(MN1)漏极，MN1被击穿，将大电流经MN1接地。
低电压击穿器件ESD在高压击穿后具有导通大电流(Idischg)能力，当Idischg流过低压芯片管脚PAD至低电压击穿器件ESD之间的金属走线时，把金属走线融化，从而将IC内部电路与高压引脚之间断路，切断电流通路，保护集成电路不会起火，高压引脚、低压引脚之间短路的安全问题得到解决。
如图2所示，当高压引脚与低压引脚间短路时，此时MOS管MN1导通，产生瞬时大电流，低电压击穿器件ESD工作，大电流经MOS管MN1导入接地端分流到地，使得芯片不被损坏；当电流恢复正常时，MOS管关断，低电压击穿器件ESD不工作。
如图3所示，此时金属走线采用自恢复保险丝，自恢复保险丝具有过流过热保护，自动恢复双重功能。当高压引脚、低压引脚间短路产生瞬时高电流时，流经自恢复保险丝的大电流产生的热量使聚合树脂融化，体积迅速增大，形成高阻状态，工作电流迅速减小，从而对电路进行限制和保护，内部低电压电路不被损坏；当电流恢复正常时，自恢复保险丝重新冷却结晶，体积缩小，导电粒子重新形成导电通路，自恢复保险丝恢复为低阻状态，即完成了对电路的保护，无须人工更换。在本发明中，金属走线选用自恢复保险丝时，不仅可以防止集成电路芯片被损坏，还可以在保险丝自恢复后使得芯片可以继续正常工作。
本实施例中，从低压芯片管脚PAD至低电压击穿器件ESD之间的金属走线设计方法为：根据金属铝的热容0.88×103J/(kg·℃),当低电压击穿器件ESD击穿后电流流经金属铝导致金属铝熔断。根据金属的最大电流密度、熔点、电阻率计算出金属熔断时间，确保熔断时间<0.5秒。在集成电路中，一般最下层金属(M1)厚度为0.8um，电流密度为1mA/um，其电阻率为每方块80mΩ。另外，在集成电路中，每一个引脚都需要一个静电泄放器件，在低压引脚中可以采用MOS，更具体的为NMOS实现，因此可以使用此低电压ESD实现高、低压引脚短路时电流泄放功能。取L＝100um，W＝60um，既能满足低电压击穿器件ESD保护功能，也能满足高、低压引脚之间的短路安全保护。

Claims (4)

1.一种用于集成电路的保护电路，其特征在于，包括设有高压引脚、低压引脚和芯片；所述高压引脚、低压引脚分别通过封装引线与芯片内部的高压芯片管脚、低压芯片管脚连接；
所述低压芯片管脚利用金属走线连接一个低电压击穿器件。
2.根据权利要求1所述的一种用于集成电路的保护电路，其特征在于，所述的低电压击穿器件，包括MOS管；MOS管接地；当芯片正常工作时，MOS管不导通，低电压击穿器件处于关断状态，无电流流过。
3.根据权利要求1所述的一种用于集成电路的保护电路，其特征在于，所述封装引线选用金属丝。
4.一种用于集成电路的保护方法，采用权利要求1到3任一项所述的一种用于集成电路的保护电路，其特征在于，所述的低电压击穿器件在高压击穿后具有导通大电流Idischg能力，当Idischg流过低压芯片管脚至低电压击穿器件之间的金属走线时，把金属走线融化，从而将芯片内部电路与高压引脚之间断路，切断电流通路。
CN202211189388.5A 2022-09-28 2022-09-28 一种用于集成电路的保护电路及其保护方法 Pending CN115411696A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211189388.5A CN115411696A (zh) 2022-09-28 2022-09-28 一种用于集成电路的保护电路及其保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211189388.5A CN115411696A (zh) 2022-09-28 2022-09-28 一种用于集成电路的保护电路及其保护方法

Publications (1)

Publication Number Publication Date
CN115411696A true CN115411696A (zh) 2022-11-29

Family

ID=84168965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211189388.5A Pending CN115411696A (zh) 2022-09-28 2022-09-28 一种用于集成电路的保护电路及其保护方法

Country Status (1)

Country Link
CN (1) CN115411696A (zh)

Similar Documents

Publication Publication Date Title
US9601920B2 (en) Transient voltage protection circuits and devices
US9355971B1 (en) EOS protection for integrated circuits
JP5540801B2 (ja) Ｅｓｄ保護回路及び半導体装置
JPH10126962A (ja) 高圧保護回路
CN103795049A (zh) 使用i/o焊盘的esd保护方案
US20130003242A1 (en) Transient voltage suppressor for multiple pin assignments
US9882377B2 (en) Electrostatic discharge protection solutions
EP3944446A1 (en) Electrostatic discharge protection circuit
US10868421B2 (en) On-chip multiple-stage electrical overstress (EOS) protection device
US6621680B1 (en) 5V tolerant corner clamp with keep off circuit and fully distributed slave ESD clamps formed under the bond pads
CN212277198U (zh) 集成电路
US10749336B2 (en) ESD protection circuit with passive trigger voltage controlled shut-off
CN115411696A (zh) 一种用于集成电路的保护电路及其保护方法
US6657836B2 (en) Polarity reversal tolerant electrical circuit for ESD protection
EP2335283B1 (en) Protection for an integrated circuit
CN220775393U (zh) 基于开路失效模式的保护芯片的结构与电子设备
EP0643422B1 (en) Method and system for protecting integrated circuits
US20230369849A1 (en) Esd protection for multi-die integrated circuits (ics) including integrated passive devices
JP2010287644A (ja) 半導体装置及びその製造方法
US11043805B2 (en) Semiconductor device and a semiconductor package including the same
Wang ESD Protection for Automotive Electronics
JP2001257311A (ja) 半導体装置の静電保護回路およびその使用方法
KR20090093405A (ko) 정전기 방전 회로
TW201541732A (zh) 帶內置式瞬態電壓抑制的介面
JP2011181653A (ja) 半導体集積回路および電子回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination