JP3446337B2 - サンプリング同期方式 - Google Patents
サンプリング同期方式Info
- Publication number
- JP3446337B2 JP3446337B2 JP24322294A JP24322294A JP3446337B2 JP 3446337 B2 JP3446337 B2 JP 3446337B2 JP 24322294 A JP24322294 A JP 24322294A JP 24322294 A JP24322294 A JP 24322294A JP 3446337 B2 JP3446337 B2 JP 3446337B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- station
- synchronization
- transmission
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Selective Calling Equipment (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の電気所で電流等
を同時にサンプリングするためのサンプリング同期方式
に関する。
を同時にサンプリングするためのサンプリング同期方式
に関する。
【０００２】
【従来の技術】ＰＣＭ電流差動リレーは、送配電系統に
設備される各電気所でサンプリングした電流差に基づい
て保護演算を行う。この電流差を求めるには、電気所間
で同時に電流サンプリングを行い、このサンプリングデ
ータを相手電気所に伝送することを必要とする。他の保
護リレーにおいても電圧等を電気所間で同時にサンプリ
ングして互いに伝送するものが多い。
設備される各電気所でサンプリングした電流差に基づい
て保護演算を行う。この電流差を求めるには、電気所間
で同時に電流サンプリングを行い、このサンプリングデ
ータを相手電気所に伝送することを必要とする。他の保
護リレーにおいても電圧等を電気所間で同時にサンプリ
ングして互いに伝送するものが多い。
【０００３】電気所間のデータ伝送システム例を図５に
示す。各電気所にそれぞれ伝送モジュール構成の局Ａ〜
Ｅを設け、局間を上りと下りの二重伝送路（電気又は光
伝送路）で結合し、局Ａを親局とし、局Ｂ，Ｃ，Ｄを中
間局（子局）とし、局Ｅを折返し局（子局）とし、親局
Ａから折返し局Ｅまでの下り伝送と、折返し局Ｅから親
局Ａまでの上り伝送を行う。
示す。各電気所にそれぞれ伝送モジュール構成の局Ａ〜
Ｅを設け、局間を上りと下りの二重伝送路（電気又は光
伝送路）で結合し、局Ａを親局とし、局Ｂ，Ｃ，Ｄを中
間局（子局）とし、局Ｅを折返し局（子局）とし、親局
Ａから折返し局Ｅまでの下り伝送と、折返し局Ｅから親
局Ａまでの上り伝送を行う。
【０００４】同図の（ａ）に示すオープンループ方式に
対して、（ｂ）に示すループ方式は、親局Ａと折返し局
Ｅを直接に結合する予備ルート（破線で示す）を設けた
ループ伝送路に形成し、伝送路障害の発生にも伝送機能
の確保を可能にする。
対して、（ｂ）に示すループ方式は、親局Ａと折返し局
Ｅを直接に結合する予備ルート（破線で示す）を設けた
ループ伝送路に形成し、伝送路障害の発生にも伝送機能
の確保を可能にする。
【０００５】例えば、中間局Ｂ，Ｃ間の伝送路に障害が
発生したとき、伝送路障害を検出した中間局Ｃが仮親
局、中間局Ｂが仮折返し局となり、仮親局Ｃから局Ｄ−
Ｅ−Ａ−Ｂへの下り伝送と、仮折返し局Ｂから局Ａ−Ｅ
−Ｄ−Ｃへの上り伝送を行う。なお、伝送路障害が復旧
したときには元の親局Ａ〜折返し局Ｅの構成に戻す。
発生したとき、伝送路障害を検出した中間局Ｃが仮親
局、中間局Ｂが仮折返し局となり、仮親局Ｃから局Ｄ−
Ｅ−Ａ−Ｂへの下り伝送と、仮折返し局Ｂから局Ａ−Ｅ
−Ｄ−Ｃへの上り伝送を行う。なお、伝送路障害が復旧
したときには元の親局Ａ〜折返し局Ｅの構成に戻す。
【０００６】次に、各局間のサンプリング同期方式を説
明する。
明する。
【０００７】伝送データは、図６にフォーマットを示す
ように、同期（ヘッダ）とサンプリングアドレスＳＡと
各局Ａ〜ＥのサンプリングデータＤＡ〜ＤＥからなるフ
レーム構成になる。このフレームデータには、各局でサ
イクリックにサンプリングしたデータをサンプリングア
ドレスＳＡに対応づけて順次書込む。
ように、同期（ヘッダ）とサンプリングアドレスＳＡと
各局Ａ〜ＥのサンプリングデータＤＡ〜ＤＥからなるフ
レーム構成になる。このフレームデータには、各局でサ
イクリックにサンプリングしたデータをサンプリングア
ドレスＳＡに対応づけて順次書込む。
【０００８】例えば、親局Ａは自局でサンプリングした
データをデータＤＡに書込んで子局Ｂに下り伝送し、子
局Ｂは自局でサンプリングしたデータをデータＤＢに書
込んで子局Ｃに下り伝送するという処理を繰り返す。
データをデータＤＡに書込んで子局Ｂに下り伝送し、子
局Ｂは自局でサンプリングしたデータをデータＤＢに書
込んで子局Ｃに下り伝送するという処理を繰り返す。
【０００９】これら処理は、各局がサンプリング周期で
サンプリングしたデータをサンプリングアドレスＳＡ別
に行う。図６の例では、親局Ａは、自局でのサンプリン
グデータをＤＡ１に書込み、次のサンプリングデータを
ＤＡ２に書込む。
サンプリングしたデータをサンプリングアドレスＳＡ別
に行う。図６の例では、親局Ａは、自局でのサンプリン
グデータをＤＡ１に書込み、次のサンプリングデータを
ＤＡ２に書込む。
【００１０】なお、サンプリング周期は、電力系統周波
数が５０ＨZ系では６００ＨZ（１.６６６ｍｓ）、６０
ＨZ系では７２０ＨZ（１．３８８ｍｓ）である。
数が５０ＨZ系では６００ＨZ（１.６６６ｍｓ）、６０
ＨZ系では７２０ＨZ（１．３８８ｍｓ）である。
【００１１】各局Ａ〜Ｅでサンプリングデータが書込ま
れた下り伝送データは、折返し局になる子局Ｅで折返し
て上り伝送データとして親局Ａまで伝送される。この下
り伝送データと上り伝送データの時間関係は、図７に示
すようになる。
れた下り伝送データは、折返し局になる子局Ｅで折返し
て上り伝送データとして親局Ａまで伝送される。この下
り伝送データと上り伝送データの時間関係は、図７に示
すようになる。
【００１２】親局Ａがある時刻に下り伝送したデータ
は、子局Ｂには局間の距離に応じた伝送時間遅れを持っ
て伝送され、さらに子局Ｃ〜Ｅまで伝送されるのにそれ
ぞれ伝送時間遅れを持つ。そして、該データは、上り伝
送として折返されるときも各局間でそれぞれ伝送時間遅
れを持って親局Ａまで伝送される。
は、子局Ｂには局間の距離に応じた伝送時間遅れを持っ
て伝送され、さらに子局Ｃ〜Ｅまで伝送されるのにそれ
ぞれ伝送時間遅れを持つ。そして、該データは、上り伝
送として折返されるときも各局間でそれぞれ伝送時間遅
れを持って親局Ａまで伝送される。
【００１３】したがって、各局Ａ〜Ｅでは、ある伝送デ
ータを下りデータとして受信した時刻から上りデータと
して受信する時刻までの伝送路往復遅延時間は、伝送ル
ート構成が同じ場合では局別で一定となる。
ータを下りデータとして受信した時刻から上りデータと
して受信する時刻までの伝送路往復遅延時間は、伝送ル
ート構成が同じ場合では局別で一定となる。
【００１４】この時間は、各局Ａ〜ＤでそれぞれＴd0〜
Ｔd3となり、子局Ｅでは０になる。各局Ａ〜Ｅは、局別
の下り・上りの伝送路往復遅延時間Ｔd0〜Ｔd3、０の１
／２をサンプリング同期点とすることにより、各局の同
時サンプリングデータを得る。
Ｔd3となり、子局Ｅでは０になる。各局Ａ〜Ｅは、局別
の下り・上りの伝送路往復遅延時間Ｔd0〜Ｔd3、０の１
／２をサンプリング同期点とすることにより、各局の同
時サンプリングデータを得る。
【００１５】すなわち、各局は、局別に下りデータを受
信したタイミングと、この同じデータ（サンプリングア
ドレスＳＡが同じ）を上りデータとして受信したタイミ
ングの中間時刻をサンプリング同期点とし、この時刻に
サンプリングしたデータを各局が互いに同じ時刻のデー
タとすることにより同期を得る。
信したタイミングと、この同じデータ（サンプリングア
ドレスＳＡが同じ）を上りデータとして受信したタイミ
ングの中間時刻をサンプリング同期点とし、この時刻に
サンプリングしたデータを各局が互いに同じ時刻のデー
タとすることにより同期を得る。
【００１６】
【発明が解決しようとする課題】従来のサンプリング同
期方式を採るシステムにおいて、伝送路障害発生時には
親局機能が交替し、伝送ルートの再構成により情報の透
過性を確保する。この親局が交替するとき、仮親局を基
準に下り／上りの伝送ルートが確定するため、伝送路障
害発生前後での伝送フレームの連続性が損なわれる。
期方式を採るシステムにおいて、伝送路障害発生時には
親局機能が交替し、伝送ルートの再構成により情報の透
過性を確保する。この親局が交替するとき、仮親局を基
準に下り／上りの伝送ルートが確定するため、伝送路障
害発生前後での伝送フレームの連続性が損なわれる。
【００１７】図８は、伝送路障害発生時のサンプリング
同期の不連続性を示す。図５の（ｂ）に示す予備ルート
を持つシステムにおいて、局Ａを親局としてサンプリン
グ周期Ｔになるサンプリング同期状態において、子局
Ｂ，Ｃ間に伝送路障害が発生したことを子局Ｃが受信不
能の一定時間継続で判定したときに仮親局となって伝送
を開始する。
同期の不連続性を示す。図５の（ｂ）に示す予備ルート
を持つシステムにおいて、局Ａを親局としてサンプリン
グ周期Ｔになるサンプリング同期状態において、子局
Ｂ，Ｃ間に伝送路障害が発生したことを子局Ｃが受信不
能の一定時間継続で判定したときに仮親局となって伝送
を開始する。
【００１８】仮親局の子局Ｃは受信不能を判定したとき
に下りデータの送信を開始し、このデータを上りデータ
として受信するまでの時間Ｔd2’によってサンプリング
同期を得る。
に下りデータの送信を開始し、このデータを上りデータ
として受信するまでの時間Ｔd2’によってサンプリング
同期を得る。
【００１９】この結果、親局によるサンプリング同期
と、仮親局によるサンプリング同期時刻は異なる位相か
ら始まる。つまり、親局と仮親局のサンプリング同期に
使用するクロック源に同期を取るメカニズムが存在しな
い同期方式となるため、局間でサンプリング同期を取り
直すことになる。
と、仮親局によるサンプリング同期時刻は異なる位相か
ら始まる。つまり、親局と仮親局のサンプリング同期に
使用するクロック源に同期を取るメカニズムが存在しな
い同期方式となるため、局間でサンプリング同期を取り
直すことになる。
【００２０】この取り直しの間、サンプリング周期の時
間歪み（一定周期Ｔでない時間が存在する）の発生の仕
方によってはサンプリング周期で処理を行うリレーＣＰ
Ｕのソフトウエア処理のオーバーラン（短くなった周期
によって処理が完了できずに処理オーバー）状態になる
ことがある。
間歪み（一定周期Ｔでない時間が存在する）の発生の仕
方によってはサンプリング周期で処理を行うリレーＣＰ
Ｕのソフトウエア処理のオーバーラン（短くなった周期
によって処理が完了できずに処理オーバー）状態になる
ことがある。
【００２１】本発明の目的は、親局切り替え時のサンプ
リング周期の時間歪み発生を無くすサンプリング同期方
式を提供することにある。
リング周期の時間歪み発生を無くすサンプリング同期方
式を提供することにある。
【００２２】本発明の他の目的は、親局切り替え時のサ
ンプリング周期の時間歪みを小さくするサンプリング同
期方式を提供することにある。
ンプリング周期の時間歪みを小さくするサンプリング同
期方式を提供することにある。
【００２３】
【課題を解決するための手段】本発明は、前記課題の解
決を図るため、局間を予備ルートを持つ伝送路でループ
結合し、各局でサンプリングしたフレームデータを親局
から折返し子局までの下り伝送と、折返し子局から親局
までの上り伝送を行い、各局は下り伝送したフレームデ
ータを上り伝送で受信するまでの伝送路遅延時間の１／
２時間からサンプリング同期点を求めるサンプリング同
期方式において、前記各局は、サンプリング周期Ｔを持
つタイミング信号を発生する自走Ｔ周期タイミング発生
部と、局間でサンプリング同期したタイミング信号を発
生するサンプリング同期タイミング発生部と、前記サン
プリング周期Ｔから前記伝送路遅延時間の１／２を減算
したフレーム送出遅延設定時間ＴSを設定する手段とを
備え、各局は、前記自走Ｔ周期タイミング発生部による
フレームデータの送信と受信で前記伝送路遅延時間及び
フレーム送出遅延設定時間ＴSを求め、各局の同期が確
定したときに前記サンプリング同期タイミング発生部の
タイミングから前記フレーム送出遅延設定時間ＴSだけ
遅らせたタイミングに切り替えてフレームデータを生成
伝送することを特徴とする。
決を図るため、局間を予備ルートを持つ伝送路でループ
結合し、各局でサンプリングしたフレームデータを親局
から折返し子局までの下り伝送と、折返し子局から親局
までの上り伝送を行い、各局は下り伝送したフレームデ
ータを上り伝送で受信するまでの伝送路遅延時間の１／
２時間からサンプリング同期点を求めるサンプリング同
期方式において、前記各局は、サンプリング周期Ｔを持
つタイミング信号を発生する自走Ｔ周期タイミング発生
部と、局間でサンプリング同期したタイミング信号を発
生するサンプリング同期タイミング発生部と、前記サン
プリング周期Ｔから前記伝送路遅延時間の１／２を減算
したフレーム送出遅延設定時間ＴSを設定する手段とを
備え、各局は、前記自走Ｔ周期タイミング発生部による
フレームデータの送信と受信で前記伝送路遅延時間及び
フレーム送出遅延設定時間ＴSを求め、各局の同期が確
定したときに前記サンプリング同期タイミング発生部の
タイミングから前記フレーム送出遅延設定時間ＴSだけ
遅らせたタイミングに切り替えてフレームデータを生成
伝送することを特徴とする。
【００２４】また、本発明は、局間を予備ルートを持つ
伝送路でループ結合し、各局でサンプリングしたフレー
ムデータを親局から折返し子局までの下り伝送と、折返
し子局から親局までの上り伝送を行い、各局は下り伝送
したフレームデータを上り伝送で受信するまでの伝送路
遅延時間の１／２時間からサンプリング同期点を求める
サンプリング同期方式において、子局になる局は、局間
でサンプリング同期したタイミング信号を発生するサン
プリング同期タイミング発生部と、このタイミング信号
に対してサンプリング周期Ｔから前記伝送路遅延時間の
１／２を減算したフレーム送出遅延設定時間ＴSを設定
する手段とを備え、前記サンプリング同期タイミング発
生部は、サンプリング同期タイミング信号に従属同期す
るＰＬＬ部によって同期引き込みをしたサンプリング同
期タイミング信号を発生することを特徴とする。
伝送路でループ結合し、各局でサンプリングしたフレー
ムデータを親局から折返し子局までの下り伝送と、折返
し子局から親局までの上り伝送を行い、各局は下り伝送
したフレームデータを上り伝送で受信するまでの伝送路
遅延時間の１／２時間からサンプリング同期点を求める
サンプリング同期方式において、子局になる局は、局間
でサンプリング同期したタイミング信号を発生するサン
プリング同期タイミング発生部と、このタイミング信号
に対してサンプリング周期Ｔから前記伝送路遅延時間の
１／２を減算したフレーム送出遅延設定時間ＴSを設定
する手段とを備え、前記サンプリング同期タイミング発
生部は、サンプリング同期タイミング信号に従属同期す
るＰＬＬ部によって同期引き込みをしたサンプリング同
期タイミング信号を発生することを特徴とする。
【００２５】
（第１の発明）伝送路障害が発生する前までは、旧親局
によって全子局はサンプリング同期が取られていること
を利用し、伝送路障害の発生で交替する仮親局はそれま
でのサンプリングタイミングに影響を与えないようフレ
ームデータの送信タイミングを制御することにより、親
局切り替え時のサンプリング周期Ｔの時間歪み発生を無
くす。
によって全子局はサンプリング同期が取られていること
を利用し、伝送路障害の発生で交替する仮親局はそれま
でのサンプリングタイミングに影響を与えないようフレ
ームデータの送信タイミングを制御することにより、親
局切り替え時のサンプリング周期Ｔの時間歪み発生を無
くす。
【００２６】（第２の発明）各局は、サンプリング同期
タイミング発生をＰＬＬ部により同期引き込みで発生す
ることにより、伝送路障害の発生時に各局はＰＬＬ部の
位相制御量にしたがって徐々に同期引き込みを行い、親
局切り替え時のサンプリング周期の時間歪みを小さくす
る。
タイミング発生をＰＬＬ部により同期引き込みで発生す
ることにより、伝送路障害の発生時に各局はＰＬＬ部の
位相制御量にしたがって徐々に同期引き込みを行い、親
局切り替え時のサンプリング周期の時間歪みを小さくす
る。
【００２７】なお、位相制御量を通常時と伝送路障害発
生時とで切り替える場合には通常時でのサンプリング同
期の揺れを小さくし、かつ親局切り替え時の同期引き込
みを高速にすることができる。
生時とで切り替える場合には通常時でのサンプリング同
期の揺れを小さくし、かつ親局切り替え時の同期引き込
みを高速にすることができる。
【００２８】
（第１の実施例）図１は、本発明の一実施例を示し、各
局のフレーム送出タイミング処理ブロックを示す。
局のフレーム送出タイミング処理ブロックを示す。
【００２９】フレーム生成部１は、サンプリング同期タ
イミングから一定時間ＴS後にフレームを生成する。こ
の時間ＴSは、図８に示すように、サンプリング周期Ｔ
から伝送路遅延時間Ｔdn／２を減算した時間としてＣＰ
Ｕ２側で求められ、フレーム送出遅延時間設定部３に設
定される。
イミングから一定時間ＴS後にフレームを生成する。こ
の時間ＴSは、図８に示すように、サンプリング周期Ｔ
から伝送路遅延時間Ｔdn／２を減算した時間としてＣＰ
Ｕ２側で求められ、フレーム送出遅延時間設定部３に設
定される。
【００３０】システムの立ち上げになる親局の初期化時
は、サンプリング同期タイミングが存在しないため、サ
ンプリング同期タイミングが確定するまでの間、自走の
サンプリング周期Ｔのタイミング信号を発生する。この
タイミング信号は、自走Ｔ周期タイミング発生部４によ
って発生する。
は、サンプリング同期タイミングが存在しないため、サ
ンプリング同期タイミングが確定するまでの間、自走の
サンプリング周期Ｔのタイミング信号を発生する。この
タイミング信号は、自走Ｔ周期タイミング発生部４によ
って発生する。
【００３１】ＣＰＵ２は、自走周期Ｔによるサンプリン
グ同期処理を行い、サンプリング同期タイミング発生部
５にサンプリング同期タイミング信号を得る。そして、
サンプリング同期が安定したとき、ＣＰＵ２は切り替え
部６を自走Ｔ周期タイミング発生部４からのタイミング
信号に代えて、サンプリング同期タイミング発生部５か
らの信号に切り替え、フレーム送出遅延設定部３による
遅延を行ってフレーム生成のタイミングを与え、フレー
ム生成部１により生成するフレームデータを下り伝送デ
ータとして送信する。
グ同期処理を行い、サンプリング同期タイミング発生部
５にサンプリング同期タイミング信号を得る。そして、
サンプリング同期が安定したとき、ＣＰＵ２は切り替え
部６を自走Ｔ周期タイミング発生部４からのタイミング
信号に代えて、サンプリング同期タイミング発生部５か
らの信号に切り替え、フレーム送出遅延設定部３による
遅延を行ってフレーム生成のタイミングを与え、フレー
ム生成部１により生成するフレームデータを下り伝送デ
ータとして送信する。
【００３２】次に、伝送路障害の発生により、仮親局と
なった子局ｎによるサンプリング同期は、伝送路往復遅
延時間Ｔdnを測定するために、ＣＰＵ２が切り替え部６
を切り替え、これにより自走Ｔ周期タイミング発生部４
によるタイミングでフレーム生成部１がフレームを生成
する。
なった子局ｎによるサンプリング同期は、伝送路往復遅
延時間Ｔdnを測定するために、ＣＰＵ２が切り替え部６
を切り替え、これにより自走Ｔ周期タイミング発生部４
によるタイミングでフレーム生成部１がフレームを生成
する。
【００３３】但し、このフレーム生成には、これを受信
した各子局がサンプリング同期処理を行わないように、
フレーム内にサンプリング同期制御禁止情報を付加す
る。
した各子局がサンプリング同期処理を行わないように、
フレーム内にサンプリング同期制御禁止情報を付加す
る。
【００３４】仮親局となった子局ｎのＣＰＵ２は、伝送
路往復遅延時間Ｔdnの測定ができたとき、フレーム生成
遅延時間ＴSを求めて設定部３の設定・更新を行い、切
り替え部６の切り替えによりサンプリング同期タイミン
グ発生部５からのタイミング信号を時間ＴSだけ遅らせ
てフレーム生成を行う。このＴSはＴ−（Ｔdn／２）と
なる。
路往復遅延時間Ｔdnの測定ができたとき、フレーム生成
遅延時間ＴSを求めて設定部３の設定・更新を行い、切
り替え部６の切り替えによりサンプリング同期タイミン
グ発生部５からのタイミング信号を時間ＴSだけ遅らせ
てフレーム生成を行う。このＴSはＴ−（Ｔdn／２）と
なる。
【００３５】この時から各子局でサンプリング同期制御
が可能となるように、フレーム内のサンプリング同期制
御情報を有効とする。
が可能となるように、フレーム内のサンプリング同期制
御情報を有効とする。
【００３６】したがって、本実施例によれば、仮親局と
なった子局は、直ちに自走Ｔ周期タイミング発生部４に
よるフレーム生成を開始し、その後にサンプリング同期
が得られたときにフレーム送出遅延時間を付加してフレ
ーム生成を行うため、伝送路障害の発生時に親局を切り
替える際のサンプリング周期Ｔの時間歪みの発生を無く
すことができる。
なった子局は、直ちに自走Ｔ周期タイミング発生部４に
よるフレーム生成を開始し、その後にサンプリング同期
が得られたときにフレーム送出遅延時間を付加してフレ
ーム生成を行うため、伝送路障害の発生時に親局を切り
替える際のサンプリング周期Ｔの時間歪みの発生を無く
すことができる。
【００３７】（第２の実施例）図２は、本発明の他の実
施例を示し、親局及び各子局に設けられるサンプリング
同期タイミング発生部（図１の５）の構成を示す。サン
プリング同期点算出部１１は、従来と同様に、下り伝送
のフレームデータ受信から上り伝送のフレームデータ受
信までの時間Ｔdnの１／２時間からサンプリング同期点
を求める。
施例を示し、親局及び各子局に設けられるサンプリング
同期タイミング発生部（図１の５）の構成を示す。サン
プリング同期点算出部１１は、従来と同様に、下り伝送
のフレームデータ受信から上り伝送のフレームデータ受
信までの時間Ｔdnの１／２時間からサンプリング同期点
を求める。
【００３８】ＰＬＬ部１２は、ディジタル方式のＰＬＬ
（フェーズロックドループ）回路に構成され、サンプリ
ング同期点算出部１１からのサンプリング同期信号を位
相比較入力とし、これい従属同期したタイミングの信号
を発生する。この信号は、サンプリング同期タイミング
にされる。
（フェーズロックドループ）回路に構成され、サンプリ
ング同期点算出部１１からのサンプリング同期信号を位
相比較入力とし、これい従属同期したタイミングの信号
を発生する。この信号は、サンプリング同期タイミング
にされる。
【００３９】本実施例において、親局は、図１の構成で
サンプリング同期タイミング発生部５を図２に示す構成
とする。各子局は、自走Ｔ周期タイミング発生部４と切
り替え部６を省略し、フレーム送出遅延時間設定部３の
時間ＴSを固定とする。
サンプリング同期タイミング発生部５を図２に示す構成
とする。各子局は、自走Ｔ周期タイミング発生部４と切
り替え部６を省略し、フレーム送出遅延時間設定部３の
時間ＴSを固定とする。
【００４０】各子局は、伝送路が正常にあるときは、親
局からの下りと上りの時間差Ｔdnの１／２をサンプリン
グ同期点算出部１１で求め、これをサンプリング同期点
とし、ＰＬＬ部１２により従属同期したサンプリング信
号を得る。
局からの下りと上りの時間差Ｔdnの１／２をサンプリン
グ同期点算出部１１で求め、これをサンプリング同期点
とし、ＰＬＬ部１２により従属同期したサンプリング信
号を得る。
【００４１】そして、伝送路障害の発生時には、仮親局
となった子局も含めて、各子局は、旧親局が行っていた
下り・上り伝送の時間差Ｔd0の１／２のサンプリング時
刻から一挙に新しいサンプリング時刻（Ｔdn／２）に移
行することなく、ＰＬＬ部１２による従属同期でサンプ
リング同期点を徐々に移動させる。
となった子局も含めて、各子局は、旧親局が行っていた
下り・上り伝送の時間差Ｔd0の１／２のサンプリング時
刻から一挙に新しいサンプリング時刻（Ｔdn／２）に移
行することなく、ＰＬＬ部１２による従属同期でサンプ
リング同期点を徐々に移動させる。
【００４２】この制御のため、ＰＬＬ部１２は、位相制
御量を±αとし、サンプリング周期Ｔに対する時間歪み
を最大±αで徐々に移動させる。
御量を±αとし、サンプリング周期Ｔに対する時間歪み
を最大±αで徐々に移動させる。
【００４３】図３は、ＰＬＬ部１２による同期引き込み
過程を示す。伝送路が正常なときは、各局はサンプリン
グ周期Ｔ±αでサンプリング同期している。この状態
で、伝送路の障害発生が例えば子局Ｂ，Ｃ間で発生した
とき、子局Ｃが仮親局になる伝送ルートの再構成がなさ
れるが、仮親局及び各子局（旧親局も含む）はサンプリ
ング同期のづれに対して±αで同期引き込みをしながら
サンプリング同期点を移動させる。
過程を示す。伝送路が正常なときは、各局はサンプリン
グ周期Ｔ±αでサンプリング同期している。この状態
で、伝送路の障害発生が例えば子局Ｂ，Ｃ間で発生した
とき、子局Ｃが仮親局になる伝送ルートの再構成がなさ
れるが、仮親局及び各子局（旧親局も含む）はサンプリ
ング同期のづれに対して±αで同期引き込みをしながら
サンプリング同期点を移動させる。
【００４４】これにより、本実施例では、伝送障害の発
生による親局交替時のサンプリング同期ずれは、各子局
が時間をかけて収束することにより、サンプリング周期
Ｔに対する時間歪みを最大±αに抑えることができる。
生による親局交替時のサンプリング同期ずれは、各子局
が時間をかけて収束することにより、サンプリング周期
Ｔに対する時間歪みを最大±αに抑えることができる。
【００４５】また、各子局が同一アルゴリズムで収束す
るため、結果的に全局ともサンプリング同期点は同じに
なる。
るため、結果的に全局ともサンプリング同期点は同じに
なる。
【００４６】なお、同期引き込み時間を早くするために
はＰＬＬ部１２の位相制御量±αを適当に大きくするこ
とで実現されるが、サンプリング同期エラーやサンプリ
ングが非同期、ＣＰＵのオーバーラン状態にならない範
囲に制限する。
はＰＬＬ部１２の位相制御量±αを適当に大きくするこ
とで実現されるが、サンプリング同期エラーやサンプリ
ングが非同期、ＣＰＵのオーバーラン状態にならない範
囲に制限する。
【００４７】また、ＰＬＬ部１２をディジタル方式（Ｄ
ＰＬＬ）とする場合は、サンプリング信号の揺らぎをデ
ィジタル的に評価できる。
ＰＬＬ）とする場合は、サンプリング信号の揺らぎをデ
ィジタル的に評価できる。
【００４８】（第３の実施例）図４は、本発明の他の実
施例を示し、図２の構成にサンプリング同期範囲検定部
１３を設けることにより、ＰＬＬ部１２の位相制御量±
αを切り替える場合を示す。
施例を示し、図２の構成にサンプリング同期範囲検定部
１３を設けることにより、ＰＬＬ部１２の位相制御量±
αを切り替える場合を示す。
【００４９】同期範囲検定部１３は、サンプリング同期
点算出部１１からのサンプリング信号と前回のサンプリ
ング信号との同期ずれを検出し、この同期ずれが一定範
囲内か範囲外かの検定をする。この範囲は、例えば、リ
レー性能からみた許容サンプリング変動幅になる数十マ
イクロ秒に設定される。
点算出部１１からのサンプリング信号と前回のサンプリ
ング信号との同期ずれを検出し、この同期ずれが一定範
囲内か範囲外かの検定をする。この範囲は、例えば、リ
レー性能からみた許容サンプリング変動幅になる数十マ
イクロ秒に設定される。
【００５０】この検定結果は、同期ずれが一定範囲内に
あるときはＰＬＬ部１２の位相制御量±αを小さくし、
一定範囲を越えるときは位相制御量±αを大きくする。
あるときはＰＬＬ部１２の位相制御量±αを小さくし、
一定範囲を越えるときは位相制御量±αを大きくする。
【００５１】例えば、範囲内であればαは、１クロック
（数百ナノ秒〜数マイクロ秒）としてＰＬＬ部１２の同
期引き込みを行い、範囲外であればｎクロック（数十マ
イクロ秒）とする。
（数百ナノ秒〜数マイクロ秒）としてＰＬＬ部１２の同
期引き込みを行い、範囲外であればｎクロック（数十マ
イクロ秒）とする。
【００５２】この位相制御量の切り替えにより、伝送路
が正常な通常時には、サンプリング同期のずれが検定範
囲内にあり、小さい位相制御量により揺らぎの小さいサ
ンプリング同期を得る。
が正常な通常時には、サンプリング同期のずれが検定範
囲内にあり、小さい位相制御量により揺らぎの小さいサ
ンプリング同期を得る。
【００５３】そして、伝送路障害の発生時などサンプリ
ング同期のずれ量が大きくなるときには大きい位相制御
量により高速のサンプリング同期引き込みを得る。
ング同期のずれ量が大きくなるときには大きい位相制御
量により高速のサンプリング同期引き込みを得る。
【００５４】これにより、本実施例では、前記の実施例
の作用効果に加えて、位相制御量の切り替えにより、サ
ンプリング同期の揺れを小さくかつ同期ずれに対する収
束を高速にすることができる。
の作用効果に加えて、位相制御量の切り替えにより、サ
ンプリング同期の揺れを小さくかつ同期ずれに対する収
束を高速にすることができる。
【００５５】なお、本実施例において、同期範囲検定部
１３による位相制御量の切り替えは２段階以上にするこ
とができる。
１３による位相制御量の切り替えは２段階以上にするこ
とができる。
【００５６】
【発明の効果】以上のとおり、本発明によれば、伝送路
障害が発生する前までは、旧親局によって全子局はサン
プリング同期が取られていることを利用し、伝送路障害
の発生で交替する仮親局はそれまでのサンプリングタイ
ミングに影響を与えないようフレームデータの送信タイ
ミングを制御するため、親局切換時のサンプリング周期
Ｔの時間歪み発生を無くすことができる。
障害が発生する前までは、旧親局によって全子局はサン
プリング同期が取られていることを利用し、伝送路障害
の発生で交替する仮親局はそれまでのサンプリングタイ
ミングに影響を与えないようフレームデータの送信タイ
ミングを制御するため、親局切換時のサンプリング周期
Ｔの時間歪み発生を無くすことができる。
【００５７】また、本発明によれば、各局は、サンプリ
ング同期タイミング発生をＰＬＬ部により同期引き込み
で発生することにより、伝送路障害の発生時に各局はＰ
ＬＬ部の位相制御量にしたがって徐々に同期引き込みを
行うようにしたため、親局切り替え時のサンプリング周
期の時間歪みを小さくすることができる。
ング同期タイミング発生をＰＬＬ部により同期引き込み
で発生することにより、伝送路障害の発生時に各局はＰ
ＬＬ部の位相制御量にしたがって徐々に同期引き込みを
行うようにしたため、親局切り替え時のサンプリング周
期の時間歪みを小さくすることができる。
【００５８】また、位相制御量を通常時と伝送路障害発
生時とで切り替える場合には通常時でのサンプリング同
期の揺れを小さくし、かつ親局切り替え時の同期引き込
みを高速にすることができる。
生時とで切り替える場合には通常時でのサンプリング同
期の揺れを小さくし、かつ親局切り替え時の同期引き込
みを高速にすることができる。
【図１】本発明の一実施例を示すフレーム送出タイミン
グ処理。
グ処理。
【図２】本発明の他の実施例を示すサンプリング信号の
ＰＬＬ処理。
ＰＬＬ処理。
【図３】他の実施例におけるＰＬＬによる同期引き込み
過程を示す図。
過程を示す図。
【図４】本発明の他の実施例を示すサンプリング信号の
ＰＬＬ処理。
ＰＬＬ処理。
【図５】伝送システム図。
【図６】フレーム伝送の伝送フォーマット例。
【図７】サンプリング同期点の説明図。
【図８】伝送路障害時のサンプリング同期の不連続性を
示す図。
示す図。
１…フレーム生成部
２…ＣＰＵ
３…フレーム送出遅延時間設定部
４…自走Ｔ周期タイミング発生部
５…サンプリング同期タイミング発生部
６…切り替え部
１１…サンプリング同期点算出部
１２…ＰＬＬ部
１３…サンプリング同期範囲検定部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−179221（ＪＰ，Ａ)
特開 平５−235915（ＪＰ，Ａ)
特開 平１−302939（ＪＰ，Ａ)
特開 平２−241321（ＪＰ，Ａ)
特開 平２−155421（ＪＰ，Ａ)
特開 平４−326635（ＪＰ，Ａ)
特開 昭64−5322（ＪＰ，Ａ)
特公 平６−44753（ＪＰ，Ｂ２)
特公 平５−42210（ＪＰ，Ｂ２)
特公 平１−24014（ＪＰ，Ｂ２)
特公 平４−50798（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02H 3/28 - 3/30
Claims (2)
- 【請求項１】 局間を予備ルートを持つ伝送路でループ
結合し、各局でサンプリングしたフレームデータを親局
から折返し子局までの下り伝送と、折返し子局から親局
までの上り伝送を行い、各局は下り伝送したフレームデ
ータを上り伝送で受信するまでの伝送路遅延時間の１／
２時間からサンプリング同期点を求めるサンプリング同
期方式において、 前記各局は、サンプリング周期Ｔを持つタイミング信号
を発生する自走Ｔ周期タイミング発生部と、局間でサン
プリング同期したタイミング信号を発生するサンプリン
グ同期タイミング発生部と、前記サンプリング周期Ｔか
ら前記伝送路遅延時間の１／２を減算したフレーム送出
遅延設定時間ＴSを設定する手段とを備え、 各局は、前記自走Ｔ周期タイミング発生部によるフレー
ムデータの送信と受信で前記伝送路遅延時間及びフレー
ム送出遅延設定時間ＴSを求め、各局の同期が確定した
ときに前記サンプリング同期タイミング発生部のタイミ
ングから前記フレーム送出遅延設定時間ＴSだけ遅らせ
たタイミングに切り替えてフレームデータを生成伝送す
ることを特徴とするサンプリング同期方式。 - 【請求項２】 局間を予備ルートを持つ伝送路でループ
結合し、各局でサンプリングしたフレームデータを親局
から折返し子局までの下り伝送と、折返し子局から親局
までの上り伝送を行い、各局は下り伝送したフレームデ
ータを上り伝送で受信するまでの伝送路遅延時間の１／
２時間からサンプリング同期点を求めるサンプリング同
期方式において、 子局になる局は、 局間でサンプリング同期したタイミング信号を発生する
サンプリング同期タイミング発生部と、前記サンプリング同期したタイミング信号と前回のサン
プリング信号との同期ずれが一定範囲内か範囲外かを検
定する同期範囲検定部と、 前記サンプリング同期したタイミング信号に従属同期
し、前記同期ずれが一定範囲内にあるときは位相制御量
を小さくし、一定範囲外にあるときは位相制御量を大き
くした同期引き込みをしてサンプリング同期タイミング
信号を発生するデ ィジタルＰＬＬ部とを備え、 該ディジタルＰＬＬ部によって サンプリング同期タイミ
ング信号を発生することを特徴とするサンプリング同期
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24322294A JP3446337B2 (ja) | 1994-10-07 | 1994-10-07 | サンプリング同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24322294A JP3446337B2 (ja) | 1994-10-07 | 1994-10-07 | サンプリング同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08107631A JPH08107631A (ja) | 1996-04-23 |
| JP3446337B2 true JP3446337B2 (ja) | 2003-09-16 |
Family
ID=17100654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24322294A Expired - Fee Related JP3446337B2 (ja) | 1994-10-07 | 1994-10-07 | サンプリング同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3446337B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3718977B2 (ja) * | 1997-12-25 | 2005-11-24 | 株式会社明電舎 | サンプリング同期方式 |
| JP5676191B2 (ja) * | 2010-09-27 | 2015-02-25 | Ｎｅｃエンベデッドプロダクツ株式会社 | モジュール、モジュール制御装置、モジュール制御システム、時刻同期方法及びプログラム |
-
1994
- 1994-10-07 JP JP24322294A patent/JP3446337B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08107631A (ja) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01235431A (ja) | ディジタル通信方式の中間中継局 | |
| JP3034746B2 (ja) | 位相調節装置と位相調節方法 | |
| JP3446337B2 (ja) | サンプリング同期方式 | |
| US6438188B1 (en) | Method and apparatus for a digitally controlled constant current source for phase adjustment of a synthesized clock | |
| JPH08139713A (ja) | データ送受信方式 | |
| JP2871936B2 (ja) | 宅内データ回線終端装置 | |
| JP3331451B2 (ja) | ディジタル信号伝送装置 | |
| Serizawa | Additive time synchronous system in existing SDH networks | |
| JP5044361B2 (ja) | 保護継電システム | |
| JP2918009B2 (ja) | クロック切替方式 | |
| JP2827735B2 (ja) | クロック切替方式 | |
| JP3478361B2 (ja) | トークン・パッシング・バス方式ネットワークの信号同期方法 | |
| JPH0583238A (ja) | 同期タイミング切替時のタイミング安定化方法 | |
| JP2929837B2 (ja) | 信号同期回路 | |
| JP2609834B2 (ja) | リングネットワークにおけるクロック切替方法 | |
| JP4069600B2 (ja) | 主後一体形保護継電装置 | |
| JP2949310B2 (ja) | クロック供給装置及び通信ネットワークシステム | |
| US6937682B2 (en) | Clock-pulse supply unit | |
| JP3010804B2 (ja) | 従属同期方式 | |
| JPH08251802A (ja) | ディジタルリレーのサンプリング同期方法 | |
| JP2718050B2 (ja) | 中間中継器 | |
| JPH058891B2 (ja) | ||
| JP2697557B2 (ja) | マルチフレーム位相自動制御回路 | |
| JP2558240B2 (ja) | 従属同期装置の基準クロック切換回路 | |
| US20020175721A1 (en) | Frame synchronism detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |