JP3440583B2 - 半導体装置及び赤外線検出素子 - Google Patents
半導体装置及び赤外線検出素子Info
- Publication number
- JP3440583B2 JP3440583B2 JP28829794A JP28829794A JP3440583B2 JP 3440583 B2 JP3440583 B2 JP 3440583B2 JP 28829794 A JP28829794 A JP 28829794A JP 28829794 A JP28829794 A JP 28829794A JP 3440583 B2 JP3440583 B2 JP 3440583B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- resistance
- resistor
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 239000010409 thin film Substances 0.000 claims description 245
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 64
- 239000010408 film Substances 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 51
- 229910000808 amorphous metal alloy Inorganic materials 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 222
- 238000000034 method Methods 0.000 description 52
- 238000000206 photolithography Methods 0.000 description 30
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 20
- 230000001681 protective effect Effects 0.000 description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 17
- 238000000354 decomposition reaction Methods 0.000 description 16
- 238000005566 electron beam evaporation Methods 0.000 description 15
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 238000001514 detection method Methods 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910000077 silane Inorganic materials 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
- G01J5/023—Particular leg structure or construction or shape; Nanotubes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
- G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
- G01J5/0245—Shape of the cavity itself or of elements contained in or suspended over the cavity for performing thermal shunt
Description
【０００１】
【産業上の利用分野】本発明は、薄膜サーミスタ等の薄
膜抵抗素子を備えた半導体装置及び赤外線検出素子に関
するものである。
膜抵抗素子を備えた半導体装置及び赤外線検出素子に関
するものである。
【０００２】
【従来の技術】温度や温度変化を測定するためにサーミ
スタが従来からよく用いられている。サーミスタとして
は、金属（例えば、Pt）製の抵抗体や半導体薄膜製の抵
抗体等の、温度変化に伴いその抵抗値が変わる感温材料
が用いられている。これらのサーミスタでは、熱応答性
を向上させるために小型化・薄膜化が進められている
が、薄膜化に対しては、白金（Pt) またはアモルファス
シリコン（以下、適宜a-Siとする）の材料が適してい
る。特に、a-Si薄膜は、抵抗値範囲が広く、信号処理回
路を形成した基板と同一の基板上に形成可能であること
などから非常に有用視されている。a-Si薄膜の場合、ノ
ンドープの i型、例えば、ボロン（B ）ドープの P型、
リン（P ）ドープのn 型があり、室温での導電率10-2〜
1010s/cm程度、B定数（抵抗温度変化率）が2000〜8000
程度のものが得られている。導電率σと活性化エネルギ
ーEaとの関係は次式となる。 σ= σ0exp(-Ea/kT) ここで、σ0 は、絶対温度での導電率、T は絶対温度、
kはボルツマン定数である。また、 B定数B と活性化エ
ネルギーEaとの関係式B=Ea/k及び導電率σと比抵抗R と
の関係式R=1/σより、絶対温度T と比抵抗R との関係は
次式の通りとなる。 R=R0exp(B/T)・・・（１） 但し、R0は絶対温度での比抵抗である。式（１）より B
定数が大きいほど温度変化に対する比抵抗変化が大き
く、サーミスタの材料として適していることがわかる。
また、 i型a-Si、 P型a-Si、n 型a-Siのうち、 P型a-Si
が、他の２つの材料に比べて電極（引出電極）との接触
が良好であるため、サーミスタの材料として期待がもた
れている。
スタが従来からよく用いられている。サーミスタとして
は、金属（例えば、Pt）製の抵抗体や半導体薄膜製の抵
抗体等の、温度変化に伴いその抵抗値が変わる感温材料
が用いられている。これらのサーミスタでは、熱応答性
を向上させるために小型化・薄膜化が進められている
が、薄膜化に対しては、白金（Pt) またはアモルファス
シリコン（以下、適宜a-Siとする）の材料が適してい
る。特に、a-Si薄膜は、抵抗値範囲が広く、信号処理回
路を形成した基板と同一の基板上に形成可能であること
などから非常に有用視されている。a-Si薄膜の場合、ノ
ンドープの i型、例えば、ボロン（B ）ドープの P型、
リン（P ）ドープのn 型があり、室温での導電率10-2〜
1010s/cm程度、B定数（抵抗温度変化率）が2000〜8000
程度のものが得られている。導電率σと活性化エネルギ
ーEaとの関係は次式となる。 σ= σ0exp(-Ea/kT) ここで、σ0 は、絶対温度での導電率、T は絶対温度、
kはボルツマン定数である。また、 B定数B と活性化エ
ネルギーEaとの関係式B=Ea/k及び導電率σと比抵抗R と
の関係式R=1/σより、絶対温度T と比抵抗R との関係は
次式の通りとなる。 R=R0exp(B/T)・・・（１） 但し、R0は絶対温度での比抵抗である。式（１）より B
定数が大きいほど温度変化に対する比抵抗変化が大き
く、サーミスタの材料として適していることがわかる。
また、 i型a-Si、 P型a-Si、n 型a-Siのうち、 P型a-Si
が、他の２つの材料に比べて電極（引出電極）との接触
が良好であるため、サーミスタの材料として期待がもた
れている。
【０００３】例えば、 P型a-Siは、ジボラン（B2H6）と
シラン（SiH4）を用い、グロー放電分解法により形成す
ることができる。この場合、製膜条件は、普通、圧力0.
05〜5Torr 、放電電力1 〜50W 、基板温度170 〜260
℃、ジボランとシランの濃度比10-1〜10-5程度とする。
シラン（SiH4）を用い、グロー放電分解法により形成す
ることができる。この場合、製膜条件は、普通、圧力0.
05〜5Torr 、放電電力1 〜50W 、基板温度170 〜260
℃、ジボランとシランの濃度比10-1〜10-5程度とする。
【０００４】一方、ジボランとシランの濃度比（B2H6/
SiH4）が、比抵抗R 及び B定数B に与える影響は、図１
４及び図１５に示す通りである。図１４は、ジボランと
シランの濃度比（B2H6/ SiH4）と、光を照射しない場合
の P型a-Siの比抵抗R の関係を表した線図、図１５は、
ジボランとシランの濃度比（B2H6/ SiH4）と B定数Bの
関係を表した線図である。 P型a-Siの場合、このよう
に、ジボランとシランの濃度比を変えることにより、 B
定数B を変化させることができるのである。
SiH4）が、比抵抗R 及び B定数B に与える影響は、図１
４及び図１５に示す通りである。図１４は、ジボランと
シランの濃度比（B2H6/ SiH4）と、光を照射しない場合
の P型a-Siの比抵抗R の関係を表した線図、図１５は、
ジボランとシランの濃度比（B2H6/ SiH4）と B定数Bの
関係を表した線図である。 P型a-Siの場合、このよう
に、ジボランとシランの濃度比を変えることにより、 B
定数B を変化させることができるのである。
【０００５】また、半導体薄膜を用いたサーミスタとし
て、特願平5-68121 で提案されているものがある。特願
平5-68121 に記載された半導体薄膜サーミスタは、温度
によってその抵抗値が変化する抵抗体が、アモルファス
シリコンカーバイド等のアモルファス合金半導体薄膜か
ら構成されており、そのアモルファス合金半導体薄膜の
両面に、アモルファス合金半導体薄膜と逆導電型のアモ
ルファスシリコン等の単一元素半導体が形成されたも
の、または、アモルファス合金半導体薄膜とアモルファ
スシリコン等の単一元素半導体との間に、例えば、アモ
ルファス合金半導体薄膜の組成から単一元素半導体の組
成までのいずれかを有する緩衝層を設けたものである。
て、特願平5-68121 で提案されているものがある。特願
平5-68121 に記載された半導体薄膜サーミスタは、温度
によってその抵抗値が変化する抵抗体が、アモルファス
シリコンカーバイド等のアモルファス合金半導体薄膜か
ら構成されており、そのアモルファス合金半導体薄膜の
両面に、アモルファス合金半導体薄膜と逆導電型のアモ
ルファスシリコン等の単一元素半導体が形成されたも
の、または、アモルファス合金半導体薄膜とアモルファ
スシリコン等の単一元素半導体との間に、例えば、アモ
ルファス合金半導体薄膜の組成から単一元素半導体の組
成までのいずれかを有する緩衝層を設けたものである。
【０００６】特願平5-68121 に記載された半導体薄膜サ
ーミスタは、アモルファスシリコンカーバイド等のアモ
ルファス合金半導体薄膜の組成比を変えることにより、
抵抗値、 B定数B の制御が容易で、再現性良く実現でき
る等の特徴を備えたものとなっている。図１６にアモル
ファス合金半導体薄膜として、アモルファスシリコンカ
ーバイドを用いた場合のガス比と、導電率σ及び B定数
B との関係を示す。また、特願平5-68121 では、この半
導体薄膜サーミスタを用いた赤外線検出素子が提案され
ている。
ーミスタは、アモルファスシリコンカーバイド等のアモ
ルファス合金半導体薄膜の組成比を変えることにより、
抵抗値、 B定数B の制御が容易で、再現性良く実現でき
る等の特徴を備えたものとなっている。図１６にアモル
ファス合金半導体薄膜として、アモルファスシリコンカ
ーバイドを用いた場合のガス比と、導電率σ及び B定数
B との関係を示す。また、特願平5-68121 では、この半
導体薄膜サーミスタを用いた赤外線検出素子が提案され
ている。
【０００７】
【発明が解決しようとする課題】しかしながら、サーミ
スタを用いて赤外線検出回路等を形成する場合、ブリッ
ジ回路が多く用いられるが、サーミスタの他に固定抵抗
を形成する場合が多く、１つの基板上にサーミスタと固
定抵抗を形成する場合は、それらの固定抵抗はサーミス
タを形成する工程とは別の工程で形成する必要があっ
た。または、サーミスタを形成した基板に外付けの固定
抵抗を実装する必要があった。さらに、１つの基板上に
特定のサーミスタと、そのサーミスタと B定数B の異な
るサーミスタを形成する必要がある場合も、別々の工程
で形成しなければならなかった。
スタを用いて赤外線検出回路等を形成する場合、ブリッ
ジ回路が多く用いられるが、サーミスタの他に固定抵抗
を形成する場合が多く、１つの基板上にサーミスタと固
定抵抗を形成する場合は、それらの固定抵抗はサーミス
タを形成する工程とは別の工程で形成する必要があっ
た。または、サーミスタを形成した基板に外付けの固定
抵抗を実装する必要があった。さらに、１つの基板上に
特定のサーミスタと、そのサーミスタと B定数B の異な
るサーミスタを形成する必要がある場合も、別々の工程
で形成しなければならなかった。
【０００８】本発明は上記問題点に鑑みなされたもの
で、その目的とするところは、特定の薄膜抵抗素子（薄
膜サーミスタを含む）の形成工程で、他の性質の異なる
薄膜抵抗素子を同時に形成することができる半導体装置
の構造を提供すること、または、特定の薄膜サーミスタ
の形成工程で、固定抵抗または特定の薄膜サーミスタと
B定数の異なる薄膜サーミスタを同時に形成することが
できる、赤外線検出素子の構造を提供することにある。
で、その目的とするところは、特定の薄膜抵抗素子（薄
膜サーミスタを含む）の形成工程で、他の性質の異なる
薄膜抵抗素子を同時に形成することができる半導体装置
の構造を提供すること、または、特定の薄膜サーミスタ
の形成工程で、固定抵抗または特定の薄膜サーミスタと
B定数の異なる薄膜サーミスタを同時に形成することが
できる、赤外線検出素子の構造を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の半導体装置は、第１抵抗層を備える
と共に、最上層または最下層として、前記第１抵抗層の
材料より抵抗率の低い材料で構成された低抵抗率層を備
えた積層抵抗体を、基板上に複数形成した半導体装置で
あって、前記積層抵抗体に前記積層抵抗体を上下から挟
む一対の電極を接続した第１種抵抗素子と、前記積層抵
抗の前記低抵抗率層に接触する一対の電極を接続した第
２種抵抗素子とを備えたことを特徴とするものである。
め、請求項１記載の半導体装置は、第１抵抗層を備える
と共に、最上層または最下層として、前記第１抵抗層の
材料より抵抗率の低い材料で構成された低抵抗率層を備
えた積層抵抗体を、基板上に複数形成した半導体装置で
あって、前記積層抵抗体に前記積層抵抗体を上下から挟
む一対の電極を接続した第１種抵抗素子と、前記積層抵
抗の前記低抵抗率層に接触する一対の電極を接続した第
２種抵抗素子とを備えたことを特徴とするものである。
【００１０】請求項２記載の半導体装置は、請求項１記
載の半導体装置で、前記積層抵抗体の少なくとも１つの
層が、温度変化により抵抗値が変化する感温材料で構成
されていることを特徴とするものである。
載の半導体装置で、前記積層抵抗体の少なくとも１つの
層が、温度変化により抵抗値が変化する感温材料で構成
されていることを特徴とするものである。
【００１１】請求項３記載の半導体装置は、請求項１記
載の半導体装置で、前記第１抵抗層がアモルファス合金
半導体で構成され、少なくとも１つの前記低抵抗率層が
単一元素半導体で構成されていることを特徴とするもの
である。
載の半導体装置で、前記第１抵抗層がアモルファス合金
半導体で構成され、少なくとも１つの前記低抵抗率層が
単一元素半導体で構成されていることを特徴とするもの
である。
【００１２】請求項４記載の半導体装置は、請求項１記
載の半導体装置で、前記第１抵抗層がアモルファス合金
半導体で構成され、少なくとも１つの前記低抵抗率層が
アモルファスシリコンで構成されていることを特徴とす
るものである。
載の半導体装置で、前記第１抵抗層がアモルファス合金
半導体で構成され、少なくとも１つの前記低抵抗率層が
アモルファスシリコンで構成されていることを特徴とす
るものである。
【００１３】請求項５記載の赤外線検出素子は、中空部
が形成された基板と、前記中空部を覆って周辺部が前記
基板に支持された熱絶縁膜と、前記中空部上の前記熱絶
縁膜上に、薄膜サーミスタを用いて構成された赤外線検
出部とを備えた赤外線検出素子において、第１抵抗層を
備えると共に、最上層または最下層として、前記第１抵
抗層の材料より抵抗率の低い材料で構成された低抵抗率
層を備えた積層抵抗体を前記基板上に複数形成し、前記
積層抵抗体に前記積層抵抗体を上下から挟む一対の電極
を接続した少なくとも１つの第１種抵抗素子、及び、前
記積層抵抗体に、前記積層抵抗体の前記低抵抗率層に接
触する一対の電極を接続した少なくとも１つの第２種抵
抗素子を用いて、前記薄膜サーミスタを含む複数の薄膜
抵抗素子を形成したことを特徴とするものである。
が形成された基板と、前記中空部を覆って周辺部が前記
基板に支持された熱絶縁膜と、前記中空部上の前記熱絶
縁膜上に、薄膜サーミスタを用いて構成された赤外線検
出部とを備えた赤外線検出素子において、第１抵抗層を
備えると共に、最上層または最下層として、前記第１抵
抗層の材料より抵抗率の低い材料で構成された低抵抗率
層を備えた積層抵抗体を前記基板上に複数形成し、前記
積層抵抗体に前記積層抵抗体を上下から挟む一対の電極
を接続した少なくとも１つの第１種抵抗素子、及び、前
記積層抵抗体に、前記積層抵抗体の前記低抵抗率層に接
触する一対の電極を接続した少なくとも１つの第２種抵
抗素子を用いて、前記薄膜サーミスタを含む複数の薄膜
抵抗素子を形成したことを特徴とするものである。
【００１４】
【作用】本発明の半導体装置は、第１抵抗層を備え、最
上層または最下層に、第１抵抗層を構成する材料より抵
抗率の低い材料で構成された低抵抗率層を備えた積層抵
抗体を用いて、同一基板上に複数の性質の異なる薄膜抵
抗素子を形成した半導体装置であって、積層抵抗体の構
造、及び、それらの積層抵抗体に接続する電極の構造を
工夫することによって、同一基板上に特性の異なる薄膜
抵抗素子（薄膜サーミスタを含む）を同一工程で形成可
能なように構成したことを特徴とするものである。
上層または最下層に、第１抵抗層を構成する材料より抵
抗率の低い材料で構成された低抵抗率層を備えた積層抵
抗体を用いて、同一基板上に複数の性質の異なる薄膜抵
抗素子を形成した半導体装置であって、積層抵抗体の構
造、及び、それらの積層抵抗体に接続する電極の構造を
工夫することによって、同一基板上に特性の異なる薄膜
抵抗素子（薄膜サーミスタを含む）を同一工程で形成可
能なように構成したことを特徴とするものである。
【００１５】以下、本発明の半導体装置に用いる薄膜抵
抗素子の実施例を図１１乃至図１３の断面図に基づいて
説明する。まず、図１１（ａ）に示す薄膜抵抗素子は、
温度変化に従って抵抗値が変化する感温材料で構成され
た第１抵抗層１の上部に、第１抵抗層１の材料に比べて
低抵抗率の材料で構成された低抵抗率層２を形成した積
層抵抗体３を、第１抵抗層１の下部に形成された、略平
板状の下部電極４と、低抵抗率層２の上部に形成され
た、略平板状の上部電極５とで上下から挟んで抵抗値を
取り出せるように構成したものである。以下の説明で、
積層抵抗体に、積層抵抗体を上下から挟む一対の電極を
接続した構造（サンドイッチ構造）の薄膜抵抗素子を第
１種抵抗素子として説明する。低抵抗率層２は、温度変
化による抵抗値変化が小さい材料で構成しても、感温材
料で構成してもよい。このように構成した場合、薄膜抵
抗素子の抵抗値は、第１抵抗層１で構成される抵抗と低
抵抗率層２で構成される抵抗とを直列に接続した場合の
合成抵抗値となる。
抗素子の実施例を図１１乃至図１３の断面図に基づいて
説明する。まず、図１１（ａ）に示す薄膜抵抗素子は、
温度変化に従って抵抗値が変化する感温材料で構成され
た第１抵抗層１の上部に、第１抵抗層１の材料に比べて
低抵抗率の材料で構成された低抵抗率層２を形成した積
層抵抗体３を、第１抵抗層１の下部に形成された、略平
板状の下部電極４と、低抵抗率層２の上部に形成され
た、略平板状の上部電極５とで上下から挟んで抵抗値を
取り出せるように構成したものである。以下の説明で、
積層抵抗体に、積層抵抗体を上下から挟む一対の電極を
接続した構造（サンドイッチ構造）の薄膜抵抗素子を第
１種抵抗素子として説明する。低抵抗率層２は、温度変
化による抵抗値変化が小さい材料で構成しても、感温材
料で構成してもよい。このように構成した場合、薄膜抵
抗素子の抵抗値は、第１抵抗層１で構成される抵抗と低
抵抗率層２で構成される抵抗とを直列に接続した場合の
合成抵抗値となる。
【００１６】次に、図１１（ｂ）に示す薄膜抵抗素子
は、図１１（ａ）に示した薄膜抵抗素子に用いられた積
層抵抗体３に対し、低抵抗率層２の上面の略両端部に、
それぞれ、略櫛歯状の上部電極６，７を互いに平行とな
るように形成したものである。但し、図は櫛歯の部分の
みを図示したものである。積層抵抗体３は、図１１
（ａ）に示したものと同じもので、図１１（ａ）に示し
た薄膜抵抗素子と図１１（ｂ）に示した薄膜抵抗素子の
積層抵抗体（積層抵抗体３）は同一の工程で構成するこ
とができるが、このように構成した場合の薄膜抵抗素子
の抵抗値は、略、第１抵抗層１で構成される抵抗と低抵
抗率層２で構成される抵抗とを並列に接続した場合の合
成抵抗値となる。以下の説明で、積層抵抗体に、積層抵
抗体の、最上層または最下層である、低抵抗率層に接触
する一対の電極を接続した構造の薄膜抵抗素子を第２種
抵抗素子として説明する。
は、図１１（ａ）に示した薄膜抵抗素子に用いられた積
層抵抗体３に対し、低抵抗率層２の上面の略両端部に、
それぞれ、略櫛歯状の上部電極６，７を互いに平行とな
るように形成したものである。但し、図は櫛歯の部分の
みを図示したものである。積層抵抗体３は、図１１
（ａ）に示したものと同じもので、図１１（ａ）に示し
た薄膜抵抗素子と図１１（ｂ）に示した薄膜抵抗素子の
積層抵抗体（積層抵抗体３）は同一の工程で構成するこ
とができるが、このように構成した場合の薄膜抵抗素子
の抵抗値は、略、第１抵抗層１で構成される抵抗と低抵
抗率層２で構成される抵抗とを並列に接続した場合の合
成抵抗値となる。以下の説明で、積層抵抗体に、積層抵
抗体の、最上層または最下層である、低抵抗率層に接触
する一対の電極を接続した構造の薄膜抵抗素子を第２種
抵抗素子として説明する。
【００１７】図１１（ａ），（ｂ）に示した実施例で、
感温材料で構成された第１抵抗層１の抵抗値に比べて、
低抵抗率層２の抵抗値が、十分小さいとすると、図１１
（ａ）に示す薄膜抵抗素子は、温度変化に従って抵抗値
が変化する薄膜感温素子（薄膜サーミスタ）となり、図
１１（ｂ）に示す薄膜抵抗素子は、主電流路が低抵抗率
層２となるので、低抵抗率層２が温度変化による抵抗値
変化が小さい材料で構成された場合は薄膜固定抵抗とな
り、低抵抗率層２が感温材料で構成された場合は薄膜サ
ーミスタとなる。
感温材料で構成された第１抵抗層１の抵抗値に比べて、
低抵抗率層２の抵抗値が、十分小さいとすると、図１１
（ａ）に示す薄膜抵抗素子は、温度変化に従って抵抗値
が変化する薄膜感温素子（薄膜サーミスタ）となり、図
１１（ｂ）に示す薄膜抵抗素子は、主電流路が低抵抗率
層２となるので、低抵抗率層２が温度変化による抵抗値
変化が小さい材料で構成された場合は薄膜固定抵抗とな
り、低抵抗率層２が感温材料で構成された場合は薄膜サ
ーミスタとなる。
【００１８】このように、積層抵抗体３は同じでも、そ
の積層抵抗体３に接続する電極の構造によって、薄膜抵
抗素子の性質を変えることができるので、一連の工程
で、例えば、薄膜サーミスタと薄膜固定抵抗、または、
性質の異なる２種類の薄膜サーミスタを同一基板上に同
時に形成することができる。また、第１抵抗層または低
抵抗率層と、電極との接触面積、または、略櫛歯状の電
極間の距離を調整することによって抵抗値の調整を行う
ことができる。例えば、図１１（ａ）では、上部電極５
の大きさ（低抵抗率層２と、上部電極５との接触面積）
を変化させることにより、薄膜サーミスタの抵抗値を調
整することができる。また、図１１（ｂ）では、上部電
極６，７の大きさ、または、上部電極６と上部電極７と
の距離を変化させることにより、薄膜抵抗素子の抵抗値
を調整することができる。
の積層抵抗体３に接続する電極の構造によって、薄膜抵
抗素子の性質を変えることができるので、一連の工程
で、例えば、薄膜サーミスタと薄膜固定抵抗、または、
性質の異なる２種類の薄膜サーミスタを同一基板上に同
時に形成することができる。また、第１抵抗層または低
抵抗率層と、電極との接触面積、または、略櫛歯状の電
極間の距離を調整することによって抵抗値の調整を行う
ことができる。例えば、図１１（ａ）では、上部電極５
の大きさ（低抵抗率層２と、上部電極５との接触面積）
を変化させることにより、薄膜サーミスタの抵抗値を調
整することができる。また、図１１（ｂ）では、上部電
極６，７の大きさ、または、上部電極６と上部電極７と
の距離を変化させることにより、薄膜抵抗素子の抵抗値
を調整することができる。
【００１９】図１２に示すように、第１抵抗層の下部に
低抵抗率層を形成してもよい。図１１に示した構成と同
等構成については同符号を付すこととする。（ａ）で、
８は第１抵抗層１の下部に形成された低抵抗率層、９は
第１抵抗層１と、低抵抗率層８とで構成された積層抵抗
体である。（ｂ）で、１０，１１は低抵抗率層８の下部
に櫛歯状に形成された下部電極である。感温材料で構成
された第１抵抗層１の抵抗値に比べて、低抵抗率層８の
抵抗値が、十分小さいとすると、（ａ）に示す薄膜抵抗
素子は、温度変化に従って抵抗値が変化する薄膜感温素
子（薄膜サーミスタ）、（ｂ）に示す薄膜抵抗素子は、
低抵抗率層８が温度変化による抵抗値変化が小さい薄膜
抵抗体である場合は薄膜固定抵抗となり、低抵抗率層８
が感温材料で構成されている場合は薄膜サーミスタとな
る。
低抵抗率層を形成してもよい。図１１に示した構成と同
等構成については同符号を付すこととする。（ａ）で、
８は第１抵抗層１の下部に形成された低抵抗率層、９は
第１抵抗層１と、低抵抗率層８とで構成された積層抵抗
体である。（ｂ）で、１０，１１は低抵抗率層８の下部
に櫛歯状に形成された下部電極である。感温材料で構成
された第１抵抗層１の抵抗値に比べて、低抵抗率層８の
抵抗値が、十分小さいとすると、（ａ）に示す薄膜抵抗
素子は、温度変化に従って抵抗値が変化する薄膜感温素
子（薄膜サーミスタ）、（ｂ）に示す薄膜抵抗素子は、
低抵抗率層８が温度変化による抵抗値変化が小さい薄膜
抵抗体である場合は薄膜固定抵抗となり、低抵抗率層８
が感温材料で構成されている場合は薄膜サーミスタとな
る。
【００２０】さらに、図１３に示すように、積層抵抗体
１２を、感温材料で構成された第１抵抗層１３と、第１
抵抗層１３の下部に形成した低抵抗率層１４と、第１抵
抗層１３の上部に形成した低抵抗率層１５とで構成して
もよい。（ａ）は、積層抵抗体１２を、下部電極１６と
上部電極１７で挟んで第１種抵抗素子の構造に形成され
た薄膜サーミスタで、下部電極１６と上部電極１７か
ら、各層で構成される抵抗の抵抗値の和となる合成抵抗
値を取り出すことができる。（ｂ）は、積層抵抗体１２
の低抵抗率層１５の上部に櫛歯状の上部電極１８，１９
を形成して第２種抵抗素子を形成したもの、（ｃ）は、
積層抵抗体１２の低抵抗率層１４の下部に櫛歯状の下部
電極２０，２１を形成して第２種抵抗素子を形成したも
のである。
１２を、感温材料で構成された第１抵抗層１３と、第１
抵抗層１３の下部に形成した低抵抗率層１４と、第１抵
抗層１３の上部に形成した低抵抗率層１５とで構成して
もよい。（ａ）は、積層抵抗体１２を、下部電極１６と
上部電極１７で挟んで第１種抵抗素子の構造に形成され
た薄膜サーミスタで、下部電極１６と上部電極１７か
ら、各層で構成される抵抗の抵抗値の和となる合成抵抗
値を取り出すことができる。（ｂ）は、積層抵抗体１２
の低抵抗率層１５の上部に櫛歯状の上部電極１８，１９
を形成して第２種抵抗素子を形成したもの、（ｃ）は、
積層抵抗体１２の低抵抗率層１４の下部に櫛歯状の下部
電極２０，２１を形成して第２種抵抗素子を形成したも
のである。
【００２１】低抵抗率層１５が、第１抵抗層１３より十
分抵抗率の小さい材料で構成されているとすると、
（ｂ）に示した構造の薄膜抵抗素子は、上部電極１８，
１９から主に低抵抗率層１５の抵抗値を取り出すことが
できる薄膜抵抗素子となり、低抵抗率層１４が、第１抵
抗層１３より十分抵抗率の小さい材料で構成されている
とすると、（ｃ）に示した構造の薄膜抵抗素子は、下部
電極２０，２１から主に低抵抗率層１４の抵抗値を取り
出すことができる薄膜抵抗素子となる。（ｂ）または
（ｃ）に示す薄膜抵抗素子の場合も、低抵抗率層１４ま
たは低抵抗率層１５を構成する材料によって、薄膜固定
抵抗、または、薄膜サーミスタとなる。
分抵抗率の小さい材料で構成されているとすると、
（ｂ）に示した構造の薄膜抵抗素子は、上部電極１８，
１９から主に低抵抗率層１５の抵抗値を取り出すことが
できる薄膜抵抗素子となり、低抵抗率層１４が、第１抵
抗層１３より十分抵抗率の小さい材料で構成されている
とすると、（ｃ）に示した構造の薄膜抵抗素子は、下部
電極２０，２１から主に低抵抗率層１４の抵抗値を取り
出すことができる薄膜抵抗素子となる。（ｂ）または
（ｃ）に示す薄膜抵抗素子の場合も、低抵抗率層１４ま
たは低抵抗率層１５を構成する材料によって、薄膜固定
抵抗、または、薄膜サーミスタとなる。
【００２２】以上に説明したように、同一構造の抵抗体
でも、その抵抗体を積層抵抗体として、その積層抵抗体
に接続する電極構造を変えることによって、薄膜抵抗素
子の性質を変えることができる。本発明の半導体装置
は、この点に着目し、特性の異なる薄膜抵抗素子を同一
基板上に形成する半導体装置において、複数の薄膜抵抗
素子の抵抗体となる部分を同一の積層抵抗体で構成し、
それらの薄膜抵抗素子のうち、特定の薄膜抵抗素子を、
積層抵抗体と、その積層抵抗体を上下から挟む一対の電
極（上部電極及び下部電極）とを備えた、サンドイッチ
構造の第１種抵抗素子として構成すると共に、別の薄膜
抵抗素子を、積層抵抗体と、積層抵抗体の、最上層また
は最下層となる低抵抗率層に接続された一対の電極とを
備えた第２種抵抗素子として構成することを特徴とする
ものである。このように構成することによって、第１種
抵抗素子の抵抗体と第２種抵抗素子の抵抗体とを同工程
で形成することができるので、従来よりも工程数を低減
することができる。
でも、その抵抗体を積層抵抗体として、その積層抵抗体
に接続する電極構造を変えることによって、薄膜抵抗素
子の性質を変えることができる。本発明の半導体装置
は、この点に着目し、特性の異なる薄膜抵抗素子を同一
基板上に形成する半導体装置において、複数の薄膜抵抗
素子の抵抗体となる部分を同一の積層抵抗体で構成し、
それらの薄膜抵抗素子のうち、特定の薄膜抵抗素子を、
積層抵抗体と、その積層抵抗体を上下から挟む一対の電
極（上部電極及び下部電極）とを備えた、サンドイッチ
構造の第１種抵抗素子として構成すると共に、別の薄膜
抵抗素子を、積層抵抗体と、積層抵抗体の、最上層また
は最下層となる低抵抗率層に接続された一対の電極とを
備えた第２種抵抗素子として構成することを特徴とする
ものである。このように構成することによって、第１種
抵抗素子の抵抗体と第２種抵抗素子の抵抗体とを同工程
で形成することができるので、従来よりも工程数を低減
することができる。
【００２３】本発明は、例えば、第１抵抗層を、その第
１抵抗層より十分抵抗率の低いコンタクト層で挟んだ構
造の積層抵抗体を用いて構成する薄膜サーミスタと、薄
膜固定抵抗とを同一基板上に形成する赤外線検出素子に
適用することができる。この場合、その薄膜サーミスタ
の積層抵抗体を基板上に複数形成し、ある積層抵抗体
の、最上層または最下層であるコンタクト層を薄膜固定
抵抗に流用することによって、薄膜固定抵抗の抵抗体と
なる部分を形成するための工程を別途設ける必要がなく
なる。
１抵抗層より十分抵抗率の低いコンタクト層で挟んだ構
造の積層抵抗体を用いて構成する薄膜サーミスタと、薄
膜固定抵抗とを同一基板上に形成する赤外線検出素子に
適用することができる。この場合、その薄膜サーミスタ
の積層抵抗体を基板上に複数形成し、ある積層抵抗体
の、最上層または最下層であるコンタクト層を薄膜固定
抵抗に流用することによって、薄膜固定抵抗の抵抗体と
なる部分を形成するための工程を別途設ける必要がなく
なる。
【００２４】薄膜サーミスタのコンタクト層は、第１抵
抗層に比べて十分抵抗率が低い材料で構成されているの
で、積層抵抗体の上下を電極で挟み第１種抵抗素子を形
成しても、第１抵抗層によって構成される抵抗値の高い
抵抗に、コンタクト層によって構成される抵抗値の低い
抵抗を２個直列に接続した構成となるため、薄膜サーミ
スタの抵抗値は、抵抗の高い第１抵抗層によって略決定
され、コンタクト層の、薄膜サーミスタの抵抗値に対す
る影響は小さいものとなる。
抗層に比べて十分抵抗率が低い材料で構成されているの
で、積層抵抗体の上下を電極で挟み第１種抵抗素子を形
成しても、第１抵抗層によって構成される抵抗値の高い
抵抗に、コンタクト層によって構成される抵抗値の低い
抵抗を２個直列に接続した構成となるため、薄膜サーミ
スタの抵抗値は、抵抗の高い第１抵抗層によって略決定
され、コンタクト層の、薄膜サーミスタの抵抗値に対す
る影響は小さいものとなる。
【００２５】一方、薄膜サーミスタの積層抵抗体の、最
上層または最下層のどちらか一方のコンタクト層に、一
対の略櫛歯状の電極を接続して櫛型構造の第２種抵抗素
子を形成した場合、コンタクト層によって構成される抵
抗値の低い抵抗に、第１抵抗層によって構成される抵抗
値の高い抵抗を並列に接続した構成と略同等の構成とな
るため、薄膜固定抵抗の抵抗値は、抵抗の低いコンタク
ト層によって略決定され、第１抵抗層の、薄膜固定抵抗
の抵抗値に対する影響は小さいものとなる。このよう
に、積層抵抗体を用いたサンドイッチ構造の薄膜サーミ
スタでは、略、中心部の薄膜（第１抵抗層）のみの特性
が現れ、櫛型構造の薄膜サーミスタでは、櫛形の電極を
接続した、最上層または最下層の薄膜（コンタクト層）
のみの特性が現れることになる。
上層または最下層のどちらか一方のコンタクト層に、一
対の略櫛歯状の電極を接続して櫛型構造の第２種抵抗素
子を形成した場合、コンタクト層によって構成される抵
抗値の低い抵抗に、第１抵抗層によって構成される抵抗
値の高い抵抗を並列に接続した構成と略同等の構成とな
るため、薄膜固定抵抗の抵抗値は、抵抗の低いコンタク
ト層によって略決定され、第１抵抗層の、薄膜固定抵抗
の抵抗値に対する影響は小さいものとなる。このよう
に、積層抵抗体を用いたサンドイッチ構造の薄膜サーミ
スタでは、略、中心部の薄膜（第１抵抗層）のみの特性
が現れ、櫛型構造の薄膜サーミスタでは、櫛形の電極を
接続した、最上層または最下層の薄膜（コンタクト層）
のみの特性が現れることになる。
【００２６】薄膜サーミスタでは、 B定数を高くするた
めに、ノンドープのアモルファスシリコン、 P型または
n 型にドープしたアモルファスシリコンカーバイド（a-
SiC）またはアモルファスシリコンナイトライド（a-SiN
）またはアモルファス酸化シリコン（a-SiO ）または
アモルファス酸化窒化シリコン（a-SiON）等のアモルフ
ァスシリコン合金半導体を、薄膜サーミスタの中心部の
層（第１抵抗層）として用いることがある。この場合
は、第１抵抗層と電極とをオーミック接触させるため
に、 P型またはn 型にドープしたアモルファスシリコン
等の単一元素半導体をコンタクト層として第１抵抗層と
電極間に挿入した、特願平5-68121 に記載された構造を
用いることができる。このような薄膜サーミスタのコン
タクト層は、中心部の薄膜（第１抵抗層）と比較して十
分導電率が高いため、本発明の半導体装置の構造を適用
することができる。
めに、ノンドープのアモルファスシリコン、 P型または
n 型にドープしたアモルファスシリコンカーバイド（a-
SiC）またはアモルファスシリコンナイトライド（a-SiN
）またはアモルファス酸化シリコン（a-SiO ）または
アモルファス酸化窒化シリコン（a-SiON）等のアモルフ
ァスシリコン合金半導体を、薄膜サーミスタの中心部の
層（第１抵抗層）として用いることがある。この場合
は、第１抵抗層と電極とをオーミック接触させるため
に、 P型またはn 型にドープしたアモルファスシリコン
等の単一元素半導体をコンタクト層として第１抵抗層と
電極間に挿入した、特願平5-68121 に記載された構造を
用いることができる。このような薄膜サーミスタのコン
タクト層は、中心部の薄膜（第１抵抗層）と比較して十
分導電率が高いため、本発明の半導体装置の構造を適用
することができる。
【００２７】また、積層抵抗体の第１抵抗層、最上層、
最下層をそれぞれ異なる材料で構成してもよい。例え
ば、第１抵抗層を特定の B定数の感温材料で構成し、最
上層を第１抵抗層の感温材料とは B定数の異なる感温材
料で構成し、最下層を感温材料でない材料で構成した積
層抵抗体を複数同一基板上に形成しておき、それらの積
層抵抗体に、積層抵抗体を上下から挟む電極、または、
積層抵抗体の最上層に接続される一対の電極、または、
積層抵抗体の最下層に接続される一対の電極のいずれか
の電極を接続することにより、薄膜サーミスタと、その
薄膜サーミスタとは B定数の異なる薄膜サーミスタと、
固定抵抗とを、同一基板上に、１つの積層抵抗体を形成
する工程で形成することができる。これにより、マスク
合わせ工程数を削減でき、マスクのズレを吸収するため
に余分に設ける寸法を小さくすることができるので、半
導体装置を小型化することができる。
最下層をそれぞれ異なる材料で構成してもよい。例え
ば、第１抵抗層を特定の B定数の感温材料で構成し、最
上層を第１抵抗層の感温材料とは B定数の異なる感温材
料で構成し、最下層を感温材料でない材料で構成した積
層抵抗体を複数同一基板上に形成しておき、それらの積
層抵抗体に、積層抵抗体を上下から挟む電極、または、
積層抵抗体の最上層に接続される一対の電極、または、
積層抵抗体の最下層に接続される一対の電極のいずれか
の電極を接続することにより、薄膜サーミスタと、その
薄膜サーミスタとは B定数の異なる薄膜サーミスタと、
固定抵抗とを、同一基板上に、１つの積層抵抗体を形成
する工程で形成することができる。これにより、マスク
合わせ工程数を削減でき、マスクのズレを吸収するため
に余分に設ける寸法を小さくすることができるので、半
導体装置を小型化することができる。
【００２８】次に、薄膜抵抗素子の抵抗値の調整方法に
ついて説明する。通常、薄膜を用いて抵抗素子を形成す
る場合、サンドイッチ構造（第１種抵抗素子の構造）の
場合には、その薄膜抵抗素子の抵抗値R は次式のように
なる。 R=1/σ・t/S 但し、σは薄膜の導電率、t は薄膜の膜厚、S は電極面
積であり、これらの値を変化させることによって、薄膜
抵抗素子の抵抗値R を調整することができる。また、積
層抵抗体の、最上層または最下層の低抵抗率層に櫛歯状
の電極を設ける櫛型構造の場合には、薄膜抵抗素子の抵
抗値R は次式のようになる。 R=1/σ・d/(t・l) 但し、σは薄膜の導電率、t は薄膜の膜厚、d は電極間
隔、l は電極幅であり、これらの値を変化させることに
よって、薄膜抵抗素子の抵抗値R を調整することができ
る。これにより、同じ積層抵抗体を用いる場合でも、積
層抵抗体の構成、または、それぞれの積層抵抗体の接続
する電極形状を変化させることによって個々に抵抗値を
調整することができる。
ついて説明する。通常、薄膜を用いて抵抗素子を形成す
る場合、サンドイッチ構造（第１種抵抗素子の構造）の
場合には、その薄膜抵抗素子の抵抗値R は次式のように
なる。 R=1/σ・t/S 但し、σは薄膜の導電率、t は薄膜の膜厚、S は電極面
積であり、これらの値を変化させることによって、薄膜
抵抗素子の抵抗値R を調整することができる。また、積
層抵抗体の、最上層または最下層の低抵抗率層に櫛歯状
の電極を設ける櫛型構造の場合には、薄膜抵抗素子の抵
抗値R は次式のようになる。 R=1/σ・d/(t・l) 但し、σは薄膜の導電率、t は薄膜の膜厚、d は電極間
隔、l は電極幅であり、これらの値を変化させることに
よって、薄膜抵抗素子の抵抗値R を調整することができ
る。これにより、同じ積層抵抗体を用いる場合でも、積
層抵抗体の構成、または、それぞれの積層抵抗体の接続
する電極形状を変化させることによって個々に抵抗値を
調整することができる。
【００２９】
【実施例】図１及び図２に基づいて本発明の半導体装置
の一実施例を説明する。図に示す半導体装置は、特定の
薄膜サーミスタと、その特定の薄膜サーミスタとは B定
数の異なる薄膜サーミスタとを備えたもので、図１は薄
膜サーミスタ周辺部分のみを示した断面図、図２はその
部分の上面図である。図２では、薄膜サーミスタの積層
抵抗体を覆う保護層等は図示を省略している。同様に、
図２以降の上面図においても、適宜、積層抵抗体を覆う
保護層等は図示を省略することとする。
の一実施例を説明する。図に示す半導体装置は、特定の
薄膜サーミスタと、その特定の薄膜サーミスタとは B定
数の異なる薄膜サーミスタとを備えたもので、図１は薄
膜サーミスタ周辺部分のみを示した断面図、図２はその
部分の上面図である。図２では、薄膜サーミスタの積層
抵抗体を覆う保護層等は図示を省略している。同様に、
図２以降の上面図においても、適宜、積層抵抗体を覆う
保護層等は図示を省略することとする。
【００３０】図で、２２は基板、２３は基板２２上に形
成された絶縁膜、２４は薄膜サーミスタである。薄膜サ
ーミスタ２４は、積層抵抗体２５と、積層抵抗体２５の
下部に形成された略平板状の下部電極２６、積層抵抗体
２５の上部に形成された略平板状の上部電極２７と、積
層抵抗体２５を局所的に覆う保護膜２８と、積層抵抗体
２５及び下部電極２６及び上部電極２７及び保護膜２８
とを保護する保護膜２９と、下部電極２６及び上部電極
２７の、引出し部分（下部電極２６及び上部電極２７
の、略平板状の部分から外側に引き出されている略線状
の部分）に接続されるパッド３０ａ，３０ｂとで構成さ
れている。
成された絶縁膜、２４は薄膜サーミスタである。薄膜サ
ーミスタ２４は、積層抵抗体２５と、積層抵抗体２５の
下部に形成された略平板状の下部電極２６、積層抵抗体
２５の上部に形成された略平板状の上部電極２７と、積
層抵抗体２５を局所的に覆う保護膜２８と、積層抵抗体
２５及び下部電極２６及び上部電極２７及び保護膜２８
とを保護する保護膜２９と、下部電極２６及び上部電極
２７の、引出し部分（下部電極２６及び上部電極２７
の、略平板状の部分から外側に引き出されている略線状
の部分）に接続されるパッド３０ａ，３０ｂとで構成さ
れている。
【００３１】また、積層抵抗体２５は、温度変化により
抵抗値が変化する感温材料で構成された、第１抵抗層２
５ａと、第１抵抗層２５ａの下部に形成された低抵抗率
層２５ｂと、第１抵抗層２５ａの上部に形成された低抵
抗率層２５ｃとで構成されており、低抵抗率層２５ｂ及
び低抵抗率層２５ｃは、第１抵抗層２５ａを構成してい
る材料よりも十分抵抗率の低い材料で構成されている。
抵抗値が変化する感温材料で構成された、第１抵抗層２
５ａと、第１抵抗層２５ａの下部に形成された低抵抗率
層２５ｂと、第１抵抗層２５ａの上部に形成された低抵
抗率層２５ｃとで構成されており、低抵抗率層２５ｂ及
び低抵抗率層２５ｃは、第１抵抗層２５ａを構成してい
る材料よりも十分抵抗率の低い材料で構成されている。
【００３２】一方、３１は薄膜サーミスタ２４とは B定
数の異なる薄膜サーミスタで、積層抵抗体３２と、積層
抵抗体３２の下部に略櫛歯状に形成された、一対の対向
する下部電極３３，３４と、積層抵抗体３２を局所的に
覆う保護膜３５と、積層抵抗体３２と下部電極３３，３
４を保護する保護膜３６と、下部電極３３，３４の引出
し部に接続されるパッド３７ａ，３７ｂとで構成されて
いる。
数の異なる薄膜サーミスタで、積層抵抗体３２と、積層
抵抗体３２の下部に略櫛歯状に形成された、一対の対向
する下部電極３３，３４と、積層抵抗体３２を局所的に
覆う保護膜３５と、積層抵抗体３２と下部電極３３，３
４を保護する保護膜３６と、下部電極３３，３４の引出
し部に接続されるパッド３７ａ，３７ｂとで構成されて
いる。
【００３３】また、積層抵抗体３２は、積層抵抗体２５
と同様に、温度変化により抵抗値が変化する感温材料で
構成された、第１抵抗層３２ａと、第１抵抗層３２ａの
下部に形成された低抵抗率層３２ｂと、第１抵抗層３２
ａの上部に形成された低抵抗率層３２ｃとで構成されて
いる。積層抵抗体２５と積層抵抗体３２は、接続される
電極の構造が異なるため外形は異なるが、同一の層構造
を有する抵抗体で、同一の工程によって同時に形成する
ことができる。
と同様に、温度変化により抵抗値が変化する感温材料で
構成された、第１抵抗層３２ａと、第１抵抗層３２ａの
下部に形成された低抵抗率層３２ｂと、第１抵抗層３２
ａの上部に形成された低抵抗率層３２ｃとで構成されて
いる。積層抵抗体２５と積層抵抗体３２は、接続される
電極の構造が異なるため外形は異なるが、同一の層構造
を有する抵抗体で、同一の工程によって同時に形成する
ことができる。
【００３４】図に示すように、薄膜サーミスタ２４は、
積層抵抗体２５を、下部電極２６と上部電極２７とで挟
んだサンドイッチ構造の第１種抵抗素子である。一方、
薄膜サーミスタ３１は、積層抵抗体３２の最下層である
低抵抗率層３２ｂの下部に、一対の略櫛歯状の下部電極
３３，３４を形成した櫛型構造の第２種抵抗素子であ
る。このように構成することによって、薄膜サーミスタ
２４の抵抗値として、パッド３０ａ，３０ｂから主に積
層抵抗体２５の第１抵抗層２５ａの抵抗値を取り出すこ
とができると共に、薄膜サーミスタ３１の抵抗値とし
て、パッド３７ａ，３７ｂから主に積層抵抗体３２の低
抵抗率層３２ｂの抵抗値を取り出すことができ、積層抵
抗体３２の低抵抗率層３２ｂを薄膜サーミスタ３１の抵
抗体に流用することができるので、積層抵抗体２５の形
成工程と別に、薄膜サーミスタ３１の抵抗体を形成する
工程を設ける必要がなくなる。
積層抵抗体２５を、下部電極２６と上部電極２７とで挟
んだサンドイッチ構造の第１種抵抗素子である。一方、
薄膜サーミスタ３１は、積層抵抗体３２の最下層である
低抵抗率層３２ｂの下部に、一対の略櫛歯状の下部電極
３３，３４を形成した櫛型構造の第２種抵抗素子であ
る。このように構成することによって、薄膜サーミスタ
２４の抵抗値として、パッド３０ａ，３０ｂから主に積
層抵抗体２５の第１抵抗層２５ａの抵抗値を取り出すこ
とができると共に、薄膜サーミスタ３１の抵抗値とし
て、パッド３７ａ，３７ｂから主に積層抵抗体３２の低
抵抗率層３２ｂの抵抗値を取り出すことができ、積層抵
抗体３２の低抵抗率層３２ｂを薄膜サーミスタ３１の抵
抗体に流用することができるので、積層抵抗体２５の形
成工程と別に、薄膜サーミスタ３１の抵抗体を形成する
工程を設ける必要がなくなる。
【００３５】次に、図１に示した半導体装置の製造方法
の一実施例について説明する。まず、基板２２上に絶縁
膜２３を形成し、その絶縁膜２３上に、電子ビーム蒸着
法で、厚み2000Åのクロム膜を基板温度150 ℃で成膜
し、フォトリソグラフィー法でパターン化し、下部電極
２６，３３，３４を形成した。
の一実施例について説明する。まず、基板２２上に絶縁
膜２３を形成し、その絶縁膜２３上に、電子ビーム蒸着
法で、厚み2000Åのクロム膜を基板温度150 ℃で成膜
し、フォトリソグラフィー法でパターン化し、下部電極
２６，３３，３４を形成した。
【００３６】続いて、グロー放電分解法により、厚み10
00Åの P型のアモルファスシリコン（a-Si）、厚み1000
0 Åの P型のアモルファスシリコンカーバイド（a-SiC
）、厚み300 Åの P型のアモルファスシリコン（a-S
i）の３層からなる薄膜を成膜し、フォトリソグラフィ
ー法でパターン化し、積層抵抗体２５，３２を形成し
た。積層抵抗体２５，３２のサイズは、平面視略0.8mm
角である。a-Si薄膜の成膜条件は、0.25% のジボランを
加えたモノシランを用い、基板温度270 ℃、圧力0.9Tor
r 、放電電力20W 、周波数13.56MHzとした。また、a-Si
C 薄膜の成膜条件は、0.25% のジボランを加えたモノシ
ランを用い、基板温度270 ℃、圧力0.9Torr 、放電電力
20W 、周波数13.56MHzとした。
00Åの P型のアモルファスシリコン（a-Si）、厚み1000
0 Åの P型のアモルファスシリコンカーバイド（a-SiC
）、厚み300 Åの P型のアモルファスシリコン（a-S
i）の３層からなる薄膜を成膜し、フォトリソグラフィ
ー法でパターン化し、積層抵抗体２５，３２を形成し
た。積層抵抗体２５，３２のサイズは、平面視略0.8mm
角である。a-Si薄膜の成膜条件は、0.25% のジボランを
加えたモノシランを用い、基板温度270 ℃、圧力0.9Tor
r 、放電電力20W 、周波数13.56MHzとした。また、a-Si
C 薄膜の成膜条件は、0.25% のジボランを加えたモノシ
ランを用い、基板温度270 ℃、圧力0.9Torr 、放電電力
20W 、周波数13.56MHzとした。
【００３７】次に、グロー放電分解法により、厚み3000
Åの酸化シリコン（SiO2）薄膜を成膜し、フォトリソグ
ラフィー法でパターン化し、保護膜２８，３５を形成し
た。ついで、電子ビーム蒸着法で、厚み1500Åのクロム
膜を基板温度150 ℃で成膜し、フォトリソグラフィー法
でパターン化し、積層抵抗体２５上に上部電極２７を形
成した。その後、グロー放電分解法により、厚み15000
Åの酸化シリコン（SiO2）薄膜を成膜し、フォトリソグ
ラフィー法でパターン化し、保護膜２９及び保護膜３６
を形成した。
Åの酸化シリコン（SiO2）薄膜を成膜し、フォトリソグ
ラフィー法でパターン化し、保護膜２８，３５を形成し
た。ついで、電子ビーム蒸着法で、厚み1500Åのクロム
膜を基板温度150 ℃で成膜し、フォトリソグラフィー法
でパターン化し、積層抵抗体２５上に上部電極２７を形
成した。その後、グロー放電分解法により、厚み15000
Åの酸化シリコン（SiO2）薄膜を成膜し、フォトリソグ
ラフィー法でパターン化し、保護膜２９及び保護膜３６
を形成した。
【００３８】最後に、電子ビーム蒸着法で、厚み15000
Åのアルミ膜を基板温度200 ℃で成膜し、フォトリソグ
ラフィー法でパターン化し、パッド３０ａ，３０ｂ，３
７ａ，３７ｂを形成した。このような方法により、同一
の工程で、２種類の薄膜サーミスタ２４，３１を形成す
ることができる。
Åのアルミ膜を基板温度200 ℃で成膜し、フォトリソグ
ラフィー法でパターン化し、パッド３０ａ，３０ｂ，３
７ａ，３７ｂを形成した。このような方法により、同一
の工程で、２種類の薄膜サーミスタ２４，３１を形成す
ることができる。
【００３９】図３及び図４に基づいて本発明の半導体装
置の異なる実施例を示す。図３及び図４に示す半導体装
置は、図１に示した半導体装置と同様の薄膜サーミスタ
を形成したもので、図３は薄膜サーミスタ周辺部分を示
した断面図、図４はその部分の上面図である。図１及び
図２に示した構成と同等構成については同符号を付すこ
ととする。図に示す薄膜サーミスタが、図１に示した薄
膜サーミスタと異なる点は、薄膜サーミスタ３１に設け
られる電極の構造が異なる点である。図１に示した半導
体装置では、積層抵抗体３２の最下層である低抵抗率層
３２ｂを、薄膜サーミスタ２４と B定数の異なる薄膜サ
ーミスタに流用したが、図３に示す半導体装置は、積層
抵抗体３２の最上層である低抵抗率層３２ｃを、薄膜サ
ーミスタ２４と B定数の異なる薄膜サーミスタに流用可
能なように電極を設けたものである。
置の異なる実施例を示す。図３及び図４に示す半導体装
置は、図１に示した半導体装置と同様の薄膜サーミスタ
を形成したもので、図３は薄膜サーミスタ周辺部分を示
した断面図、図４はその部分の上面図である。図１及び
図２に示した構成と同等構成については同符号を付すこ
ととする。図に示す薄膜サーミスタが、図１に示した薄
膜サーミスタと異なる点は、薄膜サーミスタ３１に設け
られる電極の構造が異なる点である。図１に示した半導
体装置では、積層抵抗体３２の最下層である低抵抗率層
３２ｂを、薄膜サーミスタ２４と B定数の異なる薄膜サ
ーミスタに流用したが、図３に示す半導体装置は、積層
抵抗体３２の最上層である低抵抗率層３２ｃを、薄膜サ
ーミスタ２４と B定数の異なる薄膜サーミスタに流用可
能なように電極を設けたものである。
【００４０】図３及び図４で、薄膜サーミスタ３１で
は、積層抵抗体３２の上部に、略櫛歯状の上部電極３
８，３９が形成された構成となっている。上部電極３
８，３９の櫛歯状の部分からは、図２に示した半導体装
置と同様の引出し部がそれぞれ設けられており、それら
の引出し部の端部には、パッド４０ａ，４０ｂがそれぞ
れ接続されている。このように構成することによって、
薄膜サーミスタ２４の抵抗値として、パッド３０ａ，３
０ｂから主に積層抵抗体２５の第１抵抗層２５ａの抵抗
値を取り出すことができると共に、薄膜サーミスタ３１
の抵抗値として、パッド４０ａ，４０ｂから主に積層抵
抗体３２の最上層である低抵抗率層３２ｃの抵抗値を取
り出すことができるので、積層抵抗体３２の低抵抗率層
３２ｃを薄膜サーミスタ３１の抵抗体に流用することが
でき、積層抵抗体２５の形成工程と別に、薄膜サーミス
タ３１の抵抗体を形成する工程を設ける必要がなくな
る。
は、積層抵抗体３２の上部に、略櫛歯状の上部電極３
８，３９が形成された構成となっている。上部電極３
８，３９の櫛歯状の部分からは、図２に示した半導体装
置と同様の引出し部がそれぞれ設けられており、それら
の引出し部の端部には、パッド４０ａ，４０ｂがそれぞ
れ接続されている。このように構成することによって、
薄膜サーミスタ２４の抵抗値として、パッド３０ａ，３
０ｂから主に積層抵抗体２５の第１抵抗層２５ａの抵抗
値を取り出すことができると共に、薄膜サーミスタ３１
の抵抗値として、パッド４０ａ，４０ｂから主に積層抵
抗体３２の最上層である低抵抗率層３２ｃの抵抗値を取
り出すことができるので、積層抵抗体３２の低抵抗率層
３２ｃを薄膜サーミスタ３１の抵抗体に流用することが
でき、積層抵抗体２５の形成工程と別に、薄膜サーミス
タ３１の抵抗体を形成する工程を設ける必要がなくな
る。
【００４１】図３に示した半導体装置の製造方法の一実
施例を説明する。まず、絶縁膜２３上に、電子ビーム蒸
着法で、厚み2000Åのクロム膜を基板温度150 ℃で成膜
し、フォトリソグラフィー法でパターン化し、下部電極
２６を形成した。続いて、グロー放電分解法により、厚
み300 Åの P型のアモルファスシリコン（a-Si）、厚み
10000 Åの P型のアモルファスシリコンカーバイド（a-
SiC ）、厚み1000ÅのP型のアモルファスシリコン（a-S
i）の３層からなる薄膜を成膜し、フォトリソグラフィ
ー法でパターン化し、積層抵抗体２５，３２を形成し
た。
施例を説明する。まず、絶縁膜２３上に、電子ビーム蒸
着法で、厚み2000Åのクロム膜を基板温度150 ℃で成膜
し、フォトリソグラフィー法でパターン化し、下部電極
２６を形成した。続いて、グロー放電分解法により、厚
み300 Åの P型のアモルファスシリコン（a-Si）、厚み
10000 Åの P型のアモルファスシリコンカーバイド（a-
SiC ）、厚み1000ÅのP型のアモルファスシリコン（a-S
i）の３層からなる薄膜を成膜し、フォトリソグラフィ
ー法でパターン化し、積層抵抗体２５，３２を形成し
た。
【００４２】積層抵抗体２５，３２のサイズは、平面視
略0.8mm 角である。a-Si薄膜の成膜条件は、0.25% のジ
ボランを加えたモノシランを用い、基板温度270 ℃、圧
力0.9Torr 、放電電力20W 、周波数13.56MHzとした。ま
た、a-SiC 薄膜の成膜条件は、0.25% のジボランを加え
たモノシランを用い、基板温度270 ℃、圧力0.9Torr、
放電電力20W 、周波数13.56MHzとした。次に、グロー放
電分解法により、厚み3000Åの酸化シリコン（SiO2）薄
膜を成膜し、フォトリソグラフィー法でパターン化し、
保護膜２８，３５を形成した。
略0.8mm 角である。a-Si薄膜の成膜条件は、0.25% のジ
ボランを加えたモノシランを用い、基板温度270 ℃、圧
力0.9Torr 、放電電力20W 、周波数13.56MHzとした。ま
た、a-SiC 薄膜の成膜条件は、0.25% のジボランを加え
たモノシランを用い、基板温度270 ℃、圧力0.9Torr、
放電電力20W 、周波数13.56MHzとした。次に、グロー放
電分解法により、厚み3000Åの酸化シリコン（SiO2）薄
膜を成膜し、フォトリソグラフィー法でパターン化し、
保護膜２８，３５を形成した。
【００４３】ついで、電子ビーム蒸着法で、厚み1500Å
のクロム膜を基板温度150 ℃で成膜し、フォトリソグラ
フィー法でパターン化し、積層抵抗体２５の上部に上部
電極２７を形成すると共に、積層抵抗体３２の上部に上
部電極３８，３９を形成した。その後、グロー放電分解
法により、厚み15000 Åの酸化シリコン（SiO2）薄膜を
成膜し、フォトリソグラフィー法でパターン化し、保護
膜２９，３６を形成した。最後に、電子ビーム蒸着法
で、厚み15000 Åのアルミ膜を基板温度200 ℃で成膜
し、フォトリソグラフィー法でパターン化し、パッド３
０ａ，３０ｂ，４０ａ，４０ｂを形成した。
のクロム膜を基板温度150 ℃で成膜し、フォトリソグラ
フィー法でパターン化し、積層抵抗体２５の上部に上部
電極２７を形成すると共に、積層抵抗体３２の上部に上
部電極３８，３９を形成した。その後、グロー放電分解
法により、厚み15000 Åの酸化シリコン（SiO2）薄膜を
成膜し、フォトリソグラフィー法でパターン化し、保護
膜２９，３６を形成した。最後に、電子ビーム蒸着法
で、厚み15000 Åのアルミ膜を基板温度200 ℃で成膜
し、フォトリソグラフィー法でパターン化し、パッド３
０ａ，３０ｂ，４０ａ，４０ｂを形成した。
【００４４】図５及び図６に基づいて本発明の半導体装
置のさらに異なる実施例を示す。図５及び図６に示す半
導体装置は、薄膜サーミスタと、薄膜固定抵抗とを備え
た半導体装置の一実施例を示したもので、図５は薄膜サ
ーミスタ及び薄膜固定抵抗を形成した部分のみを示した
断面図、図４はその部分の上面図である。図３及び図４
に示した構成と同等構成については同符号を付すことと
する。図に示す半導体装置が、図３に示した半導体装置
と異なる点は、積層抵抗体の最上層を感温材料でない抵
抗体材料（微結晶シリコン）で構成して、一方の薄膜サ
ーミスタ（図３に示した実施例の薄膜サーミスタ３１）
の代わりに薄膜固定抵抗４１を形成した点と、薄膜固定
抵抗４１を構成する積層抵抗体の外形を、略垂直壁状の
抵抗体を所定の矩形領域内で繰り返し屈曲させた形状と
した点である。
置のさらに異なる実施例を示す。図５及び図６に示す半
導体装置は、薄膜サーミスタと、薄膜固定抵抗とを備え
た半導体装置の一実施例を示したもので、図５は薄膜サ
ーミスタ及び薄膜固定抵抗を形成した部分のみを示した
断面図、図４はその部分の上面図である。図３及び図４
に示した構成と同等構成については同符号を付すことと
する。図に示す半導体装置が、図３に示した半導体装置
と異なる点は、積層抵抗体の最上層を感温材料でない抵
抗体材料（微結晶シリコン）で構成して、一方の薄膜サ
ーミスタ（図３に示した実施例の薄膜サーミスタ３１）
の代わりに薄膜固定抵抗４１を形成した点と、薄膜固定
抵抗４１を構成する積層抵抗体の外形を、略垂直壁状の
抵抗体を所定の矩形領域内で繰り返し屈曲させた形状と
した点である。
【００４５】薄膜固定抵抗４１は、積層抵抗体４２と、
積層抵抗体４２の最上層に接続された略線状の上部電極
４３，４４と、積層抵抗体４２及び上部電極４３，４４
を保護する保護膜４５と、上部電極４３，４４の引出し
部の端部に接続されるパッド４６ａ，４６ｂとで構成さ
れている。
積層抵抗体４２の最上層に接続された略線状の上部電極
４３，４４と、積層抵抗体４２及び上部電極４３，４４
を保護する保護膜４５と、上部電極４３，４４の引出し
部の端部に接続されるパッド４６ａ，４６ｂとで構成さ
れている。
【００４６】積層抵抗体４２は、第１抵抗層４２ａをア
モルファス合金半導体であるアモルファスシリコンカー
バイドで構成し、最下層である低抵抗率層４２ｂをアモ
ルファスシリコンで構成し、最上層である低抵抗率層４
２ｃを微結晶シリコンで構成した、３層構造の抵抗体
で、略垂直壁状の抵抗体を絶縁膜２３上の所定の矩形領
域内で繰り返し屈曲させた形状に形成されている。積層
抵抗体４２の最下層である低抵抗率層４２ｂを構成する
アモルファスシリコン及び積層抵抗体４２の最上層であ
る低抵抗率層４２ｃを構成する微結晶シリコンは、第１
抵抗層４２ａを構成するアモルファスシリコンカーバイ
ドより十分抵抗率が低い材料である。略線状の上部電極
４３，４４の一端は、以上に説明した積層抵抗体４２の
最上層の上面の一端、及び、最上層の上面の他端にそれ
ぞれ接続されており、上部電極４３，４４の他端は、パ
ッド４６ａ，４６ｂにそれぞれ接続されている。
モルファス合金半導体であるアモルファスシリコンカー
バイドで構成し、最下層である低抵抗率層４２ｂをアモ
ルファスシリコンで構成し、最上層である低抵抗率層４
２ｃを微結晶シリコンで構成した、３層構造の抵抗体
で、略垂直壁状の抵抗体を絶縁膜２３上の所定の矩形領
域内で繰り返し屈曲させた形状に形成されている。積層
抵抗体４２の最下層である低抵抗率層４２ｂを構成する
アモルファスシリコン及び積層抵抗体４２の最上層であ
る低抵抗率層４２ｃを構成する微結晶シリコンは、第１
抵抗層４２ａを構成するアモルファスシリコンカーバイ
ドより十分抵抗率が低い材料である。略線状の上部電極
４３，４４の一端は、以上に説明した積層抵抗体４２の
最上層の上面の一端、及び、最上層の上面の他端にそれ
ぞれ接続されており、上部電極４３，４４の他端は、パ
ッド４６ａ，４６ｂにそれぞれ接続されている。
【００４７】薄膜サーミスタ２４を構成している積層抵
抗体２５と、薄膜固定抵抗４１を構成している積層抵抗
体４２とは外形が異なるが、層構造が同じ抵抗体であ
り、同一工程で形成されたものである。このように構成
することによって、薄膜サーミスタ２４の抵抗値とし
て、パッド３０ａ，３０ｂから主に積層抵抗体２５の薄
膜抵抗層２５ａの抵抗値を取り出すことができると共
に、薄膜固定抵抗４１の抵抗値として、パッド４６ａ，
４６ｂから主に積層抵抗体４２の最上層である、微結晶
シリコンで構成された低抵抗率層４２ｃの抵抗値を取り
出すことができるので、積層抵抗体４２の低抵抗率層４
２ｃを薄膜固定抵抗４１の抵抗体に流用することができ
る。
抗体２５と、薄膜固定抵抗４１を構成している積層抵抗
体４２とは外形が異なるが、層構造が同じ抵抗体であ
り、同一工程で形成されたものである。このように構成
することによって、薄膜サーミスタ２４の抵抗値とし
て、パッド３０ａ，３０ｂから主に積層抵抗体２５の薄
膜抵抗層２５ａの抵抗値を取り出すことができると共
に、薄膜固定抵抗４１の抵抗値として、パッド４６ａ，
４６ｂから主に積層抵抗体４２の最上層である、微結晶
シリコンで構成された低抵抗率層４２ｃの抵抗値を取り
出すことができるので、積層抵抗体４２の低抵抗率層４
２ｃを薄膜固定抵抗４１の抵抗体に流用することができ
る。
【００４８】図５に示した半導体装置の製造方法の一実
施例を説明する。まず、絶縁膜２３上に、電子ビーム蒸
着法で、厚み2000Åのクロム膜を基板温度150 ℃で成膜
し、フォトリソグラフィー法でパターン化し、下部電極
２６を形成した。
施例を説明する。まず、絶縁膜２３上に、電子ビーム蒸
着法で、厚み2000Åのクロム膜を基板温度150 ℃で成膜
し、フォトリソグラフィー法でパターン化し、下部電極
２６を形成した。
【００４９】続いて、グロー放電分解法により、厚み30
0 Åの P型のアモルファスシリコン（a-Si）、厚み1000
0 Åの P型のアモルファスシリコンカーバイド（a-SiC
）、厚み1000Åの P型の微結晶シリコン（μc-Si）の
３層からなる薄膜を成膜し、フォトリソグラフィー法で
パターン化し、略直方体状の積層抵抗体２５、及び、繰
り返し屈曲させた、略垂直壁状の積層抵抗体４２を形成
した。
0 Åの P型のアモルファスシリコン（a-Si）、厚み1000
0 Åの P型のアモルファスシリコンカーバイド（a-SiC
）、厚み1000Åの P型の微結晶シリコン（μc-Si）の
３層からなる薄膜を成膜し、フォトリソグラフィー法で
パターン化し、略直方体状の積層抵抗体２５、及び、繰
り返し屈曲させた、略垂直壁状の積層抵抗体４２を形成
した。
【００５０】積層抵抗体２５のサイズは、平面視略0.8m
m 角である。μc-Siの成膜条件は、1.0%のホスフィンを
加えたモノシランを用い、基板温度270 ℃、圧力0.7Tor
r 、放電電力300W、周波数13.56MHzとした。また、a-Si
C 薄膜の成膜条件は、0.25%のジボランを加えたモノシ
ランを用い、基板温度270 ℃、圧力0.9Torr 、放電電力
20W 、周波数13.56MHzとした。次に、グロー放電分解法
により、厚み3000Åの酸化シリコン（SiO2）薄膜を成膜
し、フォトリソグラフィー法でパターン化し、保護膜２
８を形成した。
m 角である。μc-Siの成膜条件は、1.0%のホスフィンを
加えたモノシランを用い、基板温度270 ℃、圧力0.7Tor
r 、放電電力300W、周波数13.56MHzとした。また、a-Si
C 薄膜の成膜条件は、0.25%のジボランを加えたモノシ
ランを用い、基板温度270 ℃、圧力0.9Torr 、放電電力
20W 、周波数13.56MHzとした。次に、グロー放電分解法
により、厚み3000Åの酸化シリコン（SiO2）薄膜を成膜
し、フォトリソグラフィー法でパターン化し、保護膜２
８を形成した。
【００５１】ついで、電子ビーム蒸着法で、厚み1500Å
のクロム膜を基板温度150 ℃で成膜し、フォトリソグラ
フィー法でパターン化し、積層抵抗体２５の上部に上部
電極２７を形成すると共に、積層抵抗体４２の上部に上
部電極４３，４４を形成した。その後、グロー放電分解
法により、厚み15000 Åの酸化シリコン（SiO2）薄膜を
成膜し、フォトリソグラフィー法でパターン化し、保護
膜２９及び保護膜４５を形成した。
のクロム膜を基板温度150 ℃で成膜し、フォトリソグラ
フィー法でパターン化し、積層抵抗体２５の上部に上部
電極２７を形成すると共に、積層抵抗体４２の上部に上
部電極４３，４４を形成した。その後、グロー放電分解
法により、厚み15000 Åの酸化シリコン（SiO2）薄膜を
成膜し、フォトリソグラフィー法でパターン化し、保護
膜２９及び保護膜４５を形成した。
【００５２】この後、電子ビーム蒸着法で、厚み15000
Åのアルミ膜を基板温度200 ℃で成膜し、フォトリソグ
ラフィー法でパターン化し、パッド３０ａ，３０ｂ，４
６ａ，４６ｂを形成した。このような製造方法により、
薄膜サーミスタ２４の積層抵抗体２５と、薄膜固定抵抗
４１の積層抵抗体４２とを同一の工程で形成することが
できる。
Åのアルミ膜を基板温度200 ℃で成膜し、フォトリソグ
ラフィー法でパターン化し、パッド３０ａ，３０ｂ，４
６ａ，４６ｂを形成した。このような製造方法により、
薄膜サーミスタ２４の積層抵抗体２５と、薄膜固定抵抗
４１の積層抵抗体４２とを同一の工程で形成することが
できる。
【００５３】図７に基づいて本発明の半導体装置のさら
に異なる実施例を示す。図７に示す半導体装置は、薄膜
サーミスタ４７と、薄膜固定抵抗４８と、薄膜サーミス
タ４７とは B定数の異なる薄膜サーミスタ４９とを備え
た半導体装置の一実施例を示した断面図である。但し、
２種類の薄膜サーミスタと薄膜固定抵抗の周辺部分のみ
を図示することとし他の部分は省略することとする。
に異なる実施例を示す。図７に示す半導体装置は、薄膜
サーミスタ４７と、薄膜固定抵抗４８と、薄膜サーミス
タ４７とは B定数の異なる薄膜サーミスタ４９とを備え
た半導体装置の一実施例を示した断面図である。但し、
２種類の薄膜サーミスタと薄膜固定抵抗の周辺部分のみ
を図示することとし他の部分は省略することとする。
【００５４】図で、薄膜サーミスタ４７は、積層抵抗体
５０の構造以外は、図１に示した薄膜サーミスタ２４と
同構造であるので、同等構成については同符号を付すこ
ととする。積層抵抗体５０は、３層構造の抵抗体で、中
心部分の第１抵抗層５０ａをアモルファスシリコンカー
バイドで構成し、最下層の低抵抗率層５０ｂを多結晶シ
リコンで構成し、最上層の低抵抗率層５０ｃをアモルフ
ァスシリコンで構成したものである。これらの材料の組
み合わせにより、低抵抗率層５０ｂ及び低抵抗率層５０
ｃは、第１抵抗層５０ａより十分抵抗の低い層となって
いる。
５０の構造以外は、図１に示した薄膜サーミスタ２４と
同構造であるので、同等構成については同符号を付すこ
ととする。積層抵抗体５０は、３層構造の抵抗体で、中
心部分の第１抵抗層５０ａをアモルファスシリコンカー
バイドで構成し、最下層の低抵抗率層５０ｂを多結晶シ
リコンで構成し、最上層の低抵抗率層５０ｃをアモルフ
ァスシリコンで構成したものである。これらの材料の組
み合わせにより、低抵抗率層５０ｂ及び低抵抗率層５０
ｃは、第１抵抗層５０ａより十分抵抗の低い層となって
いる。
【００５５】薄膜固定抵抗４８は、積層抵抗体５１の下
部に、下部電極５２，５３を形成して、多結晶シリコン
で構成された低抵抗率層５１ｂの抵抗値を取り出せるよ
うに構成されたものである。積層抵抗体５１は、積層抵
抗体５０と同工程で形成された抵抗体であるが、積層抵
抗体５１は、図５及び図６に示した薄膜固定抵抗４１と
同様に、３層構造の略垂直壁状の構造を所定矩形領域内
で屈曲させた形状に形成されている。積層抵抗体５１の
形状に合わせて、積層抵抗体５１の最下層である低抵抗
率層５１ｂに接続される下部電極５２，５３も、図５及
び図６に示した上部電極４３，４４と同様に、略線状に
形成されている。保護膜及びパッドについては、図５に
示した実施例と同様であるので説明を省略する。薄膜サ
ーミスタ４９の積層抵抗体５４は、積層抵抗体５０と同
工程で形成された略直方体状の抵抗体である。積層抵抗
体５４の最上層である、アモルファスシリコンで構成さ
れた低抵抗率層５４ｃに接続された上部電極５５，５６
は、図３及び図４に示した上部電極３８，３９と同様
に、低抵抗率層５４ｃに接触する略櫛歯状の部分に略線
状の引出し部を接続した形状に形成されている。薄膜サ
ーミスタ４７の積層抵抗体５０、及び、薄膜固定抵抗４
８の積層抵抗体５１、及び、薄膜サーミスタ４９の積層
抵抗体５４は同一の工程で形成されるので、工程削減を
図ることができる。
部に、下部電極５２，５３を形成して、多結晶シリコン
で構成された低抵抗率層５１ｂの抵抗値を取り出せるよ
うに構成されたものである。積層抵抗体５１は、積層抵
抗体５０と同工程で形成された抵抗体であるが、積層抵
抗体５１は、図５及び図６に示した薄膜固定抵抗４１と
同様に、３層構造の略垂直壁状の構造を所定矩形領域内
で屈曲させた形状に形成されている。積層抵抗体５１の
形状に合わせて、積層抵抗体５１の最下層である低抵抗
率層５１ｂに接続される下部電極５２，５３も、図５及
び図６に示した上部電極４３，４４と同様に、略線状に
形成されている。保護膜及びパッドについては、図５に
示した実施例と同様であるので説明を省略する。薄膜サ
ーミスタ４９の積層抵抗体５４は、積層抵抗体５０と同
工程で形成された略直方体状の抵抗体である。積層抵抗
体５４の最上層である、アモルファスシリコンで構成さ
れた低抵抗率層５４ｃに接続された上部電極５５，５６
は、図３及び図４に示した上部電極３８，３９と同様
に、低抵抗率層５４ｃに接触する略櫛歯状の部分に略線
状の引出し部を接続した形状に形成されている。薄膜サ
ーミスタ４７の積層抵抗体５０、及び、薄膜固定抵抗４
８の積層抵抗体５１、及び、薄膜サーミスタ４９の積層
抵抗体５４は同一の工程で形成されるので、工程削減を
図ることができる。
【００５６】図７に示した半導体装置の製造方法の一実
施例を説明する。まず、絶縁膜２３上に、電子ビーム蒸
着法で、厚み2000Åのクロム膜を基板温度150 ℃で成膜
し、フォトリソグラフィー法でパターン化し、下部電極
２６、下部電極５２，５３を形成した。
施例を説明する。まず、絶縁膜２３上に、電子ビーム蒸
着法で、厚み2000Åのクロム膜を基板温度150 ℃で成膜
し、フォトリソグラフィー法でパターン化し、下部電極
２６、下部電極５２，５３を形成した。
【００５７】続いて、グロー放電分解法により、各積層
抵抗体の最下層となる、厚み1000Åの P型の多結晶シリ
コン（poly-Si ）と、各積層抵抗体の第１抵抗体層とな
る、厚み10000 Åの P型のアモルファスシリコンカーバ
イド（a-SiC ）と、各積層抵抗体の最上層となる、厚み
1000Åの P型のアモルファスシリコン（a-Si）の、３層
からなる薄膜を成膜し、フォトリソグラフィー法でパタ
ーン化し、積層抵抗体５０，５１，５４を形成した。
抵抗体の最下層となる、厚み1000Åの P型の多結晶シリ
コン（poly-Si ）と、各積層抵抗体の第１抵抗体層とな
る、厚み10000 Åの P型のアモルファスシリコンカーバ
イド（a-SiC ）と、各積層抵抗体の最上層となる、厚み
1000Åの P型のアモルファスシリコン（a-Si）の、３層
からなる薄膜を成膜し、フォトリソグラフィー法でパタ
ーン化し、積層抵抗体５０，５１，５４を形成した。
【００５８】積層抵抗体５０，５４のサイズは、平面視
略0.8mm 角である。poly-Si 薄膜の成膜条件は、1.0%の
ホスフィンを加えたモノシランを用い、基板温度500
℃、圧力0.7Torr 、放電電力300W、周波数13.56MHzとし
た。また、a-Si薄膜の成膜条件は、0.25% のジボランを
加えたモノシランを用い、基板温度270 ℃、圧力0.9Tor
r 、放電電力20W 、周波数13.56MHzとした。また、a-Si
C 薄膜の成膜条件は、0.25% のジボランと300%のメタン
を加えたモノシランを用い、基板温度270 ℃、圧力0.9T
orr 、放電電力20W 、周波数13.56MHzとした。次に、グ
ロー放電分解法により、厚み3000Åの酸化シリコン（Si
O2）薄膜を成膜し、フォトリソグラフィー法でパターン
化し、薄膜サーミスタの各保護膜を形成した。
略0.8mm 角である。poly-Si 薄膜の成膜条件は、1.0%の
ホスフィンを加えたモノシランを用い、基板温度500
℃、圧力0.7Torr 、放電電力300W、周波数13.56MHzとし
た。また、a-Si薄膜の成膜条件は、0.25% のジボランを
加えたモノシランを用い、基板温度270 ℃、圧力0.9Tor
r 、放電電力20W 、周波数13.56MHzとした。また、a-Si
C 薄膜の成膜条件は、0.25% のジボランと300%のメタン
を加えたモノシランを用い、基板温度270 ℃、圧力0.9T
orr 、放電電力20W 、周波数13.56MHzとした。次に、グ
ロー放電分解法により、厚み3000Åの酸化シリコン（Si
O2）薄膜を成膜し、フォトリソグラフィー法でパターン
化し、薄膜サーミスタの各保護膜を形成した。
【００５９】ついで、電子ビーム蒸着法で、厚み1500Å
のクロム膜を基板温度150 ℃で成膜し、フォトリソグラ
フィー法でパターン化し、積層抵抗体５０上に上部電極
２７を形成すると共に、積層抵抗体５４上に上部電極５
５，５６を形成した。その後、グロー放電分解法によ
り、厚み15000 Åの酸化シリコン（SiO2）薄膜を成膜
し、フォトリソグラフィー法でパターン化し、薄膜サー
ミスタ及び薄膜固定抵抗の、各保護膜を形成した。さら
に、電子ビーム蒸着法で、厚み15000 Åのアルミ膜を基
板温度200 ℃で成膜し、フォトリソグラフィー法でパタ
ーン化し、各パッドを形成した。
のクロム膜を基板温度150 ℃で成膜し、フォトリソグラ
フィー法でパターン化し、積層抵抗体５０上に上部電極
２７を形成すると共に、積層抵抗体５４上に上部電極５
５，５６を形成した。その後、グロー放電分解法によ
り、厚み15000 Åの酸化シリコン（SiO2）薄膜を成膜
し、フォトリソグラフィー法でパターン化し、薄膜サー
ミスタ及び薄膜固定抵抗の、各保護膜を形成した。さら
に、電子ビーム蒸着法で、厚み15000 Åのアルミ膜を基
板温度200 ℃で成膜し、フォトリソグラフィー法でパタ
ーン化し、各パッドを形成した。
【００６０】次に、図８及び図９に基づいて本発明の赤
外線検出素子の一実施例を示す。図８及び図９に示す赤
外線検出素子は、薄膜サーミスタを用いて構成された赤
外線検出部と、その薄膜サーミスタに用いられた積層抵
抗体と同じ層構造の積層抵抗体を用いた薄膜固定抵抗と
を、同一基板上に形成したものである。図８は赤外線検
出素子の赤外線検出部及び薄膜固定抵抗の周辺部分の断
面図、図９はその部分の上面図である。
外線検出素子の一実施例を示す。図８及び図９に示す赤
外線検出素子は、薄膜サーミスタを用いて構成された赤
外線検出部と、その薄膜サーミスタに用いられた積層抵
抗体と同じ層構造の積層抵抗体を用いた薄膜固定抵抗と
を、同一基板上に形成したものである。図８は赤外線検
出素子の赤外線検出部及び薄膜固定抵抗の周辺部分の断
面図、図９はその部分の上面図である。
【００６１】図で、５７はシリコン基板で、シリコン基
板５７の一部が除去されて中空部５７ａが形成されてい
る。５８は中空部５７ａの表面側開口を覆って周辺部が
シリコン基板５７に支持された熱絶縁膜、５９は薄膜サ
ーミスタを用いて、中空部５７ａ上方の熱絶縁膜５８上
に形成された赤外線検出部、６０は熱絶縁膜５８上に形
成された薄膜固定抵抗である。熱絶縁膜５８は電気絶縁
性も有する薄膜である。赤外線検出部５９の下方に形成
された中空部５７ａは、赤外線検出部５９をシリコン基
板５７から熱的に分離するための熱分離空間で、このよ
うに構成することによって、赤外線吸収によって赤外線
検出部５９（薄膜サーミスタ）で発生した熱を、赤外線
検出部５９（薄膜サーミスタ）の温度上昇に効率的に利
用することができるので、赤外線検出部５９（薄膜サー
ミスタ）の抵抗値変化を大きくすることができ、赤外線
検出素子の感度向上を図ることができる。
板５７の一部が除去されて中空部５７ａが形成されてい
る。５８は中空部５７ａの表面側開口を覆って周辺部が
シリコン基板５７に支持された熱絶縁膜、５９は薄膜サ
ーミスタを用いて、中空部５７ａ上方の熱絶縁膜５８上
に形成された赤外線検出部、６０は熱絶縁膜５８上に形
成された薄膜固定抵抗である。熱絶縁膜５８は電気絶縁
性も有する薄膜である。赤外線検出部５９の下方に形成
された中空部５７ａは、赤外線検出部５９をシリコン基
板５７から熱的に分離するための熱分離空間で、このよ
うに構成することによって、赤外線吸収によって赤外線
検出部５９（薄膜サーミスタ）で発生した熱を、赤外線
検出部５９（薄膜サーミスタ）の温度上昇に効率的に利
用することができるので、赤外線検出部５９（薄膜サー
ミスタ）の抵抗値変化を大きくすることができ、赤外線
検出素子の感度向上を図ることができる。
【００６２】赤外線検出部５９は、図１に示した薄膜サ
ーミスタと同様の構造を備えたもので、積層抵抗体６１
と、その積層抵抗体６１を上下から挟む一対の電極（下
部電極６２及び上部電極６３）と、保護膜６４，６５
と、パッド６６ａ，６６ｂとで構成されている。
ーミスタと同様の構造を備えたもので、積層抵抗体６１
と、その積層抵抗体６１を上下から挟む一対の電極（下
部電極６２及び上部電極６３）と、保護膜６４，６５
と、パッド６６ａ，６６ｂとで構成されている。
【００６３】積層抵抗体６１は、第１抵抗層６１ａをア
モルファス合金半導体であるアモルファスシリコンカー
バイドで構成し、最下層である低抵抗率層６１ｂを微結
晶シリコンで構成し、最上層である低抵抗率層６１ｃを
アモルファスシリコンで構成した、３層構造の抵抗体で
ある。積層抵抗体６１の最上層である低抵抗率層６１ｃ
を構成するアモルファスシリコン、及び、積層抵抗体６
１の最下層である低抵抗率層６１ｂを構成する微結晶シ
リコンは、第１抵抗層６１ａを構成するアモルファスシ
リコンカーバイドより、十分抵抗率が低い材料であるの
で、パッド６６ａ，６６ｂより、主に、第１抵抗層６１
ａの抵抗値を取り出すことができる。
モルファス合金半導体であるアモルファスシリコンカー
バイドで構成し、最下層である低抵抗率層６１ｂを微結
晶シリコンで構成し、最上層である低抵抗率層６１ｃを
アモルファスシリコンで構成した、３層構造の抵抗体で
ある。積層抵抗体６１の最上層である低抵抗率層６１ｃ
を構成するアモルファスシリコン、及び、積層抵抗体６
１の最下層である低抵抗率層６１ｂを構成する微結晶シ
リコンは、第１抵抗層６１ａを構成するアモルファスシ
リコンカーバイドより、十分抵抗率が低い材料であるの
で、パッド６６ａ，６６ｂより、主に、第１抵抗層６１
ａの抵抗値を取り出すことができる。
【００６４】薄膜固定抵抗６０は、積層抵抗体６１と層
構造が同じである積層抵抗体６７と、積層抵抗体６７の
下部に形成された下部電極６８，６９と、保護膜７０
と、パッド７１ａ，７１ｂとで構成されている。積層抵
抗体６７は、図５及び図６に示した積層抵抗体４２と同
様に、３層構造の略垂直壁状の構造を所定矩形領域内で
繰り返し屈曲させた形状に形成されている。積層抵抗体
６７の形状に合わせて、積層抵抗体６７の最下層である
低抵抗体層６７ｂに接続される下部電極６８，６９も、
図５及び図６に示した上部電極４３，４４と同様に、略
線状に形成されている。保護膜７０及びパッド７１ａ，
７１ｂについては、図５に示した実施例と同様であるの
で説明を省略する。このように構成することによって、
パッド７１ａ，７１ｂより、主に、低抵抗率層６７ｂの
抵抗値を取り出すことができる。
構造が同じである積層抵抗体６７と、積層抵抗体６７の
下部に形成された下部電極６８，６９と、保護膜７０
と、パッド７１ａ，７１ｂとで構成されている。積層抵
抗体６７は、図５及び図６に示した積層抵抗体４２と同
様に、３層構造の略垂直壁状の構造を所定矩形領域内で
繰り返し屈曲させた形状に形成されている。積層抵抗体
６７の形状に合わせて、積層抵抗体６７の最下層である
低抵抗体層６７ｂに接続される下部電極６８，６９も、
図５及び図６に示した上部電極４３，４４と同様に、略
線状に形成されている。保護膜７０及びパッド７１ａ，
７１ｂについては、図５に示した実施例と同様であるの
で説明を省略する。このように構成することによって、
パッド７１ａ，７１ｂより、主に、低抵抗率層６７ｂの
抵抗値を取り出すことができる。
【００６５】図８に示した赤外線検出素子の製造方法の
一実施例を説明する。まず、シリコン基板５７の表面
に、LPCVD （定圧CVD ）法により、厚み1000Åの窒化シ
リコン、厚み8000Åの酸化シリコン、厚み1000Åの窒化
シリコンの３層からなる熱絶縁膜５８を形成した。そし
て、この熱絶縁膜５８上に、電子ビーム蒸着法で、厚み
2000Åのクロム膜を基板温度150 ℃で成膜し、フォトリ
ソグラフィー法でパターン化し、赤外線検出部５９の下
部電極６２、及び、薄膜固定抵抗６０の下部電極６８，
６９を形成した。
一実施例を説明する。まず、シリコン基板５７の表面
に、LPCVD （定圧CVD ）法により、厚み1000Åの窒化シ
リコン、厚み8000Åの酸化シリコン、厚み1000Åの窒化
シリコンの３層からなる熱絶縁膜５８を形成した。そし
て、この熱絶縁膜５８上に、電子ビーム蒸着法で、厚み
2000Åのクロム膜を基板温度150 ℃で成膜し、フォトリ
ソグラフィー法でパターン化し、赤外線検出部５９の下
部電極６２、及び、薄膜固定抵抗６０の下部電極６８，
６９を形成した。
【００６６】続いて、グロー放電分解法により、厚み10
00Åのn 型の微結晶シリコン（μc-Si）、厚み10000 Å
の P型のアモルファスシリコンカーバイド（a-SiC ）、
厚み300 Åの P型のアモルファスシリコン（a-Si）の３
層からなる薄膜を成膜し、フォトリソグラフィー法でパ
ターン化し、積層抵抗体６１，６７を形成した。
00Åのn 型の微結晶シリコン（μc-Si）、厚み10000 Å
の P型のアモルファスシリコンカーバイド（a-SiC ）、
厚み300 Åの P型のアモルファスシリコン（a-Si）の３
層からなる薄膜を成膜し、フォトリソグラフィー法でパ
ターン化し、積層抵抗体６１，６７を形成した。
【００６７】積層抵抗体６１のサイズは、平面視略0.8m
m 角である。a-Si薄膜の成膜条件は、1.0%のジボランを
加えたモノシランを用い、基板温度270 ℃、圧力0.9Tor
r 、放電電力20W 、周波数13.56MHzとした。また、a-Si
C 薄膜の成膜条件は、0.25%のジボランと300%のメタン
を加えたモノシランを用い、基板温度270 ℃、圧力0.9T
orr 、放電電力20W 、周波数13.56MHzとした。μc-Si薄
膜の成膜条件は、1.0%のホスフィンを加えたモノシラン
を用い、基板温度270 ℃、圧力0.7Torr 、放電電力20W
、周波数13.56MHzとした。
m 角である。a-Si薄膜の成膜条件は、1.0%のジボランを
加えたモノシランを用い、基板温度270 ℃、圧力0.9Tor
r 、放電電力20W 、周波数13.56MHzとした。また、a-Si
C 薄膜の成膜条件は、0.25%のジボランと300%のメタン
を加えたモノシランを用い、基板温度270 ℃、圧力0.9T
orr 、放電電力20W 、周波数13.56MHzとした。μc-Si薄
膜の成膜条件は、1.0%のホスフィンを加えたモノシラン
を用い、基板温度270 ℃、圧力0.7Torr 、放電電力20W
、周波数13.56MHzとした。
【００６８】次に、グロー放電分解法により、厚み3000
Åの酸化シリコン（SiO2）薄膜を成膜し、フォトリソグ
ラフィー法でパターン化し、保護膜６４を形成した。つ
いで、電子ビーム蒸着法で、厚み1500Åのクロム膜を基
板温度150 ℃で成膜し、フォトリソグラフィー法でパタ
ーン化し、積層抵抗体６１の上部に、平面視略平板状の
上部電極６３を形成した。その後、グロー放電分解法に
より、厚み15000 Åの酸化シリコン（SiO2）薄膜を成膜
し、フォトリソグラフィー法でパターン化し、保護膜６
４，６５，７０を形成した。
Åの酸化シリコン（SiO2）薄膜を成膜し、フォトリソグ
ラフィー法でパターン化し、保護膜６４を形成した。つ
いで、電子ビーム蒸着法で、厚み1500Åのクロム膜を基
板温度150 ℃で成膜し、フォトリソグラフィー法でパタ
ーン化し、積層抵抗体６１の上部に、平面視略平板状の
上部電極６３を形成した。その後、グロー放電分解法に
より、厚み15000 Åの酸化シリコン（SiO2）薄膜を成膜
し、フォトリソグラフィー法でパターン化し、保護膜６
４，６５，７０を形成した。
【００６９】さらに、電子ビーム蒸着法で、厚み15000
Åのアルミ膜を基板温度200 ℃で成膜し、フォトリソグ
ラフィー法でパターン化し、パッド６６ａ，６６ｂ，７
１ａ，７１ｂを形成した。最後に、シリコン基板５７の
裏側から、赤外線検出部５９の下方のシリコン基板部分
を、水酸化カリウム溶液等を使用する異方性エッチング
により堀り込み、ダイヤフラム構造とし、中空部５７ａ
を形成した。なお、中空部５７ａの表面側開口のサイズ
は1.2mm 角であった。
Åのアルミ膜を基板温度200 ℃で成膜し、フォトリソグ
ラフィー法でパターン化し、パッド６６ａ，６６ｂ，７
１ａ，７１ｂを形成した。最後に、シリコン基板５７の
裏側から、赤外線検出部５９の下方のシリコン基板部分
を、水酸化カリウム溶液等を使用する異方性エッチング
により堀り込み、ダイヤフラム構造とし、中空部５７ａ
を形成した。なお、中空部５７ａの表面側開口のサイズ
は1.2mm 角であった。
【００７０】図１０に基づいて本発明の赤外線検出素子
を用いた放射型温度計の回路の一実施例を説明する。図
で、A 〜C は薄膜サーミスタ、d は薄膜固定抵抗であ
り、薄膜サーミスタA 〜C 及び薄膜固定抵抗d によるホ
イートストンブリッジ回路が形成されている。ホイート
ストンブリッジ回路では、薄膜サーミスタA と薄膜固定
抵抗d が、対向する位置に配置されると共に、薄膜サー
ミスタB と薄膜サーミスタC が、対向する位置に配置さ
れている。薄膜サーミスタA と薄膜サーミスタCとの接
続点である端子P1と、薄膜サーミスタB と薄膜固定抵抗
d との接続点である端子P2とは、直流電源E よりホイー
トストンブリッジ回路に電源を供給する端子である。ま
た、薄膜サーミスタC と薄膜固定抵抗d との接続点であ
る端子P3と、薄膜サーミスタA と薄膜サーミスタB との
接続点である端子P4とは、ホイートストンブリッジ回路
の出力端子である。
を用いた放射型温度計の回路の一実施例を説明する。図
で、A 〜C は薄膜サーミスタ、d は薄膜固定抵抗であ
り、薄膜サーミスタA 〜C 及び薄膜固定抵抗d によるホ
イートストンブリッジ回路が形成されている。ホイート
ストンブリッジ回路では、薄膜サーミスタA と薄膜固定
抵抗d が、対向する位置に配置されると共に、薄膜サー
ミスタB と薄膜サーミスタC が、対向する位置に配置さ
れている。薄膜サーミスタA と薄膜サーミスタCとの接
続点である端子P1と、薄膜サーミスタB と薄膜固定抵抗
d との接続点である端子P2とは、直流電源E よりホイー
トストンブリッジ回路に電源を供給する端子である。ま
た、薄膜サーミスタC と薄膜固定抵抗d との接続点であ
る端子P3と、薄膜サーミスタA と薄膜サーミスタB との
接続点である端子P4とは、ホイートストンブリッジ回路
の出力端子である。
【００７１】薄膜サーミスタA 〜C としては、第１抵抗
層をアモルファスシリコンカーバイドで構成し、最下層
を微結晶シリコンで構成し、最上層をアモルファスシリ
コンで構成した積層抵抗体に、その積層抵抗体を上下か
ら挟む一対の電極を接続したものを用いる。薄膜固定抵
抗d は、薄膜サーミスタA 〜C を構成する積層抵抗体と
同様の積層抵抗体を流用して形成する。薄膜サーミスタ
A 〜C 及び薄膜固定抵抗d は、同一基板上の熱絶縁膜上
に実装されるが、薄膜サーミスタA 〜C の実装箇所の下
方の基板部分は、基板の裏側から堀りこまれており、図
８に示した実施例と同様の空洞部が形成される。薄膜サ
ーミスタA 〜C のうち、例えば、薄膜サーミスタA を赤
外線検出部として、薄膜サーミスタA に赤外線が入射す
るように光学系を構成すると共に、薄膜サーミスタB ，
C には、赤外線が入射しないように遮蔽等を行う。この
ように構成することによって、赤外線検出部である薄膜
サーミスタA に赤外線が入射した場合、薄膜サーミスタ
A の温度が上昇し抵抗値が低くなる。これにより、ホイ
ートストンブリッジ回路の平衡がくずれて、出力端子P
3，P4に、入射した赤外線に応じた電圧が出力されるの
で、この出力電圧を測定することによって物体の温度を
求めることができる。
層をアモルファスシリコンカーバイドで構成し、最下層
を微結晶シリコンで構成し、最上層をアモルファスシリ
コンで構成した積層抵抗体に、その積層抵抗体を上下か
ら挟む一対の電極を接続したものを用いる。薄膜固定抵
抗d は、薄膜サーミスタA 〜C を構成する積層抵抗体と
同様の積層抵抗体を流用して形成する。薄膜サーミスタ
A 〜C 及び薄膜固定抵抗d は、同一基板上の熱絶縁膜上
に実装されるが、薄膜サーミスタA 〜C の実装箇所の下
方の基板部分は、基板の裏側から堀りこまれており、図
８に示した実施例と同様の空洞部が形成される。薄膜サ
ーミスタA 〜C のうち、例えば、薄膜サーミスタA を赤
外線検出部として、薄膜サーミスタA に赤外線が入射す
るように光学系を構成すると共に、薄膜サーミスタB ，
C には、赤外線が入射しないように遮蔽等を行う。この
ように構成することによって、赤外線検出部である薄膜
サーミスタA に赤外線が入射した場合、薄膜サーミスタ
A の温度が上昇し抵抗値が低くなる。これにより、ホイ
ートストンブリッジ回路の平衡がくずれて、出力端子P
3，P4に、入射した赤外線に応じた電圧が出力されるの
で、この出力電圧を測定することによって物体の温度を
求めることができる。
【００７２】なお、本発明の半導体装置は実施例に限定
されるものではなく、３層構造の積層抵抗体の各層をB
定数の異なる感温材料で構成した、積層抵抗体を用いて
３種類の薄膜サーミスタを形成することもできる。これ
により、例えば、測定温度を、低温用、室温用、高温用
と切り換えることができる放射温度計の薄膜サーミスタ
の部分を１チップで構成することができる。また、本発
明の半導体装置の実施例として、薄膜サーミスタを備え
た放射温度計を示したが、実施例に限定されるものでは
なく、回路もホイートストンブリッジ回路に限定される
ものではない。さらに、積層抵抗体の最上部に形成され
た低抵抗率層が上部電極を兼ねるように、または、積層
抵抗体の最下部に形成された低抵抗率層が下部電極を兼
ねるように構成してもよい。さらに、第１抵抗層と、最
上層または最下層となる低抵抗率層との間に、第１抵抗
層より抵抗率の低い別の層が形成されていてもよい。
されるものではなく、３層構造の積層抵抗体の各層をB
定数の異なる感温材料で構成した、積層抵抗体を用いて
３種類の薄膜サーミスタを形成することもできる。これ
により、例えば、測定温度を、低温用、室温用、高温用
と切り換えることができる放射温度計の薄膜サーミスタ
の部分を１チップで構成することができる。また、本発
明の半導体装置の実施例として、薄膜サーミスタを備え
た放射温度計を示したが、実施例に限定されるものでは
なく、回路もホイートストンブリッジ回路に限定される
ものではない。さらに、積層抵抗体の最上部に形成され
た低抵抗率層が上部電極を兼ねるように、または、積層
抵抗体の最下部に形成された低抵抗率層が下部電極を兼
ねるように構成してもよい。さらに、第１抵抗層と、最
上層または最下層となる低抵抗率層との間に、第１抵抗
層より抵抗率の低い別の層が形成されていてもよい。
【００７３】また、温度変化に応じて抵抗値が変化する
感温材料としては、アモルファスシリコン（a-Si）また
はアモルファスシリコン系（a-Si系）の材料を用いるこ
とができる。例えば、アモルファスシリコンカーバイド
（a-SiC ）、アモルファスシリコンゲルマニウム（a-Si
Ge）、アモルファスシリコンナイトライド（a-SiN ）、
アモルファス酸化シリコン（a-SiO ）、アモルファス酸
化窒化シリコン（a-SiON）等である。これらの材料の場
合、プラズマCVD 法、スパッタリング法、熱CVD 法等で
形成される。温度変化に対して抵抗値変化が小さい（ほ
とんど変化しない）材料としては、 P型またはn 型にド
ープされて微結晶シリコン、または、多結晶シリコンま
たは金属等が用いられる。
感温材料としては、アモルファスシリコン（a-Si）また
はアモルファスシリコン系（a-Si系）の材料を用いるこ
とができる。例えば、アモルファスシリコンカーバイド
（a-SiC ）、アモルファスシリコンゲルマニウム（a-Si
Ge）、アモルファスシリコンナイトライド（a-SiN ）、
アモルファス酸化シリコン（a-SiO ）、アモルファス酸
化窒化シリコン（a-SiON）等である。これらの材料の場
合、プラズマCVD 法、スパッタリング法、熱CVD 法等で
形成される。温度変化に対して抵抗値変化が小さい（ほ
とんど変化しない）材料としては、 P型またはn 型にド
ープされて微結晶シリコン、または、多結晶シリコンま
たは金属等が用いられる。
【００７４】
【発明の効果】以上に説明したように、請求項１乃至請
求項４記載の半導体装置によれば、特性の異なる薄膜抵
抗素子の抵抗体部分を同時に形成することができるた
め、従来と比較して工程の削減を図ることができる。ま
た、マスク数を削減できるため、小型化が図れる。
求項４記載の半導体装置によれば、特性の異なる薄膜抵
抗素子の抵抗体部分を同時に形成することができるた
め、従来と比較して工程の削減を図ることができる。ま
た、マスク数を削減できるため、小型化が図れる。
【００７５】請求項５記載の赤外線検出素子によれば、
薄膜サーミスタを含む複数の薄膜抵抗素子の抵抗体部分
を同時に形成することができるため、従来と比較して工
程の削減が図れる。また、マスク数を削減できるため、
小型化が図れる。
薄膜サーミスタを含む複数の薄膜抵抗素子の抵抗体部分
を同時に形成することができるため、従来と比較して工
程の削減が図れる。また、マスク数を削減できるため、
小型化が図れる。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】本発明の半導体装置の一実施例を示す上面図で
ある。
ある。
【図３】本発明の半導体装置の異なる実施例を示す断面
図である。
図である。
【図４】本発明の半導体装置の異なる実施例を示す上面
図である。
図である。
【図５】本発明の半導体装置のさらに異なる実施例を示
す断面図である。
す断面図である。
【図６】本発明の半導体装置のさらに異なる実施例を示
す上面図である。
す上面図である。
【図７】本発明の半導体装置のさらに異なる実施例を示
す断面図である。
す断面図である。
【図８】本発明の赤外線検出素子の一実施例を示す断面
図である。
図である。
【図９】本発明の赤外線検出素子の一実施例を示す上面
図である。
図である。
【図１０】本発明の赤外線検出素子の異なる実施例を示
す回路図である。
す回路図である。
【図１１】本発明の半導体装置を説明するための断面図
である。
である。
【図１２】本発明の半導体装置を説明するための断面図
である。
である。
【図１３】本発明の半導体装置を説明するための断面図
である。
である。
【図１４】ジボランとシランの濃度比（B2H6/ SiH4）
と、光を照射しない場合の P型a-Siの比抵抗R の関係の
一例を表した線図である。
と、光を照射しない場合の P型a-Siの比抵抗R の関係の
一例を表した線図である。
【図１５】ジボランとシランの濃度比（B2H6/ SiH4）と
B定数B の関係の一例を表した線図である。
B定数B の関係の一例を表した線図である。
【図１６】アモルファスシリコンカーバイドを用いて薄
膜サーミスタを構成した一例の、ガス比と、導電率σ及
び B定数B との関係を示す線図である。
膜サーミスタを構成した一例の、ガス比と、導電率σ及
び B定数B との関係を示す線図である。
１，１３，２５ａ，３２ａ，４２ａ，５０ａ，６１ａ，
６７ａ第１抵抗層 ２，１５，２５ｃ，３２ｃ，４２ｃ，５０ｃ，５４ｃ，
６１ｃ低抵抗率層（最上層） ８，１４，２５ｂ，３２ｂ，４２ｂ，５０ｂ，５１ｂ，
６１ｂ，６７ｂ低抵抗率層（最下層） ２２ 基板 ４，１０，１１，１６，２０，２１，２６，３３，３
４，５２，５３，６２，６３，６８，６９ 下部電極
（電極） ５，６，７，１７，１８，１９，２７，３８，３９，４
３，４４，５５，５６，６３ 上部電極（電
極） ２４ 薄膜サーミスタ（第１種抵抗素子） ３１ 薄膜サーミスタ（第２種抵抗素子） ５７ シリコン基板（基板） ５７ａ 中空部 ５８ 熱絶縁膜 ５９ 赤外線検出部
６７ａ第１抵抗層 ２，１５，２５ｃ，３２ｃ，４２ｃ，５０ｃ，５４ｃ，
６１ｃ低抵抗率層（最上層） ８，１４，２５ｂ，３２ｂ，４２ｂ，５０ｂ，５１ｂ，
６１ｂ，６７ｂ低抵抗率層（最下層） ２２ 基板 ４，１０，１１，１６，２０，２１，２６，３３，３
４，５２，５３，６２，６３，６８，６９ 下部電極
（電極） ５，６，７，１７，１８，１９，２７，３８，３９，４
３，４４，５５，５６，６３ 上部電極（電
極） ２４ 薄膜サーミスタ（第１種抵抗素子） ３１ 薄膜サーミスタ（第２種抵抗素子） ５７ シリコン基板（基板） ５７ａ 中空部 ５８ 熱絶縁膜 ５９ 赤外線検出部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｃ 1/142 Ｈ０１Ｃ 1/142
7/04 7/04
Claims (5)
- 【請求項１】 第１抵抗層を備えると共に、最上層また
は最下層として、前記第１抵抗層の材料より抵抗率の低
い材料で構成された低抵抗率層を備えた積層抵抗体を、
基板上に複数形成した半導体装置であって、前記積層抵
抗体に前記積層抵抗体を上下から挟む一対の電極を接続
した第１種抵抗素子と、前記積層抵抗の前記低抵抗率層
に接触する一対の電極を接続した第２種抵抗素子とを備
えたことを特徴とする半導体装置。 - 【請求項２】 前記積層抵抗体の少なくとも１つの層
が、温度変化により抵抗値が変化する感温材料で構成さ
れていることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第１抵抗層がアモルファス合金半導
体で構成され、少なくとも１つの前記低抵抗率層が単一
元素半導体で構成されていることを特徴とする請求項１
記載の半導体装置。 - 【請求項４】 前記第１抵抗層がアモルファス合金半導
体で構成され、少なくとも１つの前記低抵抗率層がアモ
ルファスシリコンで構成されていることを特徴とする請
求項１記載の半導体装置。 - 【請求項５】 中空部が形成された基板と、前記中空部
を覆って周辺部が前記基板に支持された熱絶縁膜と、前
記中空部上の前記熱絶縁膜上に、薄膜サーミスタを用い
て構成された赤外線検出部とを備えた赤外線検出素子に
おいて、 第１抵抗層を備えると共に、最上層または最下層とし
て、前記第１抵抗層の材料より抵抗率の低い材料で構成
された低抵抗率層を備えた積層抵抗体を前記基板上に複
数形成し、前記積層抵抗体に前記積層抵抗体を上下から
挟む一対の電極を接続した少なくとも１つの第１種抵抗
素子、及び、前記積層抵抗体に、前記積層抵抗体の前記
低抵抗率層に接触する一対の電極を接続した少なくとも
１つの第２種抵抗素子を用いて、前記薄膜サーミスタを
含む複数の薄膜抵抗素子を形成したことを特徴とする赤
外線検出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28829794A JP3440583B2 (ja) | 1994-11-22 | 1994-11-22 | 半導体装置及び赤外線検出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28829794A JP3440583B2 (ja) | 1994-11-22 | 1994-11-22 | 半導体装置及び赤外線検出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148727A JPH08148727A (ja) | 1996-06-07 |
| JP3440583B2 true JP3440583B2 (ja) | 2003-08-25 |
Family
ID=17728344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28829794A Expired - Fee Related JP3440583B2 (ja) | 1994-11-22 | 1994-11-22 | 半導体装置及び赤外線検出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3440583B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2934679B1 (fr) * | 2008-07-29 | 2010-09-24 | Ulis | Dispositif et procede de detection d'un rayonnement infrarouge au moyen d'une matrice de bolometres resistifs. |
| US8871363B2 (en) * | 2009-09-03 | 2014-10-28 | National Institute Of Advanced Industrial Science And Technology | Resistor film for bolometer |
| JP5640529B2 (ja) * | 2009-10-17 | 2014-12-17 | 三菱マテリアル株式会社 | 赤外線センサ及びこれを備えた回路基板 |
| JP6256690B2 (ja) * | 2014-02-26 | 2018-01-10 | 三菱マテリアル株式会社 | 非接触温度センサ |
| US10501003B2 (en) * | 2015-07-17 | 2019-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, lighting device, and vehicle |
| JP6422007B2 (ja) * | 2017-12-06 | 2018-11-14 | 三菱マテリアル株式会社 | 非接触温度センサ |
-
1994
- 1994-11-22 JP JP28829794A patent/JP3440583B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08148727A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3112680B2 (ja) | 半導体膜ボロメータ熱性赤外検出器 | |
| US7541582B2 (en) | Method for production of a device for thermal detection of radiation comprising an active microbolometer and a passive microbolometer | |
| JPS6231835B2 (ja) | ||
| EP1197737B1 (en) | Strain gauge | |
| JPH10163539A (ja) | 熱型赤外線検出素子とその製造方法 | |
| JP3440583B2 (ja) | 半導体装置及び赤外線検出素子 | |
| JPH05206482A (ja) | ピエゾ抵抗半導体センサ・ゲージ及びこれを作る方法 | |
| JP3258066B2 (ja) | サーモパイル型赤外線センサの製造方法 | |
| JPH05299705A (ja) | ダイヤモンド薄膜電子デバイス及びその製造方法 | |
| Enukova et al. | Amorphous silicon and germanium films for uncooled microbolometers | |
| JPH10160538A (ja) | 熱センサおよびその製造方法 | |
| JPS58139475A (ja) | ひずみゲ−ジ | |
| Gray et al. | Semiconducting YBaCuO as infrared-detecting bolometers | |
| JPH08297052A (ja) | ボロメータ型赤外線センサおよびこれを用いたボロメータ型赤外線イメージセンサ | |
| JP2023033862A (ja) | 構造体及び電磁波センサ | |
| JP2023033861A (ja) | 構造体及び電磁波センサ | |
| JPH0868700A (ja) | センサ回路及び赤外線検出素子 | |
| JP3077428B2 (ja) | ガスセンサの電極構造及びその製造方法 | |
| JP2665116B2 (ja) | 半導体薄膜サーミスタ | |
| JP3195441B2 (ja) | 赤外線検出素子 | |
| JP3195443B2 (ja) | 赤外線検出素子 | |
| US11769613B2 (en) | Thermistor element and electromagnetic wave sensor | |
| JPH0964404A (ja) | 薄膜半導体素子 | |
| US11676744B2 (en) | Thermistor element and electromagnetic wave sensor | |
| JPH06147993A (ja) | 赤外線センサ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |