JP2665116B2

JP2665116B2 - 半導体薄膜サーミスタ

Info

Publication number: JP2665116B2
Application number: JP4255088A
Authority: JP
Inventors: 卓郎中邑; 恵昭友成; 淳阪井; 浩一相澤
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1992-09-24
Filing date: 1992-09-24
Publication date: 1997-10-22
Anticipated expiration: 2012-10-22
Also published as: JPH06112012A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体薄膜を用いた
サーミスタに関する。

【０００２】

【従来の技術】温度や温度変化を測るためにサーミスタ
が従来から良く使われている。従来のサーミスタとして
は、金属（例えばＰｔ）製や半導体薄膜製など温度変化
に伴い抵抗値の変わるものが用いられている。これらの
サーミスタでは、熱応答性を向上させるために小型化・
薄膜化が進められている。Ｐｔや半導体は小型化・薄膜
化適性がある材料である。この半導体としては、アモル
ファスシリコン（以下、適宜「ａ−Ｓｉ」と言う）、ア
モルファスシリコン合金（以下、適宜「ａ−Ｓｉ合金」
と言う）がある。ａ−Ｓｉ合金には、例えば、アモルフ
ァスシリコンカーバイド（ａ−ＳｉＣ）、アモルファス
シリコンスズ（ａ−ＳｉＳｎ）、アモルファス窒化シリ
コン（ａ−ＳｉＮ）などが挙げられる。

【０００３】そして、ａ−Ｓｉ薄膜を用いた半導体薄膜
サーミスタが特開昭５８−１７０００１号公報で提案さ
れている。この公報に開示されている半導体薄膜サーミ
スタは、低温で形成できるから、半導体薄膜中に歪みやクラ
ックが発生しにくい、温度による抵抗変化率、導電率が共に大きい高感度
な感温装置を構成できる等の利点を有する。

【０００４】しかしながら、昨今、温度による抵抗変化
率が非常に大きなサーミスタが求められており、このよ
うな要求を満たすためには５％／°Ｃ（サーミスタ定
数、いわゆる、Ｂ定数が５０００）以上の抵抗変化率を
もつサーミスタの実現が必要であると考えられる。な
お、絶対温度Ｔと比抵抗の関係は、下記の式（１）であ
らわされる。

【０００５】Ｒ（Ｔ）＝Ｒ₀ｅｘｐ（Ｂ／Ｔ）・・・（１）（但し：Ｔ₀は基準温度、Ｒ₀は基準温度Ｔ₀での比抵
抗）上の式（１）からＢ定数が大きいほど温度変化に対する
比抵抗変化（抵抗変化率）が大きく、サーミスタとして
適切であることが分かる。ところが、上記公報記載のａ
−Ｓｉ薄膜を用いたサーミスタでは、このような高い抵
抗変化率を実現することは容易ではない。また、抵抗変
化率を容易にかつ広範囲に制御することも困難である。

【０００６】この点を解決するものとして、特開昭６１
−３０７３０号（特願昭５９−１５３５８６号）公報の
光センサには、ａ−ＳｉＣからなる半導体薄膜を用いた
サーミスタが開示されている。上記ａ−Ｓｉ半導体薄膜
がＳｉなる単一元素に必要に応じドーピングしてなるも
のであるのに対し、このａ−ＳｉＣ半導体薄膜は、Ｓｉ
Ｃなる合金に必要に応じドーピングしてなるものであ
り、高い抵抗変化率を実現できる。

【０００７】しかし、このアモルファス合金半導体薄膜
は、前記アモルファス単一元素半導体薄膜の場合に比べ
て、金属電極との間に良好なオーミック特性を得るのが
難しく、また、金属電極との機械的な密着も十分ではな
い。すなわち、抵抗体としてアモルファス合金半導体薄
膜を用いたサーミスタは、半導体薄膜と金属電極との間
のコンタクト性に問題があった。

【０００８】そこで、発明者らは、検討の結果、アモル
ファス合金半導体薄膜が高い抵抗変化率を維持できると
もに、金属電極との間に良好なコンタクト性を持つ半導
体薄膜サーミスタとして、半導体薄膜が、前記一対の金
属電極と非接触に配置されたアモルファス合金半導体薄
膜と、このアモルファス合金半導体薄膜と前記一対の金
属電極の間に配置された単一元素半導体薄膜とからなる
ものを案出した。

【０００９】図１１〜１６は、発明者らが案出した半導
体薄膜サーミスタの構成例をあらわすものである。図１
１および図１２の半導体薄膜サーミスタは、絶縁基板７
４の表面に設けられたａ−Ｓｉ合金薄膜（アモルファス
合金半導体薄膜）７１およびドープドａ−Ｓｉ薄膜（単
一元素半導体薄膜）７６，７９で半導体薄膜が構成され
ており、一対の電極７２，７３が共に半導体薄膜の表面
側で接触するように設けられている。７５は絶縁保護膜
であり、７７，７８はボンディングパッドである。

【００１０】図１３および図１４の半導体薄膜サーミス
タは、一対の電極７２，７３が共に半導体薄膜の裏面側
で接触するように設けられている他は、上のものと同じ
構成である。図１５および図１６の半導体薄膜サーミス
タは、一対の電極７２，７３が半導体薄膜の表面と裏面
に別れて接触するサンドイッチ電極タイプである他は、
上のものと同じ構成である。

【００１１】そして、最後の図１５，１６に示す一対の
電極７２，７３が半導体薄膜の表面と裏面に別れて接触
するサンドイッチ電極タイプの半導体薄膜サーミスタ
は、使い易い範囲の低抵抗値のものが得やすくてＳ／Ｎ
比もよいという特徴がある。ただ、そのかわり、電極７
２，７３間でリークが起こるという問題がある。図１７
にみるように、電極７２，７３のうち半導体薄膜の表面
に設けられた電極７３が半導体薄膜の側面に沿い絶縁基
板７４の表面に向かって伸びているのであるが、絶縁基
板７４の表面の所で電極７２，７３が半導体を間にして
近接するからである。特にドープドａ−Ｓｉ薄膜７６が
ある場合、リークの程度が大きい。

【００１２】ドープドａ−Ｓｉはａ−Ｓｉ合金に比べて
Ｂ定数が小さく、導電率が大きい。例えば、ａ−Ｓｉと
ａ−ＳｉＣの場合、不純物濃度が同じでもカーボン量に
よってはａ−ＳｉＣの方がａ−Ｓｉに比べ１／１０^-5〜
１／１０^-2程度の導電率（２桁〜５桁程度低い導電率）
である。そのため、電極７２，７３間は、図１８にみる
ように、ａ−Ｓｉ合金抵抗（本来の電極間抵抗）Ｒ１に
ドープドａ−Ｓｉでのリーク抵抗Ｒ２が並列に接続され
た形となる。その結果、電極７２，７３でＢ定数を測定
すると、リーク抵抗Ｒ２のＢ定数は無視できず、本来達
成されるはずのＢ定数よりもずっと小さい値を示す。

【００１３】

【発明が解決しようとする課題】この発明は、前記の事
情に鑑み、半導体薄膜の表面と裏面に電極が別れて接触
するサンドイッチ電極タイプの利点を維持しつつ、電極
間のリークに起因するＢ定数の低下を回避することの出
来る半導体薄膜サーミスタを提供することを課題とす
る。

【００１４】

【課題を解決するための手段】この発明にかかる半導体
薄膜サーミスタは、上記事情に鑑み、温度の変化によっ
て抵抗値が変化し表裏面にそれぞれ電極を備えてなる半
導体薄膜が基板上に設けられてなり、前記半導体薄膜の
表面に設けられた電極が半導体薄膜の側面に沿い基板の
表面に向かって伸びている構成において、前記半導体薄
膜の側面と電極の間には絶縁膜が設けられていることを
特徴とする。

【００１５】この発明の半導体薄膜サーミスタ（以下、
「サーミスタ」と略す）の半導体薄膜が、非晶質（アモ
ルファス）合金半導体層の上下面に単一元素半導体層が
積層されてなり、電極が単一元素半導体層で接している
構成が適当である。非晶質合金半導体層としては、例え
ば、アモルファスシリコンカーバイド（ａ−ＳｉＣ）が
適当であり、この他、アモルファスシリコンスズ（ａ−
ＳｉＳｎ）、アモルファス窒化シリコン（ａ−ＳｉＮ）
などが挙げられる。非晶質合金半導体層は不純物がドー
プされているのがよいが、不純物がドープされてるもの
に限らない。一方、単一元素半導体層とては、ａ−Ｓ
ｉ、特にドープドａ−Ｓｉが適当である。単一半導体層
はアモルファスに限らず、結晶層、あるいはと、多結晶
層であってもよい。

【００１６】一方、半導体薄膜の側面と電極の間に設け
られる絶縁膜としては、プラズマＣＶＤやマグネトロン
スパッタリング法により成膜したシリコン酸化膜やシリ
コン窒化膜などが挙げられる。プラズマＣＶＤやマグネ
トロンスパッタリング法により成膜したものでも、特に
低温で成膜したものが適当である。以下、この発明を図
面を参照しながら具体的に説明する。

【００１７】図１は、この発明のサーミスタの構成例を
あらわす。図１のサーミスタ１は、絶縁基板２の上に下
電極３、半導体薄膜４、上電極５が順に積層形成されて
おり、半導体薄膜２の表面と裏面にそれぞれ電極が設け
られているサンドイッチ電極タイプのものである。半導
体薄膜４の側面は両方とも絶縁膜６で覆われており、上
電極５は半導体薄膜４の右側面を覆う絶縁膜６の上を絶
縁基板２の表面に向かって降りている。

【００１８】半導体薄膜４は、ａ−Ｓｉ合金半導体層１
１の上下面にドープドａ−Ｓｉ層が積層されてなり、上
下電極３，５がａ−Ｓｉ層１２，１３で接している。図
２は、この発明のサーミスタの他の構成例をあらわす。
サーミスタ１は、半導体薄膜４の側面を覆う絶縁膜６が
保護膜を兼ねている。下電極３が絶縁膜６で覆われ保護
されているのである。下電極３の取り出しは絶縁膜５を
介してコンタクトするパッド８でなされる。

【００１９】このように、絶縁膜６で電極の保護を行う
場合、上下電極３，５を同じ材料で形成できる。上電極
５のエッチング時に下電極３が損傷しないからである。
上下電極３，５が同じ材料で出来ている場合、Ｉ−Ｖ特
性が正負側に対して点対称となるという利点がある。な
お、上記のサーミスタ１の場合、ａ−Ｓｉ合金半導体層
１１やａ−Ｓｉ層１２，１３は単一層構成でなく複数層
構成であってもよい。

【００２０】絶縁基板２には、基板全体が絶縁材料から
なる基板以外に、基板表面が絶縁層で基板内部が半導体
ないし導電体からな基板がある。この発明の半導体薄膜
サーミスタは、通常のサーミスタとして利用される他
に、例えば、赤外線検出素子に用いることが出来る。図
９にみるように、赤外線検出部Ｄが絶縁基板２の上に設
けられている赤外線検出素子の赤外線検出部Ｄに使うの
である。赤外線検出部Ｄには、半導体薄膜４の表面と裏
面にそれぞれ下電極３、上電極５がそれぞれ設けられて
おり、半導体薄膜４の側面と上電極５の間には絶縁膜６
が介在する半導体薄膜サーミスタが使われているのであ
る。

【００２１】また、半導体薄膜４は、ａ−Ｓｉ合金半導
体層１１の上下面にドープドａ−Ｓｉ層が積層されてな
り、上下電極３，５がａ−Ｓｉ層１２，１３で接してい
る。上電極５の上には赤外線吸収膜Ｍが設けられてい
て、入射する赤外線を吸収する赤外線吸収膜Ｍにおける
前記吸収に伴って生じた熱を受けてサーミスタの抵抗値
が変化することを利用して赤外線を検出するようになっ
ている。

【００２２】絶縁基板２は半導体基板であってシリコン
層２ａの表面に酸化シリコンや窒化シリコンなどの絶縁
層２ｂが積層されてなる構成である。また、赤外線検出
部Ｄには、赤外線のみを透過する赤外線フィルターＦが
被せられている。一方、絶縁基板２における赤外線検出
部Ｄの裏側にはこの赤外線検出部Ｄを絶縁基板２から熱
的に分離する熱分離空間Ｓが設けられている。絶縁基板
２である半導体基板をエッチング等により堀り込み、熱
分離空間Ｓを形成するのである。この熱分離空間Ｓがあ
ると赤外線検出感度が良好なものとなる。

【００２３】

【作用】この発明のサーミスタでは、半導体薄膜の側面
では電極との間に絶縁膜が介在しているため、電極間の
リークが抑えられるようになる。そのため、半導体薄膜
自体が本来もつＢ定数の備わったものとなる。そして、
半導体薄膜の表裏面の電極構成に基本的に変更がないた
め、サンドイッチ電極タイプとしての利点が損なわれず
維持される。

【００２４】半導体薄膜が、非晶質合金半導体層の場合
は十分なＢ定数の確保が容易であり、非晶質合金半導体
層の上下面に単一元素半導体層が積層されてなり、電極
が単一元素半導体層で接している場合、電極と半導体薄
膜の接触がオーミック性となる。単一元素半導体層の不
純物濃度（ドープ量）を高めれば、トンネル効果によ
り、電極と半導体薄膜の接触のオーミック性がさらに良
くなる。電極と半導体薄膜の機械的な密着もよくなる。
単一元素半導体層の不純物濃度（ドープ量）を高まれば
単一元素半導体層の導電率は高くなるが、絶縁膜がある
ため電極間のリークが増大する事態となる心配は勿論な
い。

【００２５】

【実施例】以下、この発明の実施例を説明する。勿論、
この発明は、以下の実施例に限らない。 −実施例１− 図３は実施例１のサーミスタ１の要部構成を上方よりみ
た状態をあらわし、図４は実施例１のサーミスタ１を断
面してあらわす。なお、図３では、後述の保護膜７は省
略してある。

【００２６】実施例１のサーミスタ１では、半導体薄膜
４の表面と裏面に分かれて電極３，５が接触する構成を
とっている。半導体薄膜４自体はｐ型ａ−ＳｉＣ層１１
の上下にｐ型ａ−Ｓｉ層１２，１３があるものである。
絶縁基板２はＳｉウエハの表面に熱酸化により絶縁酸化
膜を設けたものである。また、半導体薄膜４の側面は酸
化シリコンからなる絶縁膜６で覆われていて、その上を
上電極５が通っている。上電極５の上および絶縁膜６の
上には保護膜７が設けられている。また、上下電極３，
５では基板側部分の上に、図４にみるように、パッド
８，９が設けられている。

【００２７】続いて、実施例１のサーミスタの製造につ
いて説明する。まず、絶縁基板２として、Ｓｉウエハの
表面を熱酸化して絶縁酸化膜を設けたものを準備する。
そして、この絶縁基板２の表面に電子ビーム蒸着法によ
りクロム薄膜を形成し、微細加工でパターン化し下電極
３を形成した。ついで、グロー放電分解法により、厚み
３００Åのｐ型ａ−Ｓｉ層１２、厚み１００００Åのｐ
型ａ−ＳｉＣ層１１、厚み３００Åのｐ型ａ−Ｓｉ層１
３を連続積層形成し、微細加工によりパターン化した。
ｐ型ａ−Ｓｉ層の形成の際の条件は、０．２５モル％の
ジボランを加えた水素希釈モノシランを用い、基板温度
２４０℃、圧力０．９Torr、放電電力２０Ｗ、周波数１
３．５６ＭHzとした。ｐ型ａ−ＳｉＣ層の形成の際の条
件は、９００モル％のメタン、０．２５モル％のジボラ
ンを加えた水素希釈のモノシランを用い、基板温度２４
０℃、圧力０．９Torr、放電電力２０Ｗ、周波数１３．
５６ＭHzとした。

【００２８】続いて、酸化シリコンからなる絶縁膜６を
形成した。絶縁膜６の形成の際の条件は、７００モル％
の亜酸化窒素（Ｎ₂Ｏ）を加えたモノシランを用い、基
板温度２５０℃、圧力１Torr、放電電力３０Ｗ、周波数
１３．５６ＭHzとした。その後、電子ビーム蒸着法によ
りクロム薄膜を形成し、微細加工でパターン化し上電極
５を形成してから、酸化シリコンからなる保護膜７を積
層形成するとともに電子ビーム蒸着によるアルミニウム
薄膜をパターン化したパッド８，９を形成しサーミスタ
１を得た。

【００２９】なお、パッド８，９用の穴は絶縁膜６と保
護膜８に対し同時に開けるようにした。得られたサーミ
スタ１は面積１ｍｍ×１ｍｍでＢ定数６４００，抵抗値
６．２５ＭΩであった。 −実施例２− 図５は実施例２のサーミスタ１の要部構成を上方よりみ
た状態をあらわし、図６は実施例２のサーミスタ１を断
面してあらわす。なお、図５では、後述の保護膜６は省
略してある。

【００３０】実施例２のサーミスタ１でも、半導体薄膜
４の表面と裏面に分かれて電極３，５が接触する構成を
とっている。半導体薄膜４自体はｐ型ａ−ＳｉＣ層１１
の上下にｐ型ａ−Ｓｉ層１２，１３があるものである。
絶縁基板２はＳｉウエハの表面に熱酸化により絶縁酸化
膜を設けたものである。また、半導体薄膜４の側面は酸
化シリコンからなる絶縁膜６で覆われている。この絶縁
膜６は下電極３など他の部分への保護膜を兼ねている。
また、下電極３では基板側部分の上に、図６にみるよう
に、パッド８が設けられている。上電極５では基板側部
分がパッドを兼ねている。

【００３１】続いて、実施例２のサーミスタの製造につ
いて説明する。まず、絶縁基板２として、Ｓｉウエハの
表面を熱酸化して絶縁酸化膜を設けたものを準備する。
そして、この絶縁基板２の表面に電子ビーム蒸着法によ
りクロム薄膜を形成し、微細加工でパターン化し下電極
３を形成した。ついで、グロー放電分解法により、厚み
３００Åのｐ型ａ−Ｓｉ層１２、厚み５０００Åのｐ型
ａ−ＳｉＣ層１１、厚み３００Åのｐ型ａ−Ｓｉ層１３
を連続積層形成し、微細加工によりパターン化した。ｐ
型ａ−Ｓｉ層の形成の際の条件は、０．２５モル％のジ
ボランを加えた水素希釈モノシランを用い、基板温度１
８０℃、圧力０．９Torr、放電電力２０Ｗ、周波数１
３．５６ＭHzとした。ｐ型ａ−ＳｉＣ層の形成の際の条
件は、９００モル％のメタン、０．２５モル％のジボラ
ンを加えた水素希釈のモノシランを用い、基板温度１８
０℃、圧力０．９Torr、放電電力２０Ｗ、周波数１３．
５６ＭHzとした。

【００３２】続いて、酸化シリコンからなる絶縁膜６を
形成しパターン化した。絶縁膜６の形成の際の条件は、
７００モル％の亜酸化窒素（Ｎ₂Ｏ）を加えたモノシラ
ンを用い、基板温度２５０℃、圧力１Torr、放電電力３
０Ｗ、周波数１３．５６ＭHzとした。その後、電子ビー
ム蒸着法によりアルミニウム薄膜を形成し、微細加工で
パターン化し上電極５を形成してから、パッド９を形成
しサーミスタ１を得た。

【００３３】得られたサーミスタ１は、Ｂ定数６８０
０，抵抗値２５ＭΩであった。 −比較例１− 図７は比較例１のサーミスタ４０の要部構成を上方より
みた状態をあらわし、図８は比較例１のサーミスタ４０
を断面してあらわす。なお、図７では、後述の保護膜７
は省略してある。

【００３４】比較例１のサーミスタ４０では、半導体薄
膜４の表面と裏面に分かれて電極３，５が接触する構成
をとっている。半導体薄膜４自体はｐ型ａ−ＳｉＣ層１
１の上下にｐ型ａ−Ｓｉ層１２，１３があるものであ
る。絶縁基板２はＳｉウエハの表面に熱酸化により絶縁
酸化膜を設けたものである。上電極５の上には保護膜７
が設けられている。また、上下電極３，５では基板側部
分の上に、図８にみるように、パッド８，９が設けられ
ている。

【００３５】続いて、比較例１のサーミスタ４０の製造
について説明する。まず、絶縁基板２として、Ｓｉウエ
ハの表面を熱酸化して絶縁酸化膜を設けたものを準備す
る。そして、この絶縁基板２の表面に電子ビーム蒸着法
によりクロム薄膜を形成し、微細加工でパターン化し下
電極３を形成した。ついで、グロー放電分解法により、
厚み３００Åのｐ型ａ−Ｓｉ層１２、厚み１００００Å
のｐ型ａ−ＳｉＣ層１１、厚み３００Åのｐ型ａ−Ｓｉ
層１３を連続積層形成し、微細加工によりパターン化し
た。ｐ型ａ−Ｓｉ層の形成の際の条件は、０．２５モル
％のジボランを加えた水素希釈モノシランを用い、基板
温度２４０℃、圧力０．９Torr、放電電力２０Ｗ、周波
数１３．５６ＭHzとした。ｐ型ａ−ＳｉＣ層の形成の際
の条件は、４００モル％のメタン、０．２５モル％のジ
ボランを加えた水素希釈のモノシランを用い、基板温度
２４０℃、圧力０．９Torr、放電電力２０Ｗ、周波数１
３．５６ＭHzとした。

【００３６】続いて、電子ビーム蒸着法によりアルミニ
ウム薄膜を形成し、微細加工でパターン化し上電極５を
形成してから、酸化シリコンからなる保護膜７を積層形
成するとともに電子ビーム蒸着によるアルミニウム薄膜
をパターン化したパッド８，９を形成し比較例１のサー
ミスタ４０を得た。なお、得られたサーミスタ４０は面
積１ｍｍ×１ｍｍでＢ定数２８００，抵抗値１．２５Ｍ
Ωであった。

【００３７】実施例１と比較例１のサーミスタ１の温度
特性を図１０に示す。実施例１の場合、比較例１より抵
抗率変化が大きく、半導体薄膜４の側面を絶縁膜６で覆
えば、Ｂ定数の低下が回避できることがよく分かる。

【００３８】

【発明の効果】以上に述べたように、この発明のサーミ
スタでは、半導体薄膜の表面と裏面の電極間のリークが
抑えられるため、半導体薄膜自体が本来もつＢ定数が備
わり、しかも、サンドイッチ電極構成に変更が出るわけ
でもないため、サンドイッチ電極タイプの利点が維持さ
れる。

【００３９】半導体薄膜の非晶質合金半導体層はＢ定数
が高いため、Ｂ定数の高いサーミスタとなり、電極が単
一元素半導体層で接している場合、電極と半導体薄膜の
接触が良好なオーミック性を示すようになり、適切な電
流−電圧特性のサーミスタとなる。

【図面の簡単な説明】

【図１】この発明のサーミスタの要部構成例をあらわす
断面図である。

【図２】この発明のサーミスタの他の要部構成例をあら
わす断面図である。

【図３】実施例１のサーミスタの要部構成をあらわす平
面図である。

【図４】実施例１のサーミスタの要部構成をあらわす断
面図である。

【図５】実施例２のサーミスタの要部構成をあらわす平
面図である。

【図６】実施例２のサーミスタの要部構成をあらわす断
面図である。

【図７】比較例１のサーミスタの要部構成をあらわす平
面図である。

【図８】比較例１のサーミスタの要部構成をあらわす断
面図である。

【図９】この発明のサーミスタを用いた赤外線検出素子
の要部構成をあらわす断面図である。

【図10】実施例１と比較例１のサーミスタの温度と導電
率の関係をあらわすグラフである。

【図11】従来のサーミスタの要部構成例をあらわす平面
図である。

【図12】従来のサーミスタの要部構成例をあらわす断面
図である。

【図13】従来のサーミスタの他の要部構成例をあらわす
平面図である。

【図14】従来のサーミスタの他の要部構成例をあらわす
断面図である。

【図15】従来のサーミスタの他の要部構成例をあらわす
平面図である。

【図16】従来のサーミスタの他の要部構成例をあらわす
断面図である。

【図17】従来のサーミスタの要部構成例をあらわす概略
断面図である。

【図18】図１７のサーミスタの等価回路図である。

【符号の説明】

１サーミスタ２絶縁基板３電極４半導体薄膜５電極６絶縁膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者相澤浩一大阪府門真市大字門真1048番地松下電工株式会社内 (56)参考文献特開昭61−30730（ＪＰ，Ａ) 特開昭62−245602（ＪＰ，Ａ) 特開平４−206604（ＪＰ，Ａ) 特開昭57−12505（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】温度の変化によって抵抗値が変化し表裏
面にそれぞれ電極を備えてなる半導体薄膜が基板上に設
けられてなり、前記半導体薄膜の表面に設けられた電極
が半導体薄膜の側面に沿い基板の表面に向かって伸びて
いる半導体薄膜サーミスにおいて、前記半導体薄膜の側
面と電極の間には絶縁膜が設けられていることを特徴と
する半導体薄膜サーミスタ。
【請求項２】半導体薄膜が、非晶質合金半導体層の上
下面に単一元素半導体層が積層されてなり、電極が単一
元素半導体層で接している請求項１記載の半導体薄膜サ
ーミスタ。
【請求項３】非晶質合金半導体層がシリコンカーバイ
ド層であり、単一元素半導体層がドープド非晶質シリコ
ン層である請求項２記載の半導体薄膜サーミスタ。
【請求項４】絶縁膜がシリコン酸化膜である請求項１
から３までのいずれかに記載の半導体薄膜サーミスタ。