JP3436315B2 - Method of manufacturing Monos type semiconductor nonvolatile memory device and a method of manufacturing a semiconductor device - Google Patents

Method of manufacturing Monos type semiconductor nonvolatile memory device and a method of manufacturing a semiconductor device

Info

Publication number
JP3436315B2
JP3436315B2 JP07192893A JP7192893A JP3436315B2 JP 3436315 B2 JP3436315 B2 JP 3436315B2 JP 07192893 A JP07192893 A JP 07192893A JP 7192893 A JP7192893 A JP 7192893A JP 3436315 B2 JP3436315 B2 JP 3436315B2
Authority
JP
Japan
Prior art keywords
film
oxide film
gate electrode
method
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07192893A
Other languages
Japanese (ja)
Other versions
JPH0629554A (en
Inventor
一成 早渕
Original Assignee
川崎マイクロエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP4-77673 priority Critical
Priority to JP7767392 priority
Application filed by 川崎マイクロエレクトロニクス株式会社 filed Critical 川崎マイクロエレクトロニクス株式会社
Priority to JP07192893A priority patent/JP3436315B2/en
Publication of JPH0629554A publication Critical patent/JPH0629554A/en
Application granted granted Critical
Publication of JP3436315B2 publication Critical patent/JP3436315B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体装置の製造方法に係り、特に、MONOS(Metal Oxide BACKGROUND OF THE INVENTION [0001] Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, in particular, MONOS (Metal Oxide
Nitride Oxide Semiconduct Nitride Oxide Semiconduct
or)型の半導体装置の製造方法に関する。 The method of manufacturing a or) type semiconductor device. 【0002】 【従来の技術】従来から、半導体記憶装置のプログラム電圧の低電圧化を実現することが可能な半導体装置(半導体不揮発性記憶装置)として、半導体基板のチャネル領域上に、当該半導体基板側から順に、第1のシリコン酸化膜(トンネル酸化膜)、シリコン窒化膜(難酸化性物質からなる膜)及び第2のシリコン酸化膜(トップ酸化膜)からなる三層構造を備えたゲート絶縁膜上に、ゲート電極を有するMONOS型の半導体不揮発性記憶装置が使用されている。 2. Description of the Related Art Conventionally, as a semiconductor device capable of realizing low voltage program voltage of the semiconductor memory device (nonvolatile semiconductor memory), on a channel region of the semiconductor substrate, the semiconductor substrate in order from the side, the first silicon oxide film (tunnel oxide film), a gate insulating having a three-layer structure consisting of a silicon nitride film (film made of hardly oxidizable material) and the second silicon oxide film (top oxide film) on the membrane, MONOS type semiconductor nonvolatile memory device having a gate electrode is used. 【0003】このMONOS型の半導体不揮発性記憶装置は、通常、図9〜図12に示す製造工程を経て製造されている。 [0003] Semiconductor nonvolatile memory device of the MONOS type is usually manufactured through the manufacturing steps shown in FIGS. 9 to 12. 先ず、図9に示す工程では、選択酸化膜2により素子間分離が行われた半導体基板(シリコン基板) First, the semiconductor substrate element isolation is performed by the process shown in FIG. 9, the selective oxidation layer 2 (silicon substrate)
1の表面を熱酸化し、膜厚が20Å程度と非常に薄い第1のシリコン酸化膜3を形成する。 The first surface is thermally oxidized film thickness to form a first silicon oxide film 3 as thin as about 20 Å. 【0004】次に、前記第1のシリコン酸化膜3上に、 [0004] Next, on the first silicon oxide film 3,
CVD(Chemical Vapor Deposition )法により、膜厚が20〜150Å程度のシリコン窒化膜4を形成する。 By a CVD (Chemical Vapor Deposition) method, the film thickness to form a silicon nitride film 4 of about 20~150A.
次いで、前記シリコン窒化膜4を熱酸化するか、あるいは、CVD法により、当該シリコン窒化膜4上に、膜厚が40Å程度の第2のシリコン酸化膜5を形成する。 Then, the silicon or nitride film 4 is thermally oxidized, or by a CVD method, on the silicon nitride film 4, the film thickness to form a second silicon oxide film 5 of approximately 40 Å. このようにして、第1のシリコン酸化膜3、シリコン窒化膜4及び第2のシリコン酸化膜5からなる三層構造を備えたゲート絶縁膜7を形成する。 In this manner, a first silicon oxide film 3, the gate insulating film 7 having a three-layer structure consisting of a silicon nitride film 4 and the second silicon oxide film 5. 【0005】なお、前記シリコン窒化膜4を熱酸化して、第2のシリコン酸化膜5を形成する場合は、該シリコン窒化膜4に、900〜950℃程度の温度にて水蒸気酸化を行うが、この時、成長した酸化膜の膜厚の5/ [0005] Incidentally, the silicon nitride film 4 is thermally oxidized when forming the second silicon oxide film 5, on the silicon nitride film 4, it performs the steam oxidation at a temperature of about 900 to 950 ° C. At this time, the film thickness of the grown oxide film 5 /
8程度に相当するシリコン窒化膜4が消費される。 Silicon nitride film 4 corresponding to about 8 is consumed. このため、前記シリコン窒化膜4は、この膜厚低下を予め考慮して形成される。 Therefore, the silicon nitride film 4 is formed in consideration of the film thickness reduction in advance. 【0006】次いで、CVD法により、前記ゲート絶縁膜7(第2のシリコン酸化膜5)上に、ゲート電極形成材料として多結晶シリコン膜6を形成する。 [0006] Next, by CVD, on the gate insulating film 7 (second silicon oxide film 5), to form a polycrystalline silicon film 6 as a gate electrode forming material. 次に、図1 Next, as shown in FIG. 1
0に示す工程では、図9に示す工程で得た多結晶シリコン膜6上にレジストを塗布した後、これをパターニングしてゲート電極形成用マスク8を形成する。 In the step shown in 0, after a resist is applied on the polycrystalline silicon film 6 obtained in the step shown in FIG. 9, and patterned to form a gate electrode forming mask 8. 【0007】次に、このゲート電極形成用マスク8をマスクとして、多結晶シリコン膜6を選択的に除去し、ゲート電極19を形成する。 [0007] Next, the gate electrode forming mask 8 as a mask, the polycrystalline silicon film 6 is selectively removed to form a gate electrode 19. 次いで、図11に示す工程では、図9に示す工程で得たゲート電極形成用マスク8及びゲート電極19をマスクとして、前記ゲート絶縁膜7 Then, in steps shown in FIG. 11, a gate electrode forming mask 8 and the gate electrode 19 obtained in the step shown in FIG. 9 as a mask, the gate insulating film 7
を選択的に除去し、ゲート電極19形成領域以外の領域の半導体基板1表面を露出する。 It was selectively removed to expose the semiconductor substrate 1 in the region other than the gate electrode 19 forming region. 【0008】次に、図12に示す工程では、前記ゲート電極形成用マスク8を除去した後、全面酸化を行い、ゲート電極19、ゲート絶縁膜7及び露出した半導体基板1の表面に、シリコン酸化膜20を形成する。 [0008] Next, in the step shown in FIG. 12, after removal of the gate electrode forming mask 8, performs entirely oxidized, the gate electrode 19, the gate insulating film 7 and the exposed surface of the semiconductor substrate 1, a silicon oxide to form a film 20. このシリコン酸化膜20が、ゲート電極19及びゲート絶縁膜7 The silicon oxide film 20, gate electrode 19 and the gate insulating film 7
を取り囲む層間絶縁膜及び半導体基板1のアドレスゲートまたは周辺回路のゲート絶縁膜となる。 A gate insulating film of the address gate or the peripheral circuit of the interlayer insulating film and the semiconductor substrate 1 surrounding the. 【0009】その後、さらにアドレスゲート電極を形成する等、所望の工程を行い、MONOS型の半導体不揮発性記憶装置を完成していた。 [0009] Thereafter, etc. to further form an address gate electrode, it performs a desired process has been completed MONOS type semiconductor nonvolatile memory device. 【0010】 【発明が解決しようとする課題】しかしながら、前記従来のMONOS型の半導体不揮発性記憶装置の製造方法では、図11に示す工程において、ゲート電極形成用マスク8及びゲート電極19をマスクとして、前記ゲート絶縁膜7を選択的に除去し、ゲート電極19形成領域以外の領域の半導体基板1表面を露出する方法を行っているが、この時、ゲート絶縁膜7のエッチングの終点を制御することが極めて困難であるという問題があった。 [0010] SUMMARY OF THE INVENTION However, in the conventional method of manufacturing a MONOS type semiconductor nonvolatile memory device, in the step shown in FIG. 11, a gate electrode forming mask 8 and the gate electrode 19 as a mask the gate insulating film 7 is selectively removed, is performed a method of exposing the semiconductor substrate 1 in the region other than the gate electrode 19 forming region, this time, controls the end point of the etching of the gate insulating film 7 that there is a problem that is very difficult. このため、前記ゲート電極19形成領域以外の領域の半導体基板1の表面を常にオーバーエッチングする方法が取られていた。 Therefore, a method of always over-etching the surface of the semiconductor substrate 1 in the region other than the gate electrode 19 formed region had been taken. 従って、露出した半導体基板1の表面が荒れ、ダメージ誘起を引き起こすという問題があった。 Accordingly, the exposed surface of the semiconductor substrate 1 is roughened, there is a problem of causing damage induced. 【0011】また、前記ゲート絶縁膜7のエッチングの際に、エッチングすべきでないゲート絶縁膜7の側壁にも、図13に示すように、エッチングが進行(一般的に、『オーバーバング』と呼ばれている)するという問題があった。 Further, during the etching of the gate insulating film 7, also the side walls of the gate insulating film 7 that should not be etched, as shown in FIG. 13, the etching proceeds (generally referred to as "over-Bang" there is a problem that is) to be. そして、これらの問題の発生は、ゲート耐圧の劣化、メモリ初期特性のバラツキ等、メモリ特性に悪影響を及ぼし、さらに、書き込み/消去回数の劣化、 The occurrence of these problems, the deterioration of the gate breakdown voltage, variations in the memory initialization characteristics, have an adverse effect on the memory properties, and further, the number of write / erase cycles of degradation,
データ保持特性の劣化、界面準位の発生等を引き起こし、半導体記憶装置の信頼性を著しく低下させていた。 Degradation of data retention characteristics, causes the interface state such as generation, had significantly lower the reliability of the semiconductor memory device. 【0012】本発明は、このような従来の問題点を解決することを課題とするものであり、半導体基板のオーバーエッチングや、ゲート絶縁膜のオーバーハングを無くすことで、優れたメモリ特性及び信頼性を有する半導体装置を得ることが可能な、半導体装置の製造方法を提供することを目的とする。 The present invention, such is intended to an object to solve the conventional problems, by eliminating or over-etching of the semiconductor substrate, the overhang of the gate insulating film, excellent memory characteristics and reliability capable of obtaining a semiconductor device having a gender, and an object thereof is to provide a method of manufacturing a semiconductor device. 【0013】 【課題を解決するための手段】この目的を達成するために、本発明は、半導体基板上に、該半導体基板側から順に、第1のシリコン酸化膜、 シリコン窒化膜及び第2の [0013] To achieve the Means for Solving the Problems] This object, the present invention has, on a semiconductor substrate, in order from the semiconductor substrate side, a first silicon oxide film, a silicon nitride film and the second
シリコン酸化膜が形成された三層構造を備えた第1のゲ<br>ート絶縁膜を介して第1のゲート電極が形成されたMO MO the first gate electrode through the first gate <br> over gate insulating film having a three-layer structure in which a silicon oxide film is formed is formed
NOS型半導体不揮発性記憶装置を製造する方法において、前記第1のシリコン酸化膜上に、前記シリコン窒化 A method for producing a NOS-type semiconductor nonvolatile memory device, on the first silicon oxide film, the silicon nitride
膜を、後の第3工程で行う酸化処理において、前記第1 The film, in the oxidation process performed in the third step after the first
ゲート電極形成領域以外の領域に形成されたシリコン Silicon formed in a region other than the gate electrode formation region of the
窒化膜の全てが酸化される膜厚で形成する第1工程と、 A first step of all the nitride film is formed in a thickness to be oxidized,
当該シリコン窒化膜上に第2のシリコン酸化膜を形成した後、該第2のシリコン酸化膜上に、 第1のゲート電極を形成する第2工程と、当該第1のゲート電極形成領域以外の領域に形成されている第2のシリコン酸化膜を通してシリコン窒化膜を酸化し、前記第1のシリコン酸化 After forming the second silicon oxide film on the silicon nitride film, on the second silicon oxide film, a second step of forming a first gate electrode, the first Gate electrode formation region the silicon nitride film is oxidized through the second silicon oxide film formed in a region other than the first silicon oxide
膜、前記シリコン窒化膜が酸化したシリコン酸化膜、お Film, a silicon oxide film, wherein the silicon nitride film is oxidized, contact
よび前記第2のシリコン酸化膜からなる第2のゲート絶 A second gate insulation consisting of pre said second silicon oxide film
縁膜を形成する第3工程と、 当該第2のゲート絶縁膜上 A third step of forming a Enmaku, the second gate insulating film
に第2のゲート電極を形成する第4工程と、を含むことを特徴とするMONOS型半導体不揮発性記憶装置の製造方法を提供するものである。 To is to provide a method for manufacturing a MONOS type semiconductor nonvolatile memory device characterized by comprising a fourth step, the forming a second gate electrode. 【0014】そして、半導体基板上に、該半導体基板側から順に、第1のシリコン酸化膜、 シリコン窒化膜及び第2のシリコン酸化膜が形成された三層構造を備えた [0014] Then, on the semiconductor substrate, first provided in this order from the semiconductor substrate side, a first silicon oxide film, a three-layer structure silicon nitride film and the second silicon oxide film is formed
1のゲート絶縁膜を介して第1のゲート電極が形成されたMONOS型半導体不揮発性記憶装置を製造する方法において、前記第1のシリコン酸化膜上に、前記シリコ A method of manufacturing a MONOS type nonvolatile semiconductor memory of the first gate electrode formed via a first gate insulating film, over the first silicon oxide film, the silicon
ン窒化膜を、該シリコン窒化膜の上層部を酸化して第2 The emissions nitride film, the oxidizing the upper portion of the silicon nitride film 2
シリコン酸化膜を形成した際に酸化されずに残存する下層部の前記第1のゲート電極形成領域以外の領域の全てが、後の第3工程で行う酸化処理において酸化される膜厚で形成する第1工程と、前記シリコン窒化膜の上層部を酸化して第2のシリコン酸化膜を形成する第2工程と、当該第2のシリコン酸化膜上に第1のゲート電極を形成した後、当該第1のゲート電極形成領域以外の領域に形成されている第2のシリコン酸化膜を通してシリコ All, a film thickness to be oxidized in the oxidation process performed in the third step after the region other than the first gate electrode formation region of the lower portion remaining without being oxidized silicon oxide film when forming the a first step of, a second step of forming a second silicon oxide film by oxidizing the upper portion of the silicon nitride film, after forming a first gate electrode on said second silicon oxide film, silico through the second silicon oxide film formed in a region other than the first gate electrode formation region
ン窒化膜を酸化し、前記第1のシリコン酸化膜、前記シ Oxidizing the down nitride film, the first silicon oxide film, said sheet
リコン窒化膜の下層部が酸化したシリコン酸化膜、およ Silicon oxide film underlying portions of the silicon nitride film is oxidized, Oyo
び前記第2のシリコン酸化膜からなる第2のゲート絶縁 A second gate insulating of microcrystal said second silicon oxide film
膜を形成する第3工程と、 当該第2のゲート絶縁膜上に A third step of forming a film, on the second gate insulating film
第2のゲート電極を形成する第4工程と、を含むことを特徴とするMONOS型半導体不揮発性記憶装置の製造方法を提供するものである。 There is provided a method for manufacturing a MONOS type semiconductor nonvolatile memory device characterized by comprising a fourth step of forming a second gate electrode. 【0015】そしてまた、半導体基板上に、該半導体基板側から順に、第1のシリコン酸化膜、 シリコン窒化膜及び第2のシリコン酸化膜が形成された三層構造を備えた第1のゲート絶縁膜を介して第1のゲート電極が形成されたMONOS型半導体不揮発性記憶装置を製造する方法において、前記第2のシリコン酸化膜上に、前記 [0015] And also, on a semiconductor substrate, in order from the semiconductor substrate side, a first silicon oxide film, a first gate insulating having a three-layer structure in which a silicon nitride film and the second silicon oxide film is formed a method of manufacturing a MONOS type nonvolatile semiconductor memory of the first gate electrode formed via a film, on the second silicon oxide film, said first
1のゲート電極を形成した後、該第1のゲート電極をマスクとして当該第2のシリコン酸化膜を除去し、この領域に形成されている前記シリコン窒化膜を露出する第1 After forming the first gate electrode, the said the second silicon oxide film to remove the first gate electrode as a mask to expose the silicon nitride film formed on the region 1
工程と、当該露出したシリコン窒化膜の全てが、後の第3工程で行う酸化処理において酸化される膜厚となるまで、当該シリコン窒化膜をエッチバックする第2工程と、当該エッチバック終了後、前記第1のゲート電極形成領域以外の領域に形成されているシリコン窒化膜を酸化し、前記第1のシリコン酸化膜および前記シリコン窒 A step, all of the silicon nitride film the exposed, until the third thickness that is oxidized in the oxidation treatment performed in a later step, a second step of etching back the silicon nitride film, the etching back after the end of the first oxidizing the silicon nitride film is formed in a region other than the gate electrode formation region, the first silicon oxide film and the silicon nitride
化膜が酸化したシリコン酸化膜からなる第2のゲート絶 A second gate insulation made of a silicon oxide film of film is oxidized
縁膜を形成する第3工程と、 当該第2のゲート絶縁膜上 A third step of forming a Enmaku, the second gate insulating film
に第2のゲート電極を形成する第4工程と、を含むことを特徴とするMONOS型半導体不揮発性記憶装置の製造方法を提供するものである。 To is to provide a method for manufacturing a MONOS type semiconductor nonvolatile memory device characterized by comprising a fourth step, the forming a second gate electrode. さらに、半導体基板上に、該半導体基板側から順に、第1のシリコン酸化膜、 Further, on the semiconductor substrate, in order from the semiconductor substrate side, a first silicon oxide film,
シリコン窒化膜及び第2のシリコン酸化膜が形成された三層構造を備えた第1のゲート絶縁膜を介して第1のゲート電極が形成されるとともに、該半導体基板上に酸化膜からなる第2のゲート絶縁膜を介して第2のゲート電極が形成された半導体装置を製造する方法において、 With silicon nitride film and the first first gate electrode via a gate insulating film of the second silicon oxide film having a three-layer structure formed is formed, the an oxide film on the semiconductor substrate a method of manufacturing a semiconductor device in which the second gate electrode formed via a second gate insulating film, before
記第1のゲート電極を形成した後に、前記第1のゲート電極形成領域以外の領域に形成されたシリコン窒化膜の After forming the serial first gate electrode, the first silicon nitride film formed in a region other than the gate electrode formation region of the
全てを酸化するか、もしくは、一部をエッチバックする Or oxidize all, or, is etched back part
とともに残部の全てを酸化して 、前記第2のゲート絶縁膜を構成するシリコン酸化膜の一部を形成する工程を含むことを特徴とする半導体装置の製造方法を提供するものである。 Together by oxidizing all the rest, there is provided a method of manufacturing a semiconductor device which comprises forming a part of the silicon oxide film of the second gate insulating film. 【0016】 【作用】請求項1記載の発明に係るMONOS型半導体 [0016] [act] MONOS type semiconductor according to the invention of claim 1, wherein
不揮発性記憶装置の製造方法は、第1の酸化膜上に、 Method for manufacturing a nonvolatile memory device, on the first oxide film, sheet
リコン窒化膜を、後の第3工程で行う酸化処理において、前記第1のゲート電極形成領域以外の領域に形成されたシリコン窒化膜の全てが酸化される膜厚で形成するため、後の第3工程において、酸化処理を行った際に、 The silicon nitride film, in the oxidation process performed in the third step after, for all of the first silicon nitride film formed in a region other than the gate electrode formation region of the form with a film thickness to be oxidized, after the in third step, when subjected to oxidation treatment,
当該第1のゲート電極形成領域以外の領域に形成された It formed in the region other than the first gate electrode formation region
シリコン窒化膜( 34膜)の全てを、Si 34 All of the silicon nitride film (S i 3 N 4 film), Si 3 N 4
+3O 3 →3SiO 2 +2N 2または、Si 34 +6H + 3O 3 → 3SiO 2 + 2N 2 or, Si 3 N 4 + 6H
2 O→3SiO 2 +4NH 3のように、酸化することができる。 Like the 2 O → 3SiO 2 + 4NH 3 , can be oxidized. 【0017】従って、前記シリコン窒化膜を前記第2の [0017] Thus, the silicon nitride film of the second
シリコン酸化膜の膜質と同質な酸化膜(SiO 2膜)にすることができる。 It can be quality and homogeneous oxide film of a silicon oxide film (SiO 2 film). さらに、前記第3工程における酸化処理により、ゲート電極表面に酸化膜(絶縁膜)を形成することができると共に、 第1のゲート電極形成領域以外の領域に、前記第1のシリコン酸化膜、第2のシリコ Further, the by oxidation treatment in the third step, it is possible to form an oxide film (insulating film) on the surface of the gate electrode, in a region other than the first gate electrode formation region, the first silicon oxide film, the 2 of silicon
酸化膜と膜質が同質な酸化膜となったシリコン窒化 Silicon phosphorylation film and the film quality becomes homogeneous oxide nitride film
膜、第2のシリコン酸化膜、及び、前記第3工程における酸化処理により形成された酸化膜からなる絶縁膜を形成することができる。 Film, the second silicon oxide film, and it is possible to form an insulating film made of an oxide film formed by oxidation treatment in the third step. これらの絶縁膜は、 第1のゲート電極及び第1のゲート絶縁膜を取り囲む層間絶縁膜及び半導体基板のアドレスゲートまたは周辺回路のゲート絶縁膜(第2のゲート絶縁膜)等として使用することができる。 These insulating films can be used as the first gate electrode and the first interlayer surrounding the gate insulating film insulating film and the semiconductor substrate of the address gate or the peripheral circuit of the gate insulating film (second gate insulating film) or the like it can. 【0018】従って、従来のように、半導体基板の一部が露出するまでエッチングすることなく、第1のシリコ [0018] Therefore, as in the prior art, without a portion of the semiconductor substrate is etched to expose the first silicon
酸化膜、 シリコン窒化膜及び第2のシリコン酸化膜からなる三層構造を備えた第1のゲート絶縁膜を介して The via phosphorylation film, the first gate insulating film having a three-layer structure consisting of a silicon nitride film and the second silicon oxide film
1のゲート電極を形成することができると共に、 第1の It is possible to form the first gate electrode, the first
ゲート電極形成領域以外の領域の半導体基板表面に第2 The second surface of the semiconductor substrate in the region other than the gate electrode forming region
のゲート絶縁膜を形成することができる。 It can be formed of a gate insulating film. このため、半導体基板がオーバーエッチングされたり、 第1のゲート絶縁膜にオーバーハングが発生することがない。 Accordingly, or semiconductor substrate is over-etched, overhang the first gate insulating film does not occur. そしてさらに、製造工程も簡略化することができる。 And further, it is possible to simplify the manufacturing process. 【0019】そして、請求項2に係るMONOS型半導<br>体不揮発性記憶装置の製造方法は、第1のシリコン酸化膜上に、 シリコン窒化膜を、該シリコン窒化膜の上層部を酸化して第2のシリコン酸化膜を形成した際に酸化されずに残存する下層部の前記第1のゲート電極形成領域以外の領域の全てが、後の第3工程で行う酸化処理において酸化される膜厚で形成するため、後の第2工程において、前記シリコン窒化膜の上層部を酸化して第2の [0019] Then, a manufacturing method of the MONOS semiconductor <br> body nonvolatile memory device according to claim 2, on the first silicon oxide film, a silicon nitride film, oxidizing the upper portion of the silicon nitride film is the oxidation in the oxidation process of all the region other than the first gate electrode formation region of the lower portion remaining without being oxidized at the time of forming the second silicon oxide film is performed in the third step after and to form a film thickness, in a second step after the second oxidizing the upper portion of the silicon nitride film
リコン酸化膜を形成した後、後の第3工程において酸化処理を行った際に、当該第1のゲート電極形成領域以外の領域に形成されたシリコン窒化膜の全てを、前記第2 After forming the silicon oxide film, when subjected to oxidation treatment in the third step after, all of the first silicon nitride film formed in a region other than the gate electrode formation region of the second
シリコン酸化膜の膜質と同質な酸化膜(SiO 2膜) Silicon oxide film of the film quality and homogeneous oxide film (SiO 2 film)
にすることができる。 It can be. 【0020】さらに、前記第3工程における酸化処理により、 第1のゲート電極表面に酸化膜(絶縁膜)を形成することができると共に、 第1のゲート電極形成領域以外の領域に、前記第1のシリコン酸化膜、第2のシリコ Furthermore, the oxidation process in the third step, it is possible to form an oxide film (insulating film) on the first gate electrode surface, in a region other than the first gate electrode forming region, said first silicon oxide film, a second silicon
酸化膜と膜質が同質な酸化膜となったシリコン窒化 Silicon phosphorylation film and the film quality becomes homogeneous oxide nitride film
膜、第2のシリコン酸化膜らなる第2のゲート絶縁膜を形成することができる。 Film, it is possible to form the second silicon oxide film or Ranaru second gate insulating film. 【0021】従って、従来のように、半導体基板の一部が露出するまでエッチングすることなく、第1のシリコ [0021] Therefore, as in the prior art, without a portion of the semiconductor substrate is etched to expose the first silicon
酸化膜、 シリコン窒化膜及び第2のシリコン酸化膜からなる三層構造を備えた第1のゲート絶縁膜を介して The via phosphorylation film, the first gate insulating film having a three-layer structure consisting of a silicon nitride film and the second silicon oxide film
1のゲート電極を形成することができる。 It is possible to form the first gate electrode. また、 第1の In addition, the first of
ゲート電極表面に酸化膜(絶縁膜)を形成することがで That the gate electrode surface to form an oxide film (insulating film)
きると共に、第1のゲート電極形成領域以外の領域の半導体基板表面に第2のゲート絶縁膜を形成することができる。 With wear, it is possible to form the second gate insulating film on a semiconductor substrate surface in the region other than the first gate electrode formation region. このため、半導体基板がオーバーエッチングされたり、 第1のゲート絶縁膜にオーバーハングが発生することがない。 Accordingly, or semiconductor substrate is over-etched, overhang the first gate insulating film does not occur. そしてさらに、製造工程も簡略化することができる。 And further, it is possible to simplify the manufacturing process. 【0022】そしてまた、請求項3に係るMONOS型 [0022] And also, MONOS type according to claim 3
半導体不揮発性記憶装置の製造方法は、第2のシリコン The method of manufacturing a semiconductor nonvolatile memory device, the second silicon
酸化膜上に第1のゲート電極を形成した後、該第1のゲ<br>ート電極をマスクとして当該第2のシリコン酸化膜を除去し、この領域に形成されている前記シリコン窒化膜を露出した後、露出したシリコン窒化膜の全てが、後の第3工程で行う酸化処理において酸化される膜厚となるまで、当該シリコン窒化膜をエッチバックするため、後の第3工程において酸化処理を行った際に、当該第1のゲ<br>ート電極形成領域以外の領域に形成されたシリコン窒化 After forming the first gate electrode on the oxide film, the first gate <br> over gate electrode the second silicon oxide film is removed as a mask, the silicon nitride film formed in this region after exposing, all exposed silicon nitride film, until the film thickness to be oxidized in the oxidation process performed in the third step, in order to etch back the silicon nitride film, oxide in the third step after when performing the process, the first gate <br> over gate electrode formed silicon nitride which is formed in a region other than the region
膜の全てを、前記第2のシリコン酸化膜の膜質と同質な酸化膜(SiO 2膜)にすることができる。 All membranes can be made quality and homogeneous oxide film of the second silicon oxide film (SiO 2 film). 【0023】さらに、前記第3工程における酸化処理により、 第1のゲート電極表面に酸化膜(絶縁膜)を形成することができると共に、 第1のゲート電極形成領域以外の領域に、前記第1のシリコン酸化膜、前記第2の Furthermore, the oxidation process in the third step, it is possible to form an oxide film (insulating film) on the first gate electrode surface, in a region other than the first gate electrode forming region, said first silicon oxide film, the second sheet
リコン酸化膜と膜質が同質な酸化膜となったシリコン窒 Silicon nitride which silicon oxide film and the film quality becomes homogeneous oxide film
膜、及び、前記第3工程における酸化処理により形成された酸化膜からなる絶縁膜を形成することができる。 Monolayer, and it is possible to form an insulating film made of an oxide film formed by oxidation treatment in the third step. 【0024】従って、従来のように、半導体基板の一部が露出するまでエッチングすることなく、第1のシリコ [0024] Therefore, as in the prior art, without a portion of the semiconductor substrate is etched to expose the first silicon
酸化膜、 シリコン窒化膜及び第2のシリコン酸化膜からなる三層構造を備えた第1のゲート絶縁膜を介して The via phosphorylation film, the first gate insulating film having a three-layer structure consisting of a silicon nitride film and the second silicon oxide film
1のゲート電極を形成することができると共に、 第1の It is possible to form the first gate electrode, the first
ゲート電極表面及び第1のゲート電極形成領域以外の領域の半導体基板表面に絶縁膜を形成することができる。 The gate electrode surface and the first surface of the semiconductor substrate in the region other than the gate electrode formation region can form an insulating film.
このため、半導体基板がオーバーエッチングされたり、 Accordingly, or semiconductor substrate is over-etched,
第1のゲート絶縁膜にオーバーハングが発生することがない。 Never overhang is generated in the first gate insulating film. そしてさらに、製造工程も簡略化することができる。 And further, it is possible to simplify the manufacturing process. さらに、請求項4に係る半導体装置の製造方法は、 Furthermore, a method of manufacturing a semiconductor device according to claim 4,
第1のゲート電極形成領域以外の領域に形成されている It is formed in a region other than the first gate electrode formation region
シリコン窒化の全てを酸化するか、もしくは、一部を Or oxidize all the silicon nitride film, or a portion
エッチバックするとともに残部の全てを酸化するため、 To oxidize all of the remainder with etched back,
そのシリコン窒化膜を第2のゲート酸化膜として利用できる酸化膜と同質な酸化膜(SiO 2膜)にすることができる。 It can be in the oxide film and homogeneous oxide film capable of utilizing the silicon nitride film as a second gate oxide film (SiO 2 film). そして、その酸化されたシリコン窒化膜よっ<br>て、第2のゲート絶縁膜を構成する酸化膜の一部を形成するから、製造工程を簡略化することができる。 Then, since the by the oxidized silicon nitride film Te <br>, forms part of the oxide film constituting the second gate insulating film, it is possible to simplify the manufacturing process. 【0025】 【実施例】次に、本発明に係る実施例について、図面を参照して説明する。 [0025] [Example] Next, examples according to the present invention will be described with reference to the drawings. (実施例1)図1ないし図4は、本発明の実施例1に係る半導体装置の製造工程の一部を示す部分断面図である。 (Example 1) FIG. 1 to FIG. 4 is a partial sectional view showing a part of manufacturing process of a semiconductor device according to a first embodiment of the present invention. 【0026】図1に示す工程では、半導体基板(シリコン基板)1に選択酸化を行い、該半導体基板1の素子分離領域に選択酸化膜2を形成した後、当該半導体基板1 [0026] In the step shown in FIG. 1 performs selective oxidation on the semiconductor substrate (silicon substrate) 1, after forming a selective oxide film 2 in the element isolation region of the semiconductor substrate 1, the semiconductor substrate 1
の表面に熱酸化を行い、膜厚が20Å程度の第1のシリコン酸化膜3を形成する。 Surface by thermal oxidation of a thickness to form a first silicon oxide film 3 of about 20 Å. 次に、前記第1のシリコン酸化膜3上に、CVD法により、難酸化性物質からなる膜として、シリコン窒化膜4を40Å程度の膜厚で形成する。 Next, on the first silicon oxide film 3 by a CVD method, a film made of hardly oxidizable material to form a silicon nitride film 4 with a film thickness of about 40 Å. ここで、前記シリコン窒化膜4は、後の工程において、ゲート電極形成領域以外の領域に形成された当該シリコン窒化膜4を酸化処理する際に、該シリコン窒化膜4の全てが酸化される膜厚で形成する。 Here, the silicon nitride film 4, in a later step, the silicon nitride film 4 formed in a region other than the gate electrode forming region during the oxidation process, film all of the silicon nitride film 4 is oxidized It is formed to a thickness. 【0027】次いで、前記シリコン窒化膜4上に、CV [0027] Then, on the silicon nitride film 4, CV
D法により、膜厚が20Å程度の第2のシリコン酸化膜5を形成する。 By Method D, thickness to form a second silicon oxide film 5 of approximately 20 Å. このようにして、第1のシリコン酸化膜3、シリコン窒化膜4及び第2のシリコン酸化膜5からなる三層構造を備えたゲート絶縁膜7 (第1のゲート絶 In this manner, the first silicon oxide film 3, the gate insulating film 7 (first gate insulating having a three-layer structure consisting of a silicon nitride film 4 and the second silicon oxide film 5
縁膜)を形成した。 Enmaku) was formed. 次に、前記第2のシリコン酸化膜5 Then, the second silicon oxide film 5
上に、ゲート電極形成材料として、CVD法により、膜厚が3000Å程度の多結晶シリコン膜6を形成する。 Above, as the gate electrode forming material, by a CVD method, the film thickness to form a polycrystalline silicon film 6 of approximately 3000 Å. 【0028】次いで、前記多結晶シリコン膜6上に、レジスト膜を塗布した後、これをパターニングしてゲート電極形成用マスク8を形成する。 [0028] Then, on the polycrystalline silicon film 6, after a resist film is coated and patterned to form a gate electrode forming mask 8. 次に、図2に示す工程では、図1に示す工程で得たゲート電極形成用マスク8 Next, in a step shown in FIG. 2, the gate electrode forming mask 8 obtained in the step shown in FIG. 1
をマスクとして、前記多結晶シリコン膜6を選択的にエッチングし、第1のゲート電極9(本実施例では、メモリゲート電極となる)を形成した後、前記ゲート電極形成用マスク8を除去する。 As a mask, selectively etching the polycrystalline silicon film 6, (in this embodiment, the memory gate electrode) first gate electrode 9 after the formation of the, removing the gate electrode forming mask 8 . 【0029】なお、この多結晶シリコン膜6の選択的なエッチングに際して、該多結晶シリコン膜6と第2のシリコン酸化膜5とのエッチング選択比が、100以上となるエッチング方法(例えば、Cl 2 、HCl、HBr [0029] Note that when selective etching of the polycrystalline silicon film 6, etching selectivity of the polycrystalline silicon film 6 and the second silicon oxide film 5, etching method to be 100 or more (e.g., Cl 2 , HCl, HBr
を用いたRIE(Reactive Ion Etching))を行うことが好適である。 It is preferable to perform the RIE (Reactive Ion Etching)) using. このような選択比がとれるエッチング方法により、多結晶シリコン膜6をエッチング除去することで、該多結晶シリコン膜6を完全に除去した後でも、 Such etching method selection ratio can take, the polycrystalline silicon film 6 is etched removed, even after complete removal of the polycrystalline silicon film 6,
第2のシリコン酸化膜5を10Å程度以上の膜厚で残存させることができる。 A second silicon oxide film 5 can be left with a thickness of more than about 10 Å. 【0030】次いで、図3に示す工程では、図2に示す工程で得た第1のゲート電極9表面及びゲート絶縁膜7 [0030] Then, in steps shown in FIG. 3, the first gate electrode 9 surface and the gate insulating film 7 obtained in the step shown in FIG. 2
表面に、900℃の水蒸気酸化を行う。 On the surface, performing the steam oxidation of 900 ° C.. この時、前記ゲート絶縁膜7のうち、ゲート電極形成領域以外の領域に形成されているゲート絶縁膜7を構成しているシリコン窒化膜4は、図1に示す工程で、この水蒸気酸化により該シリコン窒化膜4の全てが酸化される膜厚で形成されているため、 Si 34 +3O 3 →3SiO 2 +2N 2または、 Si 34 +6H 2 O→3SiO 2 +4NH 3のように酸化される。 In this case, among the gate insulating film 7, a silicon nitride film 4 constituting the gate insulating film 7 is formed in a region other than the gate electrode forming region, in the step shown in FIG. 1, the this steam oxidation since all of the silicon nitride film 4 is formed in a thickness to be oxidized, is oxidized as Si 3 N 4 + 3O 3 → 3SiO 2 + 2N 2 or, Si 3 N 4 + 6H 2 O → 3SiO 2 + 4NH 3 . 従って、前記ゲート電極形成領域以外の領域に形成されていたシリコン窒化膜4は、第2 Thus, the silicon nitride film 4 which is formed in a region other than the gate electrode forming region, second
のシリコン酸化膜5と同質の膜質を備えたシリコン酸化膜となる。 A silicon oxide film having a film quality of the silicon oxide film 5 and the same quality. この結果、前記ゲート電極形成領域以外の領域上には、第1のシリコン酸化膜3、シリコン窒化膜4 As a result, the gate electrode formation region other than the region, the first silicon oxide film 3, a silicon nitride film 4
が酸化したシリコン酸化膜、及び第2のシリコン酸化膜5(この水蒸気酸化により形成されたシリコン酸化膜も含む)からなるシリコン酸化膜が形成される。 There silicon oxide film obtained by oxidizing, and the second silicon oxide film 5 a silicon oxide film made of (the vapor including a silicon oxide film formed by oxidation) is formed. このシリコン酸化膜は、本実施例では、アドレスゲートや周辺回路のMOSトランジスタゲートのゲート絶縁膜として用いられるため、以下、『ゲート絶縁膜12』という。 This silicon oxide film, in this embodiment, since used as a gate insulating film of the MOS transistor gate of the address gate and peripheral circuit, hereinafter referred to as "a gate insulating film 12 '. 【0031】また、前記水蒸気酸化により、第1のゲート電極9の表面にもシリコン酸化膜13が形成される。 Further, by the steam oxidation, a silicon oxide film 13 is also formed on the surface of the first gate electrode 9.
このようにすることで、従来のように、半導体基板1の一部が露出するまでエッチングすることなく、第1のシリコン酸化膜3、シリコン窒化膜4及び第2のシリコン酸化膜5からなる三層構造を備えたゲート絶縁膜7を介して第1のゲート電極9を形成することができると共に、当該第1のゲート電極9表面には、シリコン酸化膜13を、ゲート電極形成領域以外の領域の半導体基板1 In this way, as in the prior art, without a portion of the semiconductor substrate 1 is etched until exposing consists of a first silicon oxide film 3, a silicon nitride film 4 and the second silicon oxide film 5 three it is possible to form the first gate electrode 9 through the gate insulating film 7 having a layer structure, the the first gate electrode 9 the surface, the silicon oxide film 13, a region other than the gate electrode forming region of the semiconductor substrate 1
表面には、ゲート絶縁膜12 (第2のゲート絶縁膜)を形成することができた。 On the surface, it was possible to form a gate insulating film 12 (second gate insulating film). このため、ゲート電極形成領域以外の領域の半導体基板1がオーバーエッチングされたり、ゲート絶縁膜7にオーバーハングが発生することがなく、且つ、製造工程も簡略化することができた。 Accordingly, or the semiconductor substrate 1 in the region other than the gate electrode formation region is over-etched, without overhangs the gate insulating film 7 occurs, and, it was possible to simplify the manufacturing process. 【0032】なお、前記水蒸気酸化の際に、前記第2のシリコン酸化膜5の膜厚は、10Å程度となり、前記シリコン窒化膜4は、酸化されて膜厚が70Å程度のシリコン酸化膜となり、第1のシリコン酸化膜3の膜厚が、 [0032] At the time of the steam oxidation, the second thickness of the silicon oxide film 5, becomes about 10 Å, the silicon nitride film 4, the film thickness is oxidized becomes silicon oxide film of about 70 Å, the thickness of the first silicon oxide film 3 is,
20Åであるため、合計100Å程度の膜厚で形成される。 Since it is 20 Å, it is formed to a thickness of about total 100 Å. 本実施例では、150Å程度の膜厚のゲート絶縁膜12が必要であるため、さらに50Åのシリコン酸化膜が形成されるまで酸化を行い、ゲート絶縁膜12の合計膜厚が150Å程度となるように調整した。 In this embodiment, since it is necessary to gate insulating film 12 having a thickness of about 150Å, it performs oxidation further to 50Å silicon oxide film is formed, so that the total thickness of the gate insulating film 12 is about 150Å It was adjusted to. 【0033】次に、図4に示す工程では、図3に示す工程で得たシリコン酸化膜13及びゲート絶縁膜12上に、ゲート電極形成材料として、CVD法により、膜厚が3000Å程度の多結晶シリコン膜を形成した後、これをパターニングし、第2のゲート電極14(本実施例では、アドレスゲート電極となる)を形成する。 Next, in a step shown in FIG. 4, on the silicon oxide film 13 and the gate insulating film 12 obtained in the step shown in FIG. 3, as the gate electrode forming material, by a CVD method, the film thickness of about 3000Å ​​multi after forming the crystalline silicon film, which is patterned, (in this embodiment, the address gate electrode) and the second gate electrode 14 forms a. 次いで、第2のゲート電極14及び第1のゲート電極9をマスクとして、半導体基板1に不純物をイオン注入し、ソース16及びドレイン17を形成する。 Then, the second gate electrode 14 and the first gate electrode 9 as a mask, impurities are ion-implanted into the semiconductor substrate 1 to form source 16 and drain 17. 次に、全面にシリコン酸化膜15を形成する。 Next, a silicon oxide film 15 on the entire surface. 【0034】その後、所望の工程を行い、半導体装置を完成する。 [0034] Thereafter, the desired process, and the semiconductor device is completed. なお、実施例1では、図1に示す工程で、C In Example 1, in the step shown in FIG. 1, C
VD法でシリコン窒化膜4を成膜する際に、所定膜厚となるように膜厚を調整したが、これに限らず、第2のシリコン酸化膜5を形成する前であれば、シリコン窒化膜4を、ある程度厚く堆積した後、エッチバック等を行い、該シリコン窒化膜4の膜厚を調整する等、他の方法によりシリコン窒化膜4の膜厚を調整してもよい。 In forming the silicon nitride film 4 with VD method, was adjusted thickness so as to have a predetermined thickness is not limited thereto, but before forming the second silicon oxide film 5, a silicon nitride the membrane 4, after a certain thickness is deposited, etched back, etc., etc. to adjust the thickness of the silicon nitride film 4, the film thickness of the silicon nitride film 4 may be adjusted by other methods. 【0035】また、実施例1では、CVD法により第2 [0035] In Example 1, the CVD method 2
のシリコン酸化膜5を形成したが、これに限らず、第2 Of it was formed a silicon oxide film 5 is not limited to this, the second
のシリコン酸化膜5は、シリコン窒化膜4の上層部を酸化して形成してもよい。 Silicon oxide film 5, the upper portion of the silicon nitride film 4 may be formed by oxidation. そして、この場合は、前記シリコン窒化膜4は、その上層部を酸化して第2のシリコン酸化膜5を形成した際に、酸化されずに残存する下層部のゲート電極形成領域以外の領域の全てが、図3に示す工程で行う酸化処理において酸化される膜厚で形成すればよい。 In this case, the silicon nitride film 4, at the time of forming the second silicon oxide film 5 by oxidizing the upper portion, a region other than the gate electrode formation region of the lower portion remaining without being oxidized all may be formed with a thickness that is oxidized in the oxidation process performed in the step shown in FIG. 【0036】そして、シリコン窒化膜4の膜厚は、図3 [0036] Then, the film thickness of the silicon nitride film 4, 3
に示す工程で行う酸化処理の際に、ゲート電極形成領域以外の領域に形成されているシリコン窒化膜4の全てが酸化される膜厚であれば、該膜厚は所望により決定してよい。 In the oxidation process performed in the step shown in, if the film thickness of all the silicon nitride film 4 is formed in a region other than the gate electrode formation region is oxidized, the film thickness may be determined as desired. また、第2のシリコン酸化膜5は、シリコン窒化膜4の酸化に支障を来さない範囲であれば、その膜厚を所望により決定してよい。 The second silicon oxide film 5, as long as that they do not impair the oxidation of the silicon nitride film 4, the film thickness may be determined as desired. 【0037】また、実施例1では、酸化反応(水蒸気酸化)により、シリコン窒化膜4をシリコン酸化膜に変化させたが、これに限らず、シリコン窒化膜4に、酸素イオンをイオン注入した後、これをアニールすることにより、シリコン窒化膜4をシリコン酸化膜に変化させてもよい。 Further, the Example 1, the oxidation reaction (steam oxidation), although the silicon nitride film 4 was changed to silicon oxide film is not limited to this, the silicon nitride film 4, after the oxygen ions were ion-implanted , by annealing it, the silicon nitride film 4 may be changed to a silicon oxide film. また、実施例1では、難酸化性物質からなる膜として、シリコン窒化膜4を形成したが、これに限らず、 In Example 1, a film made of hardly oxidizable material has formed a silicon nitride film 4 is not limited thereto,
難酸化性物質からなる膜であれば、他の種類の膜を形成してもよい。 Be a film made of a hardly oxidizable material, it may form other types of films. 【0038】そして、本実施例では、メモリゲート電極及びアドレスゲート電極を備えた半導体装置を製造する方法について説明したが、これに限らず、半導体基板側から順に、第1のシリコン酸化膜、難酸化性物質からなる膜及び第2のシリコン酸化膜からなる三層構造を備えたゲート絶縁膜を介してゲート電極が形成された構造を有する半導体装置であれば、同様の効果を得ることができる。 [0038] In the present embodiment describes a method of manufacturing a semiconductor device having a memory gate electrode and the address gate electrode is not limited thereto, in order from the semiconductor substrate side, a first silicon oxide film, flame if the semiconductor device having a structure where a gate electrode is formed via a gate insulating film having a three-layer structure consisting of films consisting of an oxide material and the second silicon oxide film, it is possible to obtain the same effect . (実施例2)次に、本発明に係る実施例2について、図面を参照して説明する。 (Example 2) Next, Embodiment 2 of the present invention will be described with reference to the drawings. 【0039】図5ないし図8は、本発明の実施例2に係る半導体装置の製造工程の一部を示す部分断面図である。 [0039] FIGS. 5-8 are partial cross-sectional view showing a part of manufacturing process of a semiconductor device according to a second embodiment of the present invention. 図5に示す工程では、半導体基板1に選択酸化を行い、該半導体基板1の素子分離領域に選択酸化膜2を形成した後、当該半導体基板1の表面に熱酸化を行い、膜厚が20Å程度の第1のシリコン酸化膜3を形成する。 In the step shown in FIG. 5 performs selective oxidation on the semiconductor substrate 1, after forming a selective oxide film 2 in the element isolation region of the semiconductor substrate 1, thermal oxidation is performed on the surface of the semiconductor substrate 1, the film thickness is 20Å forming a first silicon oxide film 3 degrees. 【0040】次に、前記第1のシリコン酸化膜3上に、 Next, on the first silicon oxide film 3,
CVD法により、難酸化性物質からなる膜として、シリコン窒化膜4を70〜80Å程度の膜厚で形成する。 By CVD, as a film made of hardly oxidizable material to form a silicon nitride film 4 with a film thickness of about 70~80A. 次いで、前記シリコン窒化膜4上に、CVD法により、膜厚が20Å程度の第2のシリコン酸化膜5を形成する。 Then, on the silicon nitride film 4 by CVD, the film thickness to form a second silicon oxide film 5 of approximately 20 Å.
このようにして、第1のシリコン酸化膜3、シリコン窒化膜4及び第2のシリコン酸化膜5からなる三層構造を備えたゲート絶縁膜7 (第1のゲート絶縁膜)を形成した。 In this manner, the first silicon oxide film 3, a silicon nitride film 4 and the gate insulating film 7 having a three-layer structure consisting of the second silicon oxide film 5 (first gate insulating film) was formed. 【0041】次に、前記第2のシリコン酸化膜5上に、 Next, on the second silicon oxide film 5,
ゲート電極形成材料として、CVD法により、膜厚が3 As a gate electrode forming material, by a CVD method, the film thickness is 3
000Å程度の多結晶シリコン膜6を形成する。 Forming a polycrystalline silicon film 6 of about 000A. 次いで、前記多結晶シリコン膜6上に、レジスト膜を塗布した後、これをパターニングしてゲート電極形成用マスク8を形成する。 Then, the on the polycrystalline silicon film 6, after a resist film is coated and patterned to form a gate electrode forming mask 8. 次に、図6に示す工程では、図5に示す工程で得たゲート電極形成用マスク8をマスクとして、 Next, in a step shown in FIG. 6, the gate electrode forming mask 8 obtained in the step shown in FIG. 5 as a mask,
前記多結晶シリコン膜6を選択的にエッチングし、第1 Selectively etching the polycrystalline silicon film 6, first
のゲート電極9(本実施例では、メモリゲート電極となる)を形成する。 (In the present embodiment, the memory gate electrode) of the gate electrode 9 to form a. そしてさらに連続して第2のシリコン酸化膜5エッチング除去した後、さらに連続して、シリコン窒化膜4の膜厚が40Å程度になるまで、該シリコン窒化膜4をエッチングする。 And after a further second and silicon oxide film 5 etched continuously removed, further continuously until the thickness of the silicon nitride film 4 is about 40 Å, etching the silicon nitride film 4. その後、前記ゲート電極形成用マスク8を除去する。 Then, removing the gate electrode forming mask 8. 【0042】この時、前記シリコン窒化膜4は、後の工程において、ゲート電極形成領域以外の領域に形成された当該シリコン窒化膜4を酸化処理する際に、該シリコン窒化膜4の全てが酸化される膜厚となるまで、前記エッチングする。 [0042] At this time, the silicon nitride film 4, in a later step, when the oxidation process the silicon nitride film 4 formed in a region other than the gate electrode forming region, all of the silicon nitride film 4 is oxidized until a thickness that is, for the etching. 次いで、図7に示す工程では、図6に示す工程で得た第1のゲート電極9表面及びゲート絶縁膜7表面に、900℃の水蒸気酸化を行う。 Then, in a step shown in FIG. 7, the first gate electrode 9 surface and the gate insulating film 7 surface obtained in the step shown in FIG. 6, performs steam oxidation of 900 ° C.. この時、前記ゲート絶縁膜7のうち、ゲート電極形成領域以外の領域に形成されているゲート絶縁膜7を構成しているシリコン窒化膜4は、図6に示す工程で、この水蒸気酸化により該シリコン窒化膜4の全てが酸化される膜厚までエッチングされたため、 Si 34 +3O 3 →3SiO 2 +2N 2または、 Si 34 +6H 2 O→3SiO 2 +4NH 3のように酸化される。 In this case, among the gate insulating film 7, a silicon nitride film 4 constituting the gate insulating film 7 is formed in a region other than the gate electrode forming region, in the step shown in FIG. 6, the this steam oxidation since all of the silicon nitride film 4 is etched until the thickness to be oxidized, Si 3 N 4 + 3O 3 → 3SiO 2 + 2N 2 or is oxidized as Si 3 N 4 + 6H 2 O → 3SiO 2 + 4NH 3. 従って、前記ゲート電極形成領域以外の領域に形成されていたシリコン窒化膜4は、シリコン酸化膜となる。 Thus, the silicon nitride film 4 which is formed in a region other than the gate electrode formation region, a silicon oxide film. この結果、前記ゲート電極形成領域以外の領域上には、第1のシリコン酸化膜3及びシリコン窒化膜4が酸化したシリコン酸化膜(この水蒸気酸化により形成されたシリコン酸化膜も含む)からなるシリコン酸化膜が形成される。 Silicon As a result, the gate electrode formation region other than the region is made of a silicon oxide film in which the first silicon oxide film 3 and the silicon nitride film 4 is oxidized (including this silicon oxide film formed by steam oxidation) oxide film is formed. このシリコン酸化膜は、本実施例では、アドレスゲートや周辺回路のMOSトランジスタゲートのゲート絶縁膜として用いられるため、以下、『ゲート絶縁膜12』という。 This silicon oxide film, in this embodiment, since used as a gate insulating film of the MOS transistor gate of the address gate and peripheral circuit, hereinafter referred to as "a gate insulating film 12 '. 【0043】また、前記水蒸気酸化により、第1のゲート電極9の表面にもシリコン酸化膜13が形成される。 [0043] Further, by the steam oxidation, a silicon oxide film 13 is also formed on the surface of the first gate electrode 9.
このようにすることで、従来のように、半導体基板1の一部が露出するまでエッチングすることなく、第1のシリコン酸化膜3、シリコン窒化膜4及び第2のシリコン酸化膜5からなる三層構造を備えたゲート絶縁膜7を介して第1のゲート電極9を形成することができると共に、当該第1のゲート電極9表面には、シリコン酸化膜13を、ゲート電極形成領域以外の領域の半導体基板1 In this way, as in the prior art, without a portion of the semiconductor substrate 1 is etched until exposing consists of a first silicon oxide film 3, a silicon nitride film 4 and the second silicon oxide film 5 three it is possible to form the first gate electrode 9 through the gate insulating film 7 having a layer structure, the the first gate electrode 9 the surface, the silicon oxide film 13, a region other than the gate electrode forming region of the semiconductor substrate 1
表面には、ゲート絶縁膜12 (第2のゲート絶縁膜)を形成することができた。 On the surface, it was possible to form a gate insulating film 12 (second gate insulating film). このため、ゲート電極形成領域以外の領域の半導体基板1がオーバーエッチングされたり、ゲート絶縁膜7にオーバーハングが発生することがなく、且つ、製造工程も簡略化することができた。 Accordingly, or the semiconductor substrate 1 in the region other than the gate electrode formation region is over-etched, without overhangs the gate insulating film 7 occurs, and, it was possible to simplify the manufacturing process. 【0044】次に、図8に示す工程では、図7に示す工程で得たシリコン酸化膜13及びゲート絶縁膜12上に、ゲート電極形成材料として、CVD法により、膜厚が3000Å程度の多結晶シリコン膜を形成した後、これをパターニングし、第2のゲート電極14(本実施例では、アドレスゲート電極となる)を形成する。 Next, in a step shown in FIG. 8, on the silicon oxide film 13 and the gate insulating film 12 obtained in the step shown in FIG. 7, a gate electrode forming material, by a CVD method, the film thickness of about 3000Å ​​multi after forming the crystalline silicon film, which is patterned, (in this embodiment, the address gate electrode) and the second gate electrode 14 forms a. 次いで、第2のゲート電極14及び第1のゲート電極9をマスクとして、半導体基板1に不純物をイオン注入し、ソース16及びドレイン17を形成する。 Then, the second gate electrode 14 and the first gate electrode 9 as a mask, impurities are ion-implanted into the semiconductor substrate 1 to form source 16 and drain 17. 次に、全面にシリコン酸化膜15を形成する。 Next, a silicon oxide film 15 on the entire surface. 【0045】その後、所望の工程を行い、半導体装置を完成する。 [0045] Thereafter, the desired process, and the semiconductor device is completed. なお、実施例2では、CVD法により第2のシリコン酸化膜5を形成したが、これに限らず、第2のシリコン酸化膜5は、シリコン窒化膜4の上層部を酸化して形成してもよい。 In Example 2, but to form the second silicon oxide film 5 by CVD, not limited thereto, the second silicon oxide film 5 is formed by oxidizing the upper portion of the silicon nitride film 4 it may be. また、実施例2では、酸化反応(水蒸気酸化)により、シリコン窒化膜4をシリコン酸化膜に変化させたが、これに限らず、シリコン窒化膜4 In addition, the Example 2, the oxidation reaction (steam oxidation), although the silicon nitride film 4 was changed to silicon oxide film is not limited to this, the silicon nitride film 4
に、酸素イオンをイオン注入した後、これをアニールすることにより、シリコン窒化膜4をシリコン酸化膜に変化させてもよい。 , After the oxygen ions and ion implantation, by annealing it, the silicon nitride film 4 may be changed to a silicon oxide film. 【0046】そして、実施例2では、難酸化性物質からなる膜として、シリコン窒化膜4を形成したが、これに限らず、難酸化性物質からなる膜であれば、他の種類の膜を形成してもよい。 [0046] Then, in the second embodiment, as a film made of hardly oxidizable material has formed a silicon nitride film 4 is not limited thereto, as long as film made of hardly oxidizable material, other types of film it may be formed. また、本実施例では、メモリゲート電極及びアドレスゲート電極を備えた半導体装置を製造する方法について説明したが、これに限らず、半導体基板側から順に、第1のシリコン酸化膜、難酸化性物質からなる膜及び第2のシリコン酸化膜からなる三層構造を備えたゲート絶縁膜を介してゲート電極が形成された構造を有する半導体装置であれば、同様の効果を得ることができる。 Further, in the present embodiment has described a method of manufacturing a semiconductor device having a memory gate electrode and the address gate electrode is not limited thereto, in order from the semiconductor substrate side, a first silicon oxide film, hardly oxidizable material if the semiconductor device having a membrane and a structure where a gate electrode is formed via a gate insulating film having a three-layer structure consisting of the second silicon oxide film made of, it is possible to obtain the same effect. 【0047】 【発明の効果】以上説明したように、請求項1記載の発明に係る半導体装置の製造方法は、第1のシリコン酸化膜上に、 シリコン窒化膜を、後の第3工程で行う酸化処理において、前記第1のゲート電極形成領域以外の領域に形成されたシリコン窒化膜の全てが酸化される膜厚で形成するため、後の第3工程において、酸化処理を行った際に、当該第1のゲート電極形成領域以外の領域に形成されたシリコン窒化膜の全てを、酸化することができる。 [0047] As described above, according to the present invention, a method of manufacturing a semiconductor device according to the first aspect of the present invention, on the first silicon oxide film, a silicon nitride film is performed in the third step after in the oxidation process, when all of the first silicon nitride film formed in a region other than the gate electrode formation region of been to a film thickness to be oxidized, in the third step after the oxidation process, all of the first silicon nitride film formed in a region other than the gate electrode formation region, it is possible to oxidize. 従って、前記シリコン窒化膜を前記第2のシリコン Therefore, the second silicon of the silicon nitride film
酸化膜の膜質と同質な酸化膜にすることができる。 It can be quality and homogeneous oxide film of the oxide film. 【0048】さらに、前記第3工程における酸化処理により、 第1のゲート電極表面に酸化膜(絶縁膜)を形成することができると共に、 第1のゲート電極形成領域以外の領域に、前記第1のシリコン酸化膜、第2のシリコ [0048] Further, the oxidation process in the third step, it is possible to form an oxide film (insulating film) on the first gate electrode surface, in a region other than the first gate electrode forming region, said first silicon oxide film, a second silicon
酸化膜と膜質が同質な酸化膜となったシリコン窒化 Silicon phosphorylation film and the film quality becomes homogeneous oxide nitride film
膜、第2のシリコン酸化膜、及び、前記第3工程における酸化処理により形成された酸化膜からなる絶縁膜を形成し、アドレスゲートや周辺回路のMOSトランジスタ Film, the second silicon oxide film, and, MOS transistors of said third insulating film formed of an oxide film formed by oxidation treatment to form in the process, the address gate and peripheral circuit
ゲートのゲート絶縁膜として用いることができる。 It can be used as the gate insulating film of the gate. 【0049】この結果、半導体基板がオーバーエッチングされたり、 第1のゲート絶縁膜にオーバーハングが発生することがなく、高性能で信頼性の高い半導体装置を効率良く製造することができる。 [0049] As a result, or the semiconductor substrate is over-etched, without overhang on the first gate insulating film occurs, it is possible to efficiently manufacture a highly reliable semiconductor device with high performance. そして、請求項2に係る半導体装置の製造方法は、第1のシリコン酸化膜上に、 シリコン窒化膜を、該シリコン窒化膜の上層部を酸化して第2のシリコン酸化膜を形成した際に酸化されずに残存する下層部の前記第1のゲート電極形成領域以外の領域の全てが、後の第3工程で行う酸化処理において酸化される膜厚で形成するため、後の第2工程において、前記シリコン窒化膜の上層部を酸化して第2のシリ The method of manufacturing a semiconductor device according to claim 2, on the first silicon oxide film, a silicon nitride film, at the time of forming the second silicon oxide film by oxidizing the upper portion of the silicon nitride film to form a film thickness of all, it is oxidized in the oxidation process performed in the third step after the region other than the first gate electrode formation region of the lower portion remaining without being oxidized, in a second step after , the second silicon by oxidizing the upper portion of the silicon nitride film
コン酸化膜を形成した後、後の第3工程において酸化処理を行った際に、当該第1のゲート電極形成領域以外の領域に形成されたシリコン窒化膜の全てを、前記第2の After forming the con oxide film, when subjected to oxidation treatment in the third step after, all of the first silicon nitride film formed in a region other than the gate electrode formation region of the second
シリコン酸化膜の膜質と同質な酸化膜にすることができる。 It can be quality and homogeneous oxide film of the silicon oxide film. 【0050】さらに、前記第3工程における酸化処理により、 第1のゲート電極表面に酸化膜(絶縁膜)を形成することができると共に、 第1のゲート電極形成領域以外の領域に、前記第1のシリコン酸化膜、第2のシリコ [0050] Further, the oxidation process in the third step, it is possible to form an oxide film (insulating film) on the first gate electrode surface, in a region other than the first gate electrode forming region, said first silicon oxide film, a second silicon
酸化膜と膜質が同質な酸化膜となったシリコン窒化 Silicon phosphorylation film and the film quality becomes homogeneous oxide nitride film
膜、第2のシリコン酸化膜、及び、前記第3工程における酸化処理により形成された酸化膜からなる絶縁膜を形成し、アドレスゲートや周辺回路のMOSトランジスタ Film, the second silicon oxide film, and, MOS transistors of said third insulating film formed of an oxide film formed by oxidation treatment to form in the process, the address gate and peripheral circuit
ゲートのゲート絶縁膜として用いることができる。 It can be used as the gate insulating film of the gate. 【0051】この結果、半導体基板がオーバーエッチングされたり、 第1のゲート絶縁膜にオーバーハングが発生することがなく、高性能で信頼性の高い半導体装置を効率良く製造することができる。 [0051] As a result, or the semiconductor substrate is over-etched, without overhang on the first gate insulating film occurs, it is possible to efficiently manufacture a highly reliable semiconductor device with high performance. そしてまた、請求項3 And also, according to claim 3
に係る半導体装置の製造方法は、第2のシリコン酸化膜上に第1のゲート電極を形成した後、該第1のゲート電極をマスクとして当該第2のシリコン酸化膜を除去し、 Method of manufacturing a semiconductor device according to the first after the formation of the gate electrode, the first gate electrode and removing the second silicon oxide film as a mask on the second silicon oxide film,
この領域に形成されている前記シリコン窒化膜を露出した後、露出したシリコン窒化膜の全てが、後の第3工程で行う酸化処理において酸化される膜厚となるまで、当該シリコン窒化膜をエッチバックするため、後の第3工程において酸化処理を行った際に、当該第1のゲート電極形成領域以外の領域に形成されたシリコン窒化膜の全てを、前記第2のシリコン酸化膜の膜質と同質な酸化膜にすることができる。 After exposing the silicon nitride film formed in this region, until all of the exposed silicon nitride film, a film thickness that is oxidized in the oxidation process performed in the third step after the etch the silicon nitride film to back, when oxidation treatment is performed in the third step after, all of the first silicon nitride film formed in a region other than the gate electrode formation region of the film quality of the second silicon oxide film it can be homogeneous oxide film. 【0052】さらに、前記第3工程における酸化処理により、 第1のゲート電極表面に酸化膜(絶縁膜)を形成することができると共に、 第1のゲート電極形成領域以外の領域に、前記第1のシリコン酸化膜、前記第2の [0052] Further, the oxidation process in the third step, it is possible to form an oxide film (insulating film) on the first gate electrode surface, in a region other than the first gate electrode forming region, said first silicon oxide film, the second sheet
リコン酸化膜と膜質が同質な酸化膜となったシリコン窒 Silicon nitride which silicon oxide film and the film quality becomes homogeneous oxide film
膜、及び、前記第3工程における酸化処理により形成された酸化膜からなる絶縁膜を形成し、アドレスゲート Monolayer, and, an insulating film made of an oxide film formed by oxidation treatment in the third step, the address gate
や周辺回路のMOSトランジスタゲートのゲート絶縁膜 The gate insulating film of the MOS transistor gate of and the peripheral circuit
として用いることができる。 It can be used as a. 【0053】この結果、半導体基板がオーバーエッチングされたり、 第1のゲート絶縁膜にオーバーハングが発生することがなく、高性能で信頼性の高い半導体装置を効率良く製造することができる。 [0053] As a result, or the semiconductor substrate is over-etched, without overhang on the first gate insulating film occurs, it is possible to efficiently manufacture a highly reliable semiconductor device with high performance. さらに、請求項4に係る半導体装置の製造方法は、第1のゲート電極形成領域以外の領域に形成されているシリコン窒化の全てを酸 Furthermore, a method of manufacturing a semiconductor device according to claim 4, acid all of the silicon nitride film is formed in a region other than the first gate electrode formation region
化するか、もしくは、一部をエッチバックするとともに Or reduction, or, with etched back part
残部の全てを酸化することにより、第2のゲート絶縁膜を構成する酸化膜の一部を形成するから、製造工程を簡略化することができる。 By oxidizing all the rest, because forms part of oxide film forming the second gate insulating film, it is possible to simplify the manufacturing process.

【図面の簡単な説明】 【図1】本発明の実施例1にかかる半導体装置の製造工程の一部を示す部分断面図である。 It is a partial sectional view showing a part of manufacturing process of a semiconductor device according to Example 1 BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] present invention. 【図2】本発明の実施例1にかかる半導体装置の製造工程の一部を示す部分断面図である。 It is a partial sectional view showing a part of manufacturing process of a semiconductor device according to a first embodiment of the present invention; FIG. 【図3】本発明の実施例1にかかる半導体装置の製造工程の一部を示す部分断面図である。 3 is a partial sectional view showing a part of the manufacturing process of such a semiconductor device in Embodiment 1 of the present invention. 【図4】本発明の実施例1にかかる半導体装置の製造工程の一部を示す部分断面図である。 4 is a partial cross-sectional view showing a part of manufacturing process of a semiconductor device according to a first embodiment of the present invention. 【図5】本発明の実施例2にかかる半導体装置の製造工程の一部を示す部分断面図である。 5 is a partial cross-sectional view showing a part of manufacturing process of a semiconductor device according to a second embodiment of the present invention. 【図6】本発明の実施例2にかかる半導体装置の製造工程の一部を示す部分断面図である。 6 is a partial sectional view showing a part of manufacturing process of a semiconductor device according to a second embodiment of the present invention. 【図7】本発明の実施例2にかかる半導体装置の製造工程の一部を示す部分断面図である。 7 is a partial sectional view showing a part of manufacturing process of a semiconductor device according to a second embodiment of the present invention. 【図8】本発明の実施例2にかかる半導体装置の製造工程の一部を示す部分断面図である。 8 is a partial sectional view showing a part of manufacturing process of a semiconductor device according to a second embodiment of the present invention. 【図9】従来の半導体装置の製造工程の一部を示す部分断面図である。 9 is a partial sectional view showing a part of the manufacturing process of the conventional semiconductor device. 【図10】従来の半導体装置の製造工程の一部を示す部分断面図である。 10 is a partial cross-sectional view showing a part of the manufacturing process of the conventional semiconductor device. 【図11】従来の半導体装置の製造工程の一部を示す部分断面図である。 11 is a partial cross-sectional view showing a part of the manufacturing process of the conventional semiconductor device. 【図12】従来の半導体装置の製造工程の一部を示す部分断面図である。 12 is a partial cross-sectional view showing a part of the manufacturing process of the conventional semiconductor device. 【図13】従来の半導体装置の製造工程の一部を示す部分断面図である。 13 is a partial cross-sectional view showing a part of the manufacturing process of the conventional semiconductor device. 【符号の説明】 1 半導体基板2 選択酸化膜3 第1のシリコン酸化膜4 シリコン窒化膜5 第2のシリコン酸化膜6 多結晶シリコン膜7 ゲート絶縁膜(第1のゲート絶縁膜) 8 ゲート電極形成用マスク9 第1のゲート電極12 ゲート絶縁膜(第2のゲート絶縁膜) 13 シリコン酸化膜14 第2のゲート電極15 シリコン酸化膜16 ソース17 ドレイン [Reference Numerals] 1 semiconductor substrate 2 selective oxide film 3 first silicon oxide film 4 a silicon nitride film 5 and the second silicon oxide film 6 polycrystalline silicon film 7 gate insulating film (first gate insulating film) 8 gate electrode forming mask 9 first gate electrode 12 a gate insulating film (second gate insulating film) 13 a silicon oxide film 14 and the second gate electrode 15 silicon oxide film 16 source 17 drain

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−30470(JP,A) 特開 平3−283468(JP,A) 特開 平3−211774(JP,A) 特開 平5−167079(JP,A) 特開 平5−82082(JP,A) 特開 昭60−160669(JP,A) 特開 昭59−10873(JP,A) (58)調査した分野(Int.Cl. 7 ,DB名) H01L 21/8247 H01L 29/788 H01L 29/792 ────────────────────────────────────────────────── ─── of the front page continued (56) reference Patent flat 3-30470 (JP, a) JP flat 3-283468 (JP, a) JP flat 3-211774 (JP, a) JP flat 5 167079 (JP, a) JP flat 5-82082 (JP, a) JP Akira 60-160669 (JP, a) JP Akira 59-10873 (JP, a) (58) investigated the field (Int.Cl. 7, DB name) H01L 21/8247 H01L 29/788 H01L 29/792

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 半導体基板上に、該半導体基板側から順に、第1のシリコン酸化膜、 シリコン窒化膜及び第2の (57) to the Claims 1 semiconductor substrate, in order from the semiconductor substrate side, a first silicon oxide film, a silicon nitride film and the second
    シリコン酸化膜が形成された三層構造を備えた第1のゲ<br>ート絶縁膜を介して第1のゲート電極が形成されたMO MO the first gate electrode through the first gate <br> over gate insulating film having a three-layer structure in which a silicon oxide film is formed is formed
    NOS型半導体不揮発性記憶装置を製造する方法において、 前記第1のシリコン酸化膜上に、前記シリコン窒化膜を、後の第3工程で行う酸化処理において、前記第1の A method for producing a NOS-type semiconductor nonvolatile memory device, on the first silicon oxide film, the silicon nitride film, in the oxidation process performed in the third step after the first
    ゲート電極形成領域以外の領域に形成されたシリコン窒 Silicon nitride, which is formed in a region other than the gate electrode forming region
    膜の全てが酸化される膜厚で形成する第1工程と、 当該シリコン窒化膜上に第2のシリコン酸化膜を形成した後、該第2のシリコン酸化膜上に、 第1のゲート電極を形成する第2工程と、 当該第1のゲート電極形成領域以外の領域に形成されている第2のシリコン酸化膜を通してシリコン窒化膜を酸化し、前記第1のシリコン酸化膜、前記シリコン窒化膜 A first step, after forming the second silicon oxide film on the silicon nitride film, on the second silicon oxide film, a first gate electrode which all of the film is formed in a thickness to be oxidized a second step of forming a said first silicon nitride film is oxidized through the second silicon oxide film formed in a region other than the gate electrode formation region, the first silicon oxide film, the silicon nitride film
    が酸化したシリコン酸化膜、および前記第2のシリコン Silicon oxide film but was oxidized, and the second silicon
    酸化膜からなる第2のゲート絶縁膜を形成する第3工程と、 当該第2のゲート絶縁膜上に第2のゲート電極を形成す To form a third step and a second gate electrode on said second gate insulating film forming the second gate insulating film made of an oxide film
    る第4工程と、を含むことを特徴とするMONOS型半<br>導体不揮発性記憶装置の製造方法。 Method for manufacturing a MONOS type semi <br> conductor nonvolatile memory device characterized by comprising a fourth step, the that. 【請求項2】 半導体基板上に、該半導体基板側から順に、第1のシリコン酸化膜、 シリコン窒化膜及び第2の To 2. A semiconductor substrate, in order from the semiconductor substrate side, a first silicon oxide film, a silicon nitride film and the second
    シリコン酸化膜が形成された三層構造を備えた第1のゲ<br>ート絶縁膜を介して第1のゲート電極が形成されたMO MO the first gate electrode through the first gate <br> over gate insulating film having a three-layer structure in which a silicon oxide film is formed is formed
    NOS型半導体不揮発性記憶装置を製造する方法において、 前記第1のシリコン酸化膜上に、前記シリコン窒化膜を、該シリコン窒化膜の上層部を酸化して第2のシリコ A method for producing a NOS-type semiconductor nonvolatile memory device, the on the first silicon oxide film, the silicon nitride film, a second silicon by oxidizing the upper portion of the silicon nitride film
    酸化膜を形成した際に酸化されずに残存する下層部の前記第1のゲート電極形成領域以外の領域の全てが、後の第3工程で行う酸化処理において酸化される膜厚で形成する第1工程と、 前記シリコン窒化膜の上層部を酸化して第2のシリコン All of the lower layer portion remaining without being oxidized when forming the phosphorylation film of the first non-gate electrode formation region of the region, carried out in the third step after forming a thickness that is oxidized in the oxidation process a first step, the second silicon by oxidizing the upper portion of the silicon nitride film
    酸化膜を形成する第2工程と、 当該第2のシリコン酸化膜上に第1のゲート電極を形成した後、当該第1のゲート電極形成領域以外の領域に形成されている第2のシリコン酸化膜を通してシリコン窒 A second step of forming an oxide film, after forming a first gate electrode on said second silicon oxide film, a second silicon oxide which is formed in a region other than the first gate electrode formation region silicon through the membrane nitrogen
    膜を酸化し、前記第1のシリコン酸化膜、前記シリコ Monolayer oxidizes, the first silicon oxide film, the silicon
    ン窒化膜の下層 部が酸化したシリコン酸化膜、および前 Silicon oxide film lower layer portion of the down nitride film is oxidized, and before
    記第2のシリコン酸化膜からなる第2のゲート絶縁膜を A second gate insulating film made of serial second silicon oxide film
    形成する第3工程と、 当該第2のゲート絶縁膜上に第2のゲート電極を形成す A third step of forming, to form a second gate electrode on said second gate insulating film
    る第4工程と、を含むことを特徴とするMONOS型半<br>導体不揮発性記憶装置の製造方法。 Method for manufacturing a MONOS type semi <br> conductor nonvolatile memory device characterized by comprising a fourth step, the that. 【請求項3】 半導体基板上に、該半導体基板側から順に、第1のシリコン酸化膜、 シリコン窒化膜及び第2の To 3. A semiconductor substrate, in order from the semiconductor substrate side, a first silicon oxide film, a silicon nitride film and the second
    シリコン酸化膜が形成された三層構造を備えた第1のゲ<br>ート絶縁膜を介して第1のゲート電極が形成されたMO MO the first gate electrode through the first gate <br> over gate insulating film having a three-layer structure in which a silicon oxide film is formed is formed
    NOS型半導体不揮発性記憶装置を製造する方法において、 前記第2のシリコン酸化膜上に、前記第1のゲート電極を形成した後、該第1のゲート電極をマスクとして当該第2のシリコン酸化膜を除去し、この領域に形成されている前記シリコン窒化膜を露出する第1工程と、 当該露出したシリコン窒化膜の全てが、後の第3工程で行う酸化処理において酸化される膜厚となるまで、当該 A method for producing a NOS-type semiconductor nonvolatile memory device, the on the second silicon oxide film, wherein after forming the first gate electrode, the second silicon oxide film the first gate electrode as a mask removal of a first step of exposing the silicon nitride film formed in this region, all of the silicon nitride film the exposed, a film thickness that is oxidized in the oxidation process performed in the third step after up, the
    シリコン窒化膜をエッチバックする第2工程と、 当該エッチバック終了後、 第1のゲート電極形成領域以外の領域に形成されているシリコン窒化膜を酸化し、前 Oxidizing a second step of etching back the silicon nitride film, after the etch-back ends, the first silicon nitride film is formed in a region other than the gate electrode formation region of the front
    記第1のシリコン酸化膜および前記シリコン窒化膜が酸 Serial first silicon oxide film and the silicon nitride film is acid
    化したシリコン酸化膜からなる第2のゲート絶縁膜を形 Form a second gate insulating film made of phased silicon oxide film
    する第3工程と、 当該第2のゲート絶縁膜上に第2のゲート電極を形成す A third step of forming, to form a second gate electrode on said second gate insulating film
    る第4工程と、を含むことを特徴とするMONOS型半<br>導体不揮発性記憶装置の製造方法。 Method for manufacturing a MONOS type semi <br> conductor nonvolatile memory device characterized by comprising a fourth step, the that. 【請求項4】 半導体基板上に、該半導体基板側から順に、第1のシリコン酸化膜、 シリコン窒化膜及び第2の 4. A semiconductor substrate, in order from the semiconductor substrate side, a first silicon oxide film, a silicon nitride film and the second
    シリコン酸化膜が形成された三層構造を備えた第1のゲート絶縁膜を介して第1のゲート電極が形成されるとともに、該半導体基板上に酸化膜からなる第2のゲート絶縁膜を介して第2のゲート電極が形成された半導体装置を製造する方法において、 前記第1のゲート電極を形成した後に、前記第1のゲート電極形成領域以外の領域に形成されたシリコン窒化膜 Together with the first gate electrode via a first gate insulating film having a three-layer structure in which a silicon oxide film is formed is formed, via a second gate insulating film made of an oxide film on the semiconductor substrate a method of the second gate electrode manufacturing a semiconductor device formed Te, said after forming the first gate electrode, the first silicon nitride film formed in a region other than the gate electrode formation region of the
    の全てを酸化するか、もしくは、一部をエッチバックす Or to oxidize all of, or, to etch back the part
    るとともに残部の全てを酸化して 、前記第2のゲート絶縁膜を構成するシリコン酸化膜の一部を形成する工程を含むことを特徴とする半導体装置の製造方法。 Rutotomoni to oxidize all of the remainder, a method of manufacturing a semiconductor device which comprises forming a part of the silicon oxide film of the second gate insulating film.
JP07192893A 1992-03-31 1993-03-30 Method of manufacturing Monos type semiconductor nonvolatile memory device and a method of manufacturing a semiconductor device Expired - Fee Related JP3436315B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4-77673 1992-03-31
JP7767392 1992-03-31
JP07192893A JP3436315B2 (en) 1992-03-31 1993-03-30 Method of manufacturing Monos type semiconductor nonvolatile memory device and a method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07192893A JP3436315B2 (en) 1992-03-31 1993-03-30 Method of manufacturing Monos type semiconductor nonvolatile memory device and a method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JPH0629554A JPH0629554A (en) 1994-02-04
JP3436315B2 true JP3436315B2 (en) 2003-08-11

Family

ID=26413049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07192893A Expired - Fee Related JP3436315B2 (en) 1992-03-31 1993-03-30 Method of manufacturing Monos type semiconductor nonvolatile memory device and a method of manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP3436315B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303918A (en) * 2003-03-31 2004-10-28 Renesas Technology Corp Semiconductor device and method of manufacturing the same
JP2010087167A (en) * 2008-09-30 2010-04-15 Hitachi Kokusai Electric Inc Method for manufacturing semiconductor device
EP2450945B1 (en) * 2010-11-08 2013-05-29 Imec Method for producing a floating gate memory structure

Also Published As

Publication number Publication date
JPH0629554A (en) 1994-02-04

Similar Documents

Publication Publication Date Title
JP2857006B2 (en) Self-aligned cobalt silicide on Mos integrated circuits
JP3249524B2 (en) The semiconductor device manufacturing method of cmos technology by local interconnects
JP2615390B2 (en) Method for producing a silicon carbide field effect transistor
JP4605399B2 (en) A method of forming a field effect transistor
JP3875455B2 (en) A method of manufacturing a semiconductor device
US5324675A (en) Method of producing semiconductor devices of a MONOS type
JP3260194B2 (en) Mos field effect transistor and a nonvolatile semiconductor memory device
CN1142684A (en) Method for fabricating metal oxide field effect transistors
JPH0878519A (en) Semiconductor device and fabrication thereof
JP3043135B2 (en) Method of manufacturing a non-volatile semiconductor memory
JP2957757B2 (en) Transistor fabrication method
JP2004193178A (en) Semiconductor storage device and its manufacturing method
JPH0654781B2 (en) Method of fabricating an integrated circuit structure
JP4217406B2 (en) Split gate type flash memory device and a manufacturing method thereof
JPH10163348A (en) Manufcture of nonvolatile semiconductor storage device
JPH09172166A (en) Formation of semiconductor integrated circuit
JPH08264738A (en) Manufacture of non-volatile memory
JP2006032946A (en) Semiconductor device and manufacturing method therefor
JPH08293541A (en) Method for device isolation of semiconductor device
JP3315287B2 (en) Semiconductor device and manufacturing method thereof
JPH08203884A (en) Oxynitride, deposition thereof, and deposition of isolation oxide of oxynitride
JP5068074B2 (en) The method for forming a semiconductor device having an isolation region
JP3398903B2 (en) A method of manufacturing a semiconductor device
JP4283904B2 (en) A method of manufacturing a semiconductor device
JPH10173179A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees