JP3436315B2 - Method of manufacturing MONOS type semiconductor nonvolatile memory device and method of manufacturing semiconductor device - Google Patents
Method of manufacturing MONOS type semiconductor nonvolatile memory device and method of manufacturing semiconductor deviceInfo
- Publication number
- JP3436315B2 JP3436315B2 JP07192893A JP7192893A JP3436315B2 JP 3436315 B2 JP3436315 B2 JP 3436315B2 JP 07192893 A JP07192893 A JP 07192893A JP 7192893 A JP7192893 A JP 7192893A JP 3436315 B2 JP3436315 B2 JP 3436315B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- gate electrode
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、ＭＯＮＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ
Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）型の半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a MONOS (Metal Oxide).
Nitride Oxide Semiconductor
or) type semiconductor device.
【０００２】[0002]
【従来の技術】従来から、半導体記憶装置のプログラム
電圧の低電圧化を実現することが可能な半導体装置（半
導体不揮発性記憶装置）として、半導体基板のチャネル
領域上に、当該半導体基板側から順に、第１のシリコン
酸化膜（トンネル酸化膜）、シリコン窒化膜（難酸化性
物質からなる膜）及び第２のシリコン酸化膜（トップ酸
化膜）からなる三層構造を備えたゲート絶縁膜上に、ゲ
ート電極を有するＭＯＮＯＳ型の半導体不揮発性記憶装
置が使用されている。2. Description of the Related Art Conventionally, as a semiconductor device (semiconductor non-volatile memory device) capable of realizing a lower program voltage of a semiconductor memory device, a semiconductor substrate is sequentially formed on a channel region from the semiconductor substrate side. On a gate insulating film having a three-layer structure composed of a first silicon oxide film (tunnel oxide film), a silicon nitride film (film made of a non-oxidizable substance) and a second silicon oxide film (top oxide film). A MONOS type semiconductor nonvolatile memory device having a gate electrode is used.
【０００３】このＭＯＮＯＳ型の半導体不揮発性記憶装
置は、通常、図９〜図１２に示す製造工程を経て製造さ
れている。先ず、図９に示す工程では、選択酸化膜２に
より素子間分離が行われた半導体基板（シリコン基板）
１の表面を熱酸化し、膜厚が２０Å程度と非常に薄い第
１のシリコン酸化膜３を形成する。This MONOS type semiconductor nonvolatile memory device is usually manufactured through the manufacturing steps shown in FIGS. First, in the step shown in FIG. 9, a semiconductor substrate (silicon substrate) in which elements are separated by the selective oxide film 2.
The surface of No. 1 is thermally oxidized to form a very thin first silicon oxide film 3 having a film thickness of about 20 Å.
【０００４】次に、前記第１のシリコン酸化膜３上に、
ＣＶＤ（Chemical Vapor Deposition ）法により、膜厚
が２０〜１５０Å程度のシリコン窒化膜４を形成する。
次いで、前記シリコン窒化膜４を熱酸化するか、あるい
は、ＣＶＤ法により、当該シリコン窒化膜４上に、膜厚
が４０Å程度の第２のシリコン酸化膜５を形成する。こ
のようにして、第１のシリコン酸化膜３、シリコン窒化
膜４及び第２のシリコン酸化膜５からなる三層構造を備
えたゲート絶縁膜７を形成する。Next, on the first silicon oxide film 3,
A silicon nitride film 4 having a film thickness of about 20 to 150 Å is formed by a CVD (Chemical Vapor Deposition) method.
Then, the silicon nitride film 4 is thermally oxidized or a second silicon oxide film 5 having a film thickness of about 40 Å is formed on the silicon nitride film 4 by the CVD method. In this way, the gate insulating film 7 having a three-layer structure composed of the first silicon oxide film 3, the silicon nitride film 4 and the second silicon oxide film 5 is formed.
【０００５】なお、前記シリコン窒化膜４を熱酸化し
て、第２のシリコン酸化膜５を形成する場合は、該シリ
コン窒化膜４に、９００〜９５０℃程度の温度にて水蒸
気酸化を行うが、この時、成長した酸化膜の膜厚の５／
８程度に相当するシリコン窒化膜４が消費される。この
ため、前記シリコン窒化膜４は、この膜厚低下を予め考
慮して形成される。When the silicon nitride film 4 is thermally oxidized to form the second silicon oxide film 5, steam oxidation is performed on the silicon nitride film 4 at a temperature of about 900 to 950 ° C. , At this time, 5 / of the thickness of the grown oxide film
The silicon nitride film 4 corresponding to about 8 is consumed. Therefore, the silicon nitride film 4 is formed in consideration of this reduction in film thickness.
【０００６】次いで、ＣＶＤ法により、前記ゲート絶縁
膜７（第２のシリコン酸化膜５）上に、ゲート電極形成
材料として多結晶シリコン膜６を形成する。次に、図１
０に示す工程では、図９に示す工程で得た多結晶シリコ
ン膜６上にレジストを塗布した後、これをパターニング
してゲート電極形成用マスク８を形成する。Then, a polycrystalline silicon film 6 is formed as a gate electrode forming material on the gate insulating film 7 (second silicon oxide film 5) by the CVD method. Next, FIG.
In the step shown in FIG. 0, a resist is applied on the polycrystalline silicon film 6 obtained in the step shown in FIG. 9 and then patterned to form a mask 8 for forming a gate electrode.
【０００７】次に、このゲート電極形成用マスク８をマ
スクとして、多結晶シリコン膜６を選択的に除去し、ゲ
ート電極１９を形成する。次いで、図１１に示す工程で
は、図９に示す工程で得たゲート電極形成用マスク８及
びゲート電極１９をマスクとして、前記ゲート絶縁膜７
を選択的に除去し、ゲート電極１９形成領域以外の領域
の半導体基板１表面を露出する。Next, using this gate electrode forming mask 8 as a mask, the polycrystalline silicon film 6 is selectively removed to form a gate electrode 19. Then, in a step shown in FIG. 11, the gate insulating film 7 is formed by using the gate electrode forming mask 8 and the gate electrode 19 obtained in the step shown in FIG.
Are selectively removed to expose the surface of the semiconductor substrate 1 in the region other than the region where the gate electrode 19 is formed.
【０００８】次に、図１２に示す工程では、前記ゲート
電極形成用マスク８を除去した後、全面酸化を行い、ゲ
ート電極１９、ゲート絶縁膜７及び露出した半導体基板
１の表面に、シリコン酸化膜２０を形成する。このシリ
コン酸化膜２０が、ゲート電極１９及びゲート絶縁膜７
を取り囲む層間絶縁膜及び半導体基板１のアドレスゲー
トまたは周辺回路のゲート絶縁膜となる。Next, in the step shown in FIG. 12, after the mask 8 for forming the gate electrode is removed, the entire surface is oxidized to form silicon oxide on the surface of the gate electrode 19, the gate insulating film 7 and the exposed semiconductor substrate 1. The film 20 is formed. The silicon oxide film 20 serves as the gate electrode 19 and the gate insulating film 7.
And the gate insulating film of the peripheral circuit and the address gate of the semiconductor substrate 1 or the peripheral circuit.
【０００９】その後、さらにアドレスゲート電極を形成
する等、所望の工程を行い、ＭＯＮＯＳ型の半導体不揮
発性記憶装置を完成していた。After that, desired steps such as further formation of address gate electrodes were performed to complete a MONOS type semiconductor nonvolatile memory device.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、前記従
来のＭＯＮＯＳ型の半導体不揮発性記憶装置の製造方法
では、図１１に示す工程において、ゲート電極形成用マ
スク８及びゲート電極１９をマスクとして、前記ゲート
絶縁膜７を選択的に除去し、ゲート電極１９形成領域以
外の領域の半導体基板１表面を露出する方法を行ってい
るが、この時、ゲート絶縁膜７のエッチングの終点を制
御することが極めて困難であるという問題があった。こ
のため、前記ゲート電極１９形成領域以外の領域の半導
体基板１の表面を常にオーバーエッチングする方法が取
られていた。従って、露出した半導体基板１の表面が荒
れ、ダメージ誘起を引き起こすという問題があった。However, in the conventional method of manufacturing a MONOS type semiconductor nonvolatile memory device, the gate electrode forming mask 8 and the gate electrode 19 are used as masks in the step shown in FIG. Although the insulating film 7 is selectively removed to expose the surface of the semiconductor substrate 1 in the region other than the region where the gate electrode 19 is formed, it is extremely possible to control the end point of etching of the gate insulating film 7 at this time. There was a problem that it was difficult. Therefore, a method of always overetching the surface of the semiconductor substrate 1 in the region other than the region where the gate electrode 19 is formed has been adopted. Therefore, there is a problem that the exposed surface of the semiconductor substrate 1 is roughened to cause damage induction.
【００１１】また、前記ゲート絶縁膜７のエッチングの
際に、エッチングすべきでないゲート絶縁膜７の側壁に
も、図１３に示すように、エッチングが進行（一般的
に、『オーバーバング』と呼ばれている）するという問
題があった。そして、これらの問題の発生は、ゲート耐
圧の劣化、メモリ初期特性のバラツキ等、メモリ特性に
悪影響を及ぼし、さらに、書き込み／消去回数の劣化、
データ保持特性の劣化、界面準位の発生等を引き起こ
し、半導体記憶装置の信頼性を著しく低下させていた。Further, during the etching of the gate insulating film 7, etching progresses (generally referred to as "overbang") even on the side wall of the gate insulating film 7 which should not be etched, as shown in FIG. There is a problem that The occurrence of these problems adversely affects the memory characteristics such as the deterioration of the gate breakdown voltage and the variation of the initial memory characteristics, and the deterioration of the number of writing / erasing,
This causes deterioration of data retention characteristics, generation of interface states, etc., and significantly reduces the reliability of the semiconductor memory device.
【００１２】本発明は、このような従来の問題点を解決
することを課題とするものであり、半導体基板のオーバ
ーエッチングや、ゲート絶縁膜のオーバーハングを無く
すことで、優れたメモリ特性及び信頼性を有する半導体
装置を得ることが可能な、半導体装置の製造方法を提供
することを目的とする。An object of the present invention is to solve such a conventional problem, and by eliminating overetching of a semiconductor substrate and overhang of a gate insulating film, excellent memory characteristics and reliability can be obtained. An object of the present invention is to provide a method for manufacturing a semiconductor device, which can obtain a semiconductor device having excellent properties.
【００１３】[0013]
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体基板上に、該半導体基板側から順
に、第１のシリコン酸化膜、シリコン窒化膜及び第２の
シリコン酸化膜が形成された三層構造を備えた第１のゲ
ート絶縁膜を介して第１のゲート電極が形成されたＭＯ
ＮＯＳ型半導体不揮発性記憶装置を製造する方法におい
て、前記第１のシリコン酸化膜上に、前記シリコン窒化
膜を、後の第３工程で行う酸化処理において、前記第１
のゲート電極形成領域以外の領域に形成されたシリコン
窒化膜の全てが酸化される膜厚で形成する第１工程と、
当該シリコン窒化膜上に第２のシリコン酸化膜を形成し
た後、該第２のシリコン酸化膜上に、第１のゲート電極
を形成する第２工程と、当該第１のゲート電極形成領域
以外の領域に形成されている第２のシリコン酸化膜を通
してシリコン窒化膜を酸化し、前記第１のシリコン酸化
膜、前記シリコン窒化膜が酸化したシリコン酸化膜、お
よび前記第２のシリコン酸化膜からなる第２のゲート絶
縁膜を形成する第３工程と、当該第２のゲート絶縁膜上
に第２のゲート電極を形成する第４工程と、を含むこと
を特徴とするＭＯＮＯＳ型半導体不揮発性記憶装置の製
造方法を提供するものである。In order to achieve this object, the present invention provides a first silicon oxide film, a silicon nitride film and a second silicon oxide film on a semiconductor substrate in order from the semiconductor substrate side.
MO the first gate electrode through the first gate <br/> over gate insulating film having a three-layer structure in which a silicon oxide film is formed is formed
A method for producing a NOS-type semiconductor nonvolatile memory device, on the first silicon oxide film, the silicon nitride <br/> film, the oxidation treatment performed in the third step after the first
Silicon formed in a region other than the gate electrode formation region of the
A first step of forming a film thickness such that all of the nitride film is oxidized,
After forming the second silicon oxide film on the silicon nitride film, on the second silicon oxide film, a second step of forming a first gate electrode, the first Gate electrode formation region the silicon nitride film is oxidized through the second silicon oxide film formed in a region other than the first silicon oxide
A film, a silicon oxide film obtained by oxidizing the silicon nitride film,
And a second gate insulation layer made of the second silicon oxide film.
Third step of forming an edge film and on the second gate insulating film
And a fourth step of forming a second gate electrode, the method further comprising: a method of manufacturing a MONOS-type semiconductor nonvolatile memory device.
【００１４】そして、半導体基板上に、該半導体基板側
から順に、第１のシリコン酸化膜、シリコン窒化膜及び
第２のシリコン酸化膜が形成された三層構造を備えた第
１のゲート絶縁膜を介して第１のゲート電極が形成され
たＭＯＮＯＳ型半導体不揮発性記憶装置を製造する方法
において、前記第１のシリコン酸化膜上に、前記シリコ
ン窒化膜を、該シリコン窒化膜の上層部を酸化して第２
のシリコン酸化膜を形成した際に酸化されずに残存する
下層部の前記第１のゲート電極形成領域以外の領域の全
てが、後の第３工程で行う酸化処理において酸化される
膜厚で形成する第１工程と、前記シリコン窒化膜の上層
部を酸化して第２のシリコン酸化膜を形成する第２工程
と、当該第２のシリコン酸化膜上に第１のゲート電極を
形成した後、当該第１のゲート電極形成領域以外の領域
に形成されている第２のシリコン酸化膜を通してシリコ
ン窒化膜を酸化し、前記第１のシリコン酸化膜、前記シ
リコン窒化膜の下層部が酸化したシリコン酸化膜、およ
び前記第２のシリコン酸化膜からなる第２のゲート絶縁
膜を形成する第３工程と、当該第２のゲート絶縁膜上に
第２のゲート電極を形成する第４工程と、を含むことを
特徴とするＭＯＮＯＳ型半導体不揮発性記憶装置の製造
方法を提供するものである。A first layer having a three-layer structure in which a first silicon oxide film, a silicon nitride film, and a second silicon oxide film are formed on the semiconductor substrate in this order from the semiconductor substrate side .
A method of manufacturing a MONOS type nonvolatile semiconductor memory of the first gate electrode formed via a first gate insulating film, over the first silicon oxide film, the silicon
The silicon nitride film by oxidizing the upper layer portion of the silicon nitride film.
All regions other than the first gate electrode formation region of the lower layer portion which remain without being oxidized when the silicon oxide film is formed are formed to have a film thickness that is oxidized in the subsequent oxidation process performed in the third step. And a second step of oxidizing the upper layer portion of the silicon nitride film to form a second silicon oxide film, and forming a first gate electrode on the second silicon oxide film, silico through the second silicon oxide film formed in a region other than the first gate electrode formation region
The silicon nitride film to oxidize the first silicon oxide film and the silicon oxide film.
The silicon oxide film in which the lower part of the recon nitride film is oxidized, and
And a second gate insulation made of the second silicon oxide film
A third step of forming a film and the second gate insulating film on the second step.
A fourth step of forming a second gate electrode, and a method of manufacturing a MONOS type semiconductor nonvolatile memory device.
【００１５】そしてまた、半導体基板上に、該半導体基
板側から順に、第１のシリコン酸化膜、シリコン窒化膜
及び第２のシリコン酸化膜が形成された三層構造を備え
た第１のゲート絶縁膜を介して第１のゲート電極が形成
されたＭＯＮＯＳ型半導体不揮発性記憶装置を製造する
方法において、前記第２のシリコン酸化膜上に、前記第
１のゲート電極を形成した後、該第１のゲート電極をマ
スクとして当該第２のシリコン酸化膜を除去し、この領
域に形成されている前記シリコン窒化膜を露出する第１
工程と、当該露出したシリコン窒化膜の全てが、後の第
３工程で行う酸化処理において酸化される膜厚となるま
で、当該シリコン窒化膜をエッチバックする第２工程
と、当該エッチバック終了後、前記第１のゲート電極形
成領域以外の領域に形成されているシリコン窒化膜を酸
化し、前記第1のシリコン酸化膜および前記シリコン窒
化膜が酸化したシリコン酸化膜からなる第２のゲート絶
縁膜を形成する第３工程と、当該第２のゲート絶縁膜上
に第２のゲート電極を形成する第４工程と、を含むこと
を特徴とするＭＯＮＯＳ型半導体不揮発性記憶装置の製
造方法を提供するものである。さらに、半導体基板上
に、該半導体基板側から順に、第１のシリコン酸化膜、
シリコン窒化膜及び第２のシリコン酸化膜が形成された
三層構造を備えた第１のゲート絶縁膜を介して第１のゲ
ート電極が形成されるとともに、該半導体基板上に酸化
膜からなる第２のゲート絶縁膜を介して第２のゲート電
極が形成された半導体装置を製造する方法において、前
記第１のゲート電極を形成した後に、前記第１のゲート
電極形成領域以外の領域に形成されたシリコン窒化膜の
全てを酸化するか、もしくは、一部をエッチバックする
とともに残部の全てを酸化して、前記第２のゲート絶縁
膜を構成するシリコン酸化膜の一部を形成する工程を含
むことを特徴とする半導体装置の製造方法を提供するも
のである。Further, a first gate insulation having a three-layer structure in which a first silicon oxide film, a silicon nitride film and a second silicon oxide film are formed in this order on the semiconductor substrate from the semiconductor substrate side. In a method of manufacturing a MONOS type semiconductor nonvolatile memory device in which a first gate electrode is formed through a film, the second silicon oxide film is formed on the second silicon oxide film .
After forming the first gate electrode, the said the second silicon oxide film to remove the first gate electrode as a mask to expose the silicon nitride film formed on the region 1
Step, a second step of etching back the silicon nitride film until all of the exposed silicon nitride film has a film thickness to be oxidized in an oxidation process performed in a later third step, and after completion of the etch back , Oxidizing the silicon nitride film formed in a region other than the first gate electrode formation region to obtain the first silicon oxide film and the silicon nitride film.
The second gate insulation layer is made of oxidized silicon oxide film.
Third step of forming an edge film and on the second gate insulating film
And a fourth step of forming a second gate electrode, the method further comprising: a method of manufacturing a MONOS-type semiconductor nonvolatile memory device. Further, on the semiconductor substrate, in order from the semiconductor substrate side, a first silicon oxide film,
A first gate electrode is formed via a first gate insulating film having a three-layer structure in which a silicon nitride film and a second silicon oxide film are formed, and a first gate electrode made of an oxide film is formed on the semiconductor substrate. a method of manufacturing a semiconductor device in which the second gate electrode formed via a second gate insulating film, before
After the formation of the first gate electrode, the silicon nitride film formed in the region other than the first gate electrode formation region is formed .
Oxidize all or etch back part
The present invention also provides a method for manufacturing a semiconductor device, including the step of oxidizing all of the remaining portion to form a part of the silicon oxide film forming the second gate insulating film.
【００１６】[0016]
【作用】請求項１記載の発明に係るＭＯＮＯＳ型半導体
不揮発性記憶装置の製造方法は、第１の酸化膜上に、シ
リコン窒化膜を、後の第３工程で行う酸化処理におい
て、前記第１のゲート電極形成領域以外の領域に形成さ
れたシリコン窒化膜の全てが酸化される膜厚で形成する
ため、後の第３工程において、酸化処理を行った際に、
当該第１のゲート電極形成領域以外の領域に形成された
シリコン窒化膜（Ｓｉ3 Ｎ4 膜）の全てを、Ｓｉ3 Ｎ4
＋３Ｏ3 →３ＳｉＯ2 ＋２Ｎ2または、Ｓｉ3Ｎ4 ＋６Ｈ
2 Ｏ→３ＳｉＯ2 ＋４ＮＨ3のように、酸化することが
できる。The MONOS type semiconductor according to the invention of claim 1
Method for manufacturing a nonvolatile memory device, on the first oxide film, sheet
Since the silicon nitride film formed in the region other than the first gate electrode formation region is entirely oxidized in the subsequent oxidation process performed in the third step, the reconstituted nitride film is formed in the subsequent third process. In the three steps, when oxidation treatment is performed,
Formed in a region other than the first gate electrode formation region
All of the silicon nitride film (S i 3 N 4 film), Si 3 N 4
+ 3O 3 → 3SiO 2 + 2N 2 or Si 3 N 4 + 6H
It can be oxidized like 2 O → 3 SiO 2 +4 NH 3 .
【００１７】従って、前記シリコン窒化膜を前記第２の
シリコン酸化膜の膜質と同質な酸化膜（ＳｉＯ2 膜）に
することができる。さらに、前記第３工程における酸化
処理により、ゲート電極表面に酸化膜（絶縁膜）を形成
することができると共に、第１のゲート電極形成領域以
外の領域に、前記第１のシリコン酸化膜、第２のシリコ
ン酸化膜と膜質が同質な酸化膜となったシリコン窒化
膜、第２のシリコン酸化膜、及び、前記第３工程におけ
る酸化処理により形成された酸化膜からなる絶縁膜を形
成することができる。これらの絶縁膜は、第１のゲート
電極及び第１のゲート絶縁膜を取り囲む層間絶縁膜及び
半導体基板のアドレスゲートまたは周辺回路のゲート絶
縁膜（第２のゲート絶縁膜）等として使用することがで
きる。Therefore, the aboveSilicon nitrideMembrane the second
siliconAn oxide film of the same quality as that of the oxide film (SiO2Membrane)
can do. Further, the oxidation in the third step
An oxide film (insulating film) is formed on the surface of the gate electrode by processing
You canFirstBelow the gate electrode formation area
In the outer area, the firstsiliconOxide film, secondSilico
TheThe oxide film has the same quality as the oxide filmSilicon nitride
Membrane, secondsiliconOxide film and in the third step
Form an insulating film made of an oxide film formed by
Can be made. These insulating films areFirstGate
Electrodes andFirstAn interlayer insulating film surrounding the gate insulating film and
No gate on semiconductor substrate address gate or peripheral circuit
Limbus(Second gate insulating film)Can be used as
Wear.
【００１８】従って、従来のように、半導体基板の一部
が露出するまでエッチングすることなく、第１のシリコ
ン酸化膜、シリコン窒化膜及び第２のシリコン酸化膜か
らなる三層構造を備えた第１のゲート絶縁膜を介して第
１のゲート電極を形成することができると共に、第１の
ゲート電極形成領域以外の領域の半導体基板表面に第２
のゲート絶縁膜を形成することができる。このため、半
導体基板がオーバーエッチングされたり、第１のゲート
絶縁膜にオーバーハングが発生することがない。そして
さらに、製造工程も簡略化することができる。Therefore, unlike the prior art, the first silicon is not etched until a part of the semiconductor substrate is exposed.
The via phosphorylation film, the first gate insulating film having a three-layer structure consisting of a silicon nitride film and the second silicon oxide film
The first gate electrode can be formed, and the second gate electrode can be formed on the surface of the semiconductor substrate in a region other than the first gate electrode formation region .
The gate insulating film can be formed. Therefore, the semiconductor substrate is not over-etched and the first gate insulating film is not overhanged. Further, the manufacturing process can be simplified.
【００１９】そして、請求項２に係るＭＯＮＯＳ型半導
体不揮発性記憶装置の製造方法は、第１のシリコン酸化
膜上に、シリコン窒化膜を、該シリコン窒化膜の上層部
を酸化して第２のシリコン酸化膜を形成した際に酸化さ
れずに残存する下層部の前記第１のゲート電極形成領域
以外の領域の全てが、後の第３工程で行う酸化処理にお
いて酸化される膜厚で形成するため、後の第２工程にお
いて、前記シリコン窒化膜の上層部を酸化して第２のシ
リコン酸化膜を形成した後、後の第３工程において酸化
処理を行った際に、当該第１のゲート電極形成領域以外
の領域に形成されたシリコン窒化膜の全てを、前記第２
のシリコン酸化膜の膜質と同質な酸化膜（ＳｉＯ2 膜）
にすることができる。[0019] Then, a manufacturing method of the MONOS semiconductor <br/> body nonvolatile memory device according to claim 2, on the first silicon oxide film, a silicon nitride film, the upper layer portion of the silicon nitride film All the regions other than the first gate electrode formation region of the lower layer portion which remain without being oxidized when the second silicon oxide film is oxidized to form the second silicon oxide film, are oxidized in the oxidation process performed in the subsequent third step. that for a film thickness, in a second step after the second oxidizing the upper portion of the silicon nitride film
After forming the silicon oxide film, when subjected to oxidation treatment in the third step after, all of the first silicon nitride film formed in a region other than the gate electrode formation region of the second
Oxide film (SiO 2 film) of the same quality as the silicon oxide film of
Can be
【００２０】さらに、前記第３工程における酸化処理に
より、第１のゲート電極表面に酸化膜（絶縁膜）を形成
することができると共に、第１のゲート電極形成領域以
外の領域に、前記第１のシリコン酸化膜、第２のシリコ
ン酸化膜と膜質が同質な酸化膜となったシリコン窒化
膜、第２のシリコン酸化膜からなる第２のゲート絶縁膜
を形成することができる。Further, in the oxidation treatment in the third step
Than,FirstForm oxide film (insulating film) on the gate electrode surface
You canFirstBelow the gate electrode formation area
In the outer area, the firstsiliconOxide film, secondSilico
TheThe oxide film has the same quality as the oxide filmSilicon nitride
Membrane, secondsiliconOxide filmOrConsists ofSecondGate insulation film
Can be formed.
【００２１】従って、従来のように、半導体基板の一部
が露出するまでエッチングすることなく、第１のシリコ
ン酸化膜、シリコン窒化膜及び第２のシリコン酸化膜か
らなる三層構造を備えた第１のゲート絶縁膜を介して第
１のゲート電極を形成することができる。また、第１の
ゲート電極表面に酸化膜（絶縁膜）を形成することがで
きると共に、第１のゲート電極形成領域以外の領域の半
導体基板表面に第２のゲート絶縁膜を形成することがで
きる。このため、半導体基板がオーバーエッチングされ
たり、第１のゲート絶縁膜にオーバーハングが発生する
ことがない。そしてさらに、製造工程も簡略化すること
ができる。Therefore, unlike the conventional case, the first silicon is not etched until a part of the semiconductor substrate is exposed.
The via phosphorylation film, the first gate insulating film having a three-layer structure consisting of a silicon nitride film and the second silicon oxide film
One gate electrode can be formed. Also the first
An oxide film (insulating film) can be formed on the surface of the gate electrode.
In addition, the second gate insulating film can be formed on the surface of the semiconductor substrate in the region other than the first gate electrode formation region. Therefore, the semiconductor substrate is not over-etched and the first gate insulating film is not overhanged. Further, the manufacturing process can be simplified.
【００２２】そしてまた、請求項３に係るＭＯＮＯＳ型
半導体不揮発性記憶装置の製造方法は、第２のシリコン
酸化膜上に第１のゲート電極を形成した後、該第１のゲ
ート電極をマスクとして当該第２のシリコン酸化膜を除
去し、この領域に形成されている前記シリコン窒化膜を
露出した後、露出したシリコン窒化膜の全てが、後の第
３工程で行う酸化処理において酸化される膜厚となるま
で、当該シリコン窒化膜をエッチバックするため、後の
第３工程において酸化処理を行った際に、当該第１のゲ
ート電極形成領域以外の領域に形成されたシリコン窒化
膜の全てを、前記第２のシリコン酸化膜の膜質と同質な
酸化膜（ＳｉＯ2 膜）にすることができる。According to a third aspect of the present invention, there is provided a method of manufacturing a MONOS semiconductor non-volatile memory device, the method comprising: forming a first gate electrode on a second silicon oxide film; After the second silicon oxide film is removed using the first gate electrode as a mask to expose the silicon nitride film formed in this region, all of the exposed silicon nitride film is until a thickness that is oxidized in the oxidation process performed in the third step, in order to etch back the silicon nitride film, when subjected to oxidation treatment in the third step after, the first gate <br All of the silicon nitride film formed in the region other than the gate electrode formation region can be an oxide film (SiO 2 film) having the same quality as that of the second silicon oxide film.
【００２３】さらに、前記第３工程における酸化処理に
より、第１のゲート電極表面に酸化膜（絶縁膜）を形成
することができると共に、第１のゲート電極形成領域以
外の領域に、前記第１のシリコン酸化膜、前記第２のシ
リコン酸化膜と膜質が同質な酸化膜となったシリコン窒
化膜、及び、前記第３工程における酸化処理により形成
された酸化膜からなる絶縁膜を形成することができる。Further, by the oxidation treatment in the third step, an oxide film (insulating film) can be formed on the surface of the first gate electrode, and the first film is formed in a region other than the first gate electrode formation region. silicon oxide film, the second sheet
Silicon nitride that became an oxide film with the same film quality as the recon oxide film
Monolayer, and it is possible to form an insulating film made of an oxide film formed by oxidation treatment in the third step.
【００２４】従って、従来のように、半導体基板の一部
が露出するまでエッチングすることなく、第１のシリコ
ン酸化膜、シリコン窒化膜及び第２のシリコン酸化膜か
らなる三層構造を備えた第１のゲート絶縁膜を介して第
１のゲート電極を形成することができると共に、第１の
ゲート電極表面及び第１のゲート電極形成領域以外の領
域の半導体基板表面に絶縁膜を形成することができる。
このため、半導体基板がオーバーエッチングされたり、
第１のゲート絶縁膜にオーバーハングが発生することが
ない。そしてさらに、製造工程も簡略化することができ
る。さらに、請求項４に係る半導体装置の製造方法は、
第１のゲート電極形成領域以外の領域に形成されている
シリコン窒化膜の全てを酸化するか、もしくは、一部を
エッチバックするとともに残部の全てを酸化するため、
そのシリコン窒化膜を第２のゲート酸化膜として利用で
きる酸化膜と同質な酸化膜（ＳｉＯ2 膜）にすることが
できる。そして、その酸化されたシリコン窒化膜によっ
て、第２のゲート絶縁膜を構成する酸化膜の一部を形成
するから、製造工程を簡略化することができる。[0024] Therefore, as in the prior art, without a portion of the semiconductor substrate is etched to expose the first silicon
The via phosphorylation film, the first gate insulating film having a three-layer structure consisting of a silicon nitride film and the second silicon oxide film
It is possible to form the first gate electrode, the first <br/> gate electrode surface and the first surface of the semiconductor substrate in the region other than the gate electrode formation region can form an insulating film.
Therefore, the semiconductor substrate is over-etched,
Overhang does not occur in the first gate insulating film. Further, the manufacturing process can be simplified. Furthermore, the method of manufacturing a semiconductor device according to claim 4 is
Formed in a region other than the first gate electrode formation region
Oxidize all or part of the silicon nitride film
Since it etches back and oxidizes all the rest ,
The silicon nitride film can be an oxide film (SiO 2 film) of the same quality as the oxide film that can be used as the second gate oxide film. Then, since the by the oxidized silicon nitride film <br/> Te, forms part of the oxide film constituting the second gate insulating film, it is possible to simplify the manufacturing process.
【００２５】[0025]
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。
（実施例１）図１ないし図４は、本発明の実施例１に係
る半導体装置の製造工程の一部を示す部分断面図であ
る。Embodiments of the present invention will now be described with reference to the drawings. (Embodiment 1) FIGS. 1 to 4 are partial cross-sectional views showing a part of a manufacturing process of a semiconductor device according to Embodiment 1 of the present invention.
【００２６】図１に示す工程では、半導体基板（シリコ
ン基板）１に選択酸化を行い、該半導体基板１の素子分
離領域に選択酸化膜２を形成した後、当該半導体基板１
の表面に熱酸化を行い、膜厚が２０Å程度の第１のシリ
コン酸化膜３を形成する。次に、前記第１のシリコン酸
化膜３上に、ＣＶＤ法により、難酸化性物質からなる膜
として、シリコン窒化膜４を４０Å程度の膜厚で形成す
る。ここで、前記シリコン窒化膜４は、後の工程におい
て、ゲート電極形成領域以外の領域に形成された当該シ
リコン窒化膜４を酸化処理する際に、該シリコン窒化膜
４の全てが酸化される膜厚で形成する。In the step shown in FIG. 1, the semiconductor substrate (silicon substrate) 1 is selectively oxidized to form a selective oxide film 2 in an element isolation region of the semiconductor substrate 1, and then the semiconductor substrate 1 is formed.
The surface of is subjected to thermal oxidation to form a first silicon oxide film 3 having a film thickness of about 20Å. Next, a silicon nitride film 4 is formed on the first silicon oxide film 3 as a film made of a non-oxidizable substance by a CVD method so as to have a film thickness of about 40 Å. Here, the silicon nitride film 4 is a film in which all of the silicon nitride film 4 is oxidized when the silicon nitride film 4 formed in a region other than the gate electrode formation region is oxidized in a later step. Form with a thick thickness.
【００２７】次いで、前記シリコン窒化膜４上に、ＣＶ
Ｄ法により、膜厚が２０Å程度の第２のシリコン酸化膜
５を形成する。このようにして、第１のシリコン酸化膜
３、シリコン窒化膜４及び第２のシリコン酸化膜５から
なる三層構造を備えたゲート絶縁膜７（第１のゲート絶
縁膜）を形成した。次に、前記第２のシリコン酸化膜５
上に、ゲート電極形成材料として、ＣＶＤ法により、膜
厚が３０００Å程度の多結晶シリコン膜６を形成する。Then, CV is formed on the silicon nitride film 4.
A second silicon oxide film 5 having a film thickness of about 20 Å is formed by the D method. In this way, the gate insulating film 7 (first gate insulating film) having the three-layer structure composed of the first silicon oxide film 3, the silicon nitride film 4, and the second silicon oxide film 5 is formed.
Edge film) was formed. Next, the second silicon oxide film 5
A polycrystalline silicon film 6 having a film thickness of about 3000 Å is formed as a gate electrode forming material by the CVD method.
【００２８】次いで、前記多結晶シリコン膜６上に、レ
ジスト膜を塗布した後、これをパターニングしてゲート
電極形成用マスク８を形成する。次に、図２に示す工程
では、図１に示す工程で得たゲート電極形成用マスク８
をマスクとして、前記多結晶シリコン膜６を選択的にエ
ッチングし、第１のゲート電極９（本実施例では、メモ
リゲート電極となる）を形成した後、前記ゲート電極形
成用マスク８を除去する。Next, a resist film is applied on the polycrystalline silicon film 6 and then patterned to form a gate electrode forming mask 8. Next, in the step shown in FIG. 2, the gate electrode forming mask 8 obtained in the step shown in FIG.
The polycrystalline silicon film 6 is selectively etched using the mask as a mask to form a first gate electrode 9 (which becomes a memory gate electrode in this embodiment), and then the gate electrode forming mask 8 is removed. .
【００２９】なお、この多結晶シリコン膜６の選択的な
エッチングに際して、該多結晶シリコン膜６と第２のシ
リコン酸化膜５とのエッチング選択比が、１００以上と
なるエッチング方法（例えば、Ｃｌ2 、ＨＣｌ、ＨＢｒ
を用いたＲＩＥ（Reactive Ion Etching））を行うこと
が好適である。このような選択比がとれるエッチング方
法により、多結晶シリコン膜６をエッチング除去するこ
とで、該多結晶シリコン膜６を完全に除去した後でも、
第２のシリコン酸化膜５を１０Å程度以上の膜厚で残存
させることができる。During the selective etching of the polycrystalline silicon film 6, an etching method (for example, Cl 2) in which the etching selection ratio between the polycrystalline silicon film 6 and the second silicon oxide film 5 is 100 or more. , HCl, HBr
It is preferable to perform RIE (Reactive Ion Etching) using. By removing the polycrystalline silicon film 6 by etching with an etching method capable of obtaining such a selection ratio, even after the polycrystalline silicon film 6 is completely removed,
The second silicon oxide film 5 can be left with a film thickness of about 10 Å or more.
【００３０】次いで、図３に示す工程では、図２に示す
工程で得た第１のゲート電極９表面及びゲート絶縁膜７
表面に、９００℃の水蒸気酸化を行う。この時、前記ゲ
ート絶縁膜７のうち、ゲート電極形成領域以外の領域に
形成されているゲート絶縁膜７を構成しているシリコン
窒化膜４は、図１に示す工程で、この水蒸気酸化により
該シリコン窒化膜４の全てが酸化される膜厚で形成され
ているため、
Ｓｉ3 Ｎ4 ＋３Ｏ3 →３ＳｉＯ2 ＋２Ｎ2
または、
Ｓｉ3 Ｎ4 ＋６Ｈ2 Ｏ→３ＳｉＯ2 ＋４ＮＨ3
のように酸化される。従って、前記ゲート電極形成領域
以外の領域に形成されていたシリコン窒化膜４は、第２
のシリコン酸化膜５と同質の膜質を備えたシリコン酸化
膜となる。この結果、前記ゲート電極形成領域以外の領
域上には、第１のシリコン酸化膜３、シリコン窒化膜４
が酸化したシリコン酸化膜、及び第２のシリコン酸化膜
５（この水蒸気酸化により形成されたシリコン酸化膜も
含む）からなるシリコン酸化膜が形成される。このシリ
コン酸化膜は、本実施例では、アドレスゲートや周辺回
路のＭＯＳトランジスタゲートのゲート絶縁膜として用
いられるため、以下、『ゲート絶縁膜１２』という。Next, in the step shown in FIG. 3, the surface of the first gate electrode 9 and the gate insulating film 7 obtained in the step shown in FIG.
Steam oxidation at 900 ° C. is performed on the surface. At this time, the silicon nitride film 4 forming the gate insulating film 7 formed in a region other than the gate electrode forming region of the gate insulating film 7 is not oxidized by the steam oxidation in the step shown in FIG. Since all of the silicon nitride film 4 is formed to have a film thickness that can be oxidized, it is oxidized like Si 3 N 4 + 3O 3 → 3SiO 2 + 2N 2 or Si 3 N 4 + 6H 2 O → 3SiO 2 + 4NH 3. . Therefore, the silicon nitride film 4 formed in the region other than the gate electrode forming region is
The silicon oxide film 5 has the same film quality as that of the silicon oxide film 5. As a result, the first silicon oxide film 3 and the silicon nitride film 4 are formed on regions other than the gate electrode formation region.
A silicon oxide film composed of the silicon oxide film oxidized by the above and the second silicon oxide film 5 (including the silicon oxide film formed by this steam oxidation) is formed. In the present embodiment, this silicon oxide film is used as the gate insulating film of the address gate and the MOS transistor gate of the peripheral circuit, and hence is hereinafter referred to as "gate insulating film 12".
【００３１】また、前記水蒸気酸化により、第１のゲー
ト電極９の表面にもシリコン酸化膜１３が形成される。
このようにすることで、従来のように、半導体基板１の
一部が露出するまでエッチングすることなく、第１のシ
リコン酸化膜３、シリコン窒化膜４及び第２のシリコン
酸化膜５からなる三層構造を備えたゲート絶縁膜７を介
して第１のゲート電極９を形成することができると共
に、当該第１のゲート電極９表面には、シリコン酸化膜
１３を、ゲート電極形成領域以外の領域の半導体基板１
表面には、ゲート絶縁膜１２（第２のゲート絶縁膜）を
形成することができた。このため、ゲート電極形成領域
以外の領域の半導体基板１がオーバーエッチングされた
り、ゲート絶縁膜７にオーバーハングが発生することが
なく、且つ、製造工程も簡略化することができた。The steam oxidation also forms a silicon oxide film 13 on the surface of the first gate electrode 9.
By doing so, unlike the conventional case, the semiconductor substrate 1 is not etched until a part thereof is exposed, and the three silicon oxide films 3, the silicon nitride film 4, and the second silicon oxide film 5 are formed. The first gate electrode 9 can be formed through the gate insulating film 7 having a layered structure, and a silicon oxide film 13 is formed on the surface of the first gate electrode 9 in a region other than the gate electrode formation region. Semiconductor substrate 1
The gate insulating film 12 (second gate insulating film) could be formed on the surface. Therefore, the semiconductor substrate 1 in the region other than the gate electrode formation region is not over-etched, the gate insulating film 7 is not overhanged, and the manufacturing process can be simplified.
【００３２】なお、前記水蒸気酸化の際に、前記第２の
シリコン酸化膜５の膜厚は、１０Å程度となり、前記シ
リコン窒化膜４は、酸化されて膜厚が７０Å程度のシリ
コン酸化膜となり、第１のシリコン酸化膜３の膜厚が、
２０Åであるため、合計１００Å程度の膜厚で形成され
る。本実施例では、１５０Å程度の膜厚のゲート絶縁膜
１２が必要であるため、さらに５０Åのシリコン酸化膜
が形成されるまで酸化を行い、ゲート絶縁膜１２の合計
膜厚が１５０Å程度となるように調整した。During the steam oxidation, the film thickness of the second silicon oxide film 5 becomes about 10 Å, and the silicon nitride film 4 is oxidized into a silicon oxide film having a film thickness of about 70 Å. The film thickness of the first silicon oxide film 3 is
Since it is 20 Å, it is formed with a total film thickness of about 100 Å. In this embodiment, since the gate insulating film 12 having a film thickness of about 150Å is required, oxidation is further performed until a silicon oxide film of 50Å is formed so that the total film thickness of the gate insulating film 12 becomes about 150Å. Adjusted to.
【００３３】次に、図４に示す工程では、図３に示す工
程で得たシリコン酸化膜１３及びゲート絶縁膜１２上
に、ゲート電極形成材料として、ＣＶＤ法により、膜厚
が３０００Å程度の多結晶シリコン膜を形成した後、こ
れをパターニングし、第２のゲート電極１４（本実施例
では、アドレスゲート電極となる）を形成する。次い
で、第２のゲート電極１４及び第１のゲート電極９をマ
スクとして、半導体基板１に不純物をイオン注入し、ソ
ース１６及びドレイン１７を形成する。次に、全面にシ
リコン酸化膜１５を形成する。Next, in the step shown in FIG. 4, as the gate electrode forming material, a film having a thickness of about 3000 Å is formed on the silicon oxide film 13 and the gate insulating film 12 obtained in the step shown in FIG. 3 by the CVD method. After the crystalline silicon film is formed, it is patterned to form the second gate electrode 14 (which becomes the address gate electrode in this embodiment). Then, using the second gate electrode 14 and the first gate electrode 9 as masks, impurities are ion-implanted into the semiconductor substrate 1 to form the source 16 and the drain 17. Next, a silicon oxide film 15 is formed on the entire surface.
【００３４】その後、所望の工程を行い、半導体装置を
完成する。なお、実施例１では、図１に示す工程で、Ｃ
ＶＤ法でシリコン窒化膜４を成膜する際に、所定膜厚と
なるように膜厚を調整したが、これに限らず、第２のシ
リコン酸化膜５を形成する前であれば、シリコン窒化膜
４を、ある程度厚く堆積した後、エッチバック等を行
い、該シリコン窒化膜４の膜厚を調整する等、他の方法
によりシリコン窒化膜４の膜厚を調整してもよい。After that, desired steps are performed to complete the semiconductor device. In the first embodiment, in the process shown in FIG.
When the silicon nitride film 4 was formed by the VD method, the film thickness was adjusted to a predetermined film thickness. However, the present invention is not limited to this, and the silicon nitride film 4 may be formed before the second silicon oxide film 5 is formed. The film thickness of the silicon nitride film 4 may be adjusted by another method such as etching back or the like after adjusting the film thickness of the film 4 to a certain degree.
【００３５】また、実施例１では、ＣＶＤ法により第２
のシリコン酸化膜５を形成したが、これに限らず、第２
のシリコン酸化膜５は、シリコン窒化膜４の上層部を酸
化して形成してもよい。そして、この場合は、前記シリ
コン窒化膜４は、その上層部を酸化して第２のシリコン
酸化膜５を形成した際に、酸化されずに残存する下層部
のゲート電極形成領域以外の領域の全てが、図３に示す
工程で行う酸化処理において酸化される膜厚で形成すれ
ばよい。In the first embodiment, the second method is performed by the CVD method.
The silicon oxide film 5 is formed, but not limited to this, the second
The silicon oxide film 5 may be formed by oxidizing the upper layer portion of the silicon nitride film 4. Then, in this case, the silicon nitride film 4 is not oxidized and remains in a region other than the gate electrode formation region of the lower layer when the upper layer is oxidized to form the second silicon oxide film 5. All may be formed with a film thickness that is oxidized in the oxidation treatment performed in the step shown in FIG.
【００３６】そして、シリコン窒化膜４の膜厚は、図３
に示す工程で行う酸化処理の際に、ゲート電極形成領域
以外の領域に形成されているシリコン窒化膜４の全てが
酸化される膜厚であれば、該膜厚は所望により決定して
よい。また、第２のシリコン酸化膜５は、シリコン窒化
膜４の酸化に支障を来さない範囲であれば、その膜厚を
所望により決定してよい。The thickness of the silicon nitride film 4 is as shown in FIG.
If the film thickness is such that all of the silicon nitride film 4 formed in the region other than the gate electrode formation region is oxidized during the oxidation treatment performed in the step shown in FIG. Further, the thickness of the second silicon oxide film 5 may be determined as desired as long as it does not hinder the oxidation of the silicon nitride film 4.
【００３７】また、実施例１では、酸化反応（水蒸気酸
化）により、シリコン窒化膜４をシリコン酸化膜に変化
させたが、これに限らず、シリコン窒化膜４に、酸素イ
オンをイオン注入した後、これをアニールすることによ
り、シリコン窒化膜４をシリコン酸化膜に変化させても
よい。また、実施例１では、難酸化性物質からなる膜と
して、シリコン窒化膜４を形成したが、これに限らず、
難酸化性物質からなる膜であれば、他の種類の膜を形成
してもよい。In the first embodiment, the silicon nitride film 4 is changed to the silicon oxide film by the oxidation reaction (steam oxidation). However, the present invention is not limited to this, and after the oxygen ions are implanted into the silicon nitride film 4. The silicon nitride film 4 may be changed to a silicon oxide film by annealing it. In addition, although the silicon nitride film 4 is formed as the film made of the hardly-oxidizing substance in the first embodiment, the present invention is not limited to this.
Other types of films may be formed as long as they are films made of hardly-oxidizing substances.
【００３８】そして、本実施例では、メモリゲート電極
及びアドレスゲート電極を備えた半導体装置を製造する
方法について説明したが、これに限らず、半導体基板側
から順に、第１のシリコン酸化膜、難酸化性物質からな
る膜及び第２のシリコン酸化膜からなる三層構造を備え
たゲート絶縁膜を介してゲート電極が形成された構造を
有する半導体装置であれば、同様の効果を得ることがで
きる。
（実施例２）次に、本発明に係る実施例２について、図
面を参照して説明する。In this embodiment, the method of manufacturing the semiconductor device having the memory gate electrode and the address gate electrode has been described, but the present invention is not limited to this, and the first silicon oxide film, the first silicon oxide film, The same effect can be obtained with a semiconductor device having a structure in which a gate electrode is formed via a gate insulating film having a three-layer structure made of a film made of an oxidizing substance and a second silicon oxide film. . Second Embodiment Next, a second embodiment according to the present invention will be described with reference to the drawings.
【００３９】図５ないし図８は、本発明の実施例２に係
る半導体装置の製造工程の一部を示す部分断面図であ
る。図５に示す工程では、半導体基板１に選択酸化を行
い、該半導体基板１の素子分離領域に選択酸化膜２を形
成した後、当該半導体基板１の表面に熱酸化を行い、膜
厚が２０Å程度の第１のシリコン酸化膜３を形成する。5 to 8 are partial sectional views showing a part of the manufacturing process of the semiconductor device according to the second embodiment of the present invention. In the step shown in FIG. 5, the semiconductor substrate 1 is selectively oxidized to form a selective oxide film 2 in an element isolation region of the semiconductor substrate 1, and then the surface of the semiconductor substrate 1 is thermally oxidized to a film thickness of 20Å. The first silicon oxide film 3 is formed to a certain extent.
【００４０】次に、前記第１のシリコン酸化膜３上に、
ＣＶＤ法により、難酸化性物質からなる膜として、シリ
コン窒化膜４を７０〜８０Å程度の膜厚で形成する。次
いで、前記シリコン窒化膜４上に、ＣＶＤ法により、膜
厚が２０Å程度の第２のシリコン酸化膜５を形成する。
このようにして、第１のシリコン酸化膜３、シリコン窒
化膜４及び第２のシリコン酸化膜５からなる三層構造を
備えたゲート絶縁膜７（第１のゲート絶縁膜）を形成し
た。Next, on the first silicon oxide film 3,
By the CVD method, a silicon nitride film 4 having a film thickness of about 70 to 80 Å is formed as a film made of a non-oxidizing substance. Then, a second silicon oxide film 5 having a film thickness of about 20 Å is formed on the silicon nitride film 4 by the CVD method.
In this way, the gate insulating film 7 (first gate insulating film) having the three-layer structure including the first silicon oxide film 3, the silicon nitride film 4, and the second silicon oxide film 5 was formed.
【００４１】次に、前記第２のシリコン酸化膜５上に、
ゲート電極形成材料として、ＣＶＤ法により、膜厚が３
０００Å程度の多結晶シリコン膜６を形成する。次い
で、前記多結晶シリコン膜６上に、レジスト膜を塗布し
た後、これをパターニングしてゲート電極形成用マスク
８を形成する。次に、図６に示す工程では、図５に示す
工程で得たゲート電極形成用マスク８をマスクとして、
前記多結晶シリコン膜６を選択的にエッチングし、第１
のゲート電極９（本実施例では、メモリゲート電極とな
る）を形成する。そしてさらに連続して第２のシリコン
酸化膜５エッチング除去した後、さらに連続して、シリ
コン窒化膜４の膜厚が４０Å程度になるまで、該シリコ
ン窒化膜４をエッチングする。その後、前記ゲート電極
形成用マスク８を除去する。Next, on the second silicon oxide film 5,
As a material for forming the gate electrode, the film thickness is 3 by the CVD method.
A polycrystal silicon film 6 of about 000Å is formed. Then, a resist film is applied on the polycrystalline silicon film 6 and then patterned to form a gate electrode forming mask 8. Next, in the step shown in FIG. 6, the gate electrode forming mask 8 obtained in the step shown in FIG.
The polycrystalline silicon film 6 is selectively etched to
The gate electrode 9 (which becomes the memory gate electrode in this embodiment) is formed. Then, after the second silicon oxide film 5 is continuously removed by etching, the silicon nitride film 4 is continuously etched until the film thickness of the silicon nitride film 4 becomes about 40 Å. Then, the gate electrode forming mask 8 is removed.
【００４２】この時、前記シリコン窒化膜４は、後の工
程において、ゲート電極形成領域以外の領域に形成され
た当該シリコン窒化膜４を酸化処理する際に、該シリコ
ン窒化膜４の全てが酸化される膜厚となるまで、前記エ
ッチングする。次いで、図７に示す工程では、図６に示
す工程で得た第１のゲート電極９表面及びゲート絶縁膜
７表面に、９００℃の水蒸気酸化を行う。この時、前記
ゲート絶縁膜７のうち、ゲート電極形成領域以外の領域
に形成されているゲート絶縁膜７を構成しているシリコ
ン窒化膜４は、図６に示す工程で、この水蒸気酸化によ
り該シリコン窒化膜４の全てが酸化される膜厚までエッ
チングされたため、
Ｓｉ3 Ｎ4 ＋３Ｏ3 →３ＳｉＯ2 ＋２Ｎ2
または、
Ｓｉ3 Ｎ4 ＋６Ｈ2 Ｏ→３ＳｉＯ2 ＋４ＮＨ3
のように酸化される。従って、前記ゲート電極形成領域
以外の領域に形成されていたシリコン窒化膜４は、シリ
コン酸化膜となる。この結果、前記ゲート電極形成領域
以外の領域上には、第１のシリコン酸化膜３及びシリコ
ン窒化膜４が酸化したシリコン酸化膜（この水蒸気酸化
により形成されたシリコン酸化膜も含む）からなるシリ
コン酸化膜が形成される。このシリコン酸化膜は、本実
施例では、アドレスゲートや周辺回路のＭＯＳトランジ
スタゲートのゲート絶縁膜として用いられるため、以
下、『ゲート絶縁膜１２』という。At this time, when the silicon nitride film 4 formed in a region other than the gate electrode formation region is oxidized in a later step, all of the silicon nitride film 4 is oxidized. The etching is performed until the film has a desired thickness. Next, in the step shown in FIG. 7, steam oxidation at 900 ° C. is performed on the surface of the first gate electrode 9 and the surface of the gate insulating film 7 obtained in the step shown in FIG. At this time, the silicon nitride film 4 forming the gate insulating film 7 formed in the region of the gate insulating film 7 other than the region for forming the gate electrode is formed by the steam oxidation in the step shown in FIG. Since the entire silicon nitride film 4 is etched to a film thickness that can be oxidized, it is oxidized like Si 3 N 4 + 3O 3 → 3SiO 2 + 2N 2 or Si 3 N 4 + 6H 2 O → 3SiO 2 + 4NH 3 . Therefore, the silicon nitride film 4 formed in the region other than the gate electrode formation region becomes a silicon oxide film. As a result, on the region other than the gate electrode formation region, a silicon oxide film formed by oxidizing the first silicon oxide film 3 and the silicon nitride film 4 (including the silicon oxide film formed by this steam oxidation) is formed. An oxide film is formed. In the present embodiment, this silicon oxide film is used as the gate insulating film of the address gate and the MOS transistor gate of the peripheral circuit, and hence is hereinafter referred to as "gate insulating film 12".
【００４３】また、前記水蒸気酸化により、第１のゲー
ト電極９の表面にもシリコン酸化膜１３が形成される。
このようにすることで、従来のように、半導体基板１の
一部が露出するまでエッチングすることなく、第１のシ
リコン酸化膜３、シリコン窒化膜４及び第２のシリコン
酸化膜５からなる三層構造を備えたゲート絶縁膜７を介
して第１のゲート電極９を形成することができると共
に、当該第１のゲート電極９表面には、シリコン酸化膜
１３を、ゲート電極形成領域以外の領域の半導体基板１
表面には、ゲート絶縁膜１２（第２のゲート絶縁膜）を
形成することができた。このため、ゲート電極形成領域
以外の領域の半導体基板１がオーバーエッチングされた
り、ゲート絶縁膜７にオーバーハングが発生することが
なく、且つ、製造工程も簡略化することができた。Further, due to the steam oxidation, a silicon oxide film 13 is also formed on the surface of the first gate electrode 9.
By doing so, unlike the conventional case, the semiconductor substrate 1 is not etched until a part thereof is exposed, and the three silicon oxide films 3, the silicon nitride film 4, and the second silicon oxide film 5 are formed. The first gate electrode 9 can be formed through the gate insulating film 7 having a layered structure, and a silicon oxide film 13 is formed on the surface of the first gate electrode 9 in a region other than the gate electrode formation region. Semiconductor substrate 1
The gate insulating film 12 (second gate insulating film) could be formed on the surface. Therefore, the semiconductor substrate 1 in the region other than the gate electrode formation region is not over-etched, the gate insulating film 7 is not overhanged, and the manufacturing process can be simplified.
【００４４】次に、図８に示す工程では、図７に示す工
程で得たシリコン酸化膜１３及びゲート絶縁膜１２上
に、ゲート電極形成材料として、ＣＶＤ法により、膜厚
が３０００Å程度の多結晶シリコン膜を形成した後、こ
れをパターニングし、第２のゲート電極１４（本実施例
では、アドレスゲート電極となる）を形成する。次い
で、第２のゲート電極１４及び第１のゲート電極９をマ
スクとして、半導体基板１に不純物をイオン注入し、ソ
ース１６及びドレイン１７を形成する。次に、全面にシ
リコン酸化膜１５を形成する。Next, in the step shown in FIG. 8, on the silicon oxide film 13 and the gate insulating film 12 obtained in the step shown in FIG. 7, as a gate electrode forming material, a film having a thickness of about 3000 Å is formed by a CVD method. After the crystalline silicon film is formed, it is patterned to form the second gate electrode 14 (which becomes the address gate electrode in this embodiment). Then, using the second gate electrode 14 and the first gate electrode 9 as masks, impurities are ion-implanted into the semiconductor substrate 1 to form the source 16 and the drain 17. Next, a silicon oxide film 15 is formed on the entire surface.
【００４５】その後、所望の工程を行い、半導体装置を
完成する。なお、実施例２では、ＣＶＤ法により第２の
シリコン酸化膜５を形成したが、これに限らず、第２の
シリコン酸化膜５は、シリコン窒化膜４の上層部を酸化
して形成してもよい。また、実施例２では、酸化反応
（水蒸気酸化）により、シリコン窒化膜４をシリコン酸
化膜に変化させたが、これに限らず、シリコン窒化膜４
に、酸素イオンをイオン注入した後、これをアニールす
ることにより、シリコン窒化膜４をシリコン酸化膜に変
化させてもよい。After that, desired steps are performed to complete the semiconductor device. Although the second silicon oxide film 5 is formed by the CVD method in the second embodiment, the present invention is not limited to this, and the second silicon oxide film 5 is formed by oxidizing the upper layer portion of the silicon nitride film 4. Good. In the second embodiment, the silicon nitride film 4 is changed to the silicon oxide film by the oxidation reaction (steam oxidation), but the present invention is not limited to this.
Alternatively, the silicon nitride film 4 may be changed to a silicon oxide film by ion-implanting oxygen ions and then annealing this.
【００４６】そして、実施例２では、難酸化性物質から
なる膜として、シリコン窒化膜４を形成したが、これに
限らず、難酸化性物質からなる膜であれば、他の種類の
膜を形成してもよい。また、本実施例では、メモリゲー
ト電極及びアドレスゲート電極を備えた半導体装置を製
造する方法について説明したが、これに限らず、半導体
基板側から順に、第１のシリコン酸化膜、難酸化性物質
からなる膜及び第２のシリコン酸化膜からなる三層構造
を備えたゲート絶縁膜を介してゲート電極が形成された
構造を有する半導体装置であれば、同様の効果を得るこ
とができる。In the second embodiment, the silicon nitride film 4 is formed as the film made of the hardly oxidizable substance, but the present invention is not limited to this, and another kind of film may be used as long as it is a film made of the hardly oxidizable substance. You may form. Further, in this embodiment, the method of manufacturing the semiconductor device having the memory gate electrode and the address gate electrode has been described, but the present invention is not limited to this, and the first silicon oxide film and the non-oxidizing substance are sequentially arranged from the semiconductor substrate side. The same effect can be obtained with a semiconductor device having a structure in which a gate electrode is formed via a gate insulating film having a three-layer structure made of a film made of and a second silicon oxide film.
【００４７】[0047]
【発明の効果】以上説明したように、請求項１記載の発
明に係る半導体装置の製造方法は、第１のシリコン酸化
膜上に、シリコン窒化膜を、後の第３工程で行う酸化処
理において、前記第１のゲート電極形成領域以外の領域
に形成されたシリコン窒化膜の全てが酸化される膜厚で
形成するため、後の第３工程において、酸化処理を行っ
た際に、当該第１のゲート電極形成領域以外の領域に形
成されたシリコン窒化膜の全てを、酸化することができ
る。従って、前記シリコン窒化膜を前記第２のシリコン
酸化膜の膜質と同質な酸化膜にすることができる。As described above, in the method of manufacturing a semiconductor device according to the first aspect of the present invention, the silicon nitride film is formed on the first silicon oxide film in the subsequent third oxidation process. since all of the first silicon nitride film formed in a region other than the gate electrode formation region of the form with a film thickness to be oxidized, in the third step after, when oxidation treatment is performed, the first It is possible to oxidize all of the silicon nitride film formed in the region other than the gate electrode forming region. Therefore, the silicon nitride film can be an oxide film having the same quality as that of the second silicon oxide film.
【００４８】さらに、前記第３工程における酸化処理に
より、第１のゲート電極表面に酸化膜（絶縁膜）を形成
することができると共に、第１のゲート電極形成領域以
外の領域に、前記第１のシリコン酸化膜、第２のシリコ
ン酸化膜と膜質が同質な酸化膜となったシリコン窒化
膜、第２のシリコン酸化膜、及び、前記第３工程におけ
る酸化処理により形成された酸化膜からなる絶縁膜を形
成し、アドレスゲートや周辺回路のＭＯＳトランジスタ
ゲートのゲート絶縁膜として用いることができる。Further, in the oxidation treatment in the third step
Than,FirstForm oxide film (insulating film) on the gate electrode surface
You canFirstBelow the gate electrode formation area
In the outer area, the firstsiliconOxide film, secondSilico
TheThe oxide film has the same quality as the oxide filmSilicon nitride
Membrane, secondsiliconOxide film and in the third step
Form an insulating film made of an oxide film formed by
Made, MOS transistors for address gates and peripheral circuits
Used as gate insulating film for gatebe able to.
【００４９】この結果、半導体基板がオーバーエッチン
グされたり、第１のゲート絶縁膜にオーバーハングが発
生することがなく、高性能で信頼性の高い半導体装置を
効率良く製造することができる。そして、請求項２に係
る半導体装置の製造方法は、第１のシリコン酸化膜上
に、シリコン窒化膜を、該シリコン窒化膜の上層部を酸
化して第２のシリコン酸化膜を形成した際に酸化されず
に残存する下層部の前記第１のゲート電極形成領域以外
の領域の全てが、後の第３工程で行う酸化処理において
酸化される膜厚で形成するため、後の第２工程におい
て、前記シリコン窒化膜の上層部を酸化して第２のシリ
コン酸化膜を形成した後、後の第３工程において酸化処
理を行った際に、当該第１のゲート電極形成領域以外の
領域に形成されたシリコン窒化膜の全てを、前記第２の
シリコン酸化膜の膜質と同質な酸化膜にすることができ
る。As a result, the semiconductor substrate is not over-etched or the first gate insulating film is not overhanged, and a high-performance and highly reliable semiconductor device can be efficiently manufactured. The method of manufacturing a semiconductor device according to claim 2, on the first silicon oxide film, a silicon nitride film, at the time of forming the second silicon oxide film by oxidizing the upper portion of the silicon nitride film to form a film thickness of all, it is oxidized in the oxidation process performed in the third step after the region other than the first gate electrode formation region of the lower portion remaining without being oxidized, in a second step after , the second silicon by oxidizing the upper portion of the silicon nitride film
After forming the con oxide film, when subjected to oxidation treatment in the third step after, all of the first silicon nitride film formed in a region other than the gate electrode formation region of the second
An oxide film having the same quality as that of the silicon oxide film can be obtained.
【００５０】さらに、前記第３工程における酸化処理に
より、第１のゲート電極表面に酸化膜（絶縁膜）を形成
することができると共に、第１のゲート電極形成領域以
外の領域に、前記第１のシリコン酸化膜、第２のシリコ
ン酸化膜と膜質が同質な酸化膜となったシリコン窒化
膜、第２のシリコン酸化膜、及び、前記第３工程におけ
る酸化処理により形成された酸化膜からなる絶縁膜を形
成し、アドレスゲートや周辺回路のＭＯＳトランジスタ
ゲートのゲート絶縁膜として用いることができる。Furthermore, for the oxidation treatment in the third step
Than,FirstForm oxide film (insulating film) on the gate electrode surface
You canFirstBelow the gate electrode formation area
In the outer area, the firstsiliconOxide film, secondSilico
TheThe oxide film has the same quality as the oxide filmSilicon nitride
Membrane, secondsiliconOxide film and in the third step
Form an insulating film made of an oxide film formed by
Made, MOS transistors for address gates and peripheral circuits
Used as gate insulating film for gatebe able to.
【００５１】この結果、半導体基板がオーバーエッチン
グされたり、第１のゲート絶縁膜にオーバーハングが発
生することがなく、高性能で信頼性の高い半導体装置を
効率良く製造することができる。そしてまた、請求項３
に係る半導体装置の製造方法は、第２のシリコン酸化膜
上に第１のゲート電極を形成した後、該第１のゲート電
極をマスクとして当該第２のシリコン酸化膜を除去し、
この領域に形成されている前記シリコン窒化膜を露出し
た後、露出したシリコン窒化膜の全てが、後の第３工程
で行う酸化処理において酸化される膜厚となるまで、当
該シリコン窒化膜をエッチバックするため、後の第３工
程において酸化処理を行った際に、当該第１のゲート電
極形成領域以外の領域に形成されたシリコン窒化膜の全
てを、前記第２のシリコン酸化膜の膜質と同質な酸化膜
にすることができる。As a result, the semiconductor substrate is not over-etched or the first gate insulating film is not overhanged, and a high-performance and highly reliable semiconductor device can be efficiently manufactured. And again, claim 3
Method of manufacturing a semiconductor device according to the first after the formation of the gate electrode, the first gate electrode and removing the second silicon oxide film as a mask on the second silicon oxide film,
After exposing the silicon nitride film formed in this region, the silicon nitride film is etched until the exposed silicon nitride film has a film thickness that is oxidized in the oxidation process performed in the third step later. Therefore, when the oxidation treatment is performed in the subsequent third step, all of the silicon nitride film formed in the region other than the first gate electrode formation region is treated as the film quality of the second silicon oxide film. A homogeneous oxide film can be formed.
【００５２】さらに、前記第３工程における酸化処理に
より、第１のゲート電極表面に酸化膜（絶縁膜）を形成
することができると共に、第１のゲート電極形成領域以
外の領域に、前記第１のシリコン酸化膜、前記第２のシ
リコン酸化膜と膜質が同質な酸化膜となったシリコン窒
化膜、及び、前記第３工程における酸化処理により形成
された酸化膜からなる絶縁膜を形成し、アドレスゲート
や周辺回路のＭＯＳトランジスタゲートのゲート絶縁膜
として用いることができる。Further, by the oxidation treatment in the third step, an oxide film (insulating film) can be formed on the surface of the first gate electrode, and the first film is formed in a region other than the first gate electrode formation region. silicon oxide film, the second sheet
Silicon nitride that became an oxide film with the same film quality as the recon oxide film
And an insulating film including an oxide film formed by the oxidation treatment in the third step, and an address gate
Insulation film for MOS transistor gates in peripheral circuits
Can be used as
【００５３】この結果、半導体基板がオーバーエッチン
グされたり、第１のゲート絶縁膜にオーバーハングが発
生することがなく、高性能で信頼性の高い半導体装置を
効率良く製造することができる。さらに、請求項４に係
る半導体装置の製造方法は、第１のゲート電極形成領域
以外の領域に形成されているシリコン窒化膜の全てを酸
化するか、もしくは、一部をエッチバックするとともに
残部の全てを酸化することにより、第２のゲート絶縁膜
を構成する酸化膜の一部を形成するから、製造工程を簡
略化することができる。As a result, the semiconductor substrate is not over-etched and the first gate insulating film is not overhanged, and a high-performance and highly reliable semiconductor device can be efficiently manufactured. Further, in the method of manufacturing a semiconductor device according to claim 4, all of the silicon nitride film formed in the region other than the first gate electrode formation region is oxidized.
Or to etch back part of it
By oxidizing all of the remaining portion, a part of the oxide film forming the second gate insulating film is formed, so that the manufacturing process can be simplified.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 1 is a partial cross-sectional view showing a part of a manufacturing process of a semiconductor device according to a first embodiment of the present invention.
【図２】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 2 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the first embodiment of the invention.
【図３】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 3 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the first embodiment of the present invention.
【図４】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 4 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the first embodiment of the invention.
【図５】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 5 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the second embodiment of the invention.
【図６】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 6 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the second embodiment of the invention.
【図７】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 7 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the second embodiment of the invention.
【図８】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。FIG. 8 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the second embodiment of the invention.
【図９】従来の半導体装置の製造工程の一部を示す部分
断面図である。FIG. 9 is a partial cross-sectional view showing a part of the conventional manufacturing process of a semiconductor device.
【図１０】従来の半導体装置の製造工程の一部を示す部
分断面図である。FIG. 10 is a partial cross-sectional view showing a part of the conventional manufacturing process of a semiconductor device.
【図１１】従来の半導体装置の製造工程の一部を示す部
分断面図である。FIG. 11 is a partial cross-sectional view showing a part of the conventional manufacturing process of a semiconductor device.
【図１２】従来の半導体装置の製造工程の一部を示す部
分断面図である。FIG. 12 is a partial cross-sectional view showing a part of the conventional manufacturing process of a semiconductor device.
【図１３】従来の半導体装置の製造工程の一部を示す部
分断面図である。FIG. 13 is a partial cross-sectional view showing a part of the conventional manufacturing process of a semiconductor device.
１ 半導体基板 ２ 選択酸化膜 ３ 第１のシリコン酸化膜 ４ シリコン窒化膜 ５ 第２のシリコン酸化膜 ６ 多結晶シリコン膜 ７ ゲート絶縁膜（第１のゲート絶縁膜） ８ ゲート電極形成用マスク ９ 第１のゲート電極 １２ ゲート絶縁膜（第２のゲート絶縁膜） １３ シリコン酸化膜 １４ 第２のゲート電極 １５ シリコン酸化膜 １６ ソース １７ ドレイン1 semiconductor substrate 2 selective oxide film 3 first silicon oxide film 4 silicon nitride film 5 second silicon oxide film 6 polycrystalline silicon film 7 gate insulating film (first gate insulating film) 8 gate electrode forming mask 9 1 gate electrode 12 gate insulating film (second gate insulating film) 13 silicon oxide film 14 second gate electrode 15 silicon oxide film 16 source 17 drain
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−30470（ＪＰ，Ａ) 特開 平３−283468（ＪＰ，Ａ) 特開 平３−211774（ＪＰ，Ａ) 特開 平５−167079（ＪＰ，Ａ) 特開 平５−82082（ＪＰ，Ａ) 特開 昭60−160669（ＪＰ，Ａ) 特開 昭59−10873（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 H01L 29/788 H01L 29/792 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-3-30470 (JP, A) JP-A-3-283468 (JP, A) JP-A-3-211774 (JP, A) JP-A-5- 167079 (JP, A) JP 5-82082 (JP, A) JP 60-160669 (JP, A) JP 59-10873 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/8247 H01L 29/788 H01L 29/792
Claims (4)
に、第１のシリコン酸化膜、シリコン窒化膜及び第２の
シリコン酸化膜が形成された三層構造を備えた第１のゲ
ート絶縁膜を介して第１のゲート電極が形成されたＭＯ
ＮＯＳ型半導体不揮発性記憶装置を製造する方法におい
て、 前記第１のシリコン酸化膜上に、前記シリコン窒化膜
を、後の第３工程で行う酸化処理において、前記第１の
ゲート電極形成領域以外の領域に形成されたシリコン窒
化膜の全てが酸化される膜厚で形成する第１工程と、 当該シリコン窒化膜上に第２のシリコン酸化膜を形成し
た後、該第２のシリコン酸化膜上に、第１のゲート電極
を形成する第２工程と、 当該第１のゲート電極形成領域以外の領域に形成されて
いる第２のシリコン酸化膜を通してシリコン窒化膜を酸
化し、前記第１のシリコン酸化膜、前記シリコン窒化膜
が酸化したシリコン酸化膜、および前記第２のシリコン
酸化膜からなる第２のゲート絶縁膜を形成する第３工程
と、当該第２のゲート絶縁膜上に第２のゲート電極を形成す
る第４工程と、 を含むことを特徴とするＭＯＮＯＳ型半
導体不揮発性記憶装置の製造方法。1. A first silicon oxide film, a silicon nitride film, and a second silicon oxide film on a semiconductor substrate in order from the semiconductor substrate side.
MO the first gate electrode through the first gate <br/> over gate insulating film having a three-layer structure in which a silicon oxide film is formed is formed
In the method of manufacturing a NOS type semiconductor nonvolatile memory device, the first gate electrode is formed by performing an oxidation treatment of the silicon nitride film on the first silicon oxide film in a third step which will be performed later. Silicon nitride formed in areas other than the formation area
A first step, after forming the second silicon oxide film on the silicon nitride film, on the second silicon oxide film, a first gate electrode which all of the film is formed in a thickness to be oxidized a second step of forming a said first silicon nitride film is oxidized through the second silicon oxide film formed in a region other than the gate electrode formation region, the first silicon oxide film, the silicon Nitride film
Oxidized silicon oxide film, and the second silicon
Third step of forming a second gate insulating film made of an oxide film, and forming a second gate electrode on the second gate insulating film
And a fourth step of manufacturing the MONOS semiconductor non-volatile memory device.
に、第１のシリコン酸化膜、シリコン窒化膜及び第２の
シリコン酸化膜が形成された三層構造を備えた第１のゲ
ート絶縁膜を介して第１のゲート電極が形成されたＭＯ
ＮＯＳ型半導体不揮発性記憶装置を製造する方法におい
て、 前記第１のシリコン酸化膜上に、前記シリコン窒化膜
を、該シリコン窒化膜の上層部を酸化して第２のシリコ
ン酸化膜を形成した際に酸化されずに残存する下層部の
前記第１のゲート電極形成領域以外の領域の全てが、後
の第３工程で行う酸化処理において酸化される膜厚で形
成する第１工程と、 前記シリコン窒化膜の上層部を酸化して第２のシリコン
酸化膜を形成する第２工程と、 当該第２のシリコン酸化膜上に第１のゲート電極を形成
した後、当該第１のゲート電極形成領域以外の領域に形
成されている第２のシリコン酸化膜を通してシリコン窒
化膜を酸化し、前記第１のシリコン酸化膜、前記シリコ
ン窒化膜の下層 部が酸化したシリコン酸化膜、および前
記第２のシリコン酸化膜からなる第２のゲート絶縁膜を
形成する第３工程と、当該第２のゲート絶縁膜上に第２のゲート電極を形成す
る第４工程と、 を含むことを特徴とするＭＯＮＯＳ型半
導体不揮発性記憶装置の製造方法。2. A first silicon oxide film, a silicon nitride film and a second silicon oxide film on a semiconductor substrate in order from the semiconductor substrate side.
MO the first gate electrode through the first gate <br/> over gate insulating film having a three-layer structure in which a silicon oxide film is formed is formed
A method for producing a NOS-type semiconductor nonvolatile memory device, the on the first silicon oxide film, the silicon nitride film, a second silicon by oxidizing the upper portion of the silicon nitride film
All of the lower layer portion remaining without being oxidized when forming the phosphorylation film of the first non-gate electrode formation region of the region, carried out in the third step after forming a thickness that is oxidized in the oxidation process forming a first step, a second step of forming a second silicon <br/> oxide film by oxidizing the upper portion of the silicon nitride film, a first gate electrode on said second silicon oxide film after the silicon nitride through the second silicon oxide film formed in a region other than the first gate electrode formation region
The oxide film to oxidize the first silicon oxide film and the silicon film.
Silicon oxide film whose lower layer is oxidized, and
The second gate insulating film made of the second silicon oxide film
Third step of forming and forming a second gate electrode on the second gate insulating film
And a fourth step of manufacturing the MONOS semiconductor non-volatile memory device.
に、第１のシリコン酸化膜、シリコン窒化膜及び第２の
シリコン酸化膜が形成された三層構造を備えた第１のゲ
ート絶縁膜を介して第１のゲート電極が形成されたＭＯ
ＮＯＳ型半導体不揮発性記憶装置を製造する方法におい
て、 前記第２のシリコン酸化膜上に、前記第１のゲート電極
を形成した後、該第１のゲート電極をマスクとして当該
第２のシリコン酸化膜を除去し、この領域に形成されて
いる前記シリコン窒化膜を露出する第１工程と、 当該露出したシリコン窒化膜の全てが、後の第３工程で
行う酸化処理において酸化される膜厚となるまで、当該
シリコン窒化膜をエッチバックする第２工程と、 当該エッチバック終了後、第１のゲート電極形成領域以
外の領域に形成されているシリコン窒化膜を酸化し、前
記第１のシリコン酸化膜および前記シリコン窒化膜が酸
化したシリコン酸化膜からなる第２のゲート絶縁膜を形
成する第３工程と、当該第２のゲート絶縁膜上に第２のゲート電極を形成す
る第４工程と、 を含むことを特徴とするＭＯＮＯＳ型半
導体不揮発性記憶装置の製造方法。3. A first silicon oxide film, a silicon nitride film, and a second silicon oxide film on a semiconductor substrate in order from the semiconductor substrate side.
MO the first gate electrode through the first gate <br/> over gate insulating film having a three-layer structure in which a silicon oxide film is formed is formed
A method for producing a NOS-type semiconductor nonvolatile memory device, the on the second silicon oxide film, wherein after forming the first gate electrode, the second silicon oxide film the first gate electrode as a mask Is removed and the silicon nitride film formed in this region is exposed, and all of the exposed silicon nitride film becomes a film thickness that is oxidized in the oxidation process performed in the third step described later. Up to
A second step of etching back the silicon nitride film, and after the etching back, oxidize the silicon nitride film formed in a region other than the first gate electrode formation region ,
The first silicon oxide film and the silicon nitride film are acid
Form a second gate insulating film consisting of a silicon oxide film
A third step of forming, to form a second gate electrode on said second gate insulating film
And a fourth step of manufacturing the MONOS semiconductor non-volatile memory device.
に、第１のシリコン酸化膜、シリコン窒化膜及び第２の
シリコン酸化膜が形成された三層構造を備えた第１のゲ
ート絶縁膜を介して第１のゲート電極が形成されるとと
もに、該半導体基板上に酸化膜からなる第２のゲート絶
縁膜を介して第２のゲート電極が形成された半導体装置
を製造する方法において、前記第１のゲート電極を形成した後に、 前記第１のゲー
ト電極形成領域以外の領域に形成されたシリコン窒化膜
の全てを酸化するか、もしくは、一部をエッチバックす
るとともに残部の全てを酸化して、前記第２のゲート絶
縁膜を構成するシリコン酸化膜の一部を形成する工程を
含むことを特徴とする半導体装置の製造方法。4. A first silicon oxide film, a silicon nitride film, and a second silicon oxide film on a semiconductor substrate in order from the semiconductor substrate side.
A first gate electrode is formed via a first gate insulating film having a three-layer structure in which a silicon oxide film is formed, and a second gate insulating film made of an oxide film is formed on the semiconductor substrate. In the method of manufacturing a semiconductor device having a second gate electrode formed thereon, a silicon nitride film formed in a region other than the first gate electrode formation region after forming the first gate electrode.
Oxidize all, or etch back part
And a step of oxidizing all of the remaining portion to form a part of the silicon oxide film forming the second gate insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07192893A JP3436315B2 (en) | 1992-03-31 | 1993-03-30 | Method of manufacturing MONOS type semiconductor nonvolatile memory device and method of manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-77673 | 1992-03-31 | ||
| JP7767392 | 1992-03-31 | ||
| JP07192893A JP3436315B2 (en) | 1992-03-31 | 1993-03-30 | Method of manufacturing MONOS type semiconductor nonvolatile memory device and method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629554A JPH0629554A (en) | 1994-02-04 |
| JP3436315B2 true JP3436315B2 (en) | 2003-08-11 |
Family
ID=26413049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07192893A Expired - Fee Related JP3436315B2 (en) | 1992-03-31 | 1993-03-30 | Method of manufacturing MONOS type semiconductor nonvolatile memory device and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3436315B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415094B1 (en) * | 1996-11-27 | 2004-03-30 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device |
| JP2004303918A (en) * | 2003-03-31 | 2004-10-28 | Renesas Technology Corp | Semiconductor device and method of manufacturing the same |
| JP2010087167A (en) * | 2008-09-30 | 2010-04-15 | Hitachi Kokusai Electric Inc | Method for manufacturing semiconductor device |
| EP2597674B1 (en) * | 2010-11-08 | 2017-03-29 | Imec | Method for producing a floating gate memory structure |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910873A (en) * | 1982-07-09 | 1984-01-20 | Citizen Watch Co Ltd | Click structure of resistor ring of diver watch |
| JPS60160669A (en) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | Semiconductor device |
| JPH0330470A (en) * | 1989-06-28 | 1991-02-08 | Toshiba Corp | Semiconductor device |
| JPH03211774A (en) * | 1990-01-12 | 1991-09-17 | Sony Corp | Manufacture of nonvolatile semiconductor memory |
| JPH03283468A (en) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | Manufacture of nonvolatile memory device |
| JP3435695B2 (en) * | 1991-09-20 | 2003-08-11 | 株式会社日立製作所 | Mass spectrometer |
| JPH05167079A (en) * | 1991-12-19 | 1993-07-02 | Rohm Co Ltd | Non-volatile memory |
-
1993
- 1993-03-30 JP JP07192893A patent/JP3436315B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629554A (en) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324675A (en) | Method of producing semiconductor devices of a MONOS type | |
| JP2857006B2 (en) | Self-aligned cobalt silicide on MOS integrated circuits. | |
| JPH10163348A (en) | Manufcture of nonvolatile semiconductor storage device | |
| JPH0638496B2 (en) | Semiconductor device | |
| US6235585B1 (en) | Method for fabricating flash memory device and peripheral area | |
| JP2003163289A (en) | Method for manufacturing semiconductor memory and method for manufacturing semiconductor device containing semiconductor memory | |
| JP3436315B2 (en) | Method of manufacturing MONOS type semiconductor nonvolatile memory device and method of manufacturing semiconductor device | |
| US5744391A (en) | Method to improve isolation between EEPROM devices via a field oxide anneal | |
| KR100223736B1 (en) | Method of manufacturing semiconductor device | |
| JPH0563206A (en) | Manufacture of nonvolatile semiconductor memory | |
| JP2001015754A (en) | Method for forming conductive line of semiconductor device | |
| JP3433016B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
| JPH0529343A (en) | Manufacture of fine semiconductor device | |
| JPH11284084A (en) | Nonvolatile semiconductor storage device and its manufacture | |
| JP2583243B2 (en) | Method for manufacturing MOS transistor | |
| JP4841082B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
| JPH09129758A (en) | Manufacture of semiconductor integrated circuit device | |
| JP3009683B2 (en) | Method for manufacturing semiconductor nonvolatile memory element | |
| JPH03211775A (en) | Manufacture of nonvolatile semiconductor memory | |
| JP3338344B2 (en) | Manufacturing method of nonvolatile semiconductor device | |
| JPH08222736A (en) | Method of manufacturing mos transistor | |
| JP2000049346A (en) | Semiconductor device and its manufacture | |
| JPH0846191A (en) | Manufacture of semiconductor device | |
| KR100296125B1 (en) | Gate electrode formation method of semiconductor device | |
| JP2770811B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |