JP3433016B2 - Manufacturing method of nonvolatile semiconductor memory device - Google Patents

Manufacturing method of nonvolatile semiconductor memory device

Info

Publication number
JP3433016B2
JP3433016B2 JP21743096A JP21743096A JP3433016B2 JP 3433016 B2 JP3433016 B2 JP 3433016B2 JP 21743096 A JP21743096 A JP 21743096A JP 21743096 A JP21743096 A JP 21743096A JP 3433016 B2 JP3433016 B2 JP 3433016B2
Authority
JP
Japan
Prior art keywords
film
gate
oxide film
forming
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21743096A
Other languages
Japanese (ja)
Other versions
JPH1065026A (en
Inventor
正二 坂村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP21743096A priority Critical patent/JP3433016B2/en
Publication of JPH1065026A publication Critical patent/JPH1065026A/en
Application granted granted Critical
Publication of JP3433016B2 publication Critical patent/JP3433016B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置の製造方法に関し、更に詳しく言えば、スプリッ
トゲート型のフラッシュメモリに蓄えられた情報の消去
特性を向上することを目的とする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a non-volatile semiconductor memory device, and more specifically, to improve the erasing characteristic of information stored in a split gate type flash memory.

【0002】[0002]

【従来の技術】以下で、従来例に係わる不揮発性半導体
記憶装置であるスプリットゲート型フラッシュメモリの
製造方法について図面を参照しながら説明する。このス
プリットゲート型フラッシュメモリは、図16に示すよ
うにコントロールゲート7が絶縁膜6を介してフローテ
ィングゲート5の上部から側部にかけて形成されて成る
フラッシュメモリである。
2. Description of the Related Art A method of manufacturing a split gate type flash memory which is a non-volatile semiconductor memory device according to a conventional example will be described below with reference to the drawings. This split gate type flash memory is a flash memory in which a control gate 7 is formed from an upper portion to a side portion of a floating gate 5 via an insulating film 6 as shown in FIG.

【0003】これを作成するには、先ず、図13に示す
ように半導体基板1上にSiO2 膜から成るゲート絶縁
膜2とポリシリコン膜3を順次形成し、該ポリシリコン
膜3上にLOCOS酸化膜4を形成する。次に、図14
に示すようにLOCOS酸化膜4をマスクにしてポリシ
リコン膜3をエッチング・除去し、フローティングゲー
ト5を形成する。
In order to form this, first, as shown in FIG. 13, a gate insulating film 2 made of a SiO 2 film and a polysilicon film 3 are sequentially formed on a semiconductor substrate 1, and LOCOS oxidation is performed on the polysilicon film 3. The film 4 is formed. Next, FIG.
As shown in FIG. 5, the polysilicon film 3 is etched and removed using the LOCOS oxide film 4 as a mask to form the floating gate 5.

【0004】次いで、前記絶縁膜2をフッ酸系のエッチ
ング液で等方性エッチングしてフローティングゲート直
下にのみ残存するようにエッチング・除去した後に、図
15に示すように熱酸化膜から成る絶縁膜6を形成す
る。その後、前記絶縁膜6の上にポリシリコン膜を形成
してフローティングゲート5の上部から側部にかけて残
存するようにパターニングしてコントロールゲート7を
形成し、こうして形成されたフローティングゲート5及
びコントロールゲート7をマスクにして、不純物を半導
体基板1上に注入してソース・ドレイン領域8、9を形
成する。これにより、図16に示すようなスプリットゲ
ート型フラッシュメモリが形成される。
Then, the insulating film 2 is isotropically etched with a hydrofluoric acid-based etching solution so as to be etched and removed so as to remain only just under the floating gate, and then an insulating film made of a thermal oxide film is formed as shown in FIG. The film 6 is formed. Then, a polysilicon film is formed on the insulating film 6 and is patterned so as to remain from the upper part to the side parts of the floating gate 5 to form a control gate 7. The floating gate 5 and the control gate 7 thus formed are formed. Is used as a mask to implant impurities into the semiconductor substrate 1 to form the source / drain regions 8 and 9. As a result, a split gate type flash memory as shown in FIG. 16 is formed.

【0005】尚、上記のスプリットゲート型フラッシュ
メモリにおいて、書き込み対象のメモリセル(以下、選
択セルと称する。)のトランジスタをONさせて、電子
をフローティングゲート5に注入することによりプログ
ラムの書き込みをしていた。
In the split gate flash memory described above, a program is written by turning on a transistor of a memory cell to be written (hereinafter referred to as a selected cell) and injecting electrons into the floating gate 5. Was there.

【0006】[0006]

【発明が解決しようとする課題】上記従来の不揮発性半
導体記憶装置の製造方法によると、図14に示すように
LOCOS酸化膜4をマスクにしてポリシリコン膜3を
エッチング・除去し、フローティングゲート5を形成す
ることで、フローティングゲート5の上部の角部に尖鋭
部を形成し、電界集中を発生し易くさせて、電子の消去
効率を向上させている。
According to the conventional method of manufacturing a nonvolatile semiconductor memory device, as shown in FIG. 14, the polysilicon film 3 is etched and removed using the LOCOS oxide film 4 as a mask, and the floating gate 5 is removed. By forming the above, a sharp portion is formed at the upper corner portion of the floating gate 5 to facilitate the concentration of an electric field and improve the electron erasing efficiency.

【0007】しかしながら、前述した尖鋭部の角度は、
酸化時の条件で決まってしまうため、消去効率を向上さ
せるには、例えば、絶縁膜6を薄くするとか、高電圧を
かける、イオン注入量を調整する等の他のパラメータで
制御するしかなかった。従って、本発明では前記フロー
ティングゲートの尖鋭部の角度設計の自由度を増す不揮
発性半導体記憶装置の製造方法を提供することを目的と
する。
However, the angle of the above-mentioned sharp portion is
Since it is determined by the conditions at the time of oxidation, in order to improve the erasing efficiency, there is no choice but to control with other parameters such as thinning the insulating film 6, applying a high voltage, adjusting the ion implantation amount, and the like. . Therefore, it is an object of the present invention to provide a method for manufacturing a non-volatile semiconductor memory device that increases the degree of freedom in designing the angle of the sharp portion of the floating gate.

【0008】[0008]

【課題を解決するための手段】そこで、本発明は半導体
基板11上にLOCOS酸化膜13を形成し、該LOC
OS酸化膜13を除去して前記基板11に段差部11A
を形成した後、全面にゲート絶縁膜14及びポリシリコ
ン膜15を順次形成し、前記段差部11A内のポリシリ
コン膜15上にLOCOS酸化膜18を形成する。次
に、前記LOCOS酸化膜18をマスクにして前記ポリ
シリコン膜15をエッチング・除去して、前記段差部1
1A内に該段差部11Aのスロープを利用して鋭角な尖
鋭部19Aを有するフローティングゲート19を形成す
るものである。
Therefore, according to the present invention, the LOCOS oxide film 13 is formed on the semiconductor substrate 11, and the LOCOS oxide film 13 is formed.
By removing the OS oxide film 13, the stepped portion 11A is formed on the substrate 11.
Then, a gate insulating film 14 and a polysilicon film 15 are sequentially formed on the entire surface, and a LOCOS oxide film 18 is formed on the polysilicon film 15 in the step portion 11A. Next, the polysilicon film 15 is etched and removed using the LOCOS oxide film 18 as a mask, and the step portion 1
By using the slope of the stepped portion 11A in 1A, the floating gate 19 having an acute pointed portion 19A is formed.

【0009】また、半導体基板31上にフローティング
ゲート形成領域を挟むようにLOCOS酸化膜33を形
成し、該LOCOS酸化膜33を除去して前記フローテ
ィングゲート形成領域が他の領域より高くなるように段
差部31Aを形成した後、全面にゲート絶縁膜34及び
ポリシリコン膜35を順次形成し、少なくとも前記段差
部31A上の前記ポリシリコン膜35上にLOCOS酸
化膜38を形成する。次に、前記LOCOS酸化膜38
をマスクにして前記ポリシリコン膜35をエッチング・
除去して前記段差部31A上に該段差部31Aのスロー
プを利用して鈍角な尖鋭部39Aを有するフローティン
グゲート39を形成するものである。
Further, a LOCOS oxide film 33 is formed on the semiconductor substrate 31 so as to sandwich the floating gate formation region, and the LOCOS oxide film 33 is removed so that the floating gate formation region becomes higher than other regions. After forming the portion 31A, a gate insulating film 34 and a polysilicon film 35 are sequentially formed on the entire surface, and a LOCOS oxide film 38 is formed on at least the polysilicon film 35 on the step portion 31A. Next, the LOCOS oxide film 38
Is used as a mask to etch the polysilicon film 35.
The floating gate 39 having an obtuse sharp point 39A is formed on the stepped portion 31A by utilizing the slope of the stepped portion 31A.

【0010】[0010]

【発明の実施の形態】以下、本発明の不揮発性半導体記
憶装置の製造方法の一実施の形態について説明する。本
発明の一実施の形態に係わる不揮発性半導体記憶装置
は、図7に示すようにコントロールゲート21が絶縁膜
20を介してフローティングゲート19の上部から側部
にかけて形成されて成ることを特徴とするスプリットゲ
ート型フラッシュメモリである。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a method for manufacturing a nonvolatile semiconductor memory device of the present invention will be described below. A nonvolatile semiconductor memory device according to one embodiment of the present invention is characterized in that a control gate 21 is formed from an upper portion to a side portion of a floating gate 19 via an insulating film 20 as shown in FIG. It is a split gate type flash memory.

【0011】先ず、図1に示すように半導体基板11上
に形成された開口を有するSiN膜12をマスクにして
約900℃の温度で熱酸化して、前記SiN膜12の開
口にLOCOS(Local Oxidation of Silicon)酸化膜
13を形成する。次に、前記SiN膜12及びLOCO
S酸化膜13を除去することで、図2に示すように半導
体基板11上に段差部11Aを形成する。
First, as shown in FIG. 1, the SiN film 12 having an opening formed on the semiconductor substrate 11 is used as a mask to perform thermal oxidation at a temperature of about 900 ° C. to form a LOCOS (Local) in the opening of the SiN film 12. Oxidation of Silicon) oxide film 13 is formed. Next, the SiN film 12 and LOCO
By removing the S oxide film 13, a step portion 11A is formed on the semiconductor substrate 11 as shown in FIG.

【0012】続いて、図3に示すようにSiO2 膜から
成るゲート絶縁膜14を約900℃のドライ酸化で形成
し、膜厚約1500Åのポリシリコン膜15を形成す
る。その後、前記ポリシリコン膜15上にSiN膜16
を堆積し、その下層に少なくとも前記段差部11Aが含
まれる領域に開口17を形成した後に、図4に示すよう
にポリシリコン膜15を約900℃の温度で熱酸化して
SiN膜16の開口17にLOCOS酸化膜18を形成
する。
Subsequently, as shown in FIG. 3, a gate insulating film 14 made of a SiO 2 film is formed by dry oxidation at about 900 ° C. to form a polysilicon film 15 having a film thickness of about 1500 Å. Then, a SiN film 16 is formed on the polysilicon film 15.
Is deposited, and an opening 17 is formed in a region below the stepped portion 11A at least, and then the polysilicon film 15 is thermally oxidized at a temperature of about 900 ° C. to form an opening in the SiN film 16 as shown in FIG. A LOCOS oxide film 18 is formed on 17.

【0013】次に、LOCOS酸化膜18をマスクにし
て図5に示すように例えば流量80sccmのCl2 ガ
ス、流量5sccmのO2 ガスを用いて、圧力5mTo
rr、PFパワー50W、マグネトロン250mAの条
件で残余のポリシリコン膜15をエッチングして完全に
選択除去してフローティングゲート19を形成する。こ
のとき、フローティングゲート19の角部に形成される
尖鋭部19Aの角度は、半導体基板11上に形成した段
差部11Aのスロープを利用することで、例えば従来と
同じ酸化条件でLOCOS酸化膜を形成したとしても図
16に示す従来のフローティングゲートの尖鋭部の角度
に比して、より鋭角に形成できる。例えば、段差部約3
00Å(LOCOS膜約500Å)で約5度鋭角にな
る。
Next, using the LOCOS oxide film 18 as a mask, as shown in FIG. 5, Cl 2 gas with a flow rate of 80 sccm and O 2 gas with a flow rate of 5 sccm are used, and the pressure is 5 mTo.
The remaining polysilicon film 15 is etched and completely removed under the conditions of rr, PF power of 50 W and magnetron of 250 mA to form the floating gate 19. At this time, the angle of the sharp portion 19A formed at the corner portion of the floating gate 19 uses the slope of the step portion 11A formed on the semiconductor substrate 11 to form, for example, a LOCOS oxide film under the same oxidizing conditions as the conventional one. Even if it does, it can be formed with a sharper angle than the angle of the sharp portion of the conventional floating gate shown in FIG. For example, about 3 steps
At 00Å (LOCOS film about 500Å), an acute angle of about 5 degrees is obtained.

【0014】次いで、フッ酸系のエッチング液を用いて
フローティングゲート19直下の領域以外に形成された
第1のゲート絶縁膜14を除去した後、全面を約950
℃の温度で熱酸化することにより、膜厚250Å程度の
熱酸化膜を形成し、図6に示すように前記絶縁膜14や
LOCOS酸化膜18と共に一体化された絶縁膜20を
形成する。
Next, after removing the first gate insulating film 14 formed in a region other than the region immediately below the floating gate 19 using a hydrofluoric acid-based etching solution, the entire surface is about 950.
By thermal oxidation at a temperature of ° C, a thermal oxide film having a film thickness of about 250Å is formed, and an insulating film 20 integrated with the insulating film 14 and the LOCOS oxide film 18 is formed as shown in FIG.

【0015】次いで、ポリシリコン膜を約1500Å程
度、WSix膜を約1500Å程度順次形成し、フロー
ティングゲート19の上部から側部にかけて残存するよ
うにパターニングしてコントロールゲート21を形成
し、フローティングゲート19及びコントロールゲート
21をマスクにして不純物を半導体基板11に注入して
ソース・ドレイン領域22、23を形成することによ
り、図7に示すようなスプリットゲート型フラッシュメ
モリが形成される。
Next, a polysilicon film and a WSix film are sequentially formed in the order of about 1500 Å and about 1500 Å, respectively, and the control gate 21 is formed by patterning the floating gate 19 so as to remain from the upper portion to the side portions thereof. By implanting impurities into the semiconductor substrate 11 using the control gate 21 as a mask to form the source / drain regions 22 and 23, a split gate type flash memory as shown in FIG. 7 is formed.

【0016】以上説明したように、半導体基板11に形
成した段差部11Aにフローティングゲート19を形成
することで、例えば、従来と同様の酸化条件でフローテ
ィングゲート形成用のLOCOS酸化膜を形成したとし
ても、前記段差部11Aのスロープにより、更に尖鋭部
を鋭角に形成でき、鋭角にすることで、更に電界集中が
発生し易くなり、より低電圧版に対応できる。
As described above, by forming the floating gate 19 on the step portion 11A formed on the semiconductor substrate 11, for example, even if a LOCOS oxide film for forming the floating gate is formed under the same oxidizing condition as the conventional one. By the slope of the stepped portion 11A, the sharp portion can be formed at an acute angle, and by making the acute angle, electric field concentration is more likely to occur, and a lower voltage plate can be supported.

【0017】また、本発明の他の実施の形態を図8乃至
図12に基づき説明する。先ず、図8に示すように半導
体基板31上のフローティングゲート形成領域上に形成
されたSiN膜32をマスクにして約900℃の温度で
熱酸化して、前記SiN膜32でマスクされていない領
域にLOCOS(Local Oxidation of Silicon)酸化膜
33を形成する。
Another embodiment of the present invention will be described with reference to FIGS. First, as shown in FIG. 8, the SiN film 32 formed on the floating gate formation region on the semiconductor substrate 31 is used as a mask for thermal oxidation at a temperature of about 900 ° C., and the region not masked by the SiN film 32. Then, a LOCOS (Local Oxidation of Silicon) oxide film 33 is formed.

【0018】次に、前記SiN膜32及びLOCOS酸
化膜33を除去することで、図9に示すように半導体基
板31上のフローティングゲート形成領域に他の領域よ
り高い段差部31Aを形成する。続いて、図10に示す
ようにSiO2 膜から成るゲート絶縁膜34を約900
℃のドライ酸化で形成し、膜厚約1500Åのポリシリ
コン膜35を形成する。その後、前記ポリシリコン膜3
5上にSiN膜36を堆積し、その下層に少なくとも前
記段差部31Aが含まれる領域に開口37を形成した後
に、図11に示すようにポリシリコン膜35を約900
℃の温度で熱酸化してSiN膜36の開口37にLOC
OS酸化膜38を形成する。
Next, by removing the SiN film 32 and the LOCOS oxide film 33, a step 31A higher than the other regions is formed in the floating gate formation region on the semiconductor substrate 31, as shown in FIG. Then, as shown in FIG. 10, a gate insulating film 34 made of a SiO2 film is formed to a thickness of about 900.
A polysilicon film 35 having a thickness of about 1500 Å is formed by dry oxidation at ℃. Then, the polysilicon film 3
5, a SiN film 36 is deposited on the upper surface of the SiN film 5, and an opening 37 is formed in a layer below the SiN film 36 in a region including at least the step portion 31A. Then, as shown in FIG.
Thermally oxidize at a temperature of ℃ to LOC the opening 37 of the SiN film 36.
An OS oxide film 38 is formed.

【0019】次に、LOCOS酸化膜38をマスクにし
て図12に示すように例えば流量80sccmのCl2
ガス、流量5sccmのO2 ガスを用いて、圧力5mT
orr、PFパワー50W、マグネトロン250mAの
条件で残余のポリシリコン膜35をエッチングして完全
に選択除去してフローティングゲート39を形成する。
Next, using the LOCOS oxide film 38 as a mask, as shown in FIG. 12, Cl 2 having a flow rate of 80 sccm is used.
Gas, O2 gas with a flow rate of 5 sccm, pressure of 5 mT
The remaining polysilicon film 35 is etched and completely removed under the conditions of orr, PF power 50 W, and magnetron 250 mA to form the floating gate 39.

【0020】このとき、フローティングゲート39の角
部に形成される尖鋭部39Aの角度は、半導体基板31
上に形成した段差部31Aのスロープを利用すること
で、例えば従来と同じ酸化条件でLOCOS酸化膜を形
成したとしても図16に示す従来のフローティングゲー
トの尖鋭部の角度に比して、鈍角に形成できる。例え
ば、300Åの段差で約7度鈍角になる。
At this time, the angle of the sharp portion 39A formed at the corner of the floating gate 39 is determined by the semiconductor substrate 31.
By utilizing the slope of the step portion 31A formed above, for example, even if the LOCOS oxide film is formed under the same oxidation condition as the conventional one, the angle becomes obtuse as compared with the angle of the sharp portion of the conventional floating gate shown in FIG. Can be formed. For example, a 300 Å step makes an obtuse angle of about 7 degrees.

【0021】以下、前述した第1の実施の形態と同様に
して、フローティングゲート39を被覆する絶縁膜を形
成し、該フローティングゲート39の上部から側部にか
けてコントロールゲートを形成し、フローティングゲー
ト39及びコントロールゲートをマスクにして不純物を
半導体基板31に注入してソース・ドレイン領域を形成
することにより、スプリットゲート型フラッシュメモリ
が形成される。
Thereafter, similarly to the first embodiment described above, an insulating film covering the floating gate 39 is formed, and a control gate is formed from the upper part to the side part of the floating gate 39, and the floating gate 39 and Impurities are implanted into the semiconductor substrate 31 using the control gate as a mask to form source / drain regions, whereby a split gate flash memory is formed.

【0022】以上説明したように、他の実施の形態の不
揮発性半導体記憶装置は、半導体基板31に形成した段
差部31Aにフローティングゲート39を形成すること
で、例えば、従来と同様の酸化条件でフローティングゲ
ート形成用のLOCOS酸化膜を形成したとしても、前
記段差部31Aのスロープにより、フローティングゲー
トの尖鋭部を鈍角に形成することができる。
As described above, in the nonvolatile semiconductor memory device of the other embodiment, the floating gate 39 is formed in the step portion 31A formed on the semiconductor substrate 31, so that, for example, under the same oxidizing condition as the conventional one. Even if the LOCOS oxide film for forming the floating gate is formed, the sharp portion of the floating gate can be formed at an obtuse angle due to the slope of the step portion 31A.

【0023】このように本発明では、従来、フローティ
ングゲートの尖鋭部の角度は、酸化時の条件に束縛され
ていたが、本発明を適用することで尖鋭部の角度を自由
に設定できる。
As described above, according to the present invention, conventionally, the angle of the sharp portion of the floating gate is restricted by the condition at the time of oxidation, but by applying the present invention, the angle of the sharp portion can be freely set.

【0024】[0024]

【発明の効果】以上、本発明によれば半導体基板に形成
した段差部にフローティングゲートを形成することで、
その段差部のスロープを利用してフローティングゲート
の尖鋭部の角度を自由に設定できるため、従来のように
尖鋭部の角度が、酸化時の条件に束縛されることがな
く、本発明を適用することで尖鋭部の角度設計の自由度
が増大する。
As described above, according to the present invention, the floating gate is formed in the step portion formed on the semiconductor substrate.
Since the angle of the sharp portion of the floating gate can be freely set by utilizing the slope of the stepped portion, the present invention is applied without the angle of the sharp portion being restricted by the condition at the time of oxidation as in the conventional case. This increases the degree of freedom in designing the angle of the sharp portion.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第1の断面図である。
FIG. 1 is a first cross-sectional view showing a method for manufacturing a nonvolatile semiconductor memory device according to an embodiment of the present invention.

【図2】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第2の断面図である。
FIG. 2 is a second cross-sectional view showing the method for manufacturing the nonvolatile semiconductor memory device in the embodiment of the present invention.

【図3】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第3の断面図である。
FIG. 3 is a third cross-sectional view showing the method for manufacturing the nonvolatile semiconductor memory device in the embodiment of the present invention.

【図4】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第4の断面図である。
FIG. 4 is a fourth cross-sectional view showing the method of manufacturing the nonvolatile semiconductor memory device in the embodiment of the present invention.

【図5】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第5の断面図である。
FIG. 5 is a fifth cross-sectional view showing the method for manufacturing the nonvolatile semiconductor memory device in the embodiment of the present invention.

【図6】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第6の断面図である。
FIG. 6 is a sixth cross-sectional view showing the method for manufacturing the nonvolatile semiconductor memory device in the embodiment of the present invention.

【図7】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第7の断面図である。
FIG. 7 is a seventh cross-sectional view showing the method for manufacturing the nonvolatile semiconductor memory device in the embodiment of the present invention.

【図8】本発明の他の実施の形態の不揮発性半導体記憶
装置の製造方法を示す第1の断面図である。
FIG. 8 is a first cross-sectional view showing the method of manufacturing a nonvolatile semiconductor memory device according to another embodiment of the present invention.

【図9】本発明の他の実施の形態の不揮発性半導体記憶
装置の製造方法を示す第2の断面図である。
FIG. 9 is a second cross-sectional view showing the method of manufacturing a nonvolatile semiconductor memory device according to another embodiment of the present invention.

【図10】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第3の断面図である。
FIG. 10 is a third cross-sectional view showing the method of manufacturing the nonvolatile semiconductor memory device according to another embodiment of the present invention.

【図11】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第4の断面図である。
FIG. 11 is a fourth cross-sectional view showing the method of manufacturing a nonvolatile semiconductor memory device according to another embodiment of the present invention.

【図12】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第5の断面図である。
FIG. 12 is a fifth cross-sectional view showing the manufacturing method of the nonvolatile semiconductor memory device in another embodiment of the present invention.

【図13】従来の不揮発性半導体記憶装置の製造方法を
示す第1の断面図である。
FIG. 13 is a first cross-sectional view showing the method of manufacturing the conventional nonvolatile semiconductor memory device.

【図14】従来の不揮発性半導体記憶装置の製造方法を
示す第2の断面図である。
FIG. 14 is a second cross-sectional view showing the method of manufacturing the conventional nonvolatile semiconductor memory device.

【図15】従来の不揮発性半導体記憶装置の製造方法を
示す第3の断面図である。
FIG. 15 is a third cross-sectional view showing the method of manufacturing the conventional nonvolatile semiconductor memory device.

【図16】従来の不揮発性半導体記憶装置の製造方法を
示す第4の断面図である。
FIG. 16 is a fourth cross-sectional view showing the method of manufacturing the conventional nonvolatile semiconductor memory device.

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792 Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に第1の選択酸化膜を形成
する工程と、前記第1の選択酸化膜を除去して前記基板
に段差部を形成した後に全面にゲ−ト絶縁膜及びポリシ
リコン膜を順次形成し、少なくとも前記段差部内の前記
ポリシリコン膜上に第2の選択酸化膜を形成する工程
と、前記第2の選択酸化膜をマスクにして前記ポリシリ
コン膜をエツチング・除去して、前記段差部内に該段差
部のスロ−プを利用して鋭角な尖鋭部を有するフロ−テ
イングゲ−トを形成する工程と、全面を酸化して前記フ
ロ−テイングゲ−トを被覆するように絶縁膜を形成した
後に前記フロ−テイングゲ−トの上部から側部にかけて
コントロ−ルゲ−トを形成する工程と、前記フロ−テイ
ングゲ−ト及びコントロ−ルゲ−トをマスクにして不純
物を前記基板に注入してソ−ス・ドレイン領域を形成す
る工程とを有することを特徴とする不揮発性半導体記憶
装置の製造方法。
1. A first selective oxide film is formed on a semiconductor substrate.
And the step of removing the first selective oxide film to remove the substrate
After forming a step on the gate, a gate insulating film and a policy are formed on the entire surface.
A recon film is sequentially formed, and at least the inside of the step portion is
Step of forming second selective oxide film on polysilicon film
And using the second selective oxide film as a mask,
Etching and removal of the con-
Using a slop of the part, a float having an acute pointed part.
The step of forming an ingate and oxidizing the entire surface
An insulating film was formed so as to cover the rotating gate.
Later on from the top of the floating gate to the sides
A step of forming a control gate;
Impure using nggate and control gate as a mask
Injecting a substance into the substrate to form a source / drain region
Non-volatile semiconductor memory characterized by including the steps of:
Device manufacturing method.
【請求項2】 半導体基板上にフロ−テイングゲ−ト形
成領域を挟むように第1の選択酸化膜を形成する工程
と、前記第1の選択酸化膜を除去して前記フロ−テイン
グゲ−ト形成領域が他の領域より高くなるように段差部
を形成した後に全面にゲ−ト絶縁膜及びポリシリコン膜
を順次形成し、少なくとも前記段差部上の前記ポリシリ
コン膜上に第2の選択酸化膜を形成する工程と、前記第
2の選択酸化膜をマスクにして前記ポリシリコン膜をエ
ツチング・除去して前記段差部上に該段差部のスロ−プ
を利用して鈍角な尖鋭部を有するフロ−テイングゲ−ト
を形成する工程と、全面を酸化して絶縁膜を形成した後
に前記フロ−テイングゲ−トの上部から側部にかけてコ
ントロ−ルゲ−トを形成する工程と、前記フロ−テイン
グゲ−ト及びコントロ−ルゲ−トをマスクにして不純物
を前記基板に注入してソ−ス・ドレイン領域を形成する
工程とを有することを特徴とする不揮発性半導体記憶装
置の製造方法。
2. A floating gate type on a semiconductor substrate.
Step of forming first selective oxide film so as to sandwich the formed region
And removing the first selective oxide film to remove the floatein.
Stepped portion so that the gate formation area is higher than other areas
Gate insulating film and polysilicon film over the entire surface after forming
Are sequentially formed, and at least the polysilicon on the step portion is formed.
Forming a second selective oxide film on the conductive film;
The polysilicon film is etched using the selective oxide film of No. 2 as a mask.
On the stepped portion by stitching and removal.
A floating gate having an obtuse sharp point
And the step of forming the insulating film by oxidizing the entire surface
From the top to the side of the floating gate.
Forming a control gate, and the above floate
Impurities with masks of gugget and control gate
Are implanted into the substrate to form a source / drain region.
Nonvolatile semiconductor memory device characterized by having
Manufacturing method.
JP21743096A 1996-08-19 1996-08-19 Manufacturing method of nonvolatile semiconductor memory device Expired - Fee Related JP3433016B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21743096A JP3433016B2 (en) 1996-08-19 1996-08-19 Manufacturing method of nonvolatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21743096A JP3433016B2 (en) 1996-08-19 1996-08-19 Manufacturing method of nonvolatile semiconductor memory device

Publications (2)

Publication Number Publication Date
JPH1065026A JPH1065026A (en) 1998-03-06
JP3433016B2 true JP3433016B2 (en) 2003-08-04

Family

ID=16704102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21743096A Expired - Fee Related JP3433016B2 (en) 1996-08-19 1996-08-19 Manufacturing method of nonvolatile semiconductor memory device

Country Status (1)

Country Link
JP (1) JP3433016B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049874A (en) * 2002-12-05 2004-06-14 아남반도체 주식회사 Flash memory and fabrication method thereof
KR100497195B1 (en) * 2003-01-30 2005-06-23 동부아남반도체 주식회사 Flash memory and fabrication method thereof
KR100676598B1 (en) 2005-04-01 2007-01-30 주식회사 하이닉스반도체 Method of manufacturing a semiconductor memory device

Also Published As

Publication number Publication date
JPH1065026A (en) 1998-03-06

Similar Documents

Publication Publication Date Title
JP3312102B2 (en) Manufacturing method of nonvolatile semiconductor memory device
KR0150048B1 (en) Flash eeprom cell and its making method
JP4027446B2 (en) Nonvolatile memory manufacturing method
JP2000150678A (en) Nonvolatile semiconductor memory and fabrication thereof
JPH088318B2 (en) Method for manufacturing non-volatile semiconductor memory device
JPH07115143A (en) Manufacture of non-volatile memory
JP2002033406A (en) Method for manufacturing flash memory
JP3394859B2 (en) Method for manufacturing semiconductor memory device
JP3433016B2 (en) Manufacturing method of nonvolatile semiconductor memory device
JP2000269450A (en) Semiconductor device and its manufacture
JPH0563206A (en) Manufacture of nonvolatile semiconductor memory
JP3436315B2 (en) Method of manufacturing MONOS type semiconductor nonvolatile memory device and method of manufacturing semiconductor device
JP3332824B2 (en) Nonvolatile semiconductor memory device
JP2938290B2 (en) Method for manufacturing semiconductor device
JPH05251711A (en) Semiconductor integrated circuit and its manufacture
JPH10116924A (en) Manufacture of non-volatile semiconductor memory
JPH10189922A (en) Manufacture of flash memory element
JP3028412B2 (en) Flash memory cell manufacturing method
JP3338344B2 (en) Manufacturing method of nonvolatile semiconductor device
JPH04356969A (en) Nonvolatile semiconductor device
JPH07147335A (en) Manufacture of nonvolatile semiconductor memory device
JP2738369B2 (en) Method for manufacturing semiconductor device
JP3316423B2 (en) Manufacturing method of nonvolatile semiconductor memory device
JPH11354759A (en) Semiconductor memory and its fabrication
JPS6336575A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees