JP4841082B2

JP4841082B2 - Method for manufacturing nonvolatile semiconductor memory device

Info

Publication number: JP4841082B2
Application number: JP2001269676A
Authority: JP
Inventors: 健二斉藤
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2001-09-06
Filing date: 2001-09-06
Publication date: 2011-12-21
Anticipated expiration: 2021-09-06
Also published as: JP2003078049A

Description

【０００１】
【発明の属する技術分野】
この発明は、自己整合型ソース線形成方法を用いた不揮発性半導体記憶装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
図４は従来の不揮発性半導体記憶装置を示す平面図であり、図５，６は図４のＡ−Ａ’およびＢ−Ｂ’部の製造方法を示す工程断面図である。図５，６に従って順次説明を行なう。
【０００３】
まず、図５（ａ）に示すように、半導体基板１上に選択的に（この場合、Ａ−Ａ’断面）素子分離絶縁膜２を形成する。その後、半導体基板１および素子分離絶縁膜２上に熱酸化法によりゲート酸化膜３を形成する。さらにＣＶＤ法により浮遊ゲート用導電膜４であるＰｏｌｙ−Ｓｉ膜またはＤｏｐｅｄＰｏｌｙ−Ｓｉ膜を堆積する。
【０００４】
さらに、浮遊ゲート用導電膜４上に第１の層間絶縁膜５、制御ゲート用導電膜６であるＰｏｌｙ−Ｓｉ膜またはＤｏｐｅｄＰｏｌｙ−Ｓｉ膜、高融点金属膜７を順次堆積する。その後、シリコン酸化膜を形成し、写真製版および異方性エッチングを施して制御ゲート形成のためのシリコン酸化膜マスク８ａを形成する。
【０００５】
次に、図５（ｂ）に示すように、シリコン酸化膜マスク８ａを用いて、高融点金属膜７、制御ゲート用導電膜６、第１の層間絶縁膜５、浮遊ゲート用導電膜４に異方性ドライエッチングを施す。その結果、高融点金属膜７、制御ゲート用導電膜６からなる制御ゲート６ａ，７ａ、浮遊ゲート用導電膜４からなる浮遊ゲート４ａを備えたゲート電極を形成する。
その後、イオン注入によりソース・ドレイン領域９を形成する（Ｂ−Ｂ’断面）。
【０００６】
次に、図５（ｃ）に示すように、自己整合的にソース線を形成するためのマスクとしてフォトレジストパターン１０を形成する。
次に、図６（ａ）に示すように、フォトレジストパターン１０をマスクとして異方性ドライエッチングを施して、後にソース線となる部分上に形成されている素子分離絶縁膜２を除去する。その後、イオン注入により自己整合的にソース線１１を形成する。
【０００７】
このとき、図６（ａ）に示すように、フォトレジストパターン１０をマスクとして素子分離絶縁膜２の異方性ドライエッチングを施していることから、浮遊ゲート４ａ、第１の層間絶縁膜５ａ、制御ゲート６ａ，７ａからなるゲート電極側壁とソース線１１上にレジストポリマ１２が付着してしまう。
また、素子分離絶縁膜２除去時にシリコン酸化膜マスク８ａの一部も同時に除去されてしまい、制御ゲート上面７ａの高融点金属膜が露出してしまう。
【０００８】
次に、図６（ｂ）に示すように、フォトレジストパターン１０を除去した後、熱処理を行ない、ソース・ドレイン９，１１の拡散と、記憶保持性能を向上させるための側壁酸化膜１３を形成する。
その後、ＣＶＤ法により第２の層間絶縁膜１４を全面に堆積した後、写真製版処理および異方性ドライエッチングを施して、ドレインコンタクト１５を形成する。これにより、電気的導通を取り自己整合型ソース線を使用した不揮発性半導体記憶装置を完成する。
【０００９】
【発明が解決しようとする課題】
従来の不揮発性半導体記憶装置および製造方法は以上のようであり、図６（ａ）に示すように、ソース線１１を自己整合的に形成するためのマスクとして、フォトレジストパターン１０を使用していることから、浮遊ゲート４ａ、第１の層間絶縁膜５ａ、制御ゲート６ａ，７ａからなるゲート電極側壁とソース線１１上にレジストポリマ１２が付着してしまう。
【００１０】
その結果、図６（ｂ）の工程において、側壁酸化膜１３を形成する際に不純物汚染された側壁酸化膜が形成されてしまい、記憶保持性能を劣化させてしまうという問題点があった。
【００１１】
また、制御ゲート電極を形成するためのマスクがシリコン酸化膜で形成されているために、図６（ａ）に示すように、ソース線上に形成されている素子分離絶縁膜２を除去する際に、シリコン酸化膜マスク８ａも同時にエッチングされてしまい、制御ゲートの上面７ａが露出する。
【００１２】
その結果、図６（ｂ）の工程において、側壁酸化膜１３を形成する際の熱処理によって、制御ゲートの上面７ａに使用されている高融点金属膜が酸素雰囲気中に直接曝されて酸化されることになり、高融点金属膜の黒変、抵抗上昇、剥がれ等が発生するという問題点があった。
【００１３】
この発明は上記のような問題点を解消するためになされたもので、自己整合型ソース線形成方法において、ソース線形成時のマスクとしてフォトレジストを使用せず、制御ゲートの上面の露出を防止することのできる不揮発性半導体記憶装置およびその製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
この発明の請求項１に係る不揮発性半導体記憶装置の製造方法は、半導体基板上に選択的に素子分離絶縁膜を形成し、浮遊ゲート用導電膜、層間絶縁膜、制御ゲート用導電膜、高融点金属膜を順次形成する工程と、制御ゲート用導電膜上に、第１のシリコン窒化膜からなる制御ゲート形成用マスクを形成する工程と、制御ゲート形成用マスクを用いて、高融点金属膜、制御ゲート用導電膜、層間絶縁膜、浮遊ゲート用導電膜を順次エッチングして、制御ゲート、層間絶縁膜、浮遊ゲートからなるゲート電極を形成する工程と、ゲート電極を含む半導体基板全面上に、制御ゲート形成用マスクと同材質の膜でかつ制御ゲート形成用マスクの膜厚よりも薄い第２のシリコン窒化膜を形成する工程と、第２のシリコン窒化膜上にフォトレジストパターンを形成し、フォトレジストパターンをマスクとして、第２のシリコン窒化膜をエッチングする工程と、フォトレジストパターンを除去した後、第１のシリコン窒化膜と第２のシリコン窒化膜とをマスクとして、素子分離絶縁膜を除去してイオン注入を行ない、自己整合的にソース線を形成する工程と、第２のシリコン窒化膜を除去した後、熱処理を行ないゲート電極全面に側壁酸化膜を形成する工程とを備えている。
【００１８】
【発明の実施の形態】
実施の形態１．
図１はこの発明の不揮発性半導体記憶装置を示す平面図であり、図２，３は図１のＡ−Ａ’およびＢ−Ｂ’部の製造方法を示す工程断面図である。図２，３に従って順次説明を行なう。
【００１９】
まず、図２（ａ）に示すように、半導体基板１上に選択的に（この場合、Ａ−Ａ’断面）素子分離絶縁膜２を形成する。その後、半導体基板１および素子分離絶縁膜２上に熱酸化法によりゲート酸化膜３を形成する。さらにＣＶＤ法により浮遊ゲート用導電膜４であるＰｏｌｙ−Ｓｉ膜またはＤｏｐｅｄＰｏｌｙ−Ｓｉ膜４、第１の層間絶縁膜５、制御ゲート用導電膜６であるＰｏｌｙ−Ｓｉ膜またはＤｏｐｅｄＰｏｌｙ−Ｓｉ膜、さらにゲート電極の抵抗値を下げるためにスパッタ法またはＣＶＤ法によりＷＳｉ２またはＴｉＳｉ等の高融点金属膜７を堆積する。
その後、高融点金属膜７上にＣＶＤ法により２００〜２５０ｎｍ程度堆積する。第１のシリコン窒化膜１６を形成し、写真製版および異方性エッチングを施して制御ゲート形成のための第１のシリコン窒化膜マスク１６ａを形成する。
【００２０】
次に、図２（ｂ）に示すように、第１のシリコン窒化膜マスク１６ａを用いて、高融点金属膜７、制御ゲート用導電膜６、第１の層間絶縁膜５、浮遊ゲート用導電膜４に異方性ドライエッチングを施す。その結果、高融点金属膜７、制御ゲート用導電膜６からなる制御ゲート６ａ，７ａ、浮遊ゲート用導電膜４からなる浮遊ゲート４ａを備えたゲート電極を形成する。
その後、イオン注入によりソース・ドレイン領域９を形成する（Ｂ−Ｂ’断面）。
【００２１】
次に、図２（ｃ）に示すように、全面に第２のシリコン窒化膜１７をＣＶＤ法で第１のシリコン窒化膜１６よりも薄く５０〜１００ｎｍ程度堆積する。この第２のシリコン窒化膜１７は後に自己整合的にソース線を形成するためのマスクとなる。
次に、図３（ａ）に示すように、第２のシリコン窒化膜１７上にフォトレジストパターン１０を形成し、フォトレジストパターン１０をマスクとして第２のシリコン窒化膜１７に異方性ドライエッチングを施して、第２のシリコン窒化膜マスク１７ａを形成する。
【００２２】
次に、図３（ｂ）に示すように、フォトレジストパターン１０を除去し、第１および第２のシリコン窒化膜マスク１６ａ，１７ａをマスクとして異方性ドライエッチングを施して、後にソース線となる部分上に形成されている素子分離絶縁膜２を除去する。その後、イオン注入により自己整合的にソース線１１を形成する。
【００２３】
このとき、フォトレジストパターンではなく第１および第２のシリコン窒化膜マスク１６ａ、１７ａをマスクとして異方性ドライエッチングを施していることから、浮遊ゲート４ａ、第１の層間絶縁膜５ａ、制御ゲート６ａ，７ａからなるゲート電極側壁とソース線１１上にレジストポリマが付着することがない。
【００２４】
次に、図３（ｃ）に示すように、全面に異方性ドライエッチングを施して、第２のシリコン窒化膜１７ａを除去する。
この時、第２のシリコン窒化膜マスク１７ａは第１のシリコン窒化膜マスク１６aよりも膜厚を薄く形成しているので、第２のシリコン窒化膜マスク１７aを除去しても制御ゲート上全面に第１のシリコン窒化膜マスク１６ａが残存し、制御ゲート上面７ａの高融点金属膜が露出することはない。
【００２５】
次に、図３（ｄ）に示すように、熱処理を行ない、ソース・ドレイン９，１１の拡散と、記憶保持性能を向上させるための側壁酸化膜１３を形成する。
このとき、制御ゲート上面７ａが露出することなく、高融点金属が酸化されることもない。また、レジストポリマの付着もないことから、側壁酸化膜１３の不純物汚染も防止できる。
【００２６】
その後、ＣＶＤ法により第２の層間絶縁膜１４を全面に堆積した後、写真製版処理および異方性ドライエッチングを施して、ドレインコンタクト１５を形成する。これにより、電気的導通を取り自己整合型ソース線を使用した不揮発性半導体記憶装置を完成する。
【００２７】
このように、シリコン窒化膜をマスクとして自己整合型ソース線形成を行なったので、レジストポリマによって側壁酸化膜が汚染されることを防止でき、
素子分離酸化膜２を除去する際の、制御ゲート上のシリコン窒化膜マスクの消失を防止でき、制御ゲート上面の高融点金属膜の酸化を防止できる。
【００２８】
【発明の効果】
以上のようにこの発明によれば、制御ゲート上面全体に上記制御ゲート形成用マスクを備えるようにしたので、自己整合的にソース線を形成する際に、制御ゲート上面が露出することを防止できる。
【００２９】
また、制御ゲート上部が高融点金属膜であり、制御ゲート形成用マスクがシリコン窒化膜であるので、自己整合的にソース線を形成する際の素子分離絶縁膜を除去時に制御ゲート形成用マスクの一部が同時に除去されることがない。従って、制御ゲート上部の高融点金属膜が露出することを防止できる。
【００３０】
また、この発明の自己整合的にソース線を形成するためのマスクを形成する工程が、制御ゲート形成用マスクと同材質の膜を、上記の膜厚制御ゲート形成用マスクよりも薄く全面に形成し、写真製版および異方性エッチングを施して形成する工程であるので、自己整合的にソース線を形成するためのマスクを除去しても、制御ゲート形成用マスクは制御ゲートの上面全体に残存し、良好な制御ゲートを形成できる不揮発性半導体記憶装置の製造方法が得られる。
【００３１】
また、制御ゲート形成用マスクおよび自己整合的にソース線を形成するためのマスクがシリコン窒化膜で形成されているので、自己整合型ソース線形成時の素子分離酸化膜除去時において、レジストポリマの付着を防止でき、それによる側壁酸化膜の汚染を防止できる。また、素子分離酸化膜の除去時に制御ゲート形成用マスクがエッチングされることなく、制御ゲートの上面全体に残存し、良好な制御ゲートを形成できる不揮発性半導体記憶装置の製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の不揮発性半導体記憶装置を示す平面図である。
【図２】図１のＡ−Ａ’およびＢ−Ｂ’部の製造方法を示す工程断面図である。
【図３】図１のＡ−Ａ’およびＢ−Ｂ’部の製造方法を示す工程断面図である。
【図４】従来の不揮発性半導体記憶装置を示す平面図である。
【図５】図４のＡ−Ａ’およびＢ−Ｂ’部の製造方法を示す工程断面図である。
【図６】図４のＡ−Ａ’およびＢ−Ｂ’部の製造方法を示す工程断面図である。
【符号の説明】
１半導体基板、２素子分離絶縁膜、４浮遊ゲート用導電膜、
５第１の層間絶縁膜、６制御ゲート用導電膜、７高融点金属膜、
４ａ浮遊ゲート、６ａ，７ａ制御ゲート、１１ソース線、
１３側壁酸化膜、１６第１のシリコン窒化膜、
１６ａ第１のシリコン窒化膜マスク、１７第２のシリコン窒化膜、
１７ａ第２のシリコン窒化膜マスク。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nonvolatile semiconductor memory device using a self-aligned source line forming method and a method for manufacturing the same.
[0002]
[Prior art]
FIG. 4 is a plan view showing a conventional nonvolatile semiconductor memory device, and FIGS. 5 and 6 are process cross-sectional views showing a method for manufacturing the AA ′ and BB ′ portions of FIG. The description will be made sequentially according to FIGS.
[0003]
First, as shown in FIG. 5A, the element isolation insulating film 2 is selectively formed on the semiconductor substrate 1 (in this case, the AA ′ cross section). Thereafter, a gate oxide film 3 is formed on the semiconductor substrate 1 and the element isolation insulating film 2 by a thermal oxidation method. Further, a Poly-Si film or a Doped Poly-Si film as the floating gate conductive film 4 is deposited by CVD.
[0004]
Further, a first interlayer insulating film 5, a Poly-Si film or Doped Poly-Si film as a control gate conductive film 6, and a refractory metal film 7 are sequentially deposited on the floating gate conductive film 4. Thereafter, a silicon oxide film is formed, and photolithography and anisotropic etching are performed to form a silicon oxide film mask 8a for forming a control gate.
[0005]
Next, as shown in FIG. 5B, using the silicon oxide film mask 8a, the refractory metal film 7, the control gate conductive film 6, the first interlayer insulating film 5, and the floating gate conductive film 4 are formed. Anisotropic dry etching is performed. As a result, a gate electrode including the refractory metal film 7, the control gates 6a and 7a made of the control gate conductive film 6, and the floating gate 4a made of the floating gate conductive film 4 is formed.
Thereafter, source / drain regions 9 are formed by ion implantation (BB ′ cross section).
[0006]
Next, as shown in FIG. 5C, a photoresist pattern 10 is formed as a mask for forming source lines in a self-aligning manner.
Next, as shown in FIG. 6A, anisotropic dry etching is performed using the photoresist pattern 10 as a mask to remove the element isolation insulating film 2 formed on a portion that later becomes a source line. Thereafter, the source line 11 is formed in a self-aligned manner by ion implantation.
[0007]
At this time, as shown in FIG. 6A, since the element isolation insulating film 2 is subjected to anisotropic dry etching using the photoresist pattern 10 as a mask, the floating gate 4a, the first interlayer insulating film 5a, Resist polymer 12 adheres to the gate electrode side wall composed of control gates 6 a and 7 a and source line 11.
Further, when the element isolation insulating film 2 is removed, a part of the silicon oxide film mask 8a is also removed at the same time, and the refractory metal film on the upper surface 7a of the control gate is exposed.
[0008]
Next, as shown in FIG. 6B, after the photoresist pattern 10 is removed, heat treatment is performed to form a sidewall oxide film 13 for improving diffusion of the source / drain 9 and 11 and memory retention performance. To do.
Thereafter, a second interlayer insulating film 14 is deposited on the entire surface by the CVD method, and then a photolithography process and anisotropic dry etching are performed to form the drain contact 15. As a result, a nonvolatile semiconductor memory device that takes electrical continuity and uses a self-aligned source line is completed.
[0009]
[Problems to be solved by the invention]
The conventional nonvolatile semiconductor memory device and the manufacturing method are as described above. As shown in FIG. 6A, the photoresist pattern 10 is used as a mask for forming the source line 11 in a self-aligned manner. Therefore, the resist polymer 12 adheres to the side wall of the gate electrode including the floating gate 4 a, the first interlayer insulating film 5 a, and the control gates 6 a and 7 a and the source line 11.
[0010]
As a result, in the step of FIG. 6B, there is a problem that when the sidewall oxide film 13 is formed, a sidewall oxide film contaminated with impurities is formed, and the memory retention performance is deteriorated.
[0011]
Further, since the mask for forming the control gate electrode is formed of a silicon oxide film, as shown in FIG. 6A, when the element isolation insulating film 2 formed on the source line is removed. The silicon oxide film mask 8a is also etched at the same time, and the upper surface 7a of the control gate is exposed.
[0012]
As a result, in the process of FIG. 6B, the refractory metal film used for the upper surface 7a of the control gate is directly exposed to the oxygen atmosphere and oxidized by the heat treatment when forming the sidewall oxide film 13. As a result, there are problems that the refractory metal film is blackened, increased in resistance, peeled off, and the like.
[0013]
The present invention has been made to solve the above-described problems. In the self-aligned source line forming method, the photoresist is not used as a mask when forming the source line, and the upper surface of the control gate is prevented from being exposed. An object of the present invention is to provide a nonvolatile semiconductor memory device that can be used and a method for manufacturing the same.
[0014]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a method for manufacturing a nonvolatile semiconductor memory device, wherein an element isolation insulating film is selectively formed on a semiconductor substrate, a floating gate conductive film, an interlayer insulating film, a control gate conductive film, A step of forming a melting point metal film, a step of forming a control gate formation mask made of a first silicon nitride film on the control gate conductive film, and a refractory metal film using the control gate formation mask And sequentially etching the control gate conductive film, the interlayer insulating film, and the floating gate conductive film to form a gate electrode including the control gate, the interlayer insulating film, and the floating gate, and on the entire surface of the semiconductor substrate including the gate electrode. Forming a second silicon nitride film which is a film of the same material as the control gate forming mask and is thinner than the thickness of the control gate forming mask; and a photoresist pattern on the second silicon nitride film. And etching the second silicon nitride film using the photoresist pattern as a mask, and after removing the photoresist pattern, using the first silicon nitride film and the second silicon nitride film as a mask, Removing the element isolation insulating film and performing ion implantation to form a source line in a self-aligned manner; and removing the second silicon nitride film and then performing a heat treatment to form a sidewall oxide film on the entire surface of the gate electrode And.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a plan view showing a nonvolatile semiconductor memory device according to the present invention, and FIGS. 2 and 3 are process sectional views showing a method of manufacturing the AA ′ and BB ′ portions of FIG. The description will be made sequentially according to FIGS.
[0019]
First, as shown in FIG. 2A, the element isolation insulating film 2 is selectively formed on the semiconductor substrate 1 (in this case, the AA ′ cross section). Thereafter, a gate oxide film 3 is formed on the semiconductor substrate 1 and the element isolation insulating film 2 by a thermal oxidation method. Further, a Poly-Si film or Doped Poly-Si film 4 as the floating gate conductive film 4, a first interlayer insulating film 5, and a Poly-Si film or Doped Poly-Si film as the control gate conductive film 6 by the CVD method. In order to further reduce the resistance value of the gate electrode, a refractory metal film 7 such as WSi2 or TiSi is deposited by sputtering or CVD.
Thereafter, a film of about 200 to 250 nm is deposited on the refractory metal film 7 by the CVD method. A first silicon nitride film 16 is formed, and photolithography and anisotropic etching are performed to form a first silicon nitride film mask 16a for forming a control gate.
[0020]
Next, as shown in FIG. 2B, by using the first silicon nitride film mask 16a, the refractory metal film 7, the control gate conductive film 6, the first interlayer insulating film 5, and the floating gate conductive. The film 4 is subjected to anisotropic dry etching. As a result, a gate electrode including the refractory metal film 7, the control gates 6a and 7a made of the control gate conductive film 6, and the floating gate 4a made of the floating gate conductive film 4 is formed.
Thereafter, source / drain regions 9 are formed by ion implantation (BB ′ cross section).
[0021]
Next, as shown in FIG. 2C, a second silicon nitride film 17 is deposited on the entire surface by a CVD method so as to be thinner than the first silicon nitride film 16 by about 50 to 100 nm. The second silicon nitride film 17 becomes a mask for forming a source line in a self-aligning manner later.
Next, as shown in FIG. 3A, a photoresist pattern 10 is formed on the second silicon nitride film 17, and anisotropic dry etching is performed on the second silicon nitride film 17 using the photoresist pattern 10 as a mask. To form a second silicon nitride film mask 17a.
[0022]
Next, as shown in FIG. 3B, the photoresist pattern 10 is removed, and anisotropic dry etching is performed using the first and second silicon nitride film masks 16a and 17a as masks. The element isolation insulating film 2 formed on the part to be formed is removed. Thereafter, the source line 11 is formed in a self-aligned manner by ion implantation.
[0023]
At this time, since anisotropic dry etching is performed using the first and second silicon nitride masks 16a and 17a as masks instead of the photoresist pattern, the floating gate 4a, the first interlayer insulating film 5a, and the control gate The resist polymer does not adhere to the side walls of the gate electrodes 6a and 7a and the source line 11.
[0024]
Next, as shown in FIG. 3C, the entire surface is subjected to anisotropic dry etching to remove the second silicon nitride film 17a.
At this time, since the second silicon nitride film mask 17a is formed thinner than the first silicon nitride film mask 16a, even if the second silicon nitride film mask 17a is removed, the entire surface on the control gate is removed. The first silicon nitride film mask 16a remains, and the refractory metal film on the upper surface 7a of the control gate is not exposed.
[0025]
Next, as shown in FIG. 3D, heat treatment is performed to form a sidewall oxide film 13 for improving diffusion of the source / drain 9 and 11 and memory retention performance.
At this time, the refractory metal is not oxidized without exposing the control gate upper surface 7a. Further, since there is no adhesion of resist polymer, impurity contamination of the sidewall oxide film 13 can be prevented.
[0026]
Thereafter, a second interlayer insulating film 14 is deposited on the entire surface by the CVD method, and then a photolithography process and anisotropic dry etching are performed to form the drain contact 15. As a result, a nonvolatile semiconductor memory device that takes electrical continuity and uses a self-aligned source line is completed.
[0027]
Thus, since the self-aligned source line formation was performed using the silicon nitride film as a mask, the sidewall oxide film can be prevented from being contaminated by the resist polymer,
When the element isolation oxide film 2 is removed, the disappearance of the silicon nitride film mask on the control gate can be prevented, and oxidation of the refractory metal film on the upper surface of the control gate can be prevented.
[0028]
【The invention's effect】
As described above, according to the present invention, since the control gate formation mask is provided on the entire upper surface of the control gate, it is possible to prevent the upper surface of the control gate from being exposed when the source line is formed in a self-aligned manner. .
[0029]
In addition, since the upper part of the control gate is a refractory metal film and the control gate formation mask is a silicon nitride film, the element isolation insulating film when the source line is formed in a self-aligned manner is removed. Some are not removed at the same time. Therefore, exposure of the refractory metal film above the control gate can be prevented.
[0030]
Also, the step of forming a mask for forming a source line in a self-aligning manner according to the present invention forms a film of the same material as the control gate forming mask thinner than the mask for forming the thickness control gate on the entire surface. Since the process is performed by photolithography and anisotropic etching, the mask for forming the control gate remains on the entire upper surface of the control gate even if the mask for forming the source line is removed in a self-aligning manner. Thus, a method of manufacturing a nonvolatile semiconductor memory device that can form a good control gate can be obtained.
[0031]
In addition, since the mask for forming the control gate and the mask for forming the source line in a self-aligned manner are formed of the silicon nitride film, the resist polymer is removed when the element isolation oxide film is removed during the formation of the self-aligned source line. Adhesion can be prevented and contamination of the sidewall oxide film can be prevented. Further, there is obtained a method for manufacturing a nonvolatile semiconductor memory device in which the control gate forming mask is not etched when the element isolation oxide film is removed, but remains on the entire upper surface of the control gate and a good control gate can be formed.
[Brief description of the drawings]
FIG. 1 is a plan view showing a nonvolatile semiconductor memory device of the present invention.
FIG. 2 is a process cross-sectional view illustrating a method for manufacturing the AA ′ and BB ′ portions of FIG. 1;
3 is a process cross-sectional view illustrating a method for manufacturing the AA ′ and BB ′ portions of FIG. 1. FIG.
FIG. 4 is a plan view showing a conventional nonvolatile semiconductor memory device.
FIG. 5 is a process cross-sectional view illustrating a method for manufacturing the AA ′ and BB ′ portions of FIG. 4;
6 is a process cross-sectional view illustrating a method for manufacturing the AA ′ and BB ′ portions of FIG. 4;
[Explanation of symbols]
1 semiconductor substrate, 2 element isolation insulating film, 4 conductive film for floating gate,
5 first interlayer insulating film, 6 conductive film for control gate, 7 refractory metal film,
4a floating gate, 6a, 7a control gate, 11 source line,
13 sidewall oxide film, 16 first silicon nitride film,
16a first silicon nitride film mask, 17 second silicon nitride film,
17a Second silicon nitride film mask.

Claims

A step of selectively forming an element isolation insulating film on a semiconductor substrate and sequentially forming a floating gate conductive film, an interlayer insulating film, a control gate conductive film, and a refractory metal film;
On the control gate Yoshirubedenmaku, forming a control gate forming mask made of the first silicon nitride film,
Using said control gate forming mask, the refractory metal film, the control gate conductive layer, the interlayer insulating film, the floating gate conductive film are sequentially etched, the control gate, an interlayer insulating film, the floating gate Forming a gate electrode,
Forming a second silicon nitride film on the entire surface of the semiconductor substrate including the gate electrode, the film being made of the same material as the control gate forming mask and being thinner than the thickness of the control gate forming mask;
Forming a photoresist pattern on the second silicon nitride film, and etching the second silicon nitride film using the photoresist pattern as a mask;
After the photoresist pattern is removed, the element isolation insulating film is removed and ion implantation is performed using the first silicon nitride film and the second silicon nitride film as a mask, and the source line is formed in a self-aligning manner. Forming, and
And a step of forming a sidewall oxide film on the entire surface of the gate electrode after removing the second silicon nitride film and performing a heat treatment .