JP3434437B2 - 静電容量比検出装置 - Google Patents

静電容量比検出装置

Info

Publication number
JP3434437B2
JP3434437B2 JP20666697A JP20666697A JP3434437B2 JP 3434437 B2 JP3434437 B2 JP 3434437B2 JP 20666697 A JP20666697 A JP 20666697A JP 20666697 A JP20666697 A JP 20666697A JP 3434437 B2 JP3434437 B2 JP 3434437B2
Authority
JP
Japan
Prior art keywords
output
capacitance
signal
capacitances
electrostatic capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20666697A
Other languages
English (en)
Other versions
JPH1151991A (ja
Inventor
徹矢 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP20666697A priority Critical patent/JP3434437B2/ja
Publication of JPH1151991A publication Critical patent/JPH1151991A/ja
Application granted granted Critical
Publication of JP3434437B2 publication Critical patent/JP3434437B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、静電容量の比を求
めるために使用される静電容量比検出装置に関する。
【0002】
【従来の技術】静電容量の変化を検出し或いは測定する
装置として静電容量型センサが知られている。そして、
検出信号を生成するためのインタフェース回路として、
多くの場合、静電容量型センサを周波数決定素子とする
発振回路が使用されている。
【0003】この回路の発振周波数をω、センサの静電
容量をC,容量の変化率をΔCとすると、発振周波数ω
は静電容量Cに応じて変化し、その変化率は、次のよう
に表わされる。
【0004】
【数1】 従来の静電容量型センサを含む発振回路の発振周波数
(ω)は、センサの全容量(CS =CB +ΔC)によっ
て決定される。(CBはセンサがある基準状態にある時
の静電容量(ベース容量)、ΔCは静電容量の変化
量)。このため、センサの全容量(CS )に比べて変化
量(ΔC)が小さい場合には、発振周波数の変化量も小
さくなる。これが容量測定のダイナミックレンジを狭
め、高精度化を困難にしている。また、寄生容量および
浮遊容量などの誤差要因も問題になる。
【0005】このような問題点を解決するものとして、
検出対象の物理量または化学量に応じた静電容量を有す
る検出器の静電容量(CS )と基準静電容量(CR )と
の差を定数の一部とする差動容量反転積分器を含み、こ
れらの静電容量の差で発振周波数を決定する発振回路を
備えた静電容量変化量検出装置が提供されている(特開
平8−62266号)。この検出装置に含まれている差
動容量反転積分器は、オペアンプの(+)側の入力端子
を接地すると共に(−)側の入力端子に抵抗Rを接続
し、オペアンプの出力端子と(−)側の入力端子の間に
は、フィードバック要素として、反転増幅器(ゲイン=
−k)に直列接続した基準容量CR とセンサ容量CS
を並列接続して構成したものであり、基準容量CR とセ
ンサ容量CS との差(CS −kCR )を定数の一部とす
る積分器となっている。
【0006】また、この静電容量変化量検出装置で、2
つの静電容量を有し、一方のセンサ容量(CS +)が増加
し、他方のセンサ容量(CS -)が減少するように構成さ
れたセンサを使用して両センサ容量の容量比をとる場
合、2つの静電容量に対して2つのアナログスイッチと
第2の基準容量(CC )とを設け、アナログスイッチの
切替信号により前記発振回路から2種類の発振出力を生
成し、これら2種類の発振出力をデジタル信号処理回路
で割算することにより、2つの静電容量の差に対応した
発振出力の比を検出する。
【0007】しかし、この差動容量反転積分器を含んだ
静電容量変化量検出装置は、差動容量反転積分器のフィ
ードバック要素に反転増幅器を含むので構成が複雑にな
ること、基準容量CR とセンサ容量C S との差(CS
kCR )が正の値でなければ動作しないこと、及び2つ
のセンサ容量(CS +,CS -)の容量比を得るための信号
処理が複雑であることという問題点があった。
【0008】一方、静電容量と、これに接続されたスイ
ッチと、このスイッチを制御する制御回路と、この制御
回路に一定周期の信号を供給する信号源とで構成された
スイッチトキャパシタ(switched capacitor)回路を用い
て容量比を検出することも知られている。このスイッチ
トキャパシタ回路は、スイッチの制御という時間軸の制
御により動作するため、簡単な構成で高精度化を達成で
きるという利点がある。
【0009】この回路を静電容量比の検出に利用する場
合、2つの静電容量と、複数のスイッチと、複数のスイ
ッチを制御する制御回路と、制御回路に一定周期の信号
を供給する信号源とで構成されたスイッチトキャパシタ
に、電圧源と、電荷を電圧に変換する変換器と、当該変
換器の電圧を所定の基準電圧と比較する比較器とを付加
し、比較器の出力を制御回路に入力させる。制御回路
は、一定周期の信号によりスイッチを切り替えて選択し
た静電容量に電荷を貯えさせる動作と、その電荷を変換
器に送る動作とを交互に行う。変換器は、選択された静
電容量に貯えられた電荷を電圧に変換し、比較器に供給
する。比較器は、その比較出力を制御回路に送ることに
より、2つの静電容量のどちらか一方を選択させる。こ
の一連の動作により、2つの静電容量の比を求めること
ができる。
【0010】ところで、このようなスイッチトキャパシ
タ回路に使用されるスイッチには、数KHzから数MH
zという動作速度が要求されるため、機械式スイッチは
使用できない。そこで、半導体スイッチが利用される。
半導体スイッチは、MOS(Metal Oxide Semiconducto
r:金属酸化皮膜半導体)トランジスタで形成される。M
OSトランジスタは、ゲートにかかる電圧がトランジス
タの閾電圧より高くなった時にソース,ドレイン間が導
通し、逆に閾電圧よりも低い時には遮断することによ
り、スイッチとして動作する。
【0011】
【発明が解決しようとする課題】しかし、実際のMOS
トランジスタではゲート,ソース間と、ゲート,ドレイ
ン間とに寄生容量と呼ばれる静電容量が存在するため、
MOSトランジスタの導通時又は遮断時に、この寄生容
量を通して、ゲートからソースへ又はゲートからドレイ
ンへ電荷が流れ込む現象が発生する。この現象はクロッ
クフィールドスルーと呼ばれ、半導体スイッチに発生す
るノイズ要因の一つとなっている。また、これとは別
に、チャージインジェクションと呼ばれる現象も発生す
る。これは、シリコンウエハの酸化皮膜上にゲート電極
が形成されるというMOSトランジスタの構造に起因す
るもので、ゲートに電圧がかかった時、ゲート電極付近
にチャネルと呼ばれる電荷が蓄積される現象である。チ
ャネルは、ゲートの電圧が無くなった時ソース又はドレ
インに移動することにより消滅するが、このチャネルが
誤差の要因にもなる。よって、半導体スイッチで発生す
るこれらのノイズが、スイッチトキャパシタ回路の高精
度化の障害となっていた。
【0012】このような半導体スイッチが発生するノイ
ズを回路構成により打ち消す試みもなされている。それ
は、スイッチトキャパシタ回路にキャリブレーション
(補正)用の半導体スイッチを設け、該半導体スイッチ
を動作させることによりキャリブレーションを行うもの
である。
【0013】ところが、キャリブレーション用に設けた
半導体スイッチは、キャリブレーション時にのみ動作す
るため、キャリブレーション時のみに発生するノイズが
存在する。そのため、正確なキャリブレーションが行え
ないという問題点があった。
【0014】本発明の目的は、2つの静電容量の比を検
出する静電容量比検出装置において、新たにキャリブレ
ーションのための半導体スイッチを設けることなく、誤
差の補正を可能にすることである。
【0015】
【課題を解決するための手段】本発明は、2つの静電容
量の比に対応した検出信号を出力するための回路構成に
キャリブレーション用の半導体スイッチのような補正の
ための回路を追加することなく、検出の誤差を補正でき
る静電容量比検出装置を提供する
【0016】詳細には、本発明の静電容量比検出装置
は、2つの静電容量の各々の一端と電圧源との間の接続
を切替えることにより前記2つの静電容量(C1,C2
)のいずれかに所定の電圧(VP )を供給する第1切
替手段(2)と、前記2つの静電容量(C1,C2 )の
各々の電荷を電圧(VO )に変換する電荷/電圧変換器
(4)と、前記2つの静電容量(C1,C2 )の各々の
他端と前記変換器(4)との間の接続を切替えることに
より前記2つの静電容量のいずれかの電荷を前記変換器
(4)に入力する第2切替手段(3)と、前記変換器
(4)の出力電圧(VO )を基準電圧と比較し、その比
較結果に応じた値をとるディジタル信号(y)を出力す
る比較器(5)と、一定周期で位相の異なる2つのクロ
ック信号(φ1,φ2)を発生する2相信号源(6)と、
前記比較器(5)の出力信号(y)の値に応じて前記2
つの静電容量(C1,C2 )の一方を選択し、前記比較
器(5)の出力信号(y)及び前記2つのクロック信号
(φ1,φ2)の値に応じて、当該選択した静電容量(C
1又はC2 )と前記電圧源との接続、及び当該選択した
静電容量(C1又はC2 )と前記変換器(4)との接続
を切替えるように、前記第1切替手段(2)及び前記第
2切替手段(3)の動作を制御する制御手段(7)と、
前記比較器(5)の出力信号(y)について前記クロッ
ク信号(φ1又はφ2)のパルス数(N)回分の平均値
(y AVE )を計算し、該平均値(y AVE )を用いて前記2つの
静電容量(C1,C2 )の比を表わす信号を生成する出
力手段(8)とを備えたことを特徴とする
【0017】本発明の実施態様では、制御手段(7)に
外部から供給される状態切替信号(CAL)により、通
常の測定状態から補正状態に切り替える。すなわち、状
態切替信号(CAL)が供給されないときは(CAL=
0)、上記のように比較器(5)の出力信号(y)の値
に応じて2つの静電容量のいずれか一方を選択する通常
の測定状態とし、状態切替信号(CAL)が供給された
とき(CAL=1)、比較器(5)の出力信号(y)の
値にかかわらず2つの静電容量のいずれか一方を選択す
補正状態に切り替えるようにする
【0018】上記実施態様では、出力手段(8)は、
御手段(7)に状態切替信号が供給されたとき(CAL
=1)の比較器(5)の出力信号(y’)の値によっ
、状態切替信号が供給されないとき(CAL=0)の
比較器(5)の出力信号(y)の値を補正する。
【0019】上記の状態切替信号(CAL)は、例え
ば、出力手段(8)で生成されて制御手段(7)に供給
される
【0020】
【作用及び効果】本発明の構成によれば、第1切替手段
は、2つの静電容量と電圧源との接続状態を切替える。
第2切替手段は、2つの静電容量と各々の電荷を電圧に
変換する変換器との接続状態を切替える。2つの静電容
量のうち第2切替手段により切替えられた静電容量の電
荷が、上記変換器によって電圧に変換され、その出力電
圧が、比較器により比較基準電圧と比較される。比較器
は、静電容量の電荷からの変換電圧と比較基準電圧との
比較結果を表す信号、すなわち変換電圧が基準電圧より
高い場合と低い場合とで異なる信号を出力する。このよ
うな信号は、例えば、比較基準電圧を電位0(接地)と
し、上記変換器からの変換電圧が0より大きいとき(つ
まり+の場合)“1”或いは“0”となり、上記変換器
からの変換電圧が0より小さいとき(つまり−の場合)
“0”或いは“1”となるディジタル信号でよい。この
ディジタル信号は、変換器の出力電圧の極性を表してい
る。
【0021】制御手段は、比較器の出力信号の値に応じ
て、2つの静電容量の一方を選択し、比較器の出力信号
と2相信号源から供給された位相の異なる2つのクロッ
信号の値に応じて、選択された静電容量と電圧源及び
変換器との間の接続を切替える。この切替えにより、選
択された静電容量に対し所定の電圧印加による充電と充
電された静電容量からの放電とが、上記2つの信号の位
相に対応したタイミングで行われる。こうして静電容量
の選択と、選択された静電容量に電荷を与え、その電荷
を変換器で電圧に変換する動作とが、2つの静電容量に
ついて行われる。
【0022】ここで、比較器の出力信号は、2つの静電
容量の比に対応した信号を含んでいる。
【0023】出力手段は、比較器の出力信号(y)につ
いて上記クロック信号のパルス数(N)回分の平均値
(y AVE )を計算し、この平均値(y AVE )を用いて比較器の
出力信号から2つの静電容量の比に対応した信号を出力
する。本発明の静電容量比検出装置は、以上の構成によ
り、2つの静電容量の比に対応した検出信号を出力する
と共に、比較器の出力を補正することで検出の誤差を補
正できる
【0024】本発明の実施態様によれば、制御手段は、
比較器の出力信号(y)の値に応じて2つの静電容量の
いずれか一方を選択する通常の測定状態から、前記状態
切替信号が供給されたとき、比較器の出力信号(y)の
値にかかわらず2つの静電容量のいずれか一方を選択す
補正状態に切り替える。
【0025】出力手段は、状態切替信号が供給されたと
きの比較器の出力信号の値により、状態切替信号が供給
されないときの比較器の出力信号の値を補正する。この
補正により、検出誤差を小さくすることができる。
【0026】実施態様では、制御手段に供給される状態
切替信号は出力手段で生成される
【0027】
【発明の実施の形態】
実施例1 図1は、本発明の静電容量比検出装置を構成する回路の
例を示す図、図2は、図1の制御回路の構成例を示す
図、図3は図1の各部の波形を示す図である。
【0028】静電容量比検出装置1は、2つの静電容量
C1 及びC2 と、第1切替手段2と、第2切替手段3
と、変換器4と、比較器5と、2相信号源6と、制御手
段7と、出力手段8とから成る。
【0029】2つの静電容量C1 ,C2 の片方の端子は
接続される。
【0030】第1切替手段2は、制御手段7によって制
御される半導体スイッチS1及びS2から成り、2つの
静電容量C1 ,C2 の接続点、電圧VP 及びグランドに
接続される。半導体スイッチS1は、静電容量C1 及び
静電容量C2 の接続点と、電圧VP との間に接続され
る。半導体スイッチS2は、静電容量C1 及び静電容量
C2 の接続点と、グランドとの間に接続される。
【0031】第2切替手段3は、制御手段7によって制
御される半導体スイッチS3、S4、S5及びS6から
成り、2つの静電容量C1 ,C2 の他方の端子と、変換
器4と、グランドとの間に接続される。半導体スイッチ
S3は、前記静電容量C1 の他方の端子とグランドとの
間に接続される。半導体スイッチS4は、静電容量C1
及び半導体スイッチS3の接続点と、変換器4との間に
接続される。半導体スイッチS5は、前記静電容量C2
の他方の端子とグランドとの間に接続される。半導体ス
イッチS6は、静電容量C2 及び半導体スイッチS5と
の接続点と、変換器4との間に接続される。
【0032】変換器4は、静電容量Cf1を帰還回路に有
するオペアンプ9を含み、積分器を構成している。上記
2つの静電容量C1 ,C2 のうち選択された静電容量の
電荷が供給されると、これを電圧に変換する。
【0033】比較器5は、変換器4の出力を入力とし、
比較基準電圧と比較して、デジタル値‘y’(以下、
“y”と記載する)を出力する。比較基準電圧は、グラ
ンドと等しくすると良い。
【0034】2相信号源6は、図3に示すように、同じ
周波数で互いのハイレベルの期間が重ならない信号φ
1,φ2を発振する(図3のφ1、φ2)。このような
信号は、ノンオーバーラッピングクロックと呼ばれる。
2相信号のハイレベルの期間が重ならないようにする理
由として、スイッチトキャパシタ回路は信号φ1によっ
て制御される半導体スイッチと信号φ2によって制御さ
れる半導体スイッチとが同時にオンすると動作しなくな
ることが挙げられる。例えば、図1の回路で、半導体ス
イッチS1が信号φ1によって、半導体スイッチS2が
信号φ2によって制御されているとき、信号φ1と信号
φ2のハイレベルの期間が重なると、前記スイッチS1
及びS2が同時にオンし、電圧VP とグランドが短絡し
てしまう。このような現象を防ぐため、スイッチトキャ
パシタ回路ではノンオーバーラッピングクロックが良く
使われる。
【0035】制御手段7は、前記2相信号と、出力y及
び外部から与えられる動作状態切替信号(以下、“CA
L”と記載する)に応じて、半導体スイッチS1〜S6
のオン・オフ動作を制御する。
【0036】出力手段8は、平均化回路81と、マイク
ロプロセッサ82と、メモリ83とで構成され、CAL
=1期間に得られた出力yの平均値yAVE'を記憶し、C
AL=0期間に得られた出力yの平均値yAVE を補正す
ることで、測定装置の誤差を補正して2つの静電容量C
1 ,C2 の容量比を出力する機能を有する。平均化回路
81は、出力yを平均化して平均値yAVE を出力する。
マイクロプロセッサ82はCAL信号を出力する機能
と、CAL=1のときに得られた出力yの平均値をy
AVE'として後述するメモリ83に記憶させ、CAL=0
のときに得られた出力yの平均値yAVE を補正する機能
を有する。メモリ83は、yAVE'の値を記憶する。
【0037】次に、上記実施例の動作を説明する。
【0038】まず、制御手段7は、2相信号φ1,φ2
と、出力yと、CALに応じて、以下の動作をするよう
に構成される。
【0039】半導体スイッチS1は、y=0のときは信
号φ2によって、y=1のときは信号φ1によって制御
される。半導体スイッチS2は、y=0のときは信号φ
1によって、y=1のときは信号φ2によって制御され
る。半導体スイッチS3は、y=0又はy=1且つCA
L=1のときは信号φ1によって制御される。半導体ス
イッチS4は、y=0又は、y=1且つCAL=1のと
きは信号φ2によって制御される。半導体スイッチS5
は、y=1且つCAL=0のときは信号φ1によって制
御される。半導体スイッチS6は、y=1且つCAL=
0のときは信号φ2によって制御される。このような制
御は、例えば図2に示すような論理回路で実現できる。
横軸を時間tとしたときの図2の回路の動作波形を図3
に示す。ただし、図3において、半導体スイッチS1乃
至S6は、0のときにオフし、1のときにオンするもの
とする。
【0040】図3において、t=a→bの期間では、C
AL=0,y=0なので、半導体スイッチS2、S3は
信号φ1によってオン・オフ動作をし、半導体スイッチ
S1、S4は信号φ2によってオン・オフ動作をし、半
導体スイッチS5,S6はオフ状態になる。よって、静
電容量C1 が選択される(図4)。また、t=b→cの
期間では、CAL=0,y=1なので、半導体スイッチ
S1、S5は信号φ1によってオン・オフ動作をし、半
導体スイッチS2、S6は信号φ2によってオン・オフ
動作をし、半導体スイッチS3,S4はオフ状態にな
る。よって、静電容量C2 が選択される(図5)。一
方、t=c→dの期間では、CAL=1,y=0なの
で、半導体スイッチS2、S3は信号φ1によってオン
・オフ動作をし、半導体スイッチS1、S4は信号φ2
によってオン・オフ動作をし、半導体スイッチS5,S
6はオフ状態になる。よって、静電容量C1 が選択され
る(図7)。また、t=d→eの期間では、CAL=
1,y=1なので、半導体スイッチS1、S3は信号φ
1によってオン・オフ動作をし、半導体スイッチS2、
S4は信号φ2によってオン・オフ動作をし、半導体ス
イッチS5,S6はオフ状態になる。よって、静電容量
C1 が選択される(図8)。
【0041】このようにして、CALと出力yとで静電
容量C1 ,C2 のいずれか一方を選択することでき、
2相信号φ1,φ2と出力yとで選択された静電容量の
接続状態を切替えることができる。
【0042】静電容量比検出装置1は、上記制御手段7
による制御下で、次のような動作を行う。
【0043】まず、CAL=0のときの動作を説明す
る。
【0044】図4は、図1の回路でCAL=0,y=0
の状態を示す図、図5は、図1の回路でCAL=0,y
=1の状態を示す図、図6はCAL=0の状態での変換
器4の出力及び比較器5の出力yを示す図である。但
し、図6の横軸を時間tとする。
【0045】図4に示すように、y=0の状態では、静
電容量C1 の電荷が変換器4に入力される。信号φ1=
1では、半導体スイッチS2がオンして静電容量C1 の
一端がグランドに接続されると同時に、半導体スイッチ
S3もオンして静電容量C1の他端がグランドに接続さ
れる(図4(a))。これによって静電容量C1 の電荷
は放電される。このとき静電容量C2 の一端がおなじく
グランドに接続されるが、他端が開放され、電荷の充放
電パスがないため、静電容量C2 への電荷の注入、又は
流出は生じない。φ2=1では半導体スイッチS1がオ
ンして静電容量C1 の一端が電圧VP に接続されると同
時に、半導体スイッチS4もオンして静電容量C1 の他
端が変換器4の入力端子に接続される(図4(b))。
静電容量C1 は静電容量Cf1から電荷を送られるため、
変換器4の出力V0 は、負の方向に変化する(図6
(a)t=a)。出力V0 の変化量は静電容量C1 に比
例する。また、このときの出力V0 の変化分ΔV0
(1)式で表される。
【0046】
【数2】 そして、変換器4の出力電圧が負になると、比較器5の
出力yはy=1となる(図6(b)t=a)。
【0047】一方、図5に示すように、y=1の状態で
は、静電容量C2 の電荷が変換器4に入力される。
【0048】信号φ1=1では、半導体スイッチS1が
オンして静電容量C2 の一端が電圧VP に接続されると
同時に、半導体スイッチS5もオンして静電容量C2 の
他端がグランドに接続される(図5(a))。これによ
って静電容量C2 は電圧VPで充電される。このとき静
電容量C1 の一端がおなじく電圧VP に接続されるが、
他端が開放され、電荷の充放電パスがないため、静電容
量C1 への電荷の注入、又は流出は生じない。
【0049】信号φ2=1では、半導体スイッチS2が
オンして静電容量C2 の一端がグランドに接続されると
同時に、半導体スイッチS6もオンして静電容量C2 の
他端が変換器4の入力端子に接続される(図5
(b))。静電容量C2 に充電された電荷は静電容量C
f1に送られるため、変換器4の出力V0 は、正の方向に
変化する(図6(a)t=b)。出力V0 の変化量は静
電容量C2 に比例する。このときの出力V0 の変化分Δ
0 は(2)式で表される。
【0050】
【数3】 そして、変換器4の出力電圧が正になると、比較器5の
出力yはy=0となる(図6(b)t=b)。
【0051】このように、出力yの値y=0とy=1に
より、静電容量C1 及び静電容量C2 を選択する。
【0052】静電容量C1 がC1 =10pF、静電容量
C2 がC2 =9.5pFのときの、変換器4の出力を図
6(a)に、比較器5の出力yを図6(b)に示す。静
電容量C1 の方が大きいため、変換器4の出力V0 は、
少しづつ負の方向に振れていく。t=cの時刻に、出力
0 は負になり、y=1となる。t=dの時刻で、静電
容量C2 が選択されるが、出力V0 は負のままなので、
y=1である。t=eの時刻になって、再度静電容量C
2 が選択され、出力V0 は正になり、y=0となる。
【0053】出力手段8は、出力yを平均化してyAVE
を出力する。
【0054】さらに数式を使って説明する。
【0055】信号φ1又はφ2のパルスの数をNとし、
+ をy=1のときのパルスの数、N- をy=0のとき
のパルスの数、ΔNをN+ とN- の差とする。N回目の
パルスが発生した後の出力V0 の電圧は(1)式と
(2)式から、次のように表わされる。
【0056】
【数4】 ここで、静電容量C1 及びC2 を(4)式のように表わ
すと、(3)式は(5)式のように表わせる。
【0057】
【数5】 一方、静電容量C1 ,C2 のうち、大きいほうをCmax
とすると、(6)式が成り立つ。
【0058】
【数6】 (6)式に(5)式を代入する。
【0059】
【数7】 ΔCが微少なとき、Cmax はCで近似できる。すると、
(7)式は次のようになる。
【0060】
【数8】 さらに、パルスの数Nが無限大に近づくと、(8)式は
次のようになる。
【0061】
【数9】 よって、静電容量の比は次のような式で表わされる。
【0062】
【数10】 とする。
【0063】ここで、式(4)よりΔC=C2−C1 ,
C=(C2+C1)/2であるから、 ΔC/C=2(C2−C1)/(C2+C1)=2(1−C1/C2)/(1+C1/C2) これを式(10)に代入すると、 (1−C1/C2)/(1+C1/C2)=1−2yAVE ∴C1/C2 =yAVE/(1−yAVE) …(10’) よって、比較器5の出力yの平均値yAVEから、静電容
量C1 と静電容量C2の容量比を得ることができる。
【0064】出力yのy=0となる期間とy=1となる
期間が等しい場合、これは静電容量C2 に充電された電
荷の量と静電容量C1 に充電された電荷の量とが等しい
状態、つまり、静電容量C1 及び静電容量C2 の値が等
しいことを表わす。
【0065】しかし、この出力yAVE には、オペアンプ
9のオフセット電圧や、半導体スイッチのクロックフィ
ールドスルー及びチャージインジェクションの影響によ
る誤差が含まれている。そのため、出力手段8は、CA
L=1のときに記憶された出力yの平均値yAVE ’で、
CAL=0のときの出力yAVE を補正することにより、
出力yAVE の誤差を除去する。
【0066】次に、切替信号CAL=1の状態での動作
を説明する。
【0067】図7は、図1の回路でCAL=1,y=0
の状態を示す図、図8は、図1の回路でCAL=1,y
=1の状態を示す図、図9はCAL=1の状態での変換
器4の出力及び比較器5の出力yを示す図である。但
し、図9の横軸を時間tとする。
【0068】図7に示すように、y=0の状態では、静
電容量C1 の電荷が変換器4に入力される。
【0069】φ1=1では、半導体スイッチS2がオン
して静電容量C1 の一端がグランドに接続されると同時
に、半導体スイッチS3もオンして静電容量C1 の他端
がグランドに接続される(図7(a))。これによって
静電容量C1 の電荷は放電される。このとき静電容量C
2 の一端がおなじくグランドに接続されるが、他端が開
放され、電荷の充放電パスがないため、静電容量C2 へ
の電荷の注入、又は流出は生じない。
【0070】φ2=1では半導体スイッチS1がオンし
て静電容量C1 の一端が電圧VP に接続されると同時
に、半導体スイッチS4もオンして静電容量C1 の他端
が変換器4の入力端子に接続される(図7(b))。静
電容量C1 は静電容量Cf1から電荷を送られるため、変
換器4の出力V0 は、負の方向に変化する(図9(a)
t=a)。そして、変換器4の出力電圧が負になると、
比較器5の出力yはy=1となる(図9(b)t=
a)。
【0071】一方、図8に示すように、y=1の状態で
は、静電容量C1 の電荷が変換器4に入力される。
【0072】φ1=1では、半導体スイッチS1がオン
して静電容量C1 の一端が電圧VPに接続されると同時
に、半導体スイッチS3もオンして静電容量C1 の他端
がグランドに接続される(図8(a))。これによって
静電容量C1 は電圧VP で充電される。このとき静電容
量C1 と同様に、静電容量C2 の一端が電圧VP に接続
されるが、他端が開放され、電荷の充放電パスがないた
め、静電容量C2 への電荷の注入又は流出は生じない。
【0073】φ2=1では半導体スイッチS2がオンし
て静電容量C1 の一端がグランドに接続されると同時
に、半導体スイッチS4もオンして静電容量C1 の他端
が変換器4の入力端子に接続される(図8(b))。静
電容量C1 に充電された電荷は静電容量Cf1に送られる
ため、変換器4の出力V0 は、正の方向に変化する(図
9(a)t=b)。そして、変換器4の出力電圧が正に
なると、比較器5の出力yはy=0となる(図9(b)
t=b)。
【0074】このように、CAL=1のときは、出力y
の値にかかわらず、静電容量C1 を選択する。
【0075】このときの、変換器4の出力を図9(a)
に、比較器5の出力yを図9(b)に示す。理論的に
は、静電容量C1 のみが選択されているため、変換器4
の出力V0 は変化しない。しかし、図9(a)を見る
と、V0 は少しづつ正の方向に振れていく。この振れの
原因は、静電容量にあるのではなく、この測定装置を構
成している回路素子によるものである。
【0076】詳しく見ると、t=cの時刻に、出力V0
は正になり、y=0となる。t=dの時刻では、出力V
0 は正のままなので、y=0である。t=eの時刻にな
って出力V0 は負になり、y=1となる。この値で、C
AL=0の測定値を補正すれば、測定装置に起因する誤
差が取り除ける。
【0077】出力手段8は、この時の出力yを平均化し
た値をyAVE ’として記憶しておき、CAL=0の期間
で得られた出力yAVE を補正して、補正値yTRUEを出力
する。
【0078】さらに数式を使って説明する。
【0079】CAL=1では、静電容量C1 のみが選択
されているので、理論的にはyAVE’=0.5になる。
しかし、オペアンプのオフセット電圧や半導体スイッチ
のクロックフィールドスルー及びチャージインジェクシ
ョン等によってyAVE ’は0.5からずれた値になり、
これらが誤差となって現れる。例えば、yAVE ’=0.
51になったとすると、装置の誤差は0.01であるこ
とが分かる。このようにして得られた装置の誤差でCA
L=0の期間で得られた出力yAVE を補正する。補正
は、(11)式に示すように、単純な加減算で可能であ
る。
【0080】
【数11】 このように、CALを変えるだけで、通常の測定状態と
補正状態の切替が可能になり、さらに、補正状態で得ら
れた出力yAVE ’により通常の測定状態の出力yAVE
補正することができるため、高精度な測定が可能にな
る。
【0081】実施例2 図10は、本発明の静電容量比検出装置を構成する回路
の別の例を示す図、図11は、図10の制御回路の構成
例を示す図、図12は図11の各部の波形を示す図であ
る。
【0082】静電容量比検出装置11は、2つの静電容
量C1 及びC2 と、第1切替手段2と、第2切替手段1
3と、変換器14と、比較器5と、2相信号源6と、制
御手段17と、出力手段8とから成る。
【0083】実施例1の装置と異なる点は、第2切替手
段13、変換器14、制御手段17と、第2切替手段1
3と変換器14との接続構成のみであるので、相違点の
み説明する。
【0084】変換器14は、オペアンプ19と、静電容
量Cf ,Ch1,Ch2とで構成され、オペアンプ19の出
力には静電容量Cf の片方の端子が接続され、オペアン
プ19の入力端子には2つの静電容量Ch1,Ch2のそれ
ぞれ片方の端子が接続される。
【0085】第2切替手段13は、制御手段17によっ
て制御される半導体スイッチS3、S4、S5、S6、
S7、S8及びS9から成り、2つの静電容量C1 ,C
2 の端子と、変換器14と、グランドとの間に接続され
る。半導体スイッチS3、S4及びS5のそれぞれの片
方の端子と、静電容量Ch1の他方の端子は接続されてい
る。半導体スイッチS3の他方の端子は、前記静電容量
C1 の端子に接続され、半導体スイッチS4の他方の端
子は、グランドに接続され、半導体スイッチS5の他方
の端子は、静電容量Cf1の他方の端子に接続される。半
導体スイッチS6、S7及びS8のそれぞれの片方の端
子と、静電容量Ch2の他方の端子は接続されている。半
導体スイッチS6の他方の端子は、前記静電容量C2
端子に接続され、半導体スイッチS7の他方の端子は、
グランドに接続され、半導体スイッチS8の他方の端子
は、静電容量Cf1と半導体スイッチS5との接続点に接
続される。半導体スイッチS9の片方の端子は、静電容
量Cf と半導体スイッチS5と半導体スイッチS8の接
続点に接続される。
【0086】制御手段17は、2相信号φ1,φ2と、
出力y及び外部から与えられるCALに応じて、半導体
スイッチS1〜S9のオン・オフ動作を制御する。次
に、上記実施例の動作を説明する。
【0087】まず、制御手段17は、2相信号φ1,φ
2と、出力yと、CALに応じて、以下の動作をするよ
うに構成される。
【0088】半導体スイッチS1は、y=0のときは信
号φ2によって、y=1のときは信号φ1によって制御
される。半導体スイッチS2は、y=0のときは信号φ
1によって、y=1のときは信号φ2によって制御され
る。半導体スイッチS3は、y=0且つCAL=0又は
CAL=1のときオンする。半導体スイッチS4は、y
=0又はy=1且つCAL=1のときは信号φ1によっ
て制御される。半導体スイッチS5は、y=0又はy=
1且つCAL=1のときは信号φ2によって制御され
る。半導体スイッチS6は、y=1且つCAL=0のと
きオンする。半導体スイッチS7は、y=1且つCAL
=0のときは信号φ1によって制御される。半導体スイ
ッチS8は、y=1且つCAL=0のときは信号φ2に
よって制御される。半導体スイッチS9は、φ1によっ
て制御される。
【0089】このような制御は、例えば図11に示すよ
うな論理回路で実現できる。横軸を時間tとしたときの
図11の回路の動作波形を図12に示す。ただし、図1
2において、半導体スイッチS1乃至S9は、0のとき
にオフし、1のときにオンするものとする。
【0090】図12において、t=a→bの期間では、
CAL=0,y=0なので、半導体スイッチS2、S
4,S9は信号φ1によってオン・オフ動作をし、半導
体スイッチS1、S5は信号φ2によってオン・オフ動
作をし、半導体スイッチS3はオン状態になり、半導体
スイッチS6,S7,S8はオフ状態になる。よって、
静電容量C1 が選択される(図13)。また、t=b→
cの期間では、CAL=0,y=1なので、半導体スイ
ッチS1、S7,S9は信号φ1によってオン・オフ動
作をし、半導体スイッチS2、S8は信号φ2によって
オン・オフ動作をし、半導体スイッチS6はオン状態に
なり、半導体スイッチS3,S4,S5はオフ状態にな
る。よって、静電容量C2が選択される(図14)。一
方、t=c→dの期間では、CAL=1,y=0なの
で、半導体スイッチS2、S4,S9は信号φ1によっ
てオン・オフ動作をし、半導体スイッチS1、S5は信
号φ2によってオン・オフ動作をし、半導体スイッチS
3はオン状態になり、半導体スイッチS6,S7,S8
はオフ状態になる。よって、静電容量C1 が選択される
(図15)。また、t=d→eの期間では、CAL=
1,y=1なので、半導体スイッチS1、S4,S9は
信号φ1によってオン・オフ動作をし、半導体スイッチ
S2、S5は信号φ2によってオン・オフ動作をし、半
導体スイッチS3はオン状態になり、半導体スイッチS
6,S7,S8はオフ状態になる。よって、静電容量C
1 が選択される(図16)。
【0091】このようにして、CALと出力yとで静電
容量C1 ,C2 のいずれか一方を選択することでき、
2相信号φ1,φ2と出力yとで選択された静電容量の
接続状態を切替えることができる。
【0092】静電容量比検出装置11は、上記制御手段
17による制御下で、次のような動作を行う。
【0093】まず、切替信号CAL=0のときの動作を
説明する。
【0094】図13は、図10の回路でCAL=0,y
=0の状態を示す図、図14は、図10の回路でCAL
=0,y=1の状態を示す図である。
【0095】図13に示すように、y=0の状態では、
半導体スイッチS3は常時オン状態であり、静電容量C
1 の電荷が静電容量Ch1を通して変換器14に入力され
る。
【0096】信号φ1=1では、半導体スイッチS2が
オンして静電容量C1 の一端がグランドに接続されると
同時に、半導体スイッチS4もオンして静電容量C1 の
他端がグランドに接続される(図13(a))。これに
よって静電容量C1 の電荷は放電される。このとき静電
容量C2 の一端がおなじくグランドに接続されるが、他
端が開放され、電荷の充放電パスがないため、静電容量
C2 への電荷の注入、又は流出は生じない。また、静電
容量Ch1の片端もグランドに接続されるため、該静電容
量はオペアンプ19のオフセット電圧で充電される。こ
のとき静電容量Ch2の一端がおなじくオペアンプ19の
入力端子に接続されているが、他端が開放され、電荷の
充放電パスがないため、静電容量Ch2への電荷の注入、
又は流出は生じない。さらに、半導体スイッチS9がオ
ンするため、静電容量Cf1は、オペアンプ19の入力端
子と出力端子との間に接続される。
【0097】φ2=1では半導体スイッチS1がオンし
て静電容量C1 の一端が電圧VPに接続されると同時
に、半導体スイッチS5もオンして静電容量Cf1が静電
容量Ch1を通してオペアンプ19の入力端子に接続され
る(図13(b))。静電容量C1 は静電容量Cf1から
電荷を送られるため、変換器14の出力V0 は、負の方
向に変化する。静電容量Ch1の電荷は変化しないため、
φ1=1の期間に充電された電圧がそのまま残り、オペ
アンプ19のオフセット電圧をキャンセルする。出力V
0 の変化量は静電容量C1 に比例する。そして、変換器
14の出力電圧が負になると、比較器5の出力yはy=
1となる。
【0098】一方、図14に示すように、y=1の状態
では、半導体スイッチS6は常時オン状態であり、静電
容量C2の電荷が静電容量Ch2を通して変換器14に入
力される。
【0099】φ1=1では、半導体スイッチS1がオン
して静電容量C1 の一端が電圧VPに接続されると同時
に、半導体スイッチS7もオンして静電容量C2 の他端
がグランドに接続される(図14(a))。これによっ
て静電容量C2 は電圧VP で充電される。このとき静電
容量C1 の一端がおなじく電圧VP に接続されるが、他
端が開放され、電荷の充放電パスがないため、静電容量
C1 への電荷の注入、又は流出は生じない。また、静電
容量Ch2の片端もグランドに接続されるため、該静電容
量はオペアンプ19のオフセット電圧で充電される。こ
のとき静電容量Ch1の一端がおなじくオペアンプ19の
入力端子に接続されているが、他端が開放され、電荷の
充放電パスがないため、静電容量Ch1への電荷の注入、
又は流出は生じない。さらに、半導体スイッチS9がオ
ンするため、静電容量Cf1は、オペアンプ19の入力端
子と出力端子との間に接続される。
【0100】φ2=1では半導体スイッチS2がオンし
て静電容量C2の一端がグランドに接続されると同時
に、半導体スイッチS8もオンして静電容量Cf1が静電
容量Ch2を通してオペアンプ19の入力端子に接続され
る(図14(b))。静電容量C2に充電された電荷は
静電容量Cf1に送られるため、変換器14の出力V0
は、正の方向に変化する。静電容量Ch2の電荷は変化し
ないため、φ1=1の期間に充電された電圧がそのまま
残り、オペアンプ19のオフセット電圧をキャンセルす
る。出力V0 の変化量は静電容量C2に比例する。そし
て、変換器14の出力電圧が正になると、比較器5の出
力yはy=0となる。
【0101】このように、出力yの値y=0とy=1に
より、静電容量C1 及び静電容量C2を選択する。出力
手段8は、出力yを平均化してyAVE を出力する。
【0102】しかし、この出力yでは、オペアンプ19
のオフセット電圧は除去されているが、半導体スイッチ
のクロックフィールドスルー及びチャージインジェクシ
ョンの影響による誤差が含まれている。そのため、出力
手段は、CAL=1のときに記憶された出力yの平均値
AVE ’で、CAL=0のときの出力yAVE を補正す
る。
【0103】次に、切替信号CAL=1の状態での動作
を説明する。
【0104】図15は、図10の回路でCAL=1,y
=0の状態を示す図、図16は、図10の回路でCAL
=1,y=1の状態を示す図である。
【0105】図15に示すように、y=0の状態では、
半導体スイッチS3は常時オン状態であり、静電容量C
1 の電荷が静電容量Ch1を通して変換器14に入力され
る。
【0106】φ1=1では、半導体スイッチS2がオン
して静電容量C1 の一端がグランドに接続されると同時
に、半導体スイッチS4もオンして静電容量C1 の他端
がグランドに接続される(図15(a))。これによっ
て静電容量C1 の電荷は放電される。このとき静電容量
C2 の一端がおなじくグランドに接続されるが、他端が
開放され、電荷の充放電パスがないため、静電容量C2
への電荷の注入、又は流出は生じない。また、静電容量
Ch1の片端もグランドに接続されるため、該静電容量は
オペアンプ19のオフセット電圧で充電される。このと
き静電容量Ch2の一端がおなじくオペアンプ19の入力
端子に接続されているが、他端が開放され、電荷の充放
電パスがないため、静電容量Ch2への電荷の注入、又は
流出は生じない。さらに、半導体スイッチS9がオンす
るため、静電容量Cf1は、オペアンプ19の入力端子と
出力端子との間に接続される。
【0107】φ2=1では半導体スイッチS1がオンし
て静電容量C1 の一端が電圧VPに接続されると同時
に、半導体スイッチS5もオンして静電容量Cf1が静電
容量Ch1を通してオペアンプ19の入力端子に接続され
る(図15(b))。静電容量C1 は静電容量Cf1から
電荷を送られるため、変換器14の出力V0 は、負の方
向に変化する。静電容量Ch1の電荷は変化しないため、
φ1=1の期間に充電された電圧がそのまま残り、オペ
アンプ19のオフセット電圧をキャンセルする。出力V
0 の変化量は静電容量C1 に比例する。そして、変換器
14の出力電圧が負になると、比較器5の出力yはy=
1となる。
【0108】一方、図16に示すように、y=1の状態
では、半導体スイッチS3は常時オン状態であり、静電
容量C1 の電荷が静電容量Ch1を通して変換器14に入
力される。
【0109】信号φ1=1では、半導体スイッチS1が
オンして静電容量C1 の一端が電圧VP に接続されると
同時に、半導体スイッチS4もオンして静電容量C1 の
他端がグランドに接続される(図16(a))。これに
よって静電容量C1 は電圧VP で充電される。このとき
静電容量C2 の一端がおなじく電圧VP に接続される
が、他端が開放され、電荷の充放電パスがないため、静
電容量C1 への電荷の注入、又は流出は生じない。ま
た、静電容量Ch1の片端もグランドに接続されるため、
該静電容量はオペアンプ19のオフセット電圧で充電さ
れる。このとき静電容量Ch2の一端がおなじくオペアン
プ19の入力端子に接続されているが、他端が開放さ
れ、電荷の充放電パスがないため、静電容量Ch2への電
荷の注入、又は流出は生じない。さらに、半導体スイッ
チS9がオンするため、静電容量Cf1は、オペアンプ1
9の入力端子と出力端子との間に接続される。
【0110】φ2=1では半導体スイッチS2がオンし
て静電容量C1 の一端がグランドに接続されると同時
に、半導体スイッチS5もオンして静電容量Cf1が静電
容量Ch1を通してオペアンプ19の入力端子に接続され
る(図15(b))。静電容量C1 に充電された電荷は
静電容量Cf1に送られるため、変換器14の出力V0
は、正の方向に変化する。静電容量Ch1の電荷は変化し
ないため、φ1=1の期間に充電された電圧がそのまま
残り、オペアンプ19のオフセット電圧をキャンセルす
る。出力V0 の変化量は静電容量C1 に比例する。そし
て、変換器14の出力電圧が正になると、比較器5の出
力yはy=0となる。
【0111】このように、CAL=1のときは、出力y
の値にかかわらず、静電容量C1 を選択する。
【0112】出力手段8は、この時の出力yを平均化し
た値をyAVE ’として記憶しておき、CAL=0の期間
で得られた出力yAVE を補正する。
【0113】このように、CALを変えるだけで、通常
の測定状態と補正状態の切替が可能になり、さらに、補
正状態で得られた出力yAVE ’により通常の測定状態の
出力yAVE を補正することができるため、高精度な測定
が可能になる。
【図面の簡単な説明】
【図1】本発明の静電容量比検出装置の回路例を示す
図。
【図2】図1の制御手段の回路例を示す図。
【図3】図2の回路例の波形図。
【図4】図1の回路の測定状態における接続状態を示す
図。
【図5】図1の回路の測定状態における別の接続状態を
示す図。
【図6】図1の回路の測定状態における波形を示す図。
【図7】図1の回路のキャリブレーション状態における
接続状態を示す図。
【図8】図1の回路のキャリブレーション状態における
別の接続状態を示す図。
【図9】図1の回路のキャリブレーション状態における
波形を示す図。
【図10】本発明の静電容量比検出装置の別の回路例を
示す図。
【図11】図10の制御手段の回路例を示す図。
【図12】図11の回路例の波形図。
【図13】図10の回路の測定状態における接続状態を
示す図。
【図14】図10の回路の測定状態における別の接続状
態を示す図。
【図15】図10の回路のキャリブレーション状態にお
ける接続状態を示す図。
【図16】図10の回路のキャリブレーション状態にお
ける別の接続状態を示す図。
【符号の説明】
1,11…静電容量比検出装置、2…第1切替手段、
3,13…第2切替手段、4,14…変換器、5…比較
器、6…2相信号源、7,17…制御手段、8…出力手
段、9,19…オペアンプ、81…平均化手段、82…
マイクロプロセッサ、83…メモリ、C1 ,C2 ,Cf
1,Ch1,Ch2…静電容量。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 27/26 G01D 5/24

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】2つの静電容量(C1,C2 )の比を検出
    する静電容量比検出装置であって、 前記2つの静電容量の各々の一端と電圧源との間の接続
    を切替えることにより前記2つの静電容量(C1,C2
    )のいずれかに所定の電圧(VP )を供給する第1切
    替手段(2)と、 前記2つの静電容量(C1,C2 )の各々の電荷を電圧
    (VO )に変換する電荷/電圧変換器(4)と、 前記2つの静電容量(C1,C2 )の各々の他端と前記
    変換器(4)との間の接続を切替えることにより前記2
    つの静電容量のいずれかの電荷を前記変換器(4)に入
    力する第2切替手段(3)と、 前記変換器(4)の出力電圧(VO )を基準電圧と比較
    し、その比較結果に応じた値をとるディジタル信号
    (y)を出力する比較器(5)と、 一定周期で位相の異なる2つのクロック信号(φ1,φ
    2)を発生する2相信号源(6)と、 前記比較器(5)の出力信号(y)の値に応じて前記2
    つの静電容量(C1,C2 )の一方を選択し、前記比較
    器(5)の出力信号(y)及び前記2つのクロック信号
    (φ1,φ2)の値に応じて、当該選択した静電容量(C
    1又はC2 )と前記電圧源との接続、及び当該選択した
    静電容量(C1又はC2 )と前記変換器(4)との接続
    を切替えるように、前記第1切替手段(2)及び前記第
    2切替手段(3)の動作を制御する制御手段(7)と、前記比較器(5)の出力信号(y)について前記クロッ
    ク信号(φ1又はφ2)のパルス数(N)回分の平均値
    (y AVE )を計算し、該平均値(y AVE )を用いて 前記2つの
    静電容量(C1,C2 )の比を表わす信号を生成する出
    力手段(8)とを備えたことを特徴とする静電容量比検
    出装置。
  2. 【請求項2】請求項1記載の静電容量比検出装置におい
    て、前記制御手段(7)は、外部から供給される状態切
    替信号(CAL)により、前記比較器(5)の出力信号
    (y)の値に応じて前記2つの静電容量のいずれか一方
    を選択する状態(CAL=0)と、前記比較器(5)の
    出力信号(y)の値にかかわらず前記2つの静電容量の
    いずれか一方を選択する状態(CAL=1)とを切替え
    ことを特徴とする静電容量比検出装置。
  3. 【請求項3】請求項記載の静電容量比検出装置におい
    て、前記出力手段(8)は、前記制御手段(7)に前記
    状態切替信号が供給されたとき(CAL=1)の前記比
    較器(5)の出力信号(y’)の値によって、前記状態
    切替信号が供給されないとき(CAL=0)の前記比較
    器(5)の出力信号(y)の値を補正することを特徴と
    する静電容量比検出装置。
  4. 【請求項4】請求項2又は3記載の静電容量比検出装置
    において、前記状態切替信号(CAL)は、前記出力手
    段(8)で生成されて前記制御手段(7)に供給される
    ことを特徴とする静電容量比検出装置。
JP20666697A 1997-07-31 1997-07-31 静電容量比検出装置 Expired - Lifetime JP3434437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20666697A JP3434437B2 (ja) 1997-07-31 1997-07-31 静電容量比検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20666697A JP3434437B2 (ja) 1997-07-31 1997-07-31 静電容量比検出装置

Publications (2)

Publication Number Publication Date
JPH1151991A JPH1151991A (ja) 1999-02-26
JP3434437B2 true JP3434437B2 (ja) 2003-08-11

Family

ID=16527127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20666697A Expired - Lifetime JP3434437B2 (ja) 1997-07-31 1997-07-31 静電容量比検出装置

Country Status (1)

Country Link
JP (1) JP3434437B2 (ja)

Also Published As

Publication number Publication date
JPH1151991A (ja) 1999-02-26

Similar Documents

Publication Publication Date Title
US7307485B1 (en) Capacitance sensor using relaxation oscillators
US7782068B2 (en) Circuit for capacitance measurement and method therefor
JPH01502933A (ja) 周波数カウント装置および方法
US6750796B1 (en) Low noise correlated double sampling modulation system
EP0039737A1 (en) Analog to digital converter and method of calibrating same
US20080122457A1 (en) Capacitance difference detecting circuit
US5637798A (en) Circuit arrangement for evaluating an acceleration sensor signal
JPH0718900B2 (ja) 抵抗半ブリツジにおける抵抗比測定方法及び測定装置
US4942401A (en) Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset
JP2002511139A (ja) 直接センサインタフェース(dsi)モジュール
JP3434437B2 (ja) 静電容量比検出装置
JP2998989B2 (ja) 電圧―デジタル変換器
JP2913395B2 (ja) 静電容量型センサ
US20230122233A1 (en) Nano-power architecture enhancements
EP3296709A1 (en) Temperature-to-digital converter
US11243237B2 (en) Method for determining an electrical parameter and measurement arrangement for determining an electrical parameter
JPS627961B2 (ja)
EP0238646B1 (en) Dual slope converter with large apparent integrator swing
JP3161716B2 (ja) 容量検出回路
JP3802431B2 (ja) 静電容量型センサ
JP3829064B2 (ja) 静電容量型センサ
JP3036561B2 (ja) A/d変換装置
JPS62277517A (ja) 変位変換装置
JPH04138381A (ja) キャパシタンス測定回路
JP3066921B2 (ja) 浮遊静電容量の影響を補正したゲート発振器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140530

Year of fee payment: 11

EXPY Cancellation because of completion of term