JP3431139B2 - リードフレームとその製造方法および半導体パッケージ - Google Patents

リードフレームとその製造方法および半導体パッケージ

Info

Publication number
JP3431139B2
JP3431139B2 JP50960591A JP50960591A JP3431139B2 JP 3431139 B2 JP3431139 B2 JP 3431139B2 JP 50960591 A JP50960591 A JP 50960591A JP 50960591 A JP50960591 A JP 50960591A JP 3431139 B2 JP3431139 B2 JP 3431139B2
Authority
JP
Japan
Prior art keywords
lead frame
dispersed particles
oxide layer
based alloy
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50960591A
Other languages
English (en)
Inventor
孝 久世
信昭 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of JP3431139B2 publication Critical patent/JP3431139B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、樹脂封止型のICパッケージ等に好適なリー
ドフレームおよびそれを用いた半導体パッケージに関す
る。
背景技術 近年、半導体素子の高集積化、量産化に伴って、これ
らに用いられる材料の開発も飛躍的に進んでいるが、個
々の部材については、その要求特性と価格レベルとの兼
ね合いから、さらなる開発が望まれている分野も多い。
例えば、ICパッケージ等の半導体パッケージに用いら
れるリードフレーム材料としては、従来、半導体素子と
熱膨張係数が近似している、42wt％Ni−Feや29wt％Ni−
17wt％Co−Fe等のFe−Ni系合金が使用されてきた。この
ような鉄系リードフレームは、合金成分として高価なNi
やCoを使用しているためにコストが高く、また半導体素
子の高集積化に伴って要求されている高い放熱性、すな
わち熱伝導性を十分に満足できないという問題があっ
た。そこで、放熱性に優れかつ比較的安価な銅合金がリ
ードフレーム材として使用されつつある。このようなリ
ードフレーム用の銅合金としては、例えばCu−Sn系、Cu
−Sn−Ni−Si系、Cu−Fe−Ｐ系、Cu−Sn−Ni−Si−Zn系
等の合金が使用されている。
しかしながら、上述したような銅合金からなるリード
フレームを用いて、樹脂封止型の半導体パッケージを構
成しようとした場合、リードフレームと封止用の樹脂と
の間の密着性が十分に得にくいという難点があった。こ
のように、リードフレームと封止樹脂との密着性が不十
分であると、ICやLSI等の耐湿性、耐候性、耐食性等に
悪影響を及ぼしてしまう。このように、リードフレーム
と封止樹脂との密着不良は、ICパッケージやLSIパッケ
ージ等の信頼性の低下要因となっている。
このようなことから、封止樹脂に対して優れた密着性
を示すリードフレームの開発が強く望まれており、また
そのようなリードフレームを用いた、信頼性に優れた半
導体パッケージが強く望まれている。
本発明は、このような課題に対処するためになされた
もので、封止樹脂との密着性に優れたリードフレームを
提供することを目的としている。また、本発明の他の目
的は、封止樹脂との密着性に優れたリードフレームを用
いることによって、優れた信頼性が得られる半導体パッ
ケージを提供することにある。
発明の開示 本発明における第１のリードフレームは、分散粒子を
含有するCu基合金からなり、前記分散粒子の一部が表面
に現出して分布しているリードフレーム母体と、このリ
ードフレーム母体の表面に分布している分散粒子の酸化
物を含み、前記リードフレーム母体上の少なくとも封止
樹脂と接触する部分に形成された略均一な酸化物層とを
具備することを特徴としている。
また、第２のリードフレームは、Ｐの含有量が30ppm
以下のCu基合金からなるリードフレーム母体と、前記リ
ードフレーム母体上の少なくとも封止樹脂と接触する部
分に形成された略均一な酸化物層とを具備することを特
徴としている。
さらに、本発明の半導体パッケージは、半導体チップ
と、この半導体チップが搭載されると共に、該半導体チ
ップと電気的に接続されたリードフレームと、前記半導
体チップおよびリードフレームの一部を気密封止する封
止用樹脂とを具備する半導体パッケージにおいて、前記
リードフレームが上記したリードフレームの条件の一方
もしくは双方を満足することを特徴としている。
本発明のリードフレームの母体は、Cu基合金からなる
ものである。その具体的な組成としては、例えばCr、Zr
およびTiから選ばれた少なくとも１種を0.005重量％〜
２重量％含み、残部が実質的にCuからなるものが例示さ
れる。このような合金を採用することにより、リードフ
レームの導電性を低下させずに強度を向上することが可
能となる。しかし、上記添加成分の量があまり多いと導
電性および加工性が低下し、逆にその量があまり少ない
と強度および耐熱性が不十分となることから、上記した
合金の場合には添加成分の量は上記した範囲が好まし
い。
また、上記Cu基合金に、第一群元素として、Ni、Sn、
Fe、Co、Zn、Be、Ｂ、Mg、Ag、Si、Mn、Cd、Al、希土類
元素、CaおよびGeから選ばれた少なくとも１種を0.005
重量％〜１重量％、または第二元素として、Nb、Ｖ、H
f、Mo、Ｗ、Ｙ、Ta、LaおよびGaから選ばれた少なくと
も１種を0.005重量％〜１重量％、もしくはこれらの双
方を含有させた合金等を使用することも可能である。上
記第一群元素は、本発明のリードフレームの強度を向上
する元素であり、この効果の他に、ＢおよびGeは結晶粒
粗大化防止の効果、Mg、Mn、Alおよび希土類元素は脱酸
力向上の効果、Siは脱酸力向上および結晶粒粗大化防止
の効果、Caは脱酸力向上および切削性向上の効果を有し
ている。また、上記第二群元素も第一群元素と同様に、
本発明のリードフレームの強度を向上する元素であり、
この効果の他に、Nb、Ｖ、Hf、Mo、Ｗ、TaおよびGaは結
晶粒粗大化防止の効果、Laは脱酸力向上の効果を有して
いる。
さらに、上記したようなCu基合金は、結晶粒度がJIS
G 0551の粒度番号において、７番以上であることが好ま
しい。このように、結晶粒度を大きくしたCu基合金は、
導電性と強度とを兼ね備えるものであり、リードフレー
ム母体として好適である。なお、結晶粒度の調節は、焼
鈍と加工条件とを適当に設定することによって行える。
そして、本発明に用いられるリードフレーム母体は、 （ａ） 分散粒子を含有し、この分散粒子の一部が表面
に現出して分布しているCu基合金。
（ｂ） Ｐの含有量が30ppm以下のCu基合金。
のいずれか一方、もしくは双方を満足するものである。
上記（ａ）の条件における分散粒子としては、材質的
に表面酸化層との密着性に優れるものであれば各種材質
からなるものが使用できる。具体的には、上述したCu基
合金中の添加成分、例えばCr、Zr、Ti等の単体またはそ
れらを含む金属間化合物からなる析出物や晶出物等が例
示される。このような分散粒子を含有するCu基合金とし
ては、例えば分散強化型（析出硬化型）の合金として知
られているもの等が使用される。
また、上記分散粒子は、その大きさが0.1μｍ〜50μ
ｍ程度のものが好ましい。このような大きさを有する分
散粒子は、その一部がリードフレーム母体の表面に現出
するように分布させる。この表面に分布させる分散粒子
は、100〜100000個/mm2の範囲とすることが好ましく、
さらに好ましくは500〜15000個/mm2の範囲であり、より
一層好ましくは1000〜10000個/mm2の範囲である。表面
に存在させる分散粒子の数が100個/mm2未満では、リー
ドフレーム母体と酸化物層との密着性が十分に得られ
ず、また100000個/mm2を超えると折曲げ性が低下しやす
くなるためである。なお、本発明でいう分散粒子の大き
さとは、その分散粒子を含む最小円の直径を指すものと
する。
なお、上記（ａ）の条件におけるCu基合金は、上記し
たような組成のCu基合金に限定されるものではなく、析
出物や晶出物等の分散粒子が密着性に優れる表面酸化層
を形成し得るものであれば使用することができる。ただ
し、Cr、Zr、Ti等を添加し、これらの単体や金属間化合
物を析出させたCu基合金は、導電性と強度とを兼ね備え
るものであり、リードフレーム母体に好適であるといえ
る。
また、上記（ｂ）の条件において、Cu基合金中のＰの
含有量を30ppm以下に規定した理由は、以下の通りであ
る。すなわち、Ｐの含有量が30ppmを超えると、リード
フレーム母体とその表面に形成された酸化物層との密着
性が著しく低下し、結果的に封止樹脂との密着性を低下
させるためである。Ｐの含有量のさらに好ましい範囲と
しては10ppm以下であり、より一層好ましくは5ppm以下
である。
なお言うまでもないが、本発明のリードフレームとし
ては、上記（ａ）および（ｂ）の条件の両方を満足させ
ることが最も好ましい形態である。
そして、本発明のリードフレームは、上記したリード
フレーム母体上に、酸化物層を形成したものである。上
記（ａ）の条件における酸化物層は、リードフレーム母
体の表面に分布している分散粒子の酸化物を含むもので
ある。具体的には、第１図に示すように、母体であるCu
基合金１は、その母相1a中に分散粒子２が存在してお
り、この分散粒子２の一部が表面に現れて分布した構造
を有している。そして、酸化物層３は、Cu基合金１の表
面に存在している分散粒子2aの酸化物3aを含み、この分
散粒子2aの酸化物3aがCu基合金母相1aの酸化物3b中に分
布した構造を有する。この酸化物層３は、所望形状とし
たリードフレーム、あるいは所望形状への加工前のCu基
合金板の表面に酸化処理を施すことによって、強制的に
形成するものである。上記（ｂ）の条件における酸化物
層も、分散粒子の酸化物を含まないだけで、酸化処理に
より強制的に形成するものである。
これら表面酸化物層の厚さは、1nm〜80nmの範囲とす
ることが好ましい。さらに好ましい厚さは3nm〜50nmの
範囲であり、より一層好ましくは10nm〜30nmの範囲であ
る。表面酸化物層の厚さが1nm未満では、酸化物層自体
の均一性が十分に得られ難い。また、80nmを超えると逆
に密着性が低下してしまうと共に、リードフレーム自体
の特性低下の要因となる。なお、この表面酸化層は、少
なくともリードフレームの封止樹脂と接する部分に形成
されていればよい。
ここで、従来のCu基合金を用いたリードフレームにお
いても、樹脂封止する際に、リードフレームの極表面に
酸化膜が形成される。しかし、このCu系の酸化膜は、地
金に対しては密着性を示すものの、樹脂との密着性に劣
るものである。また、樹脂封止の際に必然的に形成され
るだけであるため、表面酸化膜そのものの均一性（膜厚
等）に劣るものである。そして、これらがリードフレー
ムと樹脂との密着性を低下させていること、およびCu基
合金中のＰの含有量が30ppmを超えると、Cu基合金とそ
の表面に形成されたCu系酸化膜との密着性が著しく低下
することを、本発明者らは見出だした。
本発明は、このような知見に基づいて成されたもので
あり、第１のリードフレームでは、Cu基合金からなるリ
ードフレーム母体の表面に、積極的に均一性に優れた酸
化物層を形成すると共に、この表面の酸化物層中に分散
粒子の酸化物を分布させている。すなわち、例えばCr、
Zr、Ti等の単体あるいはこれらとCuとの金属間化合物等
からなる分散粒子は、Cu基合金の母相と強固な密着性を
示すと共に、その酸化物層は分散粒子に対して強固な密
着性を有している。したがって、この分散粒子の酸化物
がCu基合金表面全体の酸化物層のアンカー的な機能を果
し、酸化物層とリードフレーム母体との密着性が大幅に
向上する。つまり、Cu基合金に対して強固に密着した表
面酸化物層が得られる。
また、第２のリードフレームは、Ｐの含有量が30ppm
以下のCu基合金からなるリードフレーム母体の表面に、
積極的に均一性に優れた酸化物層を形成しているため、
Cu基合金に対して十分な密着性を有する酸化物層が得ら
れる。
そして、第１および第２のリードフレームのいずれに
おいても、酸化物層自体は、樹脂に対して優れた密着性
を示すため、結果としてリードフレーム母体と樹脂との
密着性を大幅に向上させることが可能となる。
本発明のリードフレームは、例えば以下のようにして
製造される。
すなわち、（ａ）の条件によるCu基合金においては、
まず上記したようなCu基合金組成を満たす合金成分を溶
解し、例えば５℃／秒というような冷却速度で凝固させ
て鋳造する。これは、急冷することによって、通常鋳造
時において生じる析出物等の発生を抑制するためであ
る。これにより後工程における析出物や晶出物等の分散
物の大きさの制御が容易となる。
次いで、熱間加工を施した後、600℃以上の温度より
急冷することによって溶体化処理を施す。この溶体化処
理によって、過飽和状態の固溶体を形成する。ただし、
溶体化処理温度が600℃未満では十分な溶体化処理効果
が得られず、析出物や晶出物等の分散物の大きさの制御
性が低下する。
次に、冷間圧延等の冷間加工を行って、所望のリード
フレーム形状に仕上げた後に時効処理を施す。この時効
処理によって、例えばCr、Zr、Ti等の単体やこれらとCu
との各種の金属間化合物がCu基合金の母相中で徐々に析
出する。この時効処理条件は、上記鋳造後の急冷工程や
溶体化処理工程の条件を考慮して、分散粒子の大きさお
よびCu基合金表面での存在数が、上記した範囲内となる
ように適宜設定するものであり、例えば300℃〜500℃に
て0.02時間〜６時間程度で行うものとする。
また、（ｂ）の条件によるCu基合金は、Ｐの含有量が
30ppm以下のCu基合金組成を満たす合金成分を用いて、
熱間加工、冷間加工の加工工程を経て、所望のリードフ
レーム形状に仕上げる。
この後、上記加工を施したCu基合金に対して表面酸化
処理を施し、均一な酸化物層を強制的に形成する。この
表面酸化処理条件は、酸化物層の厚さが前述した範囲内
となるように適宜設定するものであり、例えば大気中に
て150℃〜250℃の温度で１分〜10分程度の条件で行うこ
とが好ましい。なお、この表面酸化処理工程は、Cu基合
金を所望とするリードフレームの最終形状に加工する以
前に施してもよい。
図面の簡単な説明 第１図は本発明のリードフレームの構成を模式的に示
す断面図、第２図は本発明の一実施例のリードフレーム
の形状を示す平面図、第３図は本発明の一実施例の半導
体パッケージの構成を示す断面図である。
発明を実施するための形態 以下、本発明を実施例によって詳細に説明する。
まず、本発明のリードフレームの実施例について述べ
る。
実施例１〜12 第１表に示す実施例１〜12の各組成のCu基合金をそれ
ぞれ溶解し、溶融温度から５℃／秒の冷却速度で連続鋳
造した。次に、得られた各インゴットを約850℃で熱間
圧延した後、600℃以上の温度から急冷して溶体化処理
を行った。次いで、冷間圧延により厚さ0.25mmの板状に
仕上げ、さらに450℃の温度で２時間の時効処理を行っ
た。この時効処理を施した段階のCu基合金の分散粒子の
大きさおよび表面に現れている分散粒子の数を顕微鏡観
察によって測定した。その結果を第１表に併せて示す。
次に、時効処理を施した板状のCu基合金に対し、それ
ぞれ大気中にて200℃×５分の条件で表面酸化処理を施
して酸化物層を形成した。なお、この酸化物層の厚さの
測定結果も第１表に併せて示す。この後、上記板状のCu
基合金を、それぞれ第２図に示すリードフレーム形状に
打ち抜いて、目的とするリードフレーム11をそれぞれ得
た。
なお、厚さ80nmを超える酸化物層を形成したところ、
自然剥離が生じ、リードフレームとして使用できるもの
ではなかった。
実施例13、14 まず、第１表に示す実施例13、14の各組成のCu基合金
をそれぞれ溶解し、溶融温度から５℃／秒の冷却速度で
連続鋳造した。次に、得られた各インゴットを約850℃
で熱間圧延した後、冷間圧延により厚さ0.25mmの板状に
仕上げた。
次に、上記板状のCu基合金に対し、それぞれ大気中に
て200℃×５分の条件で表面酸化処理を施して、5nm〜80
nm程度の酸化物層を形成した。この後、上記板状のCu基
合金を、それぞれ第２図に示すリードフレーム形状に打
ち抜いて、目的とするリードフレーム11をそれぞれ得
た。
比較例１、２ 第１表に示す比較例１、２の各組成のCu基合金をそれ
ぞれ用いて、実施例13と同一条件で各々リードフレーム
11を作製した。
比較例３、４ 第１表に示す比較例３、４の各組成のCu基合金をそれ
ぞれ用いて、実施例１と同一条件で、鋳造、熱間圧延、
溶体化処理、冷間圧延および時効処理を行い、それぞれ
厚さ0.25mmの板状に仕上げた。なお、この時効処理後に
表面に現れた分散粒子の数を第１表に併せて示す。そし
て、各板状のCu基合金に対して表面酸化処理を施すこと
なく、それぞれ第２図に示すリードフレーム形状に打ち
抜いて、リードフレーム11を作製した。
比較例５、６ 第１表に示す比較例５、６の各組成のCu基合金をそれ
ぞれ用いて、実施例13と同一条件で、鋳造、熱間圧延お
よび冷間圧延を行い、それぞれ厚さ0.25mmの板状に仕上
げた。そして、各板状のCu基合金に対して表面酸化処理
を施すことなく、それぞれ第２図に示すリードフレーム
形状に打ち抜いて、リードフレーム11を作製した。
このようにして得た各実施例および比較例によるリー
ドフレームをそれぞれ用いて、以下に示す要領で表面の
酸化物層の密着強度、および樹脂との密着強度を測定し
た。それらの結果を第２表に示す。
酸化物層密着性：形成した酸化物層上に30mm×30mm
の大きさで粘着テープを貼り付け、粘着テープを引き剥
がした際に酸化物層が剥離した面積％によって酸化物層
の密着性を評価した。
樹脂密着強度：形成した酸化物層上にエポキシ樹脂
層を形成し、このエポキシ樹脂層の引き剥がし強度を測
定した。
第２表の結果からも明らかなように、Ｐの含有濃度が
30ppm以下で、かつ分散粒子の酸化物を含む表面酸化物
層を形成したリードフレームは、表面酸化物層と地金と
の密着性に優れ、これにより封止樹脂に対して優れた密
着強度を示すことが分る。また、Ｐの含有濃度が30ppm
以下のCu基合金によるリードフレーム、あるいは分散粒
子の酸化物を含む表面酸化物層を形成したリードフレー
ムは、実用上問題のない、封止樹脂に対する密着強度が
得られている。これらに対して、酸化物層を強制的に形
成していないリードフレームや、Ｐの含有濃度が30ppm
を超え、かつ単純に酸化物層を形成したリードフレーム
では、封止樹脂との密着性が不十分であることが分か
る。
これらの結果から本発明によれば、封止樹脂に対して
実用上十分な密着強度を示すリードフレームが得られる
ことが明らかである。そして、このようなリードフレー
ムを用いて半導体パッケージを構成することにより、耐
湿性、耐候性、耐食性等の信頼性を大幅に向上すること
が可能となる。
次に、本発明の半導体パッケージの実施例について述
べる。
第３図は、本発明の一実施例の半導体パッケージの概
略構成を示す断面図である。同図においては、21は第２
図にその形状を示したリードフレーム（11）であり、そ
の表面には酸化物層が形成されている。このリードフレ
ーム21のチップ搭載部21aには、はんだ層22を介して、
半導体チップ23が接合、搭載されている。この半導体チ
ップ23は、そのAu電極23aに接合されたAuリード線24に
よって、リードフレーム21と電気的に接続されている。
そして、半導体チップ23は、Auリード線24やリードフレ
ーム21の一部と共に、封止樹脂25によってモールディン
グされており、リードフレーム21の外周部は封止樹脂25
の外部に突出して、リードの機能を果たしている。
上記構成を有する半導体パッケージのリードフレーム
21として、前述した各実施例によるリードフレームを用
いたところ、リードフレーム21と封止樹脂25との間にク
ラック等が生じることもなく、また長期間の使用におい
ても優れた信頼性を維持することができた。これに対し
て、前述した比較例によるリードフレームを用いたとこ
ろ、封止樹脂25によるモールディング時にクラックが生
じたり、またクラックが生じないものであっても、長期
間の使用後に動作不良が発生した。
このように本発明によれば、信頼性に優れた半導体パ
ッケージを安定して提供することが可能となる。
産業上の利用可能性 以上説明したように、本発明のリードフレームは、リ
ードフレーム母体とその表面の酸化物層との密着性に優
れ、これによって樹脂に対する密着強度の向上が図られ
ている。したがって、耐湿性、耐候性、耐食性等に対す
る信頼性の高い半導体パッケージの実現に大きく貢献す
るものである。
フロントページの続き (56)参考文献 特開 昭62−247039（ＪＰ，Ａ) 特開 平１−125942（ＪＰ，Ａ) 特開 昭59−117144（ＪＰ，Ａ) 特開 昭61−99643（ＪＰ，Ａ) 特開 昭62−70540（ＪＰ，Ａ) 特開 平２−118037（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】分散粒子を含有するCu基合金からなり、前
    記分散粒子の一部が表面に現出して分布しているリード
    フレーム母体と、 前記リードフレーム母体の表面に形成された略均一な酸
    化物層と、 前記酸化物層中に分布している前記分散粒子の酸化物
    と、 を具備することを特徴とするリードフレーム。
  2. 【請求項２】請求項１記載のリードフレームにおいて、 前記Cu基合金は、Ｐの含有量が30ppm以下であるリード
    フレーム。
  3. 【請求項３】請求項１記載のリードフレームにおいて、 前記Cu合金は、Cr、ZrおよびTiから選ばれた少なくとも
    １種を0.005重量％〜２重量％含み、残部が実質的にCu
    からなるリードフレーム。
  4. 【請求項４】請求項１または３記載のリードフレームに
    おいて、 前記Cu基合金は、Ni、Sn、Fe、Co、Zn、Be、Ｂ、Mg、A
    g、Si、Mn、Cd、Al、希土類元素、CaおよびGeから選ば
    れた少なくとも１種を0.005重量％〜１重量％、またはN
    b、Ｖ、Hf、Mo、Ｗ、Ｙ、Ta、LaおよびGaから選ばれた
    少なくとも１種を0.005重量％〜１重量％、もしくはこ
    れらの双方を含むリードフレーム。
  5. 【請求項５】請求項１ないし４いずれか１項記載のリー
    ドフレームにおいて、 前記分散粒子は、Cr、Zr、Tiの単体およびこれらを含む
    金属間化合物から選ばれた少なくとも１種の析出物もし
    くは晶出物であるリードフレーム。
  6. 【請求項６】請求項１ないし５いずれか１項記載のリー
    ドフレームにおいて、 前記分散粒子は、0.1μｍ〜50μｍの大きさを有し、か
    つ前記リードフレーム母体の表面に100〜100000個/mm2
    の範囲で存在しているリードフレーム。
  7. 【請求項７】請求項１記載のリードフレームにおいて、 前記酸化物層は、1nm〜80nmの厚さを有するリードフレ
    ーム。
  8. 【請求項８】半導体チップと、この半導体チップが搭載
    されると共に、前記半導体チップと電気的に接続された
    リードフレームと、前記半導体チップおよびリードフレ
    ームの一部を気密封止する封止樹脂とを具備する半導体
    パッケージにおいて、 前記リードフレームは、分散粒子を含有するCu基合金か
    らなり、前記分散粒子の一部が表面に現出して分布して
    いるリードフレーム母体と、前記リードフレーム母体の
    表面に分布している分散粒子の酸化物を含み、前記リー
    ドフレーム母体の表面の少なくとも前記封止樹脂と接触
    する部分に形成された略均一な酸化物層とを有すること
    を特徴とする半導体パッケージ。
  9. 【請求項９】分散粒子を含有するCu基合金からなり、前
    記分散粒子の一部が表面に現出して分布しているリード
    フレーム母体に、実質的に略均一な酸化物層を形成する
    と同時に、前記酸化物層中に分布している分散粒子の酸
    化物を形成することを特徴とするリードフレームの製造
    方法。
  10. 【請求項１０】請求項９記載のリードフレームの製造方
    法において、 前記Cu基合金は、Ｐの含有量が30ppm以下であるリード
    フレームの製造方法。
  11. 【請求項１１】請求項９記載のリードフレームにおい
    て、 前記Cu基合金は、Cr,ZrおよびTiから選ばれた少なくと
    も１種を0.005重量％〜２重量％含み、残部が実質的にC
    uからなるリードフレームの製造方法。
  12. 【請求項１２】請求項９または請求項11記載のリードフ
    レームの製造方法において、 前記Cu基合金は、Ni、Sn、Fe、Co、Zn、Be、Ｂ、Mg、A
    g、Si、Mn、Cd、Al、希土類元素、CaおよびGeから選ば
    れた少なくとも１種を0.005重量％〜１重量％、またはN
    b、Ｖ、Hf、Mo、Ｗ、Ｙ、Ta、LaおよびGaから選ばれた
    少なくとも１種を0.005重量％〜１重量％、もしくはこ
    れらの双方を含むリードフレームの製造方法。
  13. 【請求項１３】請求項９ないし12いずれか１項記載のリ
    ードフレームの製造方法において、 前記分散粒子は、Cr、Zr、Tiの単体およびこれらを含む
    金属間化合物から選ばれた少なくとも１種の析出物もし
    くは晶出物であるリードフレームの製造方法。
  14. 【請求項１４】請求項９ないし13いずれか１項記載のリ
    ードフレームの製造方法において、 前記分散粒子は、0.1μｍ〜50μｍの大きさを有し、か
    つ前記リードフレーム母体の表面に100〜100000個/mm2
    の範囲で存在しているリードフレームの製造方法。
  15. 【請求項１５】請求項９記載のリードフレームにおい
    て、 前記酸化物層は1nm〜80nmの厚さを有するリードフレー
    ムの製造方法。
  16. 【請求項１６】半導体チップと、この半導体チップが搭
    載されると共に、前記半導体チップと電気的に接続され
    たリードフレームと、前記半導体チップおよびリードフ
    レームの一部を気密封止する封止樹脂とを具備する半導
    体パッケージにおいて、 前記リードフレームは、請求項９ないし15いずれか１項
    記載の製造方法により得られたものである半導体パッケ
    ージ。
JP50960591A 1990-05-31 1991-05-30 リードフレームとその製造方法および半導体パッケージ Expired - Lifetime JP3431139B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14296490 1990-05-31
JP2-142964 1990-05-31
PCT/JP1991/000728 WO1991019320A1 (en) 1990-05-31 1991-05-30 Lead frame and semiconductor package using it

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11324543A Division JP2000156452A (ja) 1990-05-31 1999-11-15 リ―ドフレ―ムとその製造方法、およびそれを用いた半導体パッケ―ジ

Publications (1)

Publication Number Publication Date
JP3431139B2 true JP3431139B2 (ja) 2003-07-28

Family

ID=15327758

Family Applications (2)

Application Number Title Priority Date Filing Date
JP50960591A Expired - Lifetime JP3431139B2 (ja) 1990-05-31 1991-05-30 リードフレームとその製造方法および半導体パッケージ
JP11324543A Pending JP2000156452A (ja) 1990-05-31 1999-11-15 リ―ドフレ―ムとその製造方法、およびそれを用いた半導体パッケ―ジ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP11324543A Pending JP2000156452A (ja) 1990-05-31 1999-11-15 リ―ドフレ―ムとその製造方法、およびそれを用いた半導体パッケ―ジ

Country Status (6)

Country Link
US (1) US5315152A (ja)
EP (1) EP0485627B1 (ja)
JP (2) JP3431139B2 (ja)
KR (1) KR960010146B1 (ja)
DE (1) DE69133422T2 (ja)
WO (1) WO1991019320A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05222471A (ja) * 1991-12-16 1993-08-31 Toshiba Corp 装飾用銅鉄合金
KR100415959B1 (ko) * 2000-03-14 2004-01-24 닛코 킨조쿠 가부시키가이샤 하드디스크 드라이브 서스펜션용 구리합금박
US6749699B2 (en) 2000-08-09 2004-06-15 Olin Corporation Silver containing copper alloy
KR100513947B1 (ko) * 2002-03-29 2005-09-09 닛코 킨조쿠 가부시키가이샤 프레스성이 양호한 구리 합금 소재 및 그 제조방법
JP3740474B2 (ja) * 2003-03-20 2006-02-01 日鉱金属加工株式会社 導電性に優れるチタン銅及びその製造方法
JP3731600B2 (ja) 2003-09-19 2006-01-05 住友金属工業株式会社 銅合金およびその製造方法
TWI265053B (en) 2004-01-16 2006-11-01 Sumitomo Metal Ind Method for producing seamless pipe
WO2005087957A1 (ja) * 2004-03-12 2005-09-22 Sumitomo Metal Industries, Ltd. 銅合金およびその製造方法
KR100702662B1 (ko) * 2005-02-18 2007-04-02 엠케이전자 주식회사 반도체 패키징용 구리 본딩 와이어
US20100247955A1 (en) * 2006-09-29 2010-09-30 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same
CN101768680B (zh) * 2008-12-26 2011-07-20 北京有色金属研究总院 一种适用于引线框架用铜合金的复合变质剂
DE102013007274B4 (de) * 2013-04-26 2020-01-16 Wieland-Werke Ag Konstruktionsteil aus einer Kupfergusslegierung
CN105762199A (zh) * 2016-05-04 2016-07-13 滨海治润电子有限公司 一种二极管的超薄型封装产品及其封装方法
CN106011524A (zh) * 2016-06-29 2016-10-12 南通恒金复合材料有限公司 汽车水箱散热器用铜带
JP7170498B2 (ja) * 2018-10-24 2022-11-14 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ
US11715678B2 (en) * 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components
CN113699409A (zh) * 2021-09-24 2021-11-26 汕头市骏码凯撒有限公司 一种用于半导体封装的粗铜线及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5295176A (en) * 1976-02-06 1977-08-10 Hitachi Ltd Manufacture of semiconductor apparatus
CA1201211A (en) * 1982-08-05 1986-02-25 Olin Corporation Hermetically sealed semiconductor casing
JPS59117144A (ja) * 1982-12-23 1984-07-06 Toshiba Corp リ−ドフレ−ムおよびその製造方法
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
JPS59193233A (ja) * 1983-04-15 1984-11-01 Toshiba Corp 銅合金
JPS6047625A (ja) * 1983-08-23 1985-03-15 株式会社ゼニライトブイ 水中構造物の所定水深保持装置
US4612167A (en) * 1984-03-02 1986-09-16 Hitachi Metals, Ltd. Copper-base alloys for leadframes
JPS6199643A (ja) * 1984-10-19 1986-05-17 Hitachi Metals Ltd リ−ドフレ−ム用銅合金
JPS6270540A (ja) * 1985-09-20 1987-04-01 Mitsubishi Metal Corp 半導体装置用Ｃｕ合金リ−ド素材
US4749548A (en) * 1985-09-13 1988-06-07 Mitsubishi Kinzoku Kabushiki Kaisha Copper alloy lead material for use in semiconductor device
JPS62247039A (ja) * 1985-12-16 1987-10-28 Furukawa Electric Co Ltd:The 電子機器用銅合金
JPH0637680B2 (ja) * 1987-06-15 1994-05-18 三菱電機株式会社 疲労特性に優れたＣｕ−Ｎｉ−Ｓｎ合金
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
AU611343B2 (en) * 1989-07-31 1991-06-06 Toyota Jidosha Kabushiki Kaisha Dispersion strengthened copper-base alloy for overlay
KR920006826B1 (ko) * 1990-09-18 1992-08-20 주식회사 풍산 고전도성 전기, 전자부품용 동합금 및 그 제조방법

Also Published As

Publication number Publication date
DE69133422D1 (de) 2004-11-25
EP0485627A1 (en) 1992-05-20
US5315152A (en) 1994-05-24
KR920702796A (ko) 1992-10-06
KR960010146B1 (ko) 1996-07-26
WO1991019320A1 (en) 1991-12-12
JP2000156452A (ja) 2000-06-06
EP0485627A4 (en) 1993-06-02
EP0485627B1 (en) 2004-10-20
DE69133422T2 (de) 2006-02-02

Similar Documents

Publication Publication Date Title
JP3431139B2 (ja) リードフレームとその製造方法および半導体パッケージ
EP0114338B1 (en) Lead frame and method for manufacturing the same
US4612167A (en) Copper-base alloys for leadframes
US4732733A (en) Copper-base alloys for leadframes
JPS63109130A (ja) 電子機器用銅合金
JPH06172895A (ja) リードフレーム用銅合金
JPH0674479B2 (ja) リードフレーム、コネクタもしくはスイッチ用導電圧延材料
US5205878A (en) Copper-based electric and electronic parts having high strength and high electric conductivity
US5463247A (en) Lead frame material formed of copper alloy for resin sealed type semiconductor devices
JP2714560B2 (ja) ダイレクトボンディング性の良好な銅合金
JPH09296237A (ja) 半導体パッケージング用金属基板材料
KR100380214B1 (ko) 리드프레임 및 리드프레임용 구리합금
JP3772319B2 (ja) リードフレーム用銅合金およびその製造方法
JPH1197609A (ja) 酸化膜密着性に優れたリードフレーム用銅合金及びその製造方法
JP2766605B2 (ja) ベアボンディング用銅合金リードフレーム
JP2993660B2 (ja) ボンディングワイヤ
JP2797846B2 (ja) 樹脂封止型半導体装置のＣｕ合金製リードフレーム材
JP2001127076A (ja) ダイボンディング用合金部材
JPS6250428A (ja) 電子機器用銅合金
JPH0717982B2 (ja) リードフレーム、コネクタもしくはスイッチ用導電圧延材料
JPH10183274A (ja) 電子機器用銅合金
JPH11243171A (ja) リードフレーム用銅合金
JPS6218614B2 (ja)
JPH0219432A (ja) 半導体機器リード材又は導電性ばね材用高力高導電銅合金
JP2834593B2 (ja) ベアボンディング用リードフレーム材料

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9