JP3427776B2 - バスインターフェース回路診断方法およびバスインターフェース回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置等で
バスとのインターフェースを行う一連の回路から構成さ
れたバスインターフェース回路において、このバスイン
ターフェース回路の診断を行う際のバスインターフェー
ス回路診断方法と、このバスインターフェース回路診断
方法を具現するバスインターフェース回路に関する。

【０００２】

【従来の技術】図６は従来技術の一例によるバスインタ
ーフェース回路診断方法を実現するバスインターフェー
ス回路のブロック構成図である。ここで、バスインター
フェース回路１０に接続されたバスは、例えば双方向バ
スＡ０をなすものであり、図６に示すように、双方向性
バスＡ０は、データが伝送されるデータバスＡ１と、デ
ータの転送先となる相手装置の装置アドレスを伝送する
アドレスバスＡ２と、相手装置へのデータ書き込み及び
相手装置からのデータ読み出しを制御するバス制御線Ａ
３とから構成されている。双方向性バスＡ０に接続され
るバスインターフェース回路１０は、レシーバ１１ａ，
１１ｂと、スリーステートドライバ１２ａ，１２ｂと、
データ入力レジスタ１３と、データ出力レジスタ１４
と、アドレス出力レジスタ１５と、アドレス比較回路１
６と、入出力制御回路１７と、バスインターフェース制
御回路１８とから構成されている。ここで、バス制御線
Ａ３は、双方向性バスＡ０に接続される各装置で共通と
されており、バスインターフェース回路１０の入出力制
御回路１７に接続されている。入出力制御回路１７は、
アドレス比較回路１６からアドレス一致信号Ｄ１を受信
すると共に、入出力制御信号Ｄ２を出力する。ここで、
入出力制御信号Ｄ２は、データ入力レジスタ１３に入力
される入力ストローブ信号と、スリーステートドライバ
１２ａ，１２ｂの各出力イネーブル端子を制御する信号
とから構成されている。

【０００３】バスインターフェース制御回路１８は双方
向性バスＡ０に接続されるバスインターフェース回路１
０の入出力動作を制御する。バスインターフェース制御
回路１８はデータ入力レジスタ１３からデータ入力線Ｂ
１を介してデータを受信し、データ出力レジスタ１４に
データ出力線Ｂ２を介して相手装置へ転送するデータを
セットし、アドレス出力レジスタ１５にアドレス出力線
Ｂ３を介して相手装置を指定する装置アドレスをセット
する。さらに、バスインターフェース制御回路１８は入
出力制御回路１７との間において、入出力動作制御信号
Ｄ３の授受を行う。バスインターフェース制御回路１８
には診断通知線Ａ４が接続されており、診断通知線Ａ４
では、バスインターフェース回路１０の診断開始を通知
する指示信号と、診断結果を通知する信号とが伝送され
る。

【０００４】次に、上記構成のバスインターフェース回
路１０におけるバスインターフェース回路診断方法の動
作について、特に、データ書込み転送動作の診断につい
て説明する。先ず、診断通知線Ａ４を介してバスインタ
ーフェース制御回路１８が診断開始の指示信号を受信す
ると、バスインターフェース制御回路１８は、診断試験
用の書込みデータをデータ出力レジスタ１４にセットす
ると共に、自分自身すなわちバスインターフェース回路
１０を具備する装置の装置アドレスをアドレス出力レジ
スタ１５にセットし、入出力動作制御信号Ｄ３を入出力
制御回路１７に送出して通信相手すなわち自分自身への
データ書込み転送を指示する。次に、入出力制御回路１
７は入出力制御信号Ｄ２を送出してスリーステートドラ
イバ１２ａ，１２ｂの各出力をイネーブル状態にするこ
とによって、データバスＡ１にデータ出力レジスタ１４
内の診断試験用書込みデータを出力させ、アドレスバス
Ａ２にアドレス出力レジスタ１５内の装置アドレスを出
力させる。さらに、入出力制御回路１７はデータ書込み
転送であることを通知する制御信号をバス制御線Ａ３へ
出力する。次に、アドレス比較回路１６は、アドレスバ
スＡ２上の装置アドレスと、自分自身すなわちバスイン
ターフェース回路１０を具備する装置の装置アドレスと
の比較を行い、比較結果が一致した場合にアドレス一致
信号Ｄ１を入出力制御回路１７に出力する。次に、入出
力制御回路１７はバス制御線Ａ３から、自分自身へのデ
ータ書込み転送であることを通知する制御信号を受信す
ると、バスインターフェース制御回路１８へ入出力制御
信号Ｄ３を送出してデータの入力を通知する。次に、バ
スインターフェース制御回路１８は、データ入力レジス
タ１３がデータバスＡ１から受信したデータをデータ入
力線Ｂ１を介して受信し、診断試験用の書込みデータと
一致するか否かの比較を行う。この比較結果は診断通知
線Ａ４に出力される。

【０００５】次に、上述したバスインターフェース回路
診断方法により、ＥＩＳＡ（Extended Industry Standa
rd Architecture）バスに対する診断を行う際の動作に
ついて、図６及び図７を参照しながら説明する。図７は
従来技術によるバスインターフェース回路診断方法によ
りＥＩＳＡバスの診断を行う際のタイミングチャートで
ある。ここで、ＭＲＥＱ信号は、バスＡ０の調停回路
（図示しない）に対してバスＡ０の使用権を要求するた
めの負論理（“１”レベルで無効、“０”レベルで有
効）の信号であり、バスＡ０に接続された各装置（以
下、エージェントと呼ぶ）と調停回路間で１対１に対応
付けられる信号である。なお、調停回路（図示しない）
は、バスＡ０を備える情報処理装置等のＣＰＵと、バス
Ａ０との間に設置されており、各エージェントに対して
バスＡ０の使用における優先順位等を指定する。ＭＡＣ
Ｋ信号は、ＭＲＥＱ信号によりバスの使用権を要求して
きたエージェントに対して、バスＡ０の調停回路からバ
スＡ０の使用を許可することを通知するために使用さ
れ、調停回路と各エージェント間で１対１に対応付けら
れる負論理の信号である。ＳＴＡＲＴ信号はバスＡ０を
獲得したエージェントがバストランザクションを開始す
ることを通知する負論理の信号である。Ｗ＿Ｒ信号は開
始されたバストランザクションがリードトランザクショ
ンであるかライトトランザクションであるかを示す。Ｍ
＿ＩＯ信号は開始されたバストランザクションの種別を
示す。ＢＥ＜３：０＞信号（”＜３：０＞”は、＜３
＞，＜２＞，＜１＞，＜０＞の４ビットを示す）は、４
バイト幅のデータであるＤ＜３１：０＞信号の中の有効
なバイト位置を示す。ＬＡ＜３１：２＞信号はアドレス
である。ここで、ＬＡ＜３１：２＞信号はアドレスバス
Ａ２上の信号に対応し、Ｄ＜３１：０＞信号はデータバ
スＡ１上の信号に対応し、これら以外の信号、すなわち
Ｗ＿Ｒ信号、Ｍ＿ＩＯ信号、ＢＥ＜３：０＞信号、ＳＴ
ＡＲＴ信号はバス制御線Ａ３上の信号に対応する。

【０００６】図７に示すように、先ず、バスインターフ
ェース回路１０は、Ｔ０サイクルでバスＡ０の使用権を
要求するためにＭＲＥＱ信号をバスＡ０の調停回路に対
して出力し、Ｔ２サイクルで調停回路からのＭＡＣＫ信
号によりバスＡ０の使用が許可される。次に、双方向性
バスインターフェース回路１０は、Ｔ３サイクルでバス
トランザクションを開始することを通知するＳＴＡＲＴ
信号と、その他の制御信号であるＷ＿Ｒ信号及びＭ＿Ｉ
Ｏ信号及びＢＥ＜３：０＞信号とをバス制御線Ａ３に出
力すると共に、アドレスバスＡ２にＬＡ＜３１：２＞信
号を出力する。次に、双方向性バスインターフェース装
置１０は、Ｔ４サイクルでデータであるＤ＜３１：０＞
信号をデータバスＡ１に出力する。次に、Ｔ４サイクル
でバストランザクションが完了すると、バスインターフ
ェース回路１０は、バスＡ０の使用権を放棄してバスＡ
０を解放するために、Ｔ５サイクルでＭＲＥＱ信号を無
効とする。次に、バスインターフェース回路１０は、Ｔ
６サイクルでＭＡＣＫ信号を無効としてバスＡ０を解放
する。

【０００７】

【発明が解決しようとする課題】ところで、上記構成の
バスインターフェース回路１０におけるバスインターフ
ェース回路診断方法では、バス制御の都合上、診断のた
めに双方向性バスＡ０に出力するデータのうち、データ
パターンを自由に設定できるのは、データバスＡ１に対
するＤ＜３１：０＞信号のみとなり、その他の信号、例
えばアドレスバスＡ２に出力されるＬＡ＜３１：２＞信
号は固定パターンの信号とされる。このため、双方向性
バスＡ０に対して完全な診断を行うことができず、診断
時に障害を発見することができない恐れがある。更に、
アドレスバスＡ２に障害が発生している場合、例えば双
方向性バスＡ０に接続されている他の装置に対してバス
トランザクションを実行してしまうと、この装置のデー
タを破壊して動作不能にしてしまう恐れがある。本発明
は上記事情に鑑みてなされたもので、バスインターフェ
ース回路の診断時に、任意のデータパターンおよびバス
トランザクションタイプを設定して、データバスに加え
てアドレスバスおよび制御バス等を含むバスの診断を行
うと共に、バスに接続された他の装置に悪影響を与えな
いことが可能なバスインターフェース回路診断方法およ
びバスインターフェース回路を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記課題を解決して係る
目的を達成するために、請求項１に記載の本発明のバス
インターフェース回路診断方法は、情報処理装置のバス
に出力した出力データと、前記バスから受信した入力デ
ータとを比較することによって診断を行うバスインター
フェース回路診断方法であって、診断の開始を指示する
診断指示信号を受信して適宜のデータパターンを有する
前記出力データを前記バスに出力する際に、バスサイク
ルを有効とするスタート信号を前記バスに出力しないこ
とを特徴としている。

【０００９】さらに、本発明のバスインターフェース回
路診断方法は、情報処理装置のバスに出力した出力デー
タと、前記バスから受信した入力データとを比較するこ
とによって診断を行うバスインターフェース回路診断方
法であって、前記バスに接続された装置に診断の開始を
指示する診断指示信号を送信する第１の処理と、前記装
置のうちの何れかが診断中であることを通知する通知信
号を前記バスに接続された全ての前記装置に送信する第
２の処理と、前記診断指示信号を受信して適宜のデータ
パターンを有する前記出力データを前記バスに出力する
第３の処理とを含み、前記診断指示信号を受信していな
い状態で、前記通知信号を受信すると、前記バスからの
全ての入力を無効とすることを特徴としている。

【００１０】また、請求項２に記載のバスインターフェ
ース回路は、情報処理装置のバスに出力した出力データ
と、前記バスから受信した入力データとを比較すること
によって診断を行うバスインターフェース回路であっ
て、前記バスインターフェース回路は、前記バスに接続
されて前記出力データの出力及び前記入力データの受信
を行う入出力バッファと、診断の開始を指示する診断指
示信号を送出する診断指示回路と、前記診断指示信号を
受信して、適宜のデータパターンを有する前記出力デー
タを前記入出力バッファに送出するバスインターフェー
ス制御回路と、前記診断指示信号を受信して、前記入出
力バッファから前記バスへの出力を制御するバス出力制
御回路とを備えており、診断時に、前記バス出力制御回
路は、バスサイクルを有効とするスタート信号を前記バ
スに出力しないことを特徴としている。

【００１１】さらに、本発明のバスインターフェース回
路は、情報処理装置のバスに出力した出力データと、前
記バスから受信した入力データとを比較することによっ
て診断を行うバスインターフェース回路であって、前記
バスインターフェース回路には診断指示回路が接続され
ており、前記診断指示回路は、前記バスに接続された装
置毎に診断の開始を指示する診断指示信号を送信する第
１の手段と、前記装置のうちの何れかが診断中であるこ
とを通知する診断監視信号を前記バスに接続された全て
の前記装置に送信する第２の手段とを備えており、前記
バスインターフェース回路は、前記バスに接続されて前
記出力データの出力及び前記入力データの受信を行う入
出力バッファと、前記診断指示信号を受信して、適宜の
データパターンを有する前記出力データを前記入出力バ
ッファに送出するバスインタフェース制御回路と、前記
診断指示回路から前記診断監視信号を受信して、前記バ
スから前記入出力バッファへの入力を制御するバス入力
制御回路とを備えており、前記バス入力制御回路は、前
記診断指示回路から前記診断指示信号を受信していない
状態で、前記診断監視信号を受信すると、前記バスから
の全ての入力を無効とすることを特徴としている。

【００１２】さらに、本発明のバスインターフェース回
路は、情報処理装置のバスに出力した出力データと、前
記バスから受信した入力データとを比較することによっ
て診断を行うバスインターフェース回路であって、前記
バスインターフェース回路は、前記バスに接続されて前
記出力データの出力及び前記入力データの受信を行う入
出力バッファと、診断の開始を指示する診断指示信号を
送出すると共に、診断を開始することを通知する診断通
知信号を診断通知バスを介して前記バスに接続された全
ての前記装置に送出する診断指示回路と、前記診断指示
信号を受信して、適宜のデータパターンを有する前記出
力データを前記入出力バッファに送出するバスインタフ
ェース制御回路と、前記診断通知バスから前記診断通知
信号を受信して、前記バスから前記入出力バッファへの
入力を制御するバス入力制御回路とを備えており、前記
バス入力制御回路は、前記診断指示回路から前記診断指
示信号を受信していない状態で、前記診断通知信号を受
信すると、前記バスからの全ての入力を無効とすること
を特徴としている。

【００１３】

【発明の実施の形態】以下、本発明のバスインターフェ
ース回路診断方法を具現するバスインターフェース回路
の実施形態について添付図面を参照しながら説明する。
図１は本発明の一実施形態に係わるバスインターフェー
ス部診断方法を具現するバスインターフェース回路のブ
ロック構成図であり、図２は図１に示すバスインターフ
ェース回路において制御バスに接続される要部の構成を
示すブロック構成図である。なお、上述した従来技術と
同一部分には同じ符号を配して説明を省略又は簡略す
る。本実施の形態によるバス１００は、アドレスを伝達
するアドレスバス１０１と、データを伝達するデータバ
ス１０２と、バスを制御するためのバス制御データを伝
達する制御バス１０３とから構成されている。本実施の
形態によるバスインターフェース回路診断方法を具現す
るバスインターフェース回路１０４は、各バス１０１，
１０２，１０３とのインターフェースを行う入出力バッ
ファ１１１，１１２，１１３と、アドレス入力レジスタ
１１４と、アドレス出力レジスタ１１５と、データ入力
レジスタ１１６と、データ出力レジスタ１１７と、バス
制御入力レジスタ１１８と、バス制御出力レジスタ１１
９と、比較回路１２０，１２１，１２２と、バス出力制
御回路１２３と、バスインターフェース制御回路１２４
と、診断指示回路１２５と、診断結果保持レジスタ１２
６と、内部論理１２７とから構成されている。

【００１４】アドレスバス１０１に出力されるアドレス
は、内部論理１２７からバスインターフェース制御回路
１２４を介してアドレス出力レジスタ１１５にセットさ
れ、入出力バッファ１１１を介してアドレスバス１０１
へ出力される。アドレスバス１０１からの入力されるア
ドレスは、入出力バッファ１１１を通してアドレス入力
レジスタ１１４に格納される。データ出力レジスタ１１
７はデータバス１０２へ出力するデータを格納し、デー
タ入力レジスタ１１６はデータバス１０２から入力され
るデータを格納する。バス制御出力レジスタ１１９は制
御バス１０３に出力するバス制御データを格納し、バス
制御入力レジスタ１１８は制御バス１０３から入力され
るバス制御データを格納する。診断指示回路１２５は、
バスインターフェース回路１０４の診断開始を指示する
指示信号をバスインターフェース制御回路１２４とバス
出力制御回路１２３に出力する。バスインターフェース
制御回路１２４はバス１００の診断試験用データのデー
タパターンをアドレス出力レジスタ１１５と、データ出
力レジスタ１１７と、バス制御出力レジスタ１１９とに
セットする。バス出力制御回路１２３は、診断指示回路
１２５からの指示信号に基づいて、各入出力バッファ１
１１，１１２から各バス１０１，１０２への出力を指示
すると共に、入出力バッファ１１３に対しては、バスサ
イクルを有効にする信号以外のバス制御データを制御バ
ス１０３へ出力するように指示する。

【００１５】比較回路１２０は、アドレスバス１０１へ
出力されるアドレス出力レジスタ１１５に格納されてい
るアドレスと、アドレスバス１０１から入力されてアド
レス入力レジスタ１１４へ格納されたアドレスとを比較
する。ここで、入出力バッファ１１１が故障している場
合は比較結果が不一致となり、バスインターフェース回
路１０４の障害を通知する情報が診断結果保持レジスタ
１２６に格納される。同様に、比較回路１２１は、デー
タ入力レジスタ１１６のデータと、データ出力レジスタ
１１７のデータとを比較し、比較結果が不一致の場合は
バスインターフェース回路１０４の障害を通知する情報
を診断結果保持レジスタ１２６に保持する。比較回路１
２２は、バス制御入力レジスタ１１８のバス制御データ
と、バス制御出力レジスタ１１９のバス制御データとを
比較し、比較結果が不一致の場合はバスインターフェー
ス回路１０４の障害を通知する情報を診断結果保持レジ
スタ１２６に保持する。

【００１６】図２に示すように、制御バス１０３は、バ
ス１００に発行するバストランザクションのタイプを示
すコマンド信号２０１と、データバス１０２で伝達され
るデータを構成する複数バイトのうち、どのバイトが有
効かを示すイネーブル信号２０２と、バス１００上のバ
ストランザクションの開始を示すと共に、有効なバスサ
イクルが開始されることを示すスタート信号２０３とを
含んでいる。ここで、診断指示回路１２５からバス出力
制御回路１２３にバスインターフェース回路１０４の診
断開始を指示する指示信号が送出された時、バス出力制
御回路１２３は、コマンド出力レジスタ２１１からコマ
ンド信号２０１の出力と、イネーブル出力レジスタ２１
４からイネーブル信号２０２の出力とを実行するように
指示する。なお、スタート出力レジスタ２１６からスタ
ート信号２０３の出力は指示しない。

【００１７】本実施の形態によるバスインターフェース
回路診断方法を具現するバスインターフェース回路１０
４は上述の構成を備えており、次に、バスインターフェ
ース回路１０４におけるバスインターフェース回路診断
方法の動作について、特にＥＩＳＡバスに対する診断を
行う際の動作について、図１から図３を参照しながら説
明する。図３はＥＩＳＡバスの診断を行う際のタイミン
グチャートである。ここで、ＬＡ＜３１：２＞信号はア
ドレスバス１０１上のアドレスに対応し、Ｄ＜３１：０
＞信号はデータバス１０２上のデータに対応し、これら
以外の信号、すなわちＷ＿Ｒ信号、Ｍ＿ＩＯ信号、ＢＥ
＜３：０＞信号、ＳＴＡＲＴ信号は制御バス１０３上の
信号に対応する。すなわち、コマンド信号２０１はＷ＿
Ｒ信号及びＭ＿ＩＯ信号に対応し、イネーブル信号２０
２はＢＥ＜３：０＞信号に対応し、スタート信号２０３
はＳＴＡＲＴ信号に対応する。

【００１８】図３に示すように、先ず、バスインターフ
ェース回路１０４は、Ｔ０サイクルでバス１００の使用
権を要求するためにＭＲＥＱ信号をバス１００の調停回
路に対して出力し、Ｔ２サイクルで調停回路からのＭＡ
ＣＫ信号を受信してバス１００の使用が許可される。バ
ス１００の使用権を得た後、Ｔ３からＴ５までの３サイ
クルからなる診断サイクルにおいて、バスインターフェ
ース回路１０４は、バス出力制御回路１２３の制御によ
りＳＴＡＲＴ信号を出力することなしに、バス１００上
にＳＴＡＲＴ信号以外の各信号、すなわちＷ＿Ｒ信号及
びＭ＿ＩＯ信号及びＢＥ＜３：０＞信号を制御バス１０
３に出力すると共に、アドレスバス１０２にＬＡ＜３
１：２＞信号を出力し、データバス１０１にＤ＜３１：
０＞信号を出力する。ここで、ＢＥ＜３：０＞信号及び
ＬＡ＜３１：２＞信号及びＤ＜３１：０＞信号のそれぞ
れに対しては、複数パターンの診断データ、例えば全て
が”０”のデータや、全てが”１”のデータ等が出力さ
れる。次に、バスインターフェース回路１０４は、診断
終了後のＴ６サイクルでＭＲＥＱ信号を無効とし、Ｔ７
サイクルでバス１００が解放されることによって一連の
診断処理が終了する。

【００１９】本実施の形態によるバスインターフェース
回路診断方法を具現するバスインターフェース回路１０
４によれば、ＭＡＣＫ信号が出力されてバス１００の使
用権を得た後も、バス出力制御回路１２３の制御により
ＳＴＡＲＴ信号を出力することがないため、バス１００
に接続された他の装置はバス１００のバスサイクルが開
始されたことを認識することがなく、バス１００上のデ
ータを取り込むことはない。このため、ＳＴＡＲＴ信号
以外の各信号に自由なデータパターンを設定してバス１
００上に出力することができ、自由なデータパターンの
信号によりバスインターフェース回路１０４に対して多
様な診断を行うことができ、障害の発生を見逃すことを
防ぐことが可能となる。また、バスインターフェース回
路１０４に障害が発生し、例えば予期しないデータがバ
ス１００上に出力された場合であっても、他の装置には
バス１００上のデータが入力されないため、バス１００
に接続された他の装置に悪影響を与えることがなく、他
の装置に対して無意味なバストランザクションを実行し
て他の装置のデータを破壊する恐れもない。さらに、バ
スインターフェース回路１０４がバス１００を解放する
まで診断サイクルを継続することができるため、効率的
にバスインターフェース回路１０４の診断を実行するこ
とができる。

【００２０】なお、本実施の形態においては、バス１０
０としてＥＩＳＡバスについて説明したが、これに限定
されず、他の規格例えばＰＣＩ（Peripheral Component
Interconnect）バスであってもよい。この場合、ＥＩ
ＳＡバスのＳＴＡＲＴ信号は、ＰＣＩバスのＦＲＡＭＥ
（サイクルフレーム）信号に対応する。また、本実施の
形態においては、アドレスバス１０１と、データバス１
０２とは分離しているが、これに限定されず、アドレス
とデータが共通の信号線を使用するアドレス／データ共
有バスであってもよい。

【００２１】次に、本実施の形態によるバスインターフ
ェース回路診断方法を具現するバスインターフェース回
路の第１変形例について図４を参照しながら説明する。
図４は本実施形態の第１変形例に係わるバスインターフ
ェース回路診断方法を具現するバスインターフェース回
路５０１のブロック構成図である。なお、上述した実施
の形態と同一部分には同じ符号を配して説明を省略又は
簡略する。図４に示すように、バスインターフェース装
置５０１は、入出力バッファ１１１，１１２，１１３
と、アドレス入力レジスタ１１４と、アドレス出力レジ
スタ１１５と、データ入力レジスタ１１６と、データ出
力レジスタ１１７と、バス制御入力レジスタ１１８と、
バス制御出力レジスタ１１９と、比較回路１２０，１２
１，１２２と、バスインターフェース制御回路１２４
と、診断結果保持レジスタ１２６と、内部論理１２７
と、バス入力制御回路５０２とから構成されている。ま
た、バス１００に対して１つの診断指示回路５０３が備
えられており、診断指示回路５０３はバス１００に接続
される各装置で共通とされている。診断指示回路５０３
は、バス１００に接続される各装置に対して、各装置毎
に設けられた診断指示信号線５１１を介して、診断開始
を指示する診断指示信号を送出すると共に、各装置で共
通とされた診断監視信号線５１２を介して何れかの装置
が診断中であることを通知する診断監視信号をバス１０
０に接続された各装置に通知する。

【００２２】バス入力制御回路５０２は、診断指示信号
線５１１からの診断指示信号を受信していない状態で、
診断監視信号線５１２からの診断監視信号により何れか
の装置で診断が開始されたことを検出すると、各入力バ
ッファ１１１，１１２，１１３において、アドレスバス
１０１、データバス１０２、制御バス１０３のそれぞれ
からの入力を無効にする。一方、診断指示信号５１１か
らの診断指示信号により、自分自身すなわちバスインタ
ーフェース装置５０１の診断を実施する場合は、各バス
１０１，１０２，１０３からの入力を有効とする。この
場合、各バス１０１，１０２，１０３から各入力バッフ
ァ１１１，１１２，１１３への入力は、診断指示回路５
０３により制御されているため、バス入力制御回路５０
２はバスサイクルを有効とするスタート信号をスタート
信号線２０３に出力することができ、このスタート信号
を含めた診断が可能となる。

【００２３】次に、本実施の形態によるバスインターフ
ェース回路診断方法を具現するバスインターフェース回
路の第２変形例について図５を参照しながら説明する。
図５は本実施形態の第２変形例に係わるバスインターフ
ェース回路診断方法を具現するバスインターフェース回
路６０１のブロック構成図である。なお、上述した実施
の形態と同一部分には同じ符号を配して説明を省略又は
簡略する。図５に示すように、バスインターフェース回
路６０１は、入出力バッファ１１１，１１２，１１３，
６０２と、アドレス入力レジスタ１１４と、アドレス出
力レジスタ１１５と、データ入力レジスタ１１６と、デ
ータ出力レジスタ１１７と、バス制御入力レジスタ１１
８と、バス制御出力レジスタ１１９と、比較回路１２
０，１２１，１２２と、バスインターフェース制御回路
１２４と、診断指示回路１２５と、診断結果保持レジス
タ１２６と、内部論理１２７と、バス入力制御回路６０
３とから構成されている。また、バス６０５は、アドレ
スバス１０１と、データバス１０２と、制御バス１０３
と、診断通知バス６０６とから構成されている。

【００２４】バスインターフェース回路６０１は、診断
指示回路１２５からバスインターフェース回路６０１の
診断開始が指示されると、他の装置に対してバスインタ
ーフェース回路６０１が診断中であることを通知するた
めに、入出力バッファ６０２を介して診断通知バス６０
６に診断通知信号を出力する。バス入力制御回路６０３
は、診断指示回路１２５からの診断指示信号を受信して
いない場合に、診断通知バス６０６から入出力バッファ
６０２を介して診断通知信号を受信すると、バス６０５
に接続された他の装置が診断を実行中であると認識し、
各入力バッファ１１１，１１２，１１３において、アド
レスバス１０１、データバス１０２、制御バス１０３の
それぞれからの入力を無効にする。一方、診断指示回路
１２５からの指示により、自分自身すなわちバスインタ
ーフェース装置６０１が診断中の場合、バス入力制御回
路６０３は各バス１０１，１０２，１０３からの入力を
有効とする。この場合、診断を行うための診断指示信号
と、何れかの装置が診断中であることを通知する診断監
視信号とが、一本の信号線からなる診断通知バス６０６
を介して伝送されるため、ＥＩＳＡバスやＰＣＩバス等
の汎用のバスにおいても、例えば１本の未使用ピンを使
用することにより診断通知バス６０６と接続することが
できる。また、各バス１０１，１０２，１０３から各入
力バッファ１１１，１１２，１１３への入力は、診断通
知信号により制御されているため、バス入力制御回路６
０３はバスサイクルを有効とするスタート信号２０３を
出力することができ、このスタート信号２０３を含めた
診断が可能となる。

【００２５】

【発明の効果】以上説明したように、請求項１記載の本
発明のバスインターフェース回路診断方法によれば、診
断時にバスサイクルを有効とするスタート信号をバスに
出力しないため、バスに接続された他の装置はバスのバ
スサイクルが開始されたことを認識することがなく、バ
ス上のデータを取り込むことはない。これによって、バ
スに接続された他の装置に悪影響を与えることなく、バ
スに出力する出力データに対して自由なデータパターン
を設定することができ、多様な診断を行うことによって
障害の発生を見逃すのを防ぐことが可能となる。さら
に、バスインターフェース回路がバスを解放するまで自
己診断を継続することができるため、効率的に診断を行
うことができる。さらに、本発明のバスインターフェー
ス回路診断方法によれば、診断指示回路から診断の開始
を指示する診断指示信号を受信していない状態で、バス
に接続された装置のうちの何れかが自己診断中であるこ
とを通知する通知信号を受信すると、バスからの全ての
入力を無効とするため、診断中の装置以外の装置はバス
上から入力データを取り込むことはない。これによっ
て、バスに接続された他の装置に悪影響を与えることな
く、バスに出力する出力データに対して自由なデータパ
ターンを設定することができる。さらに、この場合、バ
スサイクルを有効とするスタート信号に対しても自由な
データパターンを設定して診断を行うことができ、多様
な診断を行うことによって障害の発生を見逃すのを防ぐ
ことが可能となる。

【００２６】また、請求項２記載のバスインターフェー
ス回路によれば、診断指示回路から診断指示信号を受信
した際に入出力バッファからバスへの出力を制御するバ
ス出力制御回路が備えられており、診断時にバス制御信
号のうちバスサイクルを有効とするスタート信号をバス
に出力しないように制御するため、バスに接続された他
の装置はバスのバスサイクルが開始されたことを認識す
ることがなく、バス上から入力データを取り込むことは
ない。これによって、バスに接続された他の装置に悪影
響を与えることなく、バスに出力する出力データに対し
て自由なデータパターンを設定することができ、多様な
診断を行うことによって障害の発生を見逃すのを防ぐこ
とが可能となる。また、本発明のバスインターフェース
回路によれば、バスインターフェース回路の外部に診断
指示回路が設けられており、この診断指示回路はバスに
接続された装置毎に個別に診断の開始を指示する診断指
示信号を送信すると共に、バスに接続された装置のうち
の何れかが診断中であることを通知する診断監視信号を
バスに接続された全ての装置に送信する。ここで、バス
インターフェース回路のバス入力制御回路は、診断指示
回路から診断指示信号を受信していない状態で、診断監
視信号を受信すると、バスからの全ての入力を無効とす
るため、診断中の装置以外の装置はバス上から入力デー
タを取り込むことはない。これによって、バスに接続さ
れた他の装置に悪影響を与えることなく、バスに出力す
る出力データに対して自由なデータパターンを設定する
ことができる。また、この場合、バスサイクルを有効と
するスタート信号に対しても自由なデータパターンを設
定して診断を行うことができ、多様な診断を行うことに
よって障害の発生を見逃すのを防ぐことが可能となる。

【００２７】また、本発明のバスインターフェース回路
によれば、診断を開始することを通知する診断通知信号
を診断通知バスを介してバスに接続された全ての装置に
送出する診断指示回路が備えられており、バスインター
フェース回路のバス入力制御回路は、診断指示回路から
診断指示信号を受信していない状態で、診断通知信号を
受信すると、バスからの全ての入力を無効とするため、
バスに接続された他の装置に悪影響を与えることなく、
バスサイクルを有効とするスタート信号を含む出力デー
タに対して自由なデータパターンを設定することがで
き、多様な診断を行うことによって障害の発生を見逃す
のを防ぐことが可能となる。さらに、この場合、診断通
知信号は診断通知バスを介して送信されるため、バスに
接続された装置毎に、診断指示回路と装置間とを接続す
る伝送路を確保する必要が無く、例えばＥＩＳＡバスや
ＰＣＩバス等の汎用のバスにおいても、１本の未使用ピ
ンを使用して診断通知バスと接続することができ、容易
に実施することができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態に係わるバスインターフ
ェース部診断方法を具現するバスインターフェース装置
のブロック構成図である。

【図２】 図１に示すバスインターフェース装置におい
て制御バスに接続される要部の構成を詳細に示すブロッ
ク構成図である。

【図３】 図１に示すバスインターフェース装置により
ＥＩＳＡバスの診断を行う際のタイミングチャートであ
る。

【図４】 本実施形態の第１変形例に係わるバスインタ
ーフェース回路診断方法を具現するバスインターフェー
ス回路のブロック構成図である。

【図５】 本実施形態の第２変形例に係わるバスインタ
ーフェース回路診断方法を具現するバスインターフェー
ス回路のブロック構成図である。

【図６】 従来技術によるバスインターフェース回路診
断方法を実現するバスインターフェース回路のブロック
構成図である。

【図７】 従来技術によるバスインターフェース回路診
断方法によりＥＩＳＡバスの診断を行う際のタイミング
チャートである。

【符号の説明】

１００ バス １０１ アドレスバス １０２ データバス １０３ 制御バス １０４ バスインターフェース装置 １１１，１１２，１１３，６０２ 入出力バッファ １１４ アドレス入力レジスタ １１５ アドレス出力レジスタ １１６ データ入力レジスタ １１７ データ出力レジスタ １１８ バス制御入力レジスタ １１９ バス制御出力レジスタ １２０，１２１，１２２ 比較回路 １２３ バス出力制御回路 １２４ バスインターフェース制御回路 １２５ 診断指示回路 １２６ 診断結果保持レジスタ １２７ 内部論理 ２０１ コマンド信号 ２０２ イネーブル信号 ２０３ スタート信号 ２１１ コマンド入力レジスタ ２１２ コマンド出力レジスタ ２１３ イネーブル入力レジスタ ２１４ イネーブル出力レジスタ ２１５ スタート入力レジスタ ２１６ スタート出力レジスタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 13/00 G06F 13/20 - 13/378 G06F 11/22 - 11/26

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 情報処理装置のバスに出力した出力デー
   タと、前記バスから受信した入力データとを比較するこ
   とによって診断を行うバスインターフェース回路診断方
   法であって、 診断の開始を指示する診断指示信号を受信して適宜のデ
   ータパターンを有する前記出力データを前記バスに出力
   する際に、バスサイクルを有効とするスタート信号を前
   記バスに出力しないことを特徴とするバスインターフェ
   ース回路診断方法。
2. 【請求項２】 情報処理装置のバスに出力した出力デー
   タと、前記バスから受信した入力データとを比較するこ
   とによって診断を行うバスインターフェース回路であっ
   て、 前記バスインターフェース回路は、前記バスに接続され
   て前記出力データの出力及び前記入力データの受信を行
   う入出力バッファと、診断の開始を指示する診断指示信
   号を送出する診断指示回路と、前記診断指示信号を受信
   して、適宜のデータパターンを有する前記出力データを
   前記入出力バッファに送出するバスインターフェース制
   御回路と、前記診断指示信号を受信して、前記入出力バ
   ッファから前記バスへの出力を制御するバス出力制御回
   路とを備えており、 診断時に、前記バス出力制御回路は、バスサイクルを有
   効とするスタート信号を前記バスに出力しないことを特
   徴とするバスインターフェース回路。