JP3422929B2 - 半導体素子の製造装置 - Google Patents

半導体素子の製造装置

Info

Publication number
JP3422929B2
JP3422929B2 JP13809498A JP13809498A JP3422929B2 JP 3422929 B2 JP3422929 B2 JP 3422929B2 JP 13809498 A JP13809498 A JP 13809498A JP 13809498 A JP13809498 A JP 13809498A JP 3422929 B2 JP3422929 B2 JP 3422929B2
Authority
JP
Japan
Prior art keywords
lead frame
package
semiconductor device
clamper
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13809498A
Other languages
English (en)
Other versions
JPH11330335A (ja
Inventor
享 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13809498A priority Critical patent/JP3422929B2/ja
Publication of JPH11330335A publication Critical patent/JPH11330335A/ja
Application granted granted Critical
Publication of JP3422929B2 publication Critical patent/JP3422929B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば樹脂成形に
より形成したパッケージを有する半導体素子をリードフ
レームから離脱させるために用いる半導体素子の製造装
に関する。
【0002】
【従来の技術】従来、長尺のリードフレームに複数のト
ランジスタチップやダイオードチップ等の半導体チップ
を連続的に繰り返して固着し、さらに半導体チップを樹
脂成形により形成したパッケージ内に封止した後、所定
のリード加工を行い、リードフレームによるパッケージ
の保持を解除し、個々のものに切り離すようにして半導
体素子は製造される。
【0003】以下、従来の半導体素子の製造方法及び製
造装置を図9乃至図12を参照して説明する。図9はリ
ードフレームの要部を拡大して示す平面図であり、図1
0はパッケージを樹脂成形したリードフレームの平面図
であり、図11はパッケージを樹脂成形したリードフレ
ームの要部を拡大して示す平面図であり、図12はリー
ドフレームから樹脂成形したパッケージを離脱させる工
程を示す図で、図12(a)は第1の工程を示す側面
図、図12(b)は第2の工程を示す側面図、図12
(c)は第3の工程を示す側面図である。
【0004】図9乃至図12において、1は長尺状の導
電性金属薄板でなるリードフレームで、2はリードフレ
ーム1の長尺方向に複数繰り返し形成された素子形成
部、3は素子形成部2の主部であるチップマウント部、
4a,4bはリード部である。また、5は素子形成部2
の両側部分に対し所定寸法の間隙を設けて対向するよう
リードフレーム1に形成された係止突起である。さら
に、チップマウント部3には図示しないがダイオード構
成の半導体チップが搭載され、半導体チップ上面と一方
のリード部4bの先端部分とがワイヤボンディングされ
る。その後、ワイヤボンディングされた半導体チップを
封止するよう合成樹脂材料によってパッケージ6が成形
され、リードフレーム1に接続されたままの半導体素子
7が形成される。このようにパッケージ6が成形された
状態では、パッケージ6の両方の側壁部8に係止突起5
が嵌入状態となっている。
【0005】そして、リードフレーム1から個々の半導
体素子7の切り離しを行う工程は、下記のように行われ
る。すなわち、半導体素子7を接続したままの長尺状の
リードフレーム1を半導体素子の製造装置にかけ、長尺
方向に順送りしながら先行する工程でリード部4a,4
bをパッケージ6から所定長さ延出した状態になる位置
で切断する。
【0006】次に、図12(a)に示す第1の工程にお
いて、パッケージ6の両方の側壁部8に嵌入した状態の
係止突起5が設けられているリードフレーム1部分を、
製造装置の上クランパ9a、下クランパ9bの間に位置
させる。続いてリードフレーム1を下面側から持ち上げ
るよう下クランパ9bを上方向に駆動し、上クランパ9
aとの間に半導体素子7の両側部分のリードフレーム1
を挟み、上下方向から押さえるようにして支持固定す
る。
【0007】次に、図12(b)に示す第2の工程にお
いて、上クランパ9a、下クランパ9bでリードフレー
ム1を挟持した状態で半導体素子7の下方に設けられた
プッシャ10を、これによって半導体素子7を突き上げ
るよう作動させる。
【0008】次に、図12(c)に示す第3の工程にお
いて、さらにプッシャ10を上端がリードフレーム1の
上方に突出するまで突き上げるよう作動させる。このプ
ッシャ10による突き上げ動作によりパッケージ6の側
壁部8に嵌入していた係止突起5がパッケージ6を一部
砕くようにして外れ、これによりリードフレーム1から
半導体素子7が切り離される。そして、上記の工程を繰
り返すことによりリードフレーム1の長尺方向に連続し
て形成された半導体素子7が個々のものに切り離され
る。
【0009】しかしながら上記の従来技術においては、
リードフレーム1から半導体素子7が切り離す際、プッ
シャ10の突き上げ動作によりパッケージ6の側壁部8
に嵌入していた係止突起5を、その嵌入方向に直行する
方向の力を加えて外すことになるので、パッケージ6の
側壁部8の嵌入部分を一部砕くことになる。そして、こ
の時、場合によってはパッケージ6の側壁部8に無理な
力が加わり、パッケージ6に必要以上の欠けAやクラッ
クB等を形成してしまったりする虞があり、大きな欠け
Aや深く内部にまでいたるクラックBが形成されてしま
うと、パッケージ6の内部に水分が入り込んだりして半
導体素子7の絶縁不良や特性の劣化を招き、また信頼性
が低くなってしまったり、パッケージ6の外観が悪くな
ってしまう等していた。
【0010】
【発明が解決しようとする課題】上記のような状況に鑑
みて本発明はなされたもので、リードフレームから半導
体素子を離脱させる際に、パッケージに欠けやクラック
等を生じさせることなく離脱を行わせ、形成される半導
体素子の絶縁不良や特性の劣化の虞をなくし、信頼性を
向上させるようにした半導体素子の製造装置を提供する
ことを目的とする。
【0011】
【課題を解決するための手段】本発明の半導体素子の製
造装置は、樹脂成形されたパッケージの側壁部に嵌入状
態となっているリードフレームに設けられた該リードフ
レームの主面方向に突出する係止突起を、リードフレー
ムの主面の直交方向に進退動作する係合解除機構によっ
てパッケージの側壁部から外し該リードフレームから半
導体素子を離脱させるようにした半導体素子の製造装置
において、係合解除機構が、リードフレームに設けられ
た弾性変形部を直交方向に該リードフレームの裏面側か
ら近付くように進出して弾性変形させ係止突起を嵌入方
向と逆方向に後退させるテーパーガイドと、リードフレ
ームの表面上方に所定の微小間隙を設けて配置されたル
ーズクランパとを具備していることを特徴とするもので
あり、さらに、テーパーガイド及びルーズクランパが、
長尺状のリードフレームの長尺方向に配列された複数の
パッケージを所定数ずつ同時に保持解除するよう備えら
れていることを特徴とするものである。
【0012】
【発明の実施の形態】以下、本発明の一実施形態を図1
乃至図8を参照して説明する。図1はリードフレームの
平面図であり、図2はリードフレームの要部を拡大して
示す平面図であり、図3はパッケージを樹脂成形したリ
ードフレームを示す平面図であり、図4はパッケージを
樹脂成形したリードフレームの要部を拡大して示す平面
図であり、図5はパッケージを樹脂成形したリードフレ
ームの部分拡大断面図であり、図6は半導体素子が接続
されているリードフレームに係合解除機構を対応させた
状態を示す平面図であり、図7はリードフレームから樹
脂成形したパッケージを離脱させる工程を示す図で、図
7(a)は第1の工程を示す側面図、図7(b)は第2
の工程を示す側面図、図7(c)は第3の工程を示す側
面図であり、図8は半導体素子の斜視図である。
【0013】図1乃至図8において、11は、例え幅が
約70mm、板厚が0.12mm程度の長尺状の銅(C
u)薄板の表面に半田メッキを施す等して形成された導
電性金属薄板のリードフレームで、このリードフレーム
11にはプレス加工等によって所定のパターンが幅方向
に2つ並べるようにして長尺方向Xに複数繰り返し形成
されており、そのパターンの素子形成部12には、主部
となる矩形状のチップマウント部13が形成されてい
る。また、14a,14bはリード部で、一方のリード
部14aはチップマウント部13とリードフレーム11
の縁部分とをつなぐように形成されており、他方のリー
ド部14bは先端部分がチップマウント部13に対向す
るように一方のリード部14aとは逆側のリードフレー
ム11の縁部分から延び出るように形成されている。
【0014】さらに、リードフレーム11には、隣接す
る素子形成部12の間に所定形状寸法の幅方向に長い切
り欠き部分15が設けられるようにして弾性変形部16
が形成されている。また弾性変形部16の素子形成部1
2に対向する位置には、素子形成部12の両側部分に対
し所定寸法の間隙を設けて対向しリードフレーム11の
主面方向に突出するように係止突起17が形成されてい
る、なお、18,19は共にリードフレーム11を順送
りする送りピッチ孔で、異なる送り機構を有する半導体
素子の製造装置での加工が行えるようになっている。
【0015】そして、チップマウント部13にはダイオ
ード構成の半導体チップ20が導電性の接着材料により
固着されることにより搭載されており、搭載された半導
体チップ20の上面の電極部位と他方のリード部14b
の先端部分にはボンディングワイヤ21の両端がそれぞ
れボンディングされている。その後、ワイヤボンディン
グされた半導体チップ20を封止するようエポキシ系樹
脂等の合成樹脂材料によって樹脂パッケージ22が成形
され、リードフレーム11に接続され保持されたままの
半導体素子23が形成される。このように樹脂パッケー
ジ22が成形された状態では、樹脂パッケージ22の両
方の側壁部24に係止突起17がリードフレーム11の
面に平行な方向に嵌入した状態となっている。なお、半
導体素子23はリードフレーム11に接続されたままの
状態で、例えば樹脂パッケージ22の形状が長さ1.6
mm、幅が0.8mm、高さが0.6〜0.7mm程度
の寸法の略直方体状で、長さ方向の両端面からリード部
14a,14bが延出しており、また長尺方向Xに隣接
する樹脂パッケージ22の間の間隔寸法が1.75mm
程度となっている。
【0016】そして、リードフレーム11からの個々の
半導体素子23の切り離しを行う工程は、下記の通り半
導体素子の製造装置の係合解除機構25によって行わ
れ、係合解除機構25は、リードフレーム11の幅方
向、長尺方向Xにそれぞれ隣接するように並べられた4
つの半導体素子23が一度に切り離されるように構成さ
れたものとなっている。なお、以下に説明する係合解除
機構25については、特記するものを除き長尺方向Xに
隣接する2つの半導体素子23を切り離す構成を代表さ
せて説明をする。
【0017】係合解除機構25は、リードフレーム11
が長尺方向Xに順送りされる加工空間26を挟んで対を
なして対向する第1の上クランパ27a、第1の下クラ
ンパ27bと、同様に加工空間26を挟んで対をなして
対向する第2の上クランパ28a、第2の下クランパ2
8bとを、両者の間に長尺方向Xに隣接する2つの半導
体素子23が配置可能な間隔をおいて設けられている。
第1の上クランパ27aと第2の上クランパ28aは静
止側となっているのに対し、第1の下クランパ27bと
第2の下クランパ28bはリードフレーム11の主面に
直交する方向に進退動作するようになっている。
【0018】そして、長尺方向Xに間隔をおいて設けら
れた第1の上下クランパ27a,27bと第2の上下ク
ランパ28a,28bの間には、4つのルーズクランパ
29が加工空間26の上方側で弾性変形部16の係止突
起17が形成されている部位の直上となる位置にそれぞ
れ設けられている。さらに、上端が先細となるテーパー
部30が形成された8つのテーパーガイド31が、加工
空間26の下方側の半導体素子23の下面4隅角近傍
に、リードフレーム11の主面の直交方向に進退動作す
るよう設けられている。
【0019】すなわち、1つのルーズクランパ29は長
尺方向Xに隣接する2つのうちの一方の半導体素子23
と第1の上下クランパ27aとの間に、また残りのうち
の2つのルーズクランパ29は隣接する半導体素子23
の間に、残り1つのルーズクランパ29は他方の半導体
素子23と第2の上クランパ28aとの間にそれぞれ配
置されている。また、テーパーガイド31は、リードフ
レーム11の裏面方向に進出動作した際に、各弾性変形
部16の半導体素子23に対向する側の縁部位を面方向
に弾性変形させるよう配列されている。
【0020】そして、上記のように構成された半導体素
子の製造装置の係合解除機構25によって、リードフレ
ーム11からの半導体素子23の切り離しが、以下に説
明する工程により行われる。先ず、半導体素子23を接
続、保持したままの長尺状のリードフレーム11を半導
体素子の製造装置にかけ、長尺方向Xに順送りしながら
先行する工程においてリード部14a,14bを樹脂パ
ッケージ22から所定長さ延出した状態になる位置で切
断する。これにより半導体素子23が、樹脂パッケージ
22の側壁部24に係合された係止突起17のみによっ
てリードフレーム11に保持された状態になる。
【0021】次に、図7(a)に示す第1の工程におい
て、加工空間26の所定位置に長尺方向Xに隣接する2
つ半導体素子23を静止させる。続いて第1の下クラン
パ27bと第2の下クランパ28bを、実線矢印で示す
ようにリードフレーム11の裏面方向に下方側から進出
動作させ、リードフレーム11に当接させる。そして、
当接した後も、さらに第1の下クランパ27bと第2の
下クランパ28bを上昇させてリードフレーム11を突
き上げ、第1の上クランパ27a、第2の上クランパ2
8aとの間に挟み込むようにしてリードフレーム11が
動かないようしっかりと支持固定する。
【0022】このように支持固定された状態で、リード
フレーム11の上面と弾性変形部16の直上に設けられ
たルーズクランパ29の下端面との間に、例えば約10
μm程度の微小間隙Gが設けられている。この微小間隙
Gは、次工程で弾性変形部16を弾性変形させた際、こ
れによって生じる捩じれを制限しながらも円滑に弾性変
形部16が変位する寸法となっている。
【0023】次に、図7(b)に示す第2の工程におい
て、テーパーガイド31を、実線矢印で示すようにリー
ドフレーム11の裏面方向に下方側から進出動作させ、
テーパーガイド31のテーパー部30の先細となってい
るテーパー面上部を、弾性変形部16の半導体素子23
に対向する側の縁部位に当接させる。さらにテーパーガ
イド31を上昇させテーパー部30によって弾性変形部
16の縁部位を、リードフレーム11の面に平行な方向
に切り欠き部分15が狭まるよう弾性変形させる。
【0024】この弾性変形の際に弾性変形部16は、半
導体素子23に対向する側の縁部位のみが上方に持ち上
げられるようにして捩じれるように変形するが、微小間
隙Gを間にして設けられたルーズクランパ29によって
規制され、捩じれが最小限に止められる。そして、弾性
変形部16はルーズクランパ29によって規制されなが
ら円滑に切り欠き部分15が狭まるよう変形する。
【0025】次に、図7(c)に示す第3の工程におい
て、さらにテーパーガイド31を上昇させて弾性変形部
16を弾性変形させ、樹脂パッケージ22の側壁部24
に嵌入状態となっている係止突起17を、嵌入方向と逆
方向に後退させる。そして樹脂パッケージ22の側壁部
24と係止突起17との係合が解除され、これによりリ
ードフレーム11に保持された半導体素子23を離脱、
分離させる。また上記の工程を繰り返すことにより、リ
ードフレーム11の長尺方向に連続して形成された半導
体素子23が同時に4つずつ個々のものに切り離され、
図示しない以降の工程に投入され、半導体素子23が完
成する。
【0026】また、上記のように構成されていることに
より、完成された半導体素子23の樹脂パッケージ22
には、その側壁部24に係止突起17が嵌入していた痕
跡である凹部24aが残されているのみで、リードフレ
ーム11から半導体素子23を離脱させる際に生じてい
た樹脂パッケージ22の欠けやクラック等が大幅に減
じ、また欠けやクラック等が素子内部にまで達する虞が
なくなって、絶縁不良や特性不良が大幅に少なくなり製
造歩留まりが向上し、さらにまた経時的な特性の劣化が
なくなって信頼性が非常に向上する。さらに樹脂パッケ
ージ22の外観が悪くなるようなこと等もなくなる。
【0027】また、係合解除機構25のルーズクランパ
29を、リードフレーム11の弾性変形部16の直上に
所定寸法の微小間隙Gを間に設けるようにして配置した
ので、係止突起17による係合を解除させる時に弾性変
形部16に生じる捩じれが最小限のものとなって、円滑
な係合解除動作を行わせられる。さらに係合解除機構2
5の構成を、リードフレーム11の幅方向に隣接し、さ
らに長尺方向Xに隣接する4つの半導体素子23を同時
に分離、離脱させるものとしたので製造能率が向上した
ものとなる。
【0028】なお、上記の実施形態では樹脂パッケージ
22内に封止される半導体チップ20をダイオード構造
のものとしたが、これに限られるものではなく、トラン
ジスタ構造でも、また他の複合構造のチップであっても
リード部14a,14bの構成が異なるのみで、樹脂パ
ッケージの保持構成が同じであれば上記実施形態と同様
の作用、効果を得ることができる。
【0029】
【発明の効果】以上の説明から明らかなように、本発明
によれば半導体素子をリードフレームから離脱させる
際、樹脂パッケージを破損させてしまうことがなくなっ
て絶縁不良や素子特性不良などが大幅に少なくなり、
導体素子の信頼性を非常に向上させることができる等
効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るリードフレームの平
面図である。
【図2】本発明の一実施形態に係るリードフレームの要
部を拡大して示す平面図である。
【図3】本発明の一実施形態に係るパッケージを樹脂成
形したリードフレームを示す平面図である。
【図4】本発明の一実施形態に係るパッケージを樹脂成
形したリードフレームの要部を拡大して示す平面図であ
る。
【図5】本発明の一実施形態に係るパッケージを樹脂成
形したリードフレームの部分拡大断面図である。
【図6】本発明の一実施形態における半導体素子が接続
されているリードフレームに係合解除機構を対応させた
状態を示す平面図である。
【図7】本発明の一実施形態におけるリードフレームか
ら樹脂成形したパッケージを離脱させる工程を示す図
で、図7(a)は第1の工程を示す側面図、図7(b)
は第2の工程を示す側面図、図7(c)は第3の工程を
示す側面図である。
【図8】本発明の一実施形態に係る半導体素子の斜視図
である。
【図9】従来技術に係るリードフレームの要部を拡大し
て示す平面図である。
【図10】従来技術に係るパッケージを樹脂成形したリ
ードフレームの平面図である。
【図11】従来技術に係るパッケージを樹脂成形したリ
ードフレームの要部を拡大して示す平面図である。
【図12】従来技術におけるリードフレームから樹脂成
形したパッケージを離脱させる工程を示す図で、図12
(a)は第1の工程を示す側面図、図12(b)は第2
の工程を示す側面図、図12(c)は第3の工程を示す
側面図である。
【符号の説明】
11…リードフレーム 15…切り欠き部分 16…弾性変形部 17…係止突起 22…樹脂パッケージ 24…側壁部 25…係合解除機構 29…ルーズクランパ 30…テーパー部 31…テーパーガイド G…微小間隙

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 樹脂成形されたパッケージの側壁部に嵌
    入状態となっているリードフレームに設けられた該リー
    ドフレームの主面方向に突出する係止突起を、前記リー
    ドフレームの主面の直交方向に進退動作する係合解除機
    構によって前記パッケージの側壁部から外し該リードフ
    レームから半導体素子を離脱させるようにした半導体素
    子の製造装置において、前記係合解除機構が、前記リー
    ドフレームに設けられた弾性変形部を前記直交方向に該
    リードフレームの裏面側から近付くように進出して弾性
    変形させ前記係止突起を前記嵌入方向と逆方向に後退さ
    せるテーパーガイドと、前記リードフレームの表面上方
    に所定の微小間隙を設けて配置されたルーズクランパと
    を具備していることを特徴とする半導体素子の製造装
    置。
  2. 【請求項2】 テーパーガイド及びルーズクランパが、
    長尺状のリードフレームの長尺方向に配列された複数の
    パッケージを所定数ずつ同時に保持解除するよう備えら
    れていることを特徴とする請求項1記載の半導体素子の
    製造装置。
JP13809498A 1998-05-20 1998-05-20 半導体素子の製造装置 Expired - Fee Related JP3422929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13809498A JP3422929B2 (ja) 1998-05-20 1998-05-20 半導体素子の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13809498A JP3422929B2 (ja) 1998-05-20 1998-05-20 半導体素子の製造装置

Publications (2)

Publication Number Publication Date
JPH11330335A JPH11330335A (ja) 1999-11-30
JP3422929B2 true JP3422929B2 (ja) 2003-07-07

Family

ID=15213816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13809498A Expired - Fee Related JP3422929B2 (ja) 1998-05-20 1998-05-20 半導体素子の製造装置

Country Status (1)

Country Link
JP (1) JP3422929B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2340557A1 (en) 2008-10-27 2011-07-06 Nxp B.V. Microelectronic package assembly, method for disconnecting a microelectronic package

Also Published As

Publication number Publication date
JPH11330335A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
US7731078B2 (en) Semiconductor system with fine pitch lead fingers
US5425833A (en) Semiconductor chip removal process and apparatus
KR100705516B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
KR100721280B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JP2001237258A (ja) 半導体装置の製造方法
JP3422929B2 (ja) 半導体素子の製造装置
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
US20220223503A1 (en) Spring bar leadframe, method and packaged electronic device with zero draft angle
TW419756B (en) Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device
JP3921880B2 (ja) 樹脂封止型半導体装置の製造方法
US10079162B1 (en) Method for making lead frames for integrated circuit packages
JP3226035B2 (ja) 電子部品の位置決めリード曲げ装置及び曲げ法
JP2001185671A (ja) 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法
US11817374B2 (en) Electronic device with exposed tie bar
JP2632767B2 (ja) 積層型リードフレームおよびその製造方法
CN107919339B (zh) 具有高密度引线阵列的半导体装置及引线框架
JPH0645497A (ja) 半導体装置およびその製造方法
JP3422276B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2737714B2 (ja) 半導体装置の製造方法
JP2944351B2 (ja) 半導体装置
JP3928286B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000114446A (ja) 放熱板付リードフレームの製造方法
JPH09312373A (ja) リードフレームのインナーリード先端構造及びその加工方法
JPH06350013A (ja) リードフレーム及び半導体装置並びに半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20080425

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090425

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20100425

LAPS Cancellation because of no payment of annual fees