JP3418993B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3418993B2 JP3418993B2 JP10325991A JP10325991A JP3418993B2 JP 3418993 B2 JP3418993 B2 JP 3418993B2 JP 10325991 A JP10325991 A JP 10325991A JP 10325991 A JP10325991 A JP 10325991A JP 3418993 B2 JP3418993 B2 JP 3418993B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- output terminal
- gate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ガリウムひ素基板上に
電界効果トランジスタ（以下、ＦＥＴと呼ぶ）を含んで
形成された半導体集積回路に関するものである。 【０００２】 【従来の技術】従来、この種の半導体集積回路（以下、
ＧａＡｓ ＩＣと略称する。）においては、回路の簡単
さと低消費電力化の観点から、図５に示すＥ／Ｄ構成Ｄ
ＣＦＬと呼ばれるシングルエンド型論理回路が広く使用
されている。この論理回路は、２個のＦＥＴ５１，５２
と、電源端子（ＶＤＤ）５３と、電源端子（ＶＳＳ）５
４と、入力端子５５と、出力端子５６とから構成されて
いる。このＥ／Ｄ構成ＤＣＦＬは上記の特長により、高
集積度の集積回路に適している。しかし、速度の観点か
らすると、その性能は極めて不十分である。即ち、Ｅ／
Ｄ構成ＤＣＦＬ回路では、無負荷遅延回路は１０〜４０
ｐｓｅｃ／ｇａｔｅと優れてはいるが、単位配線長当り
の遅延時間増分は、１ｍｍ当り１００〜２００ｐｓｅｃ
／ｇａｔｅおよび、ファンアウト当りの遅延時間増分も
２０〜１００ｐｓｅｃ／Ｆ．Ｏ．と大きく、実際に集積
回路を構成する標準的論理回路の遅延時間としては０．
５〜１ｎｓｅｃ以上となる。従ってＥ／Ｄ構成ＤＣＦＬ
回路は、平均的な負荷が大きい高集積度の集積回路の高
速化には不適切である。 【０００３】図６に示した回路は、Ｅ／Ｄ構成ＤＣＦＬ
回路の欠点である負荷駆動能力改善のため提唱されてい
るものである。電源端子（ＶＤＤ）６１と電源端子（Ｖ
ＳＳ）６２との間に構成されたＦＥＴ６３，６４，６５
から成る２入力ＮＯＲと、ＦＥＴ６６，６７，６８から
成るプッシュプル回路との組合せから形成されている。
なお、６９，７０は入力端子を、７１は出力端子を示し
ている。この回路では、プッシュプルバッファ回路によ
り負荷駆動能力は改善されている。即ち、単位配線長当
りの遅延時間増分は、１ｍｍ当り２０〜６０ｐｓｅｃ／
ｇａｔｅ及びファンアウト当りの遅延時間増分は１０ｐ
ｓｅｃ／Ｆ．Ｏ．以下となり格段の改善が見込める。し
かるに、この回路によればＮＯＲ回路の入力と同数のプ
ッシュプル回路ドライバ用ＦＥＴを必要とする。図６で
は２入力の例を示したが、多入力・多機能化するほど、
この回路を構成する要素ＦＥＴ数は増加する。従ってこ
の回路は高集積化には適さないことは明かである。 【０００４】 【発明が解決しようとする課題】本発明の目的は、上述
の問題点を解決し、ＧａＡｓ ＩＣにおける低消費電力
性，高集積性を損なうことなく速度の向上を実現した半
導体集積回路を提供することにある。 【０００５】 【課題を解決するための手段】第１の発明の半導体集積
回路は、第１の電源端子にドレインを接続し、ゲートと
ソースとを内部出力端子に接続した、ディプレッション
形ＦＥＴからなる第１の負荷ＦＥＴと、前記内部出力端
子にドレインを接続し、互いに接続した共通ソースをプ
ッシュプル部ドライバトランジスタのゲート電極のみに
接続した、エンハンスメント形ＦＥＴからなる第２の駆
動ＦＥＴ群と、ドレインを第１の電源端子に接続し、ゲ
ートを前記内部出力端子に接続し、且つ、ソースを出力
端子に接続した第３のＦＥＴと、出力端子にドレインを
接続し、前記第２の駆動ＦＥＴ群の共通ソースにゲート
を接続し、ソースを第２の電源端子に接続した第４のＦ
ＥＴとからなる論理回路を含み、前記第３のＦＥＴと前
記第４のＦＥＴがプッシュプル回路を構成し、前記第２
の駆動ＦＥＴ群の共通ソースは２入力信号についてのＯ
Ｒ出力となっていることを特徴とする。 【０００６】第２の発明の半導体集積回路は、第１の電
源端子にドレインを接続し、ゲートとソースとを出力端
子に接続した第１の負荷ＦＥＴと、前記出力端子にドレ
インを接続し、互いにソースを接続した第２の駆動ＦＥ
Ｔ群と、ドレインは電気的に開放状態とされ、前記第２
の駆動ＦＥＴ群の共通ソースにゲートを接続し、ソース
を第２の電源端子に接続した第３のＦＥＴとからなる論
理回路、及び請求項１に記載された論理回路の２種の回
路が、所要箇所に対する配線工程のみで変換可能なマス
タースライス方式により基板に形成されたことを特徴と
する。 【０００７】 【実施例】以下、本発明について図面を参照して説明す
る。 【０００８】図１は第１の発明の実施例の等価回路図で
ある。この実施例の半導体集積回路は、ガリウムひ素基
板上に電界効果トランジスタを含んで形成された半導体
集積回路であり、その基本論理回路の構成として、電源
端子（ＶＤＤ）１にドレインを接続されゲートとソース
とを内部出力端子２に接続された負荷ＦＥＴ３と、内部
出力端子２にドレインを接続され互いにソースを接続さ
れた駆動ＦＥＴ群、本実施例ではＦＥＴ４，５と、ドレ
インを電源端子１に接続されゲートを内部出力端子２に
接続されたＦＥＴ６と、出力端子７にドレインを接続さ
れ駆動ＦＥＴ群４，５の共通ソースにゲートを接続され
ソースを電源端子８（ＶＳＳ）に接続されたＦＥＴ９と
から成る論理回路を含んで構成される。なお、１０，１
１は入力端子である。 【０００９】ＦＥＴ３，４，５は２入力ＮＯＲ回路を構
成し、ＦＥＴ６，９はプッシュプル回路を構成する。２
入力ＮＯＲ回路において、ＦＥＴ４と５とのソース端子
は接続されており、２入力信号についてのＯＲ出力とな
っている。このソース端子はプッシュプル回路のドライ
バ用ＦＥＴ９のゲートに接続されており、従ってプッシ
ュプル回路出力端子７は２入力信号についてのＮＯＲ出
力となる。 【００１０】この回路によれば、負荷駆動能力は従来の
プッシュプル付き回路と同一である。しかもプッシュプ
ルの回路ドライバ用ＦＥＴ９は、ＮＯＲ入力数に拘わら
ず出力端子当り１個で済む。このため、従来困難であっ
た、高集積性と高速度性との両立を容易に実現し得る。 【００１１】図１では２入力ＮＯＲを例にとり説明した
が、より多入力のＮＯＲ回路についても有効であり、か
つその効果はより顕著となっていくことは明かである。 【００１２】図２は、第２の発明に使用される論理回路
の一例の等価回路図である。この論理回路は、電源端子
（ＶＤＤ）１にドレインを接続されゲートとソースとを
出力端子７に接続された負荷ＦＥＴ３と、出力端子７に
ドレインを接続され互いにソースを接続された駆動ＦＥ
Ｔ群、本実施例ではＦＥＴ４，５と、ドレイン１２は電
気的に開放状態とされ駆動ＦＥＴ４，５の共通ソースに
ゲートを接続されソースを電源端子（ＶＳＳ）８に接続
されたＦＥＴ９とから成る。 【００１３】図２の２入力ＮＯＲ回路においては、ＦＥ
Ｔ９のドレイン端子は開放とされており、プッシュプル
回路とはなっていない。ＦＥＴ４と５とのソース端子は
２入力信号に対するＯＲ出力であり、ＦＥＴ９のゲート
・ソース間接合（ショットキー接合）ダイオードを介し
て電源端子（ＶＳＳ）８に接続されている。この回路は
プッシュプル機能を持たないＮＯＲ回路であり、消費電
力を１／２以下に低減できる。また論理レベルも、図１
のプッシュプル機能付き回路と整合可能である。従っ
て、図１と図２の回路とはレベル整合回路を必要とせ
ず、接続可能である。 【００１４】これら２種の回路はマスタースライス方式
による配線工程のみで変換可能である。図３は配線工程
により、図１のプッシュプル機能付き回路を形成する例
を示したものである。また、図４は、図２のプッシュプ
ル機能のない低消費電力型回路の形成例である。 【００１５】以上のように本発明により、下地プロセス
後の配線工程において、高速性を要する部分にのみプッ
シュプル機能を付与することにより、容易に高速性・集
積度を損なうことなく消費電力低減が可能となる。 【００１６】また、本発明では主として２入力ＮＯＲを
例にとり説明したが、本発明の回路がより多入力のＮＯ
Ｒ回路についても有効であり、かつその効果はより顕著
となって行くことは明かである。 【００１７】 【発明の効果】以上説明したように、本発明はガリウム
ひ素基板上に電界効果トランジスタを含んで形成された
半導体集積回路において、ＦＥＴ数を増加することなく
プッシュプル機能付き多入力ＮＯＲ回路を実現し、この
回路と論理レベル整合回路を必要とせず接続可能な低消
費電力型回路と、これら２種の回路を配線工程のみで変
換可能とし、同一下地プロセス後の配線工程において、
高速性を要する部分にのみプッシュプル機能を付与する
ことにより以下に示す効果を生ずる。高集積性と高速
度性との両立を容易に実現し得る。高速性・集積度を
損なうことなく消費電力低減を可能とする。
電界効果トランジスタ（以下、ＦＥＴと呼ぶ）を含んで
形成された半導体集積回路に関するものである。 【０００２】 【従来の技術】従来、この種の半導体集積回路（以下、
ＧａＡｓ ＩＣと略称する。）においては、回路の簡単
さと低消費電力化の観点から、図５に示すＥ／Ｄ構成Ｄ
ＣＦＬと呼ばれるシングルエンド型論理回路が広く使用
されている。この論理回路は、２個のＦＥＴ５１，５２
と、電源端子（ＶＤＤ）５３と、電源端子（ＶＳＳ）５
４と、入力端子５５と、出力端子５６とから構成されて
いる。このＥ／Ｄ構成ＤＣＦＬは上記の特長により、高
集積度の集積回路に適している。しかし、速度の観点か
らすると、その性能は極めて不十分である。即ち、Ｅ／
Ｄ構成ＤＣＦＬ回路では、無負荷遅延回路は１０〜４０
ｐｓｅｃ／ｇａｔｅと優れてはいるが、単位配線長当り
の遅延時間増分は、１ｍｍ当り１００〜２００ｐｓｅｃ
／ｇａｔｅおよび、ファンアウト当りの遅延時間増分も
２０〜１００ｐｓｅｃ／Ｆ．Ｏ．と大きく、実際に集積
回路を構成する標準的論理回路の遅延時間としては０．
５〜１ｎｓｅｃ以上となる。従ってＥ／Ｄ構成ＤＣＦＬ
回路は、平均的な負荷が大きい高集積度の集積回路の高
速化には不適切である。 【０００３】図６に示した回路は、Ｅ／Ｄ構成ＤＣＦＬ
回路の欠点である負荷駆動能力改善のため提唱されてい
るものである。電源端子（ＶＤＤ）６１と電源端子（Ｖ
ＳＳ）６２との間に構成されたＦＥＴ６３，６４，６５
から成る２入力ＮＯＲと、ＦＥＴ６６，６７，６８から
成るプッシュプル回路との組合せから形成されている。
なお、６９，７０は入力端子を、７１は出力端子を示し
ている。この回路では、プッシュプルバッファ回路によ
り負荷駆動能力は改善されている。即ち、単位配線長当
りの遅延時間増分は、１ｍｍ当り２０〜６０ｐｓｅｃ／
ｇａｔｅ及びファンアウト当りの遅延時間増分は１０ｐ
ｓｅｃ／Ｆ．Ｏ．以下となり格段の改善が見込める。し
かるに、この回路によればＮＯＲ回路の入力と同数のプ
ッシュプル回路ドライバ用ＦＥＴを必要とする。図６で
は２入力の例を示したが、多入力・多機能化するほど、
この回路を構成する要素ＦＥＴ数は増加する。従ってこ
の回路は高集積化には適さないことは明かである。 【０００４】 【発明が解決しようとする課題】本発明の目的は、上述
の問題点を解決し、ＧａＡｓ ＩＣにおける低消費電力
性，高集積性を損なうことなく速度の向上を実現した半
導体集積回路を提供することにある。 【０００５】 【課題を解決するための手段】第１の発明の半導体集積
回路は、第１の電源端子にドレインを接続し、ゲートと
ソースとを内部出力端子に接続した、ディプレッション
形ＦＥＴからなる第１の負荷ＦＥＴと、前記内部出力端
子にドレインを接続し、互いに接続した共通ソースをプ
ッシュプル部ドライバトランジスタのゲート電極のみに
接続した、エンハンスメント形ＦＥＴからなる第２の駆
動ＦＥＴ群と、ドレインを第１の電源端子に接続し、ゲ
ートを前記内部出力端子に接続し、且つ、ソースを出力
端子に接続した第３のＦＥＴと、出力端子にドレインを
接続し、前記第２の駆動ＦＥＴ群の共通ソースにゲート
を接続し、ソースを第２の電源端子に接続した第４のＦ
ＥＴとからなる論理回路を含み、前記第３のＦＥＴと前
記第４のＦＥＴがプッシュプル回路を構成し、前記第２
の駆動ＦＥＴ群の共通ソースは２入力信号についてのＯ
Ｒ出力となっていることを特徴とする。 【０００６】第２の発明の半導体集積回路は、第１の電
源端子にドレインを接続し、ゲートとソースとを出力端
子に接続した第１の負荷ＦＥＴと、前記出力端子にドレ
インを接続し、互いにソースを接続した第２の駆動ＦＥ
Ｔ群と、ドレインは電気的に開放状態とされ、前記第２
の駆動ＦＥＴ群の共通ソースにゲートを接続し、ソース
を第２の電源端子に接続した第３のＦＥＴとからなる論
理回路、及び請求項１に記載された論理回路の２種の回
路が、所要箇所に対する配線工程のみで変換可能なマス
タースライス方式により基板に形成されたことを特徴と
する。 【０００７】 【実施例】以下、本発明について図面を参照して説明す
る。 【０００８】図１は第１の発明の実施例の等価回路図で
ある。この実施例の半導体集積回路は、ガリウムひ素基
板上に電界効果トランジスタを含んで形成された半導体
集積回路であり、その基本論理回路の構成として、電源
端子（ＶＤＤ）１にドレインを接続されゲートとソース
とを内部出力端子２に接続された負荷ＦＥＴ３と、内部
出力端子２にドレインを接続され互いにソースを接続さ
れた駆動ＦＥＴ群、本実施例ではＦＥＴ４，５と、ドレ
インを電源端子１に接続されゲートを内部出力端子２に
接続されたＦＥＴ６と、出力端子７にドレインを接続さ
れ駆動ＦＥＴ群４，５の共通ソースにゲートを接続され
ソースを電源端子８（ＶＳＳ）に接続されたＦＥＴ９と
から成る論理回路を含んで構成される。なお、１０，１
１は入力端子である。 【０００９】ＦＥＴ３，４，５は２入力ＮＯＲ回路を構
成し、ＦＥＴ６，９はプッシュプル回路を構成する。２
入力ＮＯＲ回路において、ＦＥＴ４と５とのソース端子
は接続されており、２入力信号についてのＯＲ出力とな
っている。このソース端子はプッシュプル回路のドライ
バ用ＦＥＴ９のゲートに接続されており、従ってプッシ
ュプル回路出力端子７は２入力信号についてのＮＯＲ出
力となる。 【００１０】この回路によれば、負荷駆動能力は従来の
プッシュプル付き回路と同一である。しかもプッシュプ
ルの回路ドライバ用ＦＥＴ９は、ＮＯＲ入力数に拘わら
ず出力端子当り１個で済む。このため、従来困難であっ
た、高集積性と高速度性との両立を容易に実現し得る。 【００１１】図１では２入力ＮＯＲを例にとり説明した
が、より多入力のＮＯＲ回路についても有効であり、か
つその効果はより顕著となっていくことは明かである。 【００１２】図２は、第２の発明に使用される論理回路
の一例の等価回路図である。この論理回路は、電源端子
（ＶＤＤ）１にドレインを接続されゲートとソースとを
出力端子７に接続された負荷ＦＥＴ３と、出力端子７に
ドレインを接続され互いにソースを接続された駆動ＦＥ
Ｔ群、本実施例ではＦＥＴ４，５と、ドレイン１２は電
気的に開放状態とされ駆動ＦＥＴ４，５の共通ソースに
ゲートを接続されソースを電源端子（ＶＳＳ）８に接続
されたＦＥＴ９とから成る。 【００１３】図２の２入力ＮＯＲ回路においては、ＦＥ
Ｔ９のドレイン端子は開放とされており、プッシュプル
回路とはなっていない。ＦＥＴ４と５とのソース端子は
２入力信号に対するＯＲ出力であり、ＦＥＴ９のゲート
・ソース間接合（ショットキー接合）ダイオードを介し
て電源端子（ＶＳＳ）８に接続されている。この回路は
プッシュプル機能を持たないＮＯＲ回路であり、消費電
力を１／２以下に低減できる。また論理レベルも、図１
のプッシュプル機能付き回路と整合可能である。従っ
て、図１と図２の回路とはレベル整合回路を必要とせ
ず、接続可能である。 【００１４】これら２種の回路はマスタースライス方式
による配線工程のみで変換可能である。図３は配線工程
により、図１のプッシュプル機能付き回路を形成する例
を示したものである。また、図４は、図２のプッシュプ
ル機能のない低消費電力型回路の形成例である。 【００１５】以上のように本発明により、下地プロセス
後の配線工程において、高速性を要する部分にのみプッ
シュプル機能を付与することにより、容易に高速性・集
積度を損なうことなく消費電力低減が可能となる。 【００１６】また、本発明では主として２入力ＮＯＲを
例にとり説明したが、本発明の回路がより多入力のＮＯ
Ｒ回路についても有効であり、かつその効果はより顕著
となって行くことは明かである。 【００１７】 【発明の効果】以上説明したように、本発明はガリウム
ひ素基板上に電界効果トランジスタを含んで形成された
半導体集積回路において、ＦＥＴ数を増加することなく
プッシュプル機能付き多入力ＮＯＲ回路を実現し、この
回路と論理レベル整合回路を必要とせず接続可能な低消
費電力型回路と、これら２種の回路を配線工程のみで変
換可能とし、同一下地プロセス後の配線工程において、
高速性を要する部分にのみプッシュプル機能を付与する
ことにより以下に示す効果を生ずる。高集積性と高速
度性との両立を容易に実現し得る。高速性・集積度を
損なうことなく消費電力低減を可能とする。
【図面の簡単な説明】
【図１】本発明の２入力ＮＯＲの等価回路図である。
【図２】図１の回路とレベル整合可能な低消費電力型２
入力ＮＯＲの等価回路図である。 【図３】図１の回路のマスタースライス方式による実現
例である。 【図４】図２の回路のマスタースライス方式による実現
例である。 【図５】従来のＥ／Ｄ構成ＤＣＦＬ回路を示す図であ
る。 【図６】従来のプッシュプル機能付き２入力ＮＯＲ回路
である。 【符号の説明】 １ 電源端子（ＶＤＤ） ２ 内部出力端子 ３，４，５，６，９ ＦＥＴ ７ 出力端子 ８ 電源端子（ＶＳＳ） １０，１１ 入力端子
入力ＮＯＲの等価回路図である。 【図３】図１の回路のマスタースライス方式による実現
例である。 【図４】図２の回路のマスタースライス方式による実現
例である。 【図５】従来のＥ／Ｄ構成ＤＣＦＬ回路を示す図であ
る。 【図６】従来のプッシュプル機能付き２入力ＮＯＲ回路
である。 【符号の説明】 １ 電源端子（ＶＤＤ） ２ 内部出力端子 ３，４，５，６，９ ＦＥＴ ７ 出力端子 ８ 電源端子（ＶＳＳ） １０，１１ 入力端子
Claims (1)
- (57)【特許請求の範囲】 【請求項１】第１の電源端子にドレインを接続し、ゲー
トとソースとを内部出力端子に接続した、ディプレッシ
ョン形ＦＥＴからなる第１の負荷ＦＥＴと、 前記内部出力端子にドレインを接続し、互いに接続した
共通ソースをプッシュプル部ドライバトランジスタのゲ
ート電極のみに接続した、エンハンスメント形ＦＥＴか
らなる第２の駆動ＦＥＴ群と、 ドレインを第１の電源端子に接続し、ゲートを前記内部
出力端子に接続し、且つ、ソースを出力端子に接続した
第３のＦＥＴと、 出力端子にドレインを接続し、前記第２の駆動ＦＥＴ群
の共通ソースにゲートを接続し、ソースを第２の電源端
子に接続した第４のＦＥＴとからなる論理回路を含み、 前記第３のＦＥＴと前記第４のＦＥＴがプッシュプル回
路を構成し、前記第２の駆動ＦＥＴ群の共通ソースは２
入力信号についてのＯＲ出力となっていることを特徴と
する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10325991A JP3418993B2 (ja) | 1991-02-26 | 1991-02-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10325991A JP3418993B2 (ja) | 1991-02-26 | 1991-02-26 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04271518A JPH04271518A (ja) | 1992-09-28 |
| JP3418993B2 true JP3418993B2 (ja) | 2003-06-23 |
Family
ID=14349447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10325991A Expired - Fee Related JP3418993B2 (ja) | 1991-02-26 | 1991-02-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3418993B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7969226B2 (en) | 2009-05-07 | 2011-06-28 | Semisouth Laboratories, Inc. | High temperature gate drivers for wide bandgap semiconductor power JFETs and integrated circuits including the same |
-
1991
- 1991-02-26 JP JP10325991A patent/JP3418993B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04271518A (ja) | 1992-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638187A (en) | CMOS output buffer providing high drive current with minimum output signal distortion | |
| KR850005059A (ko) | 스위칭 잡음을 감소시킨 lsi 게이트 어레이 | |
| US4689505A (en) | High speed bootstrapped CMOS driver | |
| KR880008536A (ko) | 반도체 논리회로 | |
| US4649295A (en) | BIMOS logic gate | |
| JPS6250916A (ja) | 最小遅延高速バスドライバ | |
| JP3418993B2 (ja) | 半導体集積回路 | |
| JP2534346B2 (ja) | 高速論理回路 | |
| US4868422A (en) | TTL compatible CMOS logic circuit for driving heavy capacitive loads at high speed | |
| US4885480A (en) | Source follower field-effect logic gate (SFFL) suitable for III-V technologies | |
| US5699007A (en) | High-speed solid state buffer circuit and method for producing the same | |
| JPH08172348A (ja) | 出力バッファ回路 | |
| JPS596627A (ja) | 半導体集積回路装置 | |
| JPS63189015A (ja) | エクスクルーシブ−オア関数を実行する回路 | |
| WO1995022204A9 (en) | High-speed solid state buffer circuit and method for producing the same | |
| JPS58145237A (ja) | 電界効果トランジスタの論理回路 | |
| JP2751419B2 (ja) | 半導体集積回路 | |
| JP2830244B2 (ja) | トライステートバッファ回路 | |
| JPS5856354A (ja) | マスタ−スライスｌｓｉ | |
| JPS6059818A (ja) | 半導体集積回路装置 | |
| JP2865481B2 (ja) | ＣＢｉＣＭＯＳゲート回路 | |
| JPH0775315B2 (ja) | バッファ回路 | |
| JPH03295314A (ja) | Ｂｉ―ＣＭＯＳ論理回路 | |
| JPS63119324A (ja) | 論理回路 | |
| JPH03272221A (ja) | 化合物半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |