JP3415621B2 - ３次元で集積回路を相互接続するための方法及び装置 - Google Patents

３次元で集積回路を相互接続するための方法及び装置

Info

Publication number
JP3415621B2
JP3415621B2 JP50211392A JP50211392A JP3415621B2 JP 3415621 B2 JP3415621 B2 JP 3415621B2 JP 50211392 A JP50211392 A JP 50211392A JP 50211392 A JP50211392 A JP 50211392A JP 3415621 B2 JP3415621 B2 JP 3415621B2
Authority
JP
Japan
Prior art keywords
conductor
laminate
plates
stack
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50211392A
Other languages
English (en)
Other versions
JPH05505067A (ja
Inventor
ヴァル，クリスチャン
ルロワ，ミシェル
Original Assignee
トムソン―セーエスエフ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トムソン―セーエスエフ filed Critical トムソン―セーエスエフ
Publication of JPH05505067A publication Critical patent/JPH05505067A/ja
Application granted granted Critical
Publication of JP3415621B2 publication Critical patent/JP3415621B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明の主題は、積み重ねられた、各々が集積回路を
内蔵している半導体チップを相互接続する方法及び装置
である。
例えば、アメリカ合衆国特許第4,076,166号に記載の
ように、集積回路の積層体を形成することが既に提案さ
れている。その実施例によると、複数のチップがプリン
ト回路に垂直に並置されてプリント回路上に配置されて
いる。各チップの接続コンタクトは、チップの同じ側面
に集められ、その側面はプリント回路上に配置されて、
プリント回路との接続はそこで形成されている。しかし
ながら、この配置は、特に、半導体チップの単一の側面
に実際に配置することのできるコンタクトの数に関して
制限がある。さらに、チップは規格ではないので（コン
タクトの配置は変更しなければならない）、高価であ
る。最終的に、このようにして形成された接続はあまり
アクセスが容易でなく、また、見ることができないの
で、その使用が制限される。
本発明の主題は、相互接続面として積層体の面を使用
することによって、上記した問題及び制限を解消する、
積み重ねられた集積回路の相互接続装置である。
より正確には、１つまたは複数の半導体チップから形
成されたプレートは、互いに積み重ねられて一体化され
る。実施例では、それらの接続コンタクトは、互いに、
プリント回路基板と接触させるための『ベース』と呼ば
れる面を除いた、積層体の面のいずれか１つに接続され
る。プレート全体の接続は、積層体の面上に形成され
る。必要ならば、プリント回路とプレートとの接続は、
積層体の面上例えばベースの縁部の近傍に形成されたい
わゆる積層体コンタクトを介して、実施される。コンタ
クトを相互接続する接続は、積層体の面上に形成され、
その内の少なくとも或るものは直線ではない。
本発明のその他の目的、特徴及び結果は、添付図面を
参照して行う以下の説明から明らかになろう。
第１図は、本発明による半導体プレートの積層体の実
施例の分解部品配列斜視図であり、 第２図は、上記の図面の積層体に挿入されたプレート
の１例を図示したものであり、 第３図は、積層体を相互接続する本発明による方法の
第１の実施例を図示したものであり、 第４図は、本発明による積層体の実施例の１部分の断
面図であり、 第５図は、本発明による積層体の面上のプレート接続
の実施例を図示したものであり、 第6a図及び第6b図は、上記の図面の詳細な実施例を図
示したものであり、 第７図は、本発明による方法の別の実施例を図示した
ものであり、 第８図は、上記図面の方法の段階の一部分図であり、 第９図は、本発明による積層体の面上のプレート接続
の別の実施例を図示したものである。
これらの図面では、同じ要素には同じ参照符号が付さ
れている。また、図面を分かり易くために、これらの図
面の縮尺は正確ではない。
第１図は、半導体プレートの本発明による積層体の分
解部品配列斜視図である。
この図面では、複数のプレートＰは、互いに平行に配
置されているのが分かる（図面では３つのプレート）。
プレートＰは半導体チップ、または、１つまたは複数の
半導体チップを含むセラミックまたはエポキシプリント
回路である。積層体は、例えば、前面を形成する第１の
絶縁プレートFVと後面を形成する第２の絶縁プレートFR
で閉じられている。
第２図は、例として、半導体チップによって形成され
た上記の図面の積層体のプレートＰを図示したものであ
る。
半導体チップは、半導体プレート20によって構成され
ており、その内部には、いかなる種類でもよいが、集積
回路、例えば、メモリが形成されている。プレートＰの
表面には、例えば、そのプレートの縁部の内の２つの縁
部の近傍に配置されたコンタクトPCが現れており、その
プレート内に含まれた回路を外部に電気接続する。コン
タクトPCは、もちろん、プレートＰの４つの側面の周囲
に配置することもでき、または、その表面上の任意の位
置に配置することさえもできる。
この実施例では、第１図の積層体は、ベースと呼ばれ
る、その複数の面の内の１つ面Ｂを介して、プリント回
路基板CI上に配置されるためのものである。例えば、前
面FV及び後面FRは、プリント回路CIによって支持された
他の回路に積層体を接続するためのいわゆる積層体コン
タクトPEを支持する。これらの積層体コンタクトPE、例
えば、ベースＢの近傍に配置されている。
第３図は、積層体を相互接続する本発明による方法の
実施例を図示したものである。
参照番号61の第１の段階は、プレートＰのコンタクト
PCを積層体の側面に電気的に接続することからなる。こ
の段階は、第１図の平面Ａ−Ａによる断面図である第４
図に図示されている。
第４図には、また、前面FV、後面FR、及び、これらの
２つの面の間の３つのプレートＰが図示されている。公
知のように、これらのプレートの表面は、接続コンタク
トPCの位置を除いて、絶縁層30によって被覆されてい
る。
本発明によると、導体ワイヤＦは、例えば、はんだ付
けによって、各プレートの各コンタクトPCに接続されて
いる。ワイヤＦは、各々、接続の必要に応じて、積層体
の面の１つの方向に向かっている。第４図では、実施例
として図示したワイヤＦは、同一の面の方向に向かって
いる。別の実施例では、ワイヤＦは、導体ストリップに
取り替えることができる。説明を単純にするために、以
下の説明では、「導体ワイヤ」または「導体Ｆ」とす
る。
次の段階（第３図では、参照番号62）の間に、プレー
トＰの積層を実施する。別の実施例では、各プレートＰ
は、積層される前に、半導体チップを保護するために従
来から実施されているように、絶縁保護材料（シリコン
樹脂または類似の材料）の滴によって被覆される。次
に、エポキシ樹脂等の絶縁材料Ｄを使用して、全体の組
み立てを実施する。第４図を明らかにするために、誘電
材料Ｄは、断面では見られるが、線影を付けていない。
次に、積層体を切断または研磨して、その結果、ワイヤ
Ｆが積層体と同一平面にあるようにする。
次の段階（第３図では、参照番号63）は、このように
して形成された積層体の全ての面上に、例えば金属の１
つ（または複数の）導体層Ｍを堆積させることからな
る。
さらに次の段階（第３図では、参照番号64）は、積層
体の側面上で、導体層Ｍから、ワイヤＦを一緒に且つコ
ンタクトPEに接続する接続を形成することからなる。
第５図は、本発明による積層体を図示しており、その
積層体上には、接続の例が図示されている。
この図面では、前面FVと、ベースＢと、ベースと反対
側の、参照符号FSで示す面（上面）と、側面と呼ばれる
２つの残りの面FLとを備える積層体が図示されている。
ワイヤＦは、１つの側面FLと同一平面上にあることが分
かる。それらは、接続線Ｃによって、相互接続され且つ
積層体コンタクトPEに接続されている。また、単に例と
して、積層体の上面FDと同一平面上にある複数のワイヤ
Ｆが図示されており、その各々は接続線Ｃによって各々
異なる積層体コンタクトPEに接続されている。また例と
して、積層体コンタクトPEは、ベースの近傍で、面FV上
に図示されているが、ベースＢを除いて、積層体の面の
いかなる位置も取ることができることが分かる。
第6a図及び第6b図は、接続線Ｃを形成する段階64をよ
り詳細に図示したものである。
第6a図は、第５図の積層体の一部分の部分拡大図であ
る。この図面には、接続線Ｃ及び積層体コンタクトPEが
図示されている。第6b図は、第6a図の軸線BBによる断面
図である。
各接続線Ｃは、金属層Ｍを局部的に破壊し、絶縁層Ｄ
（図面を分かり易くするために、第6a図では梨地に描か
れている）を露出させるレーザを使用して、２つのエッ
チング溝51及び52によって形成されている。このように
して、接続線Ｃを金属層Ｍの他の部分から電気絶縁す
る。
積層体コンタクトPEは、好ましくは、第6a図に図示し
たように、レーザエッチングと同じ技術によって形成さ
れる。
他の実施例では、コンタクトPEは、ベースの近傍に位
置する場合、ベース上に僅かに伸びている。かかる構成
により、積層体が表面上に置かれる時、より容易に、す
なわち、接続ピンを必要とせずに、積層体の装着及び接
続を実施することができる。
第７図は、本発明による方法の別の実施例を図示した
ものである。
この方法の２つの最初の段階、すなわち、ワイヤ（ま
たはストリップ）をプレートＰのコンタクトPCに接続す
る段階（段階61）及びプレートを組み立てる段階（段階
62）は、第３図の記載した段階と同じである。
次の段階（73）は、ワイヤＦが同一平面にある部分で
積層体に溝を形成し、それによって、ワイヤの端部を露
出する。この段階は、第８図に図示した。この図面で
は、実施例として、１列に整列された５本のワイヤＦ
は、第５図の面FLから複写されたものであり、溝は参照
番号81、積層体は参照符号Ｅで示されている。参照符号
81のようなこれらの溝は、絶縁材料Ｄをレーザエッチン
グすることによって形成されている（第４図を参照）。
次の段階（74）は、積層体全体、すなわち、積層体の
面、溝（81等）及びワイヤＦ上に導体層（例えば、金
属）を堆積することからなる。
また、第７図に図示した最後の段階（75）は、導体層
を積層体の平坦な面から除去して、その結果、その導体
層を、接続線を形成したい参照番号81等の溝にだけ残す
ることからなる。この最後の段階は、例えば、研磨、ま
たは、レーザを使用して実施される。
第８図では、実施例として、１列に整列されたワイヤ
Ｆを接続する直線状の溝81が図示されている。しかし、
溝は、もちろん、いかなる形状でもよく、形成すべき接
続に応じて、いかなるワイヤＦでも接続することができ
る。
この実施例は、上記の実施例と比較すると、接続間隔
をより小さくすることができるという利点がある。
第９図は、本発明による積層体の面へのプレートの接
続の別の実施例を図示したものである。
この図面では、第７図に記載した方法の後に得られた
積層体Ｅ図示されている、すなわち、ワイヤＦの位置に
形成された溝（81、91）を有しており、溝及びワイヤが
金属化（各々層92及び93）されており、積層体の平坦な
面FLが非金属化されている。
この実施例によると、絶縁材料95が各溝に堆積され
て、溝を充填している。必要ならば、次に、ワイヤＦの
横断面を清掃して、後段の電気接続を可能にすることが
できる。
次の段階は、積層体Ｅ全体を再度金属化し、次に、こ
の導体層に、上記の記載したこと（第６図に関連した段
階64）と同様にして、接続線（96、97）の輪郭（98）を
エッチングすることからなる。
実施例として、第９図には、２つの接続線だけを図示
し、図面を見易くするために、線影を付した。これらの
接続線は、溝91のワイヤＦの１つを図示していない他の
コンタクトに接続するもの（97）と、電気接続せずに２
つの溝（91、81）を横切るものである。
従って、この実施例によって、接続線の交差を積層体
の表面上に容易に形成することができる。
このようにして、電気的レベル及びプレートの幾何学
的高さの両方において、同じでも同じでなくてもよい集
積回路を含むプレートの積層体が形成されるのが明らか
である。これらのプレートは、積層体の面を介して互い
に相互接続されており、プリント回路を通過する必要は
ない。それによって、積層体コンタクトPEの数を少なく
し、または、逆に、積層できるプレートの数または複雑
性を増加させることができる。
また、プレートのコンタクトPCをワイヤを介して積層
体面に接続することによって、これらのワイヤがいずれ
かの面（ベースは除く）上に出てくるようにすることが
できる。別の実施例では、ワイヤＦを個々に絶縁するこ
とができる。また、プリント回路との接続は、面FV、FR
またはFLのいずれかに配置され、従って、多数にするこ
とができる積層体コンタクトPEを介して実施される。ま
た、コンタクトPE及びプリント回路接続線は、アクセス
可能であり、見ることができる。従って、そのコストは
低くなり、ある用途、特に、軍事用途が可能になる。
上記の説明は、もちろん、非限定的な実施例として行
った。従って、例えば、積層体は、プレートがプリント
回路基板に垂直であるものとして記載したが、他の方向
で積層させることもでき、プレートをこのプリント回路
基板に平行にすることができる。また、積層体コンタク
トPEは、面FV及びFRに図示されているが、用途に応じ
て、積層体のいずれの面にも、これらの面のいずれの位
置にも配置できる。実際、積層体が、第１図に図示した
ように、プリント回路上に配置されるためのものである
時、コンタクトPEはベースを除いたいずれの面にも配置
でき、しかし、好ましくは、ベースの縁部の近傍に配置
される。しかし、また、２つ（またはそれ以上）の積層
体を一緒に相互接続することができ、その場合、コンタ
クトPEはいずれの位置でも占めることができる。同様
に、レーザによって接続線Ｃを形成する方法は、エッチ
ング技術を使用して記載したが、レーザを使用する堆積
技術もまた使用できる。このため、積層体は、有機金属
蒸気内に配置され、レーザによって、接続線を形成した
い領域が加熱される。その加熱によって、蒸気の分解が
起こり、所望の位置に金属の堆積が生じる。必要なら
ば、局部絶縁層の堆積は、蒸気の組成を適合させること
によって、同様に実施される。また、積層体上の接続線
Ｃの単一層を図示したが、例えば、上記のレーザ積層体
技術によって、（互いに絶縁さらた）複数の層を配置す
ることができ、例えば、それによって、接続線の交差を
可能にする。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−205747（ＪＰ，Ａ) 特開 昭62−112351（ＪＰ，Ａ) 特開 昭60−261142（ＪＰ，Ａ) 特開 平２−56932（ＪＰ，Ａ) 特開 昭60−206058（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/00 301 H01L 23/52 H01L 25/04

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】各々少なくとも１つの集積回路を含み、接
    続コンタクト（Pc）を備える、半導体プレート（Ｐ）を
    相互接続する方法であって、 上記プレートのコンタクト（Pc）の各々に導体（Ｆ）を
    接続するステップ（61）と、 上記プレートを積み重ね、そのプレートと上記導体
    （Ｆ）を絶縁材料（Ｄ）で一体化して、該導体の端部が
    上記積層体の面と同一平面にあるようにするステップ
    （62）と、 レーザによって該積層体の面上の導体（Ｆ）間の電気接
    続線を形成し、それら電気接続線の内の少なくとも一部
    の接続線は上記積層体の少なくとも２つの面上に位置す
    るようにするステップと を連続して含み、上記積層体の面上の導体間の電気接続
    線を形成するステップが、 上記導体（Ｆ）の端部が上記積層体の面と同一平面にあ
    る部分で上記積層体に溝（81）を形成し、それによって
    上記導体の端部を露出させるステップと、 上記溝の内部だけに残留するよう導体層を堆積させるス
    テップと を含むことを特徴とする方法。
  2. 【請求項２】上記導体層を堆積させるステップが、積層
    体の全ての面上に導体層を堆積し、次に導体層を積層体
    の平坦な面から除去することで実施されることを特徴と
    する請求項１に記載の方法。
  3. 【請求項３】上記導体層が金属であることを特徴とする
    請求項１又は２に記載の方法。
  4. 【請求項４】上記電気接続線を形成するステップが、有
    機金属蒸気内に上記積層体を配置し、次に、レーザによ
    って該接続線を形成すべき表面を局部的に加熱し、その
    上に金属堆積を生じさせることからなることを特徴とす
    る請求項１に記載の方法。
  5. 【請求項５】上記電気接続線を形成する段階の間、さら
    に、上記積層体を外部回路に接続するためのいわゆる積
    層体コンタクト（PE）を形成し、該電気接続線で上記導
    体（Ｆ）及び積層体コンタクト（PE）を接続することを
    特徴とする請求項１〜４のいずれか１項に記載の方法。
  6. 【請求項６】積み重ねる前に、上記プレートを絶縁性保
    護材料によって被覆して上記プレートの各々を保護する
    ステップを含むことを特徴とする請求項１〜５のいずれ
    か１項に記載の方法。
  7. 【請求項７】導体層を堆積するステップの後、連続し
    て、少なくとも上記溝上に絶縁層を積層する第１のステ
    ップと、第２の層に電気接続線を形成する第２のステッ
    プとを含むことを特徴とする請求項１〜６のいずれか１
    項に記載の方法。
  8. 【請求項８】各々少なくとも１つの集積回路を含み、接
    続コンタクト（Pc）を備える、半導体プレート（Ｐ）を
    相互接続する装置であって、上記プレート（Ｐ）が絶縁
    材料（Ｄ）によって互いに一体化されて積層体が形成さ
    れ、上記プレートの上記接続コンタクト（Pc）は導体
    （Ｆ）によって上記積層体の少なくともいくつかの面に
    電気的に接続されており、上記導体（Ｆ）の電気接続は
    上記積層体上に形成された接続線（Ｃ）によって実現さ
    れており、これらの接続線の少なくともいくつかは該積
    層体の少なくとも２つの面上に位置し、これらの接続線
    が導体を接合する溝（81）内に配置された導体層（92）
    で構成されていることを特徴とする装置。
  9. 【請求項９】ベース（Ｂ）と呼ばれる上記積層体の少な
    くとも１つの面は、導体（Ｆ）を備えず、該積層体は、
    外部回路に上記積層体を接続するために、上記ベースの
    近傍のその表面上に形成された積層体コンタクト（PE）
    を備え、上記接続線（Ｃ）によって上記導体とその積層
    体コンタクトとの接続が確保されていることを特徴とす
    る請求項８に記載の装置。
  10. 【請求項１０】上記導体（Ｆ）は、ワイヤであることを
    特徴とする請求項８または９に記載の装置。
  11. 【請求項１１】上記導体（Ｆ）は、ストリップであるこ
    とを特徴とする請求項８または９に記載の装置。
  12. 【請求項１２】上記導体（Ｆ）は、個々に絶縁されてい
    ることを特徴とする請求項10または11に記載の装置。
JP50211392A 1990-12-11 1991-12-06 ３次元で集積回路を相互接続するための方法及び装置 Expired - Lifetime JP3415621B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9015473A FR2670323B1 (fr) 1990-12-11 1990-12-11 Procede et dispositif d'interconnexion de circuits integres en trois dimensions.
FR90/15473 1990-12-11
PCT/FR1991/000978 WO1992010853A1 (fr) 1990-12-11 1991-12-06 Procede et dispositif d'interconnexion de circuits integres en trois dimensions

Publications (2)

Publication Number Publication Date
JPH05505067A JPH05505067A (ja) 1993-07-29
JP3415621B2 true JP3415621B2 (ja) 2003-06-09

Family

ID=9403101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50211392A Expired - Lifetime JP3415621B2 (ja) 1990-12-11 1991-12-06 ３次元で集積回路を相互接続するための方法及び装置

Country Status (7)

Country Link
EP (1) EP0490739B1 (ja)
JP (1) JP3415621B2 (ja)
KR (1) KR920704344A (ja)
DE (1) DE69126599T2 (ja)
ES (1) ES2104681T3 (ja)
FR (1) FR2670323B1 (ja)
WO (1) WO1992010853A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
FR2688630B1 (fr) * 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
AU2554192A (en) * 1992-09-14 1994-04-12 Pierre Badehi Methods and apparatus for producing integrated circuit devices
FR2696871B1 (fr) * 1992-10-13 1994-11-18 Thomson Csf Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6486528B1 (en) 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6255726B1 (en) 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
FR2785452B1 (fr) * 1998-11-03 2003-06-13 Tda Armements Sas Procede de realisation de recepteurs d'ondes radioelectriques par interconnexion de circuits integres en trois dimensions
FR2802706B1 (fr) 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
JP2004534375A (ja) 2000-12-21 2004-11-11 シェルケース リミティド パケージ集積回路およびその製造方法
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7566853B2 (en) 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
WO2010026527A2 (en) 2008-09-08 2010-03-11 Koninklijke Philips Electronics N.V. Radiation detector with a stack of converter plates and interconnect layers
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
EP2202789A1 (en) * 2008-12-24 2010-06-30 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
JP5264640B2 (ja) * 2009-07-24 2013-08-14 新光電気工業株式会社 積層型半導体装置及びその製造方法
RU2460171C2 (ru) * 2010-08-23 2012-08-27 Федеральное государственное унитарное предприятие Омский научно-исследовательский институт приборостроения (ФГУП ОНИИП) Объемный модуль для радиоэлектронной аппаратуры
DE102016104626A1 (de) 2015-03-16 2016-09-22 Jtekt Corporation Spindelvorrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3746934A (en) * 1971-05-06 1973-07-17 Siemens Ag Stack arrangement of semiconductor chips
DE2919998A1 (de) * 1979-05-17 1980-11-27 Siemens Ag Befestigen der anschlussdraehte von halbleitersystemen auf den traegerelementen
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication

Also Published As

Publication number Publication date
EP0490739B1 (fr) 1997-06-18
DE69126599D1 (de) 1997-07-24
FR2670323B1 (fr) 1997-12-12
WO1992010853A1 (fr) 1992-06-25
FR2670323A1 (fr) 1992-06-12
DE69126599T2 (de) 1997-10-02
KR920704344A (ko) 1992-12-19
JPH05505067A (ja) 1993-07-29
ES2104681T3 (es) 1997-10-16
EP0490739A1 (fr) 1992-06-17

Similar Documents

Publication Publication Date Title
JP3415621B2 (ja) ３次元で集積回路を相互接続するための方法及び装置
US5847448A (en) Method and device for interconnecting integrated circuits in three dimensions
EP0596075B1 (en) Non-conductive end layer for integrated stack of ic chips
KR100222337B1 (ko) 세라믹칩퓨즈 및 그 제조방법
JP3326858B2 (ja) 半導体チップに対する３ｄカプセル封じの方法および装置
US3151278A (en) Electronic circuit module with weldable terminals
US5093708A (en) Multilayer integrated circuit module
EP0357758B1 (en) Hermetic package for integrated circuit chips
JP2767645B2 (ja) 多層配線基板の製造方法
EP0509065A1 (en) Ultra high density integrated circuit packages, method and apparatus
US5885850A (en) Method for the 3D interconnection of packages of electronic components, and device obtained by this method
KR20020009605A (ko) 적층 가능한 가요성 회로 ｉｃ 패키지 및 그 제조 방법
US5412537A (en) Electrical connector including variably spaced connector contacts
JP3483280B2 (ja) 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント
US20120138343A1 (en) Three dimensional interposer device, chip package and probe card contactor
US3418535A (en) Interconnection matrix for dual-in-line packages
US5561593A (en) Z-interface-board
EP0272046A2 (en) Circuit arrangement including a composite ceramic substrate
JP2000031617A (ja) メモリモジュールおよびその製造方法
WO1981003396A1 (en) Integrated circuit package with multi-contact pins
JP2876789B2 (ja) 半導体モジュール
JP2847319B2 (ja) 電子部品搭載用多層ボンディング基板
NZ205167A (en) Flexible printed circuit:folded into stacked array
JPH0787236B2 (ja) 半導体実装装置
JPH0730060A (ja) 両面型ハイブリッド集積回路装置の構造

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9