JPH05505067A - ３次元で集積回路を相互接続するための方法及び装置 - Google Patents

３次元で集積回路を相互接続するための方法及び装置

Info

Publication number
JPH05505067A
JPH05505067A JP4502113A JP50211392A JPH05505067A JP H05505067 A JPH05505067 A JP H05505067A JP 4502113 A JP4502113 A JP 4502113A JP 50211392 A JP50211392 A JP 50211392A JP H05505067 A JPH05505067 A JP H05505067A
Authority
JP
Japan
Prior art keywords
laminate
conductor
electrical connection
plates
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4502113A
Other languages
English (en)
Other versions
JP3415621B2 (ja
Inventor
ヴァル，クリスチャン
ルロワ，ミシェル
Original Assignee
トムソン―セーエスエフ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トムソン―セーエスエフ filed Critical トムソン―セーエスエフ
Publication of JPH05505067A publication Critical patent/JPH05505067A/ja
Application granted granted Critical
Publication of JP3415621B2 publication Critical patent/JP3415621B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ３次元で集積回路を相互接続するための方法及び装置本発明の主題は、積み重ね られた、各々が集積回路を内蔵している半導体チップを相互接続する方法及び装 置である。
例えば、アメリカ合衆国特許第４．０７６、１６６号に記載のように、集積回路 の積層体を形成することが既に提案されている。その実施例によると、複数のチ ップがプリント回路に垂直に並置されてプリント回路上に配置されている。各チ ップの接続コンタクトは、チップの同じ側面に集められ、その側面はプリント回 路上に配置されて、プリント回路との接続はそこで形成されている。しかしなが ら、この配置は、特に、半導体チップの単一このようにして形成された接続はあ まりアクセスが容易でなく、とによって、上記した問題及び制限を解消する、積 み重ねられとの接続は、積層体の面上例えばベースの縁部の近傍に形成されたい わゆる積層体コンタクトを介して、実施される。コンタクトを相互接続する接続 は、積層体の面上に形成され、その内の少なくとも成るものは直線ではない。
本発明のその他の目的、特徴及び結果は、添付図面を参照して行う以下の説明か ら明らかになろう。
第１図は、本発明による半導体プレートの積層体の実施例の分解部品配列斜視図 であり、 第２図は、上記の図面の積層体に挿入されたプレートの１例を図示したものであ り、 第３図は、積層体を相互接続する本発明による方法の第１の実施例を図示したも のであり、 第４図は、本発明による積層体の実施例の１部分の断面図で第５図は、本発明に よる積層体の面上のプレート接続の実施例を図示したものであり、 第６ａ図及び第６ｂ図は、上記の図面の詳細な実施例を図示したものであり、 第７図は、本発明による方法の別の実施例を図示したものであり、 第８図は、上記図面の方法の段階の一部分図であり、第９図は、本発明による積 層体の面上のプレート接続の別の実施例を図示したものである。
これらの図面では、同じ要素には同じ参照符号が付されている。また、図面を分 かり易くために、これらの図面の縮尺は正配列斜視図である。
この図面では、複数のプレートＰは、互いに平行に配置されているのが分かる（ 図面では３つのプレート）。プレートＰは半導体チップ、または、１つまたは複 数の半導体チップを含むセラミックまたはエポキシプリント回路である。積層体 は、例えば、前面を形成する第１の絶縁プレートＦｖと後面を形成する第２の絶 縁プレートＦＲで閉じられている。
第２図は、例として、半導体チップによって形成された上記の図面の積層体のプ レートＰを図示したものである。
半導体チップは、半導体プレート２０によって構成されており、その内部には、 いかなる種類でもよいが、集積回路、例えば、メモリが形成されている。プレー トＰの表面には、例えば、そのプレートの縁部の内の２つの縁部の近傍に配置さ れたコンタクトＰ。が現れており、そのプレート内に含まれた回路を外部に電気 接続する。コンタクトＰ。は、もちろん、プレートＰの４つの側面の周囲に配置 することもでき、または、その表面上の任意の位置に配置することさえもできる 。
この実施例では、第１図の積層体は、ベースと呼ばれる、その複数の面の内の１ つ面Ｂを介して、プリント回路基板ＣＩ上に配置されるためのものである。例え ば、前面Ｆｖ及び後面Ｆ。
は、プリント回路ＣＩによって支持された他の回路に積層体を接続するためのい わゆる積層体コンタクトＰｔを支持する。これらの積層体コンタクトＰ、は、例 えば、ベースＢの近傍に配置されている。
第３図は、積層体を相互接続する本発明による方法の実施例を図示したものであ る。
参照番号６１の軍１の段階は、プレートＰのコンタクトＰＣを積層体の側面に電 気的に接続することからなる。この段階は、第１図の平面Ａ−Ａによる断面図で ある第４図に図示されている。
第４図には、また、前面Ｆ１、後面Ｆ　Ｒｓ及び、これらの２つの面の間の３つ のプレートＰが図示されている。公知のように、これらのプレートの表面は、接 続コンタクトＰＣの位置を除いて、絶縁層３０によって被覆されている。
本発明によると、導体ワイヤＦは、例えば、はんだ付けによって、各プレートの 各コンタクトＰＣに接続されている。ワイヤＦは、各々、接続の必要に応じて、 積層体の面の１つの方向に向かっている。第４図では、実施例として図示したワ イヤＦは、同一の面の方向に向かっている。別の実施例では、ワイヤＦは、導体 ストリップに取り替えることができる。説明を単純にするために、以下の説明で は、「導体ワイヤ」または「導体Ｆ」とする。
次の段階（第３図では、参照番号６２）の間に、プレートＰの積層を実施する。
別の実施例では、各プレートＰは、積層される前に、半導体チップを保護するた めに従来から実施されているように、絶縁保護材料（シリコン樹脂または類似の 材料）の滴によって被覆される。次に、エポキシ樹脂等の絶縁材料りを使用して 、全体の組み立てを実施する。第４図を明らかにするために、透電材料りは、断 面では見られるが、線形を付けていない。次に、積層体を切断または研磨して、 その結果、ワイヤＦが積層体と同一平面にあるようにする。
次の段階（３ｇ３図では、参照番号６３）は、このようにして形成された積層体 の全ての面上に、例えば金属の１つ（または複数の）導体層Ｍを堆積させること からなる。
さらに次の段階（第３図では、参照番号６４）は、積層体の側面上で、導体層Ｍ から、ワイヤＦを一緒に且つコンタクトＰ６に接続する接続を形成することから なる。
第５図は、本発明による積層体を図示しており、その積層体上には、接続の例が 図示されている。
この図面では、前面Ｆｖと、ベースＢと、ベースと反対側の、参照符号Ｆｓで示 す面（上面）と、側面と呼ばれる２つの残りの面ＦＬとを備える積層体が図示さ れている。ワイヤＦは、１つの側面ＦＬと同一平面上にあることが分かる。それ らは、接続線Ｃによって、相互接続され且つ積層体コンタクトＰ、に接続されて いる。また、単に例として、積層体の上面Ｆ。と同一平面上にある複数のワイヤ Ｆが図示されており、その各々は接続線Ｃによって各々異なる積層体コンタクト ＰＲに接続されている。また例として、積層体コンタクトＰやは、ベースの近傍 で、面Ｆｖ上に図示されているが、ベースＢを除いて、積層体の面のいかなる位 置も取ることができることが分かる。
第６ａ図及び第６ｂ図は、接続線Ｃを形成する段階６４をより詳細に図示したも のである。
第６ａ図は、第５図の積層体の一部分の部分拡大図である。
この図面には、接続線Ｃ及び積層体コンタクトＰ１が図示されている。第６ｂ図 は、第６ａ図の軸線ＢＢによる断面図である。
各接続線Ｃは、金属層Ｍを局部的に破壊し、絶縁層Ｄ（図面を分かり易くするた めに、第６ａ図では梨地に描かれている）を露出させるレーザを使用して、２つ のエツチング溝５１及び５２によって形成されている。このようにして、接続線 Ｃを金属層Ｍの他の部分から電気絶縁する。
積層体コンタクトＰ　ｔは、好ましくは、第６ａ図に図示したように、レーザエ ツチングと同じ技術によって形成される。
他の実施例では、コンタクトＰ、は、ベースの近傍に位置する場合、ベース上に 僅かに伸びている。かかる構成により、積層体が表面上に置かれる時、より容易 に、すなわち、接続ピンを必要とせずに、積層体の装着及び接続を実施すること ができる。
第７図は、本発明による方法の別の実施例を図示したものである。
この方法の２つの最初の段階、すなわち、ワイヤ（またはストリップ）をプレー トＰのコンタクトＰＣに接続する段階（段階６１）及びプレートを組み立てる段 階（段階６２）は、第３図の記載した段階と同じである。
次の段階（７３）は、ワイヤＦが同一平面にある部分で積層体に溝を形成し、そ れによって、ワイヤの端部を露出する。この段階は、第８図に図示した。この図 面では、実施例として、１列に整列された５本のワイヤＦは、第５図の面ＦＬか ら複写されたものであり、溝は参照番号８１、積層体は参照符号Ｅで示されてい る。参照番号８１のようなこれらの溝は、絶縁材料りをレーザエツチングするこ とによって形成されている（第４図を参照）。
次の段階（７４）は、積層体全体、すなわち、積層体の面、溝（８１等）及びワ イヤＦ上に導体層（例えば、金属）を堆積することからなる。
また、第７図に図示した最後の段階（７５）は、導体層を積層体の平坦な面から 除去して、その結果、その導体層を、接続線を形成したい参照番号８１等の溝に だけ残することからなる。この最後の段階は、例えば、研磨、または、レーザを 使用して実施される。
第８図では、実施例として、１列に整列されたワイヤＦを接続する直線状の溝８ １が図示されている。しかし、溝は、もちろん、いかなる形状でもよく、形成す べき接続に応じて、いがなるワイヤＦでも接続することができる。
この実施例は、上記の実施例と比較すると、接続間隔をより小さくするこｋがで きるという利点がある。
第９図は、本発明による積層体の面へのプレートの接続の別の実施例を図示した ものである。
この図面では、第７図に記載した方法の後に得られた積層体計図示されている、 すなわち、ワイヤＦの位置に形成された溝（８１，９１）を有しており、溝及び ワイヤが金属化（各４層９２及び９３）されており、積層体の平坦な面ＦＬが非 金属化されている。
この実施例によると、絶縁材料９５が谷溝に堆積されて、溝を充填している。必 要ならば、次に、ワイヤＦの横断面を清掃して、後段の電気接続を可能にするこ とができる。
次の段階は、積層体Ｅ全体を再度金属化し、次に、この導体層に、上記の記載し たこと（第６図に関連した段階６４）と同様にして、接続線（９６，９７）の輪 郭（９８）をエツチングすることからなる。
実施例として、第９図には、２つの接続線だけを図示し、図面を見易くするため に、線形を付した。これらの接続線は、溝９１のワイヤＦの１つを図示していな い他のコンタクトに接続するもの（９７）と、電気接続せずに２つの溝（９１， ８１）を横切るものである。
従って、この実施例によって、接続線の交差を積層体の表面上に容易に形成する ことができる。
このようにして、電気的レベル及びプレートの幾何学的高さの両方において、同 じでも同じでなくてもよい集積回路を含むプレートの積層体が形成されるのが明 らかである。これらのプレートは、積層体の面を介して互いに相互接続されてお り、プリント回路を通過する必要はない。それによって、積層体コンタクトＰＥ の数を少なくし、または、逆に、積層できるプレートの数または複雑性を増加さ せるこよができる。
また、プレートのコンタク）　Ｐ　ｃをワイヤを介して積層体面に接続すること によって、これらのワイヤがいずれかの面（ベースは除く）上に出てくるように することができる。別の実施例では、ワイヤＦを個々に絶縁することができる。
また、プリント回路との接続は、面Ｆｖ、ＦａまたはＦＬのいずれかに配置され 、従って、多数にすることができる積層体コンタクトＰ。
を介して実施される。また、コンタクトＰ！及びプリント回路接続線は、アクセ ス可能であり、見ることができる。従って、そのコストは低くなり、ある用途、 特に、軍事用途が可能になる。
上記の説明は、もちろん、非限定的な実施例として行った。
従って、例えば、積層体は、プレートがプリント回路基板に垂直であるもの止し て記載したが、他の方向で積層させることもでき、プレートをこのプリント回路 基板に平行にすることができる。また、積層体コンタクトＰ６は、面Ｆｖ及びＦ 、に図示されているが、用途に応じて、積層体のいずれの面にも、これらの面の いずれの位置にも配置できる。実際、積層体が、第１図に図示したように、プリ ント回路上に配置されるためのものである時、コンタクトＰ、はベースを除いた いずれの面にも配置でき、しかし、好ましくは、ベースの縁部の近傍に配置され る。しかし、また、２つ（またはそれ以上）の積層体を一緒に相互接続すること ができ、その場合、コンタク）ＰＥはいずれの位置でも占めることができる。同 様に、レーザによって接続線Ｃを形成する方法は、エツチング技術を使用して記 載したが、レーザを使用する堆積技術もまた使用できる。このため、積層体は、 有機金属蒸気内に配置され、レーザによって、接続線を形成したい領域が加熱さ れる。その加熱によって、蒸気の分解が起こり、所望の位置に金属の堆積が生じ る。必要ならば、局部絶縁層の堆積は、蒸気の組成を適合させることによって、 同様に実施される。また、積層体上の接続線Ｃの単一層を図示したが、例えば、 上記のレーザ積層体技術によって、（互いに絶縁さらた）複数の層を配置するこ とができ、例えば、それによって、接続線の交差を可能にする。
Ｉ ＦＩＧ、１ ＦＩＧ、３ 要約書 ３次元で集積回路を相互接続するための方法及び装置本発明の主題は、各々が集 積回路を内蔵する積み重ねられた半導体プレートを相互接続するための方法及び 装置である。
このため、半導体プレート（Ｐ）は、積層されて互いに一体化される。実施例で は、それらの接続コンタクトは各々、ワイヤ（Ｆ）によって、プリント回路に接 触するための面（Ｂ）を除いた積層体の面のいずれか１つに接続される。プレー ト同士の接続及びプレートとプリント回路との接続は、積層体の面（Ｆ、、Ｆ３ 、ＦＬ）上で実施される。
第５図 国際調査報告

Claims (12)

    【特許請求の範囲】
  1. １．各々少なくとも１つの集積回路を含み、接続コンタクト（ＰＣ）を備える、 半導体プレート（Ｐ）を相互接続する方法であって、 上記プレートのコンタクト（ＰＣ）の各々に導体（Ｆ）を接続し（６２）、 上記プレートを積み重ね、そのプレートと上記導体（Ｆ）を絶縁材料（Ｄ）で一 体化して、該導体が上記積層体の面と同一平面になるようにし（６２）、 レーザによって該積層体の面上の導体（Ｆ）間の電気接続線を形成し、それら電 気接続線の内の少なくとも一部の接続線は上記積層体の少なくとも２つの面上に 位置するようにすることを連続して備えることを特徴とする方法。
  2. ２．上記電気接続線を形成する段階が、積層体の全て面上に導体層（Ｍ）を堆積 すことからなる第１の副段階（６３）と、 上記導体（Ｆ）に一緒に接続する電気接続線（Ｃ）を形成するように導体層をレ ーザエッチンダすることからなる第２の副段階（６４）と の２つの副段階を備えることを特徴とする請求項１に記載の方法。
  3. ３．上記電気接続線を形成する段階は、有機金属蒸気内に上記積層体を配置し、 次に、レーザによって該接続線を形成すべき表面を局部的に加熱し、その上に金 属堆積を生じさせることからなることを特徴とする請求項１に記載の方法。
  4. ４．上記電気接続線を形成する段階の間、さらに、上記積層体を外部回路に接続 するためのいわゆる積層体コンタクト（ＰＥ）を形成し、該電気接続線で上記導 体（Ｆ）及び積層体コンタクト（ＰＥ）を接続することを特徴とする請求項１〜 ３のいずれか１項に記載の方法。
  5. ５．積み重ねる前に、上記プレートを絶縁性保護材料によって被覆して上記プレ ートの各々を保護する段階を備えることを特徴とする請求項１〜４のいずれか１ 項に記載の方法。
  6. ６．上記電気接続線を形成する段階は、上記導体Ｆが同一平面にある部分で上記 導体に溝を形成し、上記導体Ｆの端部を露出することからなる第１の副段階（７ ３）と、上記積層体の全体に導体層を堆積する第２の副段階（７４）と、上記積 層体の平坦な面から上記導体層を除去して、上記溝内にだけ該導体層を残す第３ の副段階（７５）との副段階を備えることを特徴とする請求項１に記載の方法。
  7. ７．エッチング段階後、連続して、少なくとも電気接続線上に絶縁層を積み重ね る段階と、第２のレベルによって電気接続線を形成する第２の段階とを備えるこ とを特徴とする請求項１〜６のいずれか１項に記載の方法。
  8. ８．各々少なくとも１つの集積回路を含み、接続コンタクト（ＰＣ）を備える、 半導体プレート（Ｐ）を相互接続する装置であって、上記プレート（Ｐ）が絶縁 材料（Ｄ）によって互いに一体化されて積層体が形成され、上記プレートの上記 接続コンタクト（ＰＣ）は導体（Ｆ）によって上記積層体の少なくともいくつか の面に電気的に接続されており、上記導体（Ｆ）の電気接続は上記積層体上に形 成された接続線（Ｃ）によって実現されており、これらの接続線の少なくともい くつかは該積層体の少なくとも２つの面上に位置されていることを特徴とする装 置。
  9. ９．ベース（Ｂ）と呼ばれる上記積層体の少なくとも１つの面は、導体（Ｆ）を 備えず、該積層体は、外部回路に上記積層体を接続するために、上記ベースの近 傍のその表面上に形成された積層体コンタクト（ＰＥ）を備え、上記接続線（Ｃ ）によって上記導体とその積層体コンタクトとの接続が確保されていることを特 徴とする請求項８に記載の装置。
  10. １０．上記導体（Ｆ）は、ワイヤであることを特徴とする請求項８または９に記 載の装置。
  11. １１．上記導体（Ｆ）は、ストリップであることを特徴とする請求項８または９ に記載の装置。
  12. １２．上記導体（Ｆ）は、個々に絶縁されていることを特徴とする請求項１０ま たは１１に記載の装置。
JP50211392A 1990-12-11 1991-12-06 ３次元で集積回路を相互接続するための方法及び装置 Expired - Lifetime JP3415621B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR90/15473 1990-12-11
FR9015473A FR2670323B1 (fr) 1990-12-11 1990-12-11 Procede et dispositif d'interconnexion de circuits integres en trois dimensions.
PCT/FR1991/000978 WO1992010853A1 (fr) 1990-12-11 1991-12-06 Procede et dispositif d'interconnexion de circuits integres en trois dimensions

Publications (2)

Publication Number Publication Date
JPH05505067A true JPH05505067A (ja) 1993-07-29
JP3415621B2 JP3415621B2 (ja) 2003-06-09

Family

ID=9403101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50211392A Expired - Lifetime JP3415621B2 (ja) 1990-12-11 1991-12-06 ３次元で集積回路を相互接続するための方法及び装置

Country Status (7)

Country Link
EP (1) EP0490739B1 (ja)
JP (1) JP3415621B2 (ja)
KR (1) KR920704344A (ja)
DE (1) DE69126599T2 (ja)
ES (1) ES2104681T3 (ja)
FR (1) FR2670323B1 (ja)
WO (1) WO1992010853A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029370A (ja) * 2009-07-24 2011-02-10 Shinko Electric Ind Co Ltd 積層型半導体装置及びその製造方法
DE102016104626A1 (de) 2015-03-16 2016-09-22 Jtekt Corporation Spindelvorrichtung

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
FR2688630B1 (fr) * 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
JP3621093B2 (ja) * 1992-09-14 2005-02-16 シェルケース・リミテッド 集積回路装置を製造するための方法及び装置
FR2696871B1 (fr) * 1992-10-13 1994-11-18 Thomson Csf Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6486528B1 (en) 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
US6255726B1 (en) 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
FR2785452B1 (fr) * 1998-11-03 2003-06-13 Tda Armements Sas Procede de realisation de recepteurs d'ondes radioelectriques par interconnexion de circuits integres en trois dimensions
FR2802706B1 (fr) 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
AU2002216352A1 (en) 2000-12-21 2002-07-01 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7566853B2 (en) 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
CN102144176B (zh) 2008-09-08 2013-11-06 皇家飞利浦电子股份有限公司 具有转换片和互连层堆栈的辐射探测器的生产方法
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
EP2202789A1 (en) * 2008-12-24 2010-06-30 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
RU2460171C2 (ru) * 2010-08-23 2012-08-27 Федеральное государственное унитарное предприятие Омский научно-исследовательский институт приборостроения (ФГУП ОНИИП) Объемный модуль для радиоэлектронной аппаратуры

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3746934A (en) * 1971-05-06 1973-07-17 Siemens Ag Stack arrangement of semiconductor chips
DE2919998A1 (de) * 1979-05-17 1980-11-27 Siemens Ag Befestigen der anschlussdraehte von halbleitersystemen auf den traegerelementen
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029370A (ja) * 2009-07-24 2011-02-10 Shinko Electric Ind Co Ltd 積層型半導体装置及びその製造方法
DE102016104626A1 (de) 2015-03-16 2016-09-22 Jtekt Corporation Spindelvorrichtung

Also Published As

Publication number Publication date
EP0490739A1 (fr) 1992-06-17
ES2104681T3 (es) 1997-10-16
WO1992010853A1 (fr) 1992-06-25
JP3415621B2 (ja) 2003-06-09
KR920704344A (ko) 1992-12-19
DE69126599D1 (de) 1997-07-24
FR2670323A1 (fr) 1992-06-12
EP0490739B1 (fr) 1997-06-18
DE69126599T2 (de) 1997-10-02
FR2670323B1 (fr) 1997-12-12

Similar Documents

Publication Publication Date Title
JPH05505067A (ja) ３次元で集積回路を相互接続するための方法及び装置
JP3326858B2 (ja) 半導体チップに対する３ｄカプセル封じの方法および装置
US5847448A (en) Method and device for interconnecting integrated circuits in three dimensions
KR100222337B1 (ko) 세라믹칩퓨즈 및 그 제조방법
US3372310A (en) Universal modular packages for integrated circuits
US7245021B2 (en) Micropede stacked die component assembly
EP0596075B1 (en) Non-conductive end layer for integrated stack of ic chips
KR100503977B1 (ko) 플렉시블 배선기판 소편 및 배선시트
EP0357758B1 (en) Hermetic package for integrated circuit chips
US5526230A (en) 3D interconnection process for electronic component packages and resulting 3D components
JPH0754843B2 (ja) Ｉｃチップ用高密度マイクロパッケ−ジ
US5311396A (en) Smart card chip-based electronic circuit
JPH04229691A (ja) 多層配線基板
JPS61193494A (ja) ポリイミド回路板の製造方法
JPH0770673B2 (ja) 集積回路キャリア
US6638077B1 (en) Shielded carrier with components for land grid array connectors
JPS58114498A (ja) 基板
EP0272046A2 (en) Circuit arrangement including a composite ceramic substrate
JP5439683B2 (ja) ３ｄ電子モジュール
US6729001B2 (en) Method for making a sonoprobe
US5963426A (en) Electronic micropackaging assembly and its fabrication
JPS5825292A (ja) 印刷配線板
CN108882517A (zh) 电气模块组件与多维换能器阵列的接触焊盘
JPS63229797A (ja) 厚膜集積回路の製造方法
NZ205167A (en) Flexible printed circuit:folded into stacked array

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9