JP3409058B2 - Ｐａｌ信号処理装置、方法及びコンピュータ読み取り可能な記録媒体 - Google Patents
Ｐａｌ信号処理装置、方法及びコンピュータ読み取り可能な記録媒体Info
- Publication number
- JP3409058B2 JP3409058B2 JP2000080877A JP2000080877A JP3409058B2 JP 3409058 B2 JP3409058 B2 JP 3409058B2 JP 2000080877 A JP2000080877 A JP 2000080877A JP 2000080877 A JP2000080877 A JP 2000080877A JP 3409058 B2 JP3409058 B2 JP 3409058B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- signal processing
- color
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＡＬ方式テレビ
ジョン信号（以下、ＰＡＬ信号という）から色差信号を
復調するためのＰＡＬ信号処理装置、方法及びそれらに
用いられるコンピュータ読み取り可能な記録媒体に関す
るものである。
ジョン信号（以下、ＰＡＬ信号という）から色差信号を
復調するためのＰＡＬ信号処理装置、方法及びそれらに
用いられるコンピュータ読み取り可能な記録媒体に関す
るものである。
【０００２】
【従来の技術】従来、ＰＡＬ信号処理装置により復調さ
れた輝度信号と色差信号を圧縮符号化する場合は、輝度
信号と色差信号を１３．５ＭＨz ＝８６４ｆH （ｆH ：
水平走査周波数＝１５．６２５ＫＨz ）にレート変換し
た後、符号化することが規定されている。
れた輝度信号と色差信号を圧縮符号化する場合は、輝度
信号と色差信号を１３．５ＭＨz ＝８６４ｆH （ｆH ：
水平走査周波数＝１５．６２５ＫＨz ）にレート変換し
た後、符号化することが規定されている。
【０００３】また、従来のＰＡＬ信号処理装置で用いら
れる信号処理用のクロック周波数として下記のものが提
案されている。 代表的なものとしては、色副搬送波周波数ｆsc（＝
４．４３ＭＨｚ) の４倍である４ｆscを用いるもので、
例えば、特開平８−１４９４９７号公報、特開平７−１
１１６６３号公報等に開示されるものがある。 また、ｆH の整数倍の周波数を用いるものがあり、例
えば、特開平９−１５４１５６号公報に開示されるもの
がある。 さらに、映像信号に位相ロックしない固定周波数を用
いる方式も提案されている。
れる信号処理用のクロック周波数として下記のものが提
案されている。 代表的なものとしては、色副搬送波周波数ｆsc（＝
４．４３ＭＨｚ) の４倍である４ｆscを用いるもので、
例えば、特開平８−１４９４９７号公報、特開平７−１
１１６６３号公報等に開示されるものがある。 また、ｆH の整数倍の周波数を用いるものがあり、例
えば、特開平９−１５４１５６号公報に開示されるもの
がある。 さらに、映像信号に位相ロックしない固定周波数を用
いる方式も提案されている。
【０００４】のものは、ＹＣ分離回路や色復調回路の
構成が簡単になる反面、サンプリング周波数がｆH の整
数倍になっていないため、倍速走査変換や１３．５ＭＨ
z へのレート変換が困難になるという欠点がある。の
ものは、倍速変換のようにライン相関を利用した信号処
理が容易になると共に、クロック周波数に８６４ｆH
（＝１３．５ＭＨz ）を選ぶことにより１３．５ＭＨz
へのレート変換が容易になる。その反面、精度のよいク
ロックの生成が困難なこと、及び色信号処理が複雑にな
るという欠点がある。のものは、クロックの生成が容
易であると共に、ＮＴＳＣ等の他の方式の映像信号に対
しても同一クロックで処理できる利点があるが、色信号
処理を含め全体的に処理が複雑になるという欠点があ
る。
構成が簡単になる反面、サンプリング周波数がｆH の整
数倍になっていないため、倍速走査変換や１３．５ＭＨ
z へのレート変換が困難になるという欠点がある。の
ものは、倍速変換のようにライン相関を利用した信号処
理が容易になると共に、クロック周波数に８６４ｆH
（＝１３．５ＭＨz ）を選ぶことにより１３．５ＭＨz
へのレート変換が容易になる。その反面、精度のよいク
ロックの生成が困難なこと、及び色信号処理が複雑にな
るという欠点がある。のものは、クロックの生成が容
易であると共に、ＮＴＳＣ等の他の方式の映像信号に対
しても同一クロックで処理できる利点があるが、色信号
処理を含め全体的に処理が複雑になるという欠点があ
る。
【０００５】次に、上記の４ｆscをクロック周波数と
する上記特開平８−１４９４９７号公報の実施例に示さ
れたＰＡＬ信号の復調回路に上記レート変換回路を付加
した回路を、図６の従来のＰＡＬ信号処理装置として説
明する。図６において、アナログのＰＡＬ信号（コンポ
ジット信号とする）は、Ａ／Ｄ変換器１０１でディジタ
ル信号に変換された後、Ｙ／Ｃ分離回路１０２で輝度信
号（以下、Ｙ信号）と色信号（以下、Ｃ信号）に分離さ
れる。
する上記特開平８−１４９４９７号公報の実施例に示さ
れたＰＡＬ信号の復調回路に上記レート変換回路を付加
した回路を、図６の従来のＰＡＬ信号処理装置として説
明する。図６において、アナログのＰＡＬ信号（コンポ
ジット信号とする）は、Ａ／Ｄ変換器１０１でディジタ
ル信号に変換された後、Ｙ／Ｃ分離回路１０２で輝度信
号（以下、Ｙ信号）と色信号（以下、Ｃ信号）に分離さ
れる。
【０００６】Ｙ信号はＹ信号処理回路１０３で周波数特
性の補正等の所定の処理が施された後、レート変換回路
５４０に供給される。Ｃ信号は色復調回路５３０に供給
されると共に、クロック生成回路５１０に供給される。
このクロック生成回路５１０は、前述した４ｆscのクロ
ックＣＬＫ1を生成するものである。
性の補正等の所定の処理が施された後、レート変換回路
５４０に供給される。Ｃ信号は色復調回路５３０に供給
されると共に、クロック生成回路５１０に供給される。
このクロック生成回路５１０は、前述した４ｆscのクロ
ックＣＬＫ1を生成するものである。
【０００７】クロック生成回路５１０において、上記Ｃ
信号はバーストスイッチ回路５１１によりバースト信号
が抽出され、このバースト信号はバースト位相検出回路
５２０に加えられると共に、位相比較器５２１で１／４
分周器５２４の出力と位相比較される。位相比較器５２
１から得られる位相差信号はＬＰＦ（ローパスフィル
タ）５２２を通じて、４ｆscで発振するＶＣＯ（電圧制
御発振器）５２３の周波数を制御する。このＶＣＯ出力
は１／４分周器５２４で１／４分周されて略４．４３Ｍ
Ｈz の信号となり、位相比較器５２１でバースト信号と
位相比較される。上記の位相ロックループによる制御の
結果、ＶＣＯ５２３より４ｆscに制御されたクロックＣ
ＬＫ1 を得ることができる。
信号はバーストスイッチ回路５１１によりバースト信号
が抽出され、このバースト信号はバースト位相検出回路
５２０に加えられると共に、位相比較器５２１で１／４
分周器５２４の出力と位相比較される。位相比較器５２
１から得られる位相差信号はＬＰＦ（ローパスフィル
タ）５２２を通じて、４ｆscで発振するＶＣＯ（電圧制
御発振器）５２３の周波数を制御する。このＶＣＯ出力
は１／４分周器５２４で１／４分周されて略４．４３Ｍ
Ｈz の信号となり、位相比較器５２１でバースト信号と
位相比較される。上記の位相ロックループによる制御の
結果、ＶＣＯ５２３より４ｆscに制御されたクロックＣ
ＬＫ1 を得ることができる。
【０００８】このクロックＣＬＫ1 は、色復調回路５３
０に供給されると共に、Ａ／Ｄ変換器５０１、Ｙ／Ｃ分
離回路５０２、Ｙ信号処理回路５０３及びレート変換回
路５４０に供給されて、それぞれの処理に用いられる。
０に供給されると共に、Ａ／Ｄ変換器５０１、Ｙ／Ｃ分
離回路５０２、Ｙ信号処理回路５０３及びレート変換回
路５４０に供給されて、それぞれの処理に用いられる。
【０００９】尚、バースト信号位相検出回路５２０は、
入力されるバースト信号とクロックＣＬＫ1 とに基づい
て１ライン毎に＋１３５°、−１３５°のバースト位相
を検出し、この検出に応じてバーストスイッチ回路５１
１を制御すると共に、色復調回路５３０のベクトル加算
器５３２を制御する。
入力されるバースト信号とクロックＣＬＫ1 とに基づい
て１ライン毎に＋１３５°、−１３５°のバースト位相
を検出し、この検出に応じてバーストスイッチ回路５１
１を制御すると共に、色復調回路５３０のベクトル加算
器５３２を制御する。
【００１０】次に色復調回路５３０において、位相シフ
ト回路５３１はクロックＣＬＫ1 を０°，９０°，１８
０°，２７０°に移相させたクロックを生成してベクト
ル加算器５３２に与える。ベクトル加算器５３２は、Ｂ
−Ｙの色差信号を復調するための信号を生成して乗算器
１３５に加えると共に、Ｒ−Ｙの色差信号を復調するた
めの１ライン毎に１８０°反転する信号を生成して乗算
器１３６に加える。これによって、乗算器１３５からＬ
ＰＦ１３７を通じてＢ−Ｙ信号が得られ、乗算器１３６
からＬＰＦ１３８を通じてＲ−Ｙ信号が得られる。
ト回路５３１はクロックＣＬＫ1 を０°，９０°，１８
０°，２７０°に移相させたクロックを生成してベクト
ル加算器５３２に与える。ベクトル加算器５３２は、Ｂ
−Ｙの色差信号を復調するための信号を生成して乗算器
１３５に加えると共に、Ｒ−Ｙの色差信号を復調するた
めの１ライン毎に１８０°反転する信号を生成して乗算
器１３６に加える。これによって、乗算器１３５からＬ
ＰＦ１３７を通じてＢ−Ｙ信号が得られ、乗算器１３６
からＬＰＦ１３８を通じてＲ−Ｙ信号が得られる。
【００１１】次にレート変換回路５４０において、Ｄ／
Ａ変換器５４１、５４２、５４３により上記復調された
Ｙ信号、Ｂ−Ｙ信号、Ｒ−Ｙ信号をクロックＣＬＫ1 に
基づいてアナログ信号に変換した後、各アナログ信号を
Ａ／Ｄ変換器５４４、５４５、５４６により１３．５Ｍ
Ｈz のクロックに基づいて４ｆscからレート変換された
ディジタル信号に変換する。これらのディジタルＹ信
号、Ｂ−Ｙ信号、Ｒ−Ｙ信号は、後段回路で例えばＭＰ
ＥＧ方式等により圧縮符号化された後、例えば記録媒体
に記録されたり、伝送される。
Ａ変換器５４１、５４２、５４３により上記復調された
Ｙ信号、Ｂ−Ｙ信号、Ｒ−Ｙ信号をクロックＣＬＫ1 に
基づいてアナログ信号に変換した後、各アナログ信号を
Ａ／Ｄ変換器５４４、５４５、５４６により１３．５Ｍ
Ｈz のクロックに基づいて４ｆscからレート変換された
ディジタル信号に変換する。これらのディジタルＹ信
号、Ｂ−Ｙ信号、Ｒ−Ｙ信号は、後段回路で例えばＭＰ
ＥＧ方式等により圧縮符号化された後、例えば記録媒体
に記録されたり、伝送される。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
た図６のレート変換回路５４０を有する従来のＰＡＬ信
号処理装置では、レート変換回路において、ディジタル
のＹ信号、Ｂ−Ｙ信号、Ｒ−Ｙ信号を一旦Ｄ／Ａ変換し
た後、Ａ／Ｄ変換するので、Ｙ信号、Ｂ−Ｙ信号、Ｒ−
Ｙ信号についてそれぞれＤ／Ａ変換器及びＡ／Ｄ変換器
を必要とし、回路構成が複雑になるという問題があっ
た。
た図６のレート変換回路５４０を有する従来のＰＡＬ信
号処理装置では、レート変換回路において、ディジタル
のＹ信号、Ｂ−Ｙ信号、Ｒ−Ｙ信号を一旦Ｄ／Ａ変換し
た後、Ａ／Ｄ変換するので、Ｙ信号、Ｂ−Ｙ信号、Ｒ−
Ｙ信号についてそれぞれＤ／Ａ変換器及びＡ／Ｄ変換器
を必要とし、回路構成が複雑になるという問題があっ
た。
【００１３】従って、本発明は、レート変換回路を設け
る場合に、レート変換回路の構成を簡単にすることを目
的としている。
る場合に、レート変換回路の構成を簡単にすることを目
的としている。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によるＰＡＬ信号処理装置は、標本化され
たＰＡＬ信号から輝度信号と色信号を分離するＹ／Ｃ分
離回路と、上記分離された色信号に基づいて周波数ｆSY
S ＝１１３４・Ｎ・ｆH ≒３．９９６・Ｎ・ｆscを有す
る信号処理用のクロックを生成するクロック生成回路
と、上記生成されたクロックに基づいて上記色信号から
色差信号を復調する色復調回路と、輝度信号と色差信号
をｆSYSから１３．５ＭＨｚのサンプリングレートに変
換するレート変換回路とを設けたものである。
めに、本発明によるＰＡＬ信号処理装置は、標本化され
たＰＡＬ信号から輝度信号と色信号を分離するＹ／Ｃ分
離回路と、上記分離された色信号に基づいて周波数ｆSY
S ＝１１３４・Ｎ・ｆH ≒３．９９６・Ｎ・ｆscを有す
る信号処理用のクロックを生成するクロック生成回路
と、上記生成されたクロックに基づいて上記色信号から
色差信号を復調する色復調回路と、輝度信号と色差信号
をｆSYSから１３．５ＭＨｚのサンプリングレートに変
換するレート変換回路とを設けたものである。
【００１５】本発明による他のＰＡＬ信号処理装置は、
１１３４・Ｎ・ｆH ≒３．９９６・Ｎ・ｆscの周波数を
有するクロックを信号処理に用いるものである。
１１３４・Ｎ・ｆH ≒３．９９６・Ｎ・ｆscの周波数を
有するクロックを信号処理に用いるものである。
【００１６】本発明によるＰＡＬ信号処理方法は、標本
化されたＰＡＬ信号から輝度信号と色信号を分離するＹ
／Ｃ分離ステップと、上記分離された色信号に基づいて
周波数ｆSYS ＝１１３４・Ｎ・ｆH ≒３．９９６・Ｎ・
ｆscを有する信号処理用のクロックを生成するクロック
生成ステップと、上記生成されたクロックに基づいて上
記色信号から色差信号を復調する色復調ステップと、輝
度信号と色差信号をｆSYSから１３．５ＭＨｚのサンプ
リングレートに変換するレート変換ステップとを設けた
ものである。
化されたＰＡＬ信号から輝度信号と色信号を分離するＹ
／Ｃ分離ステップと、上記分離された色信号に基づいて
周波数ｆSYS ＝１１３４・Ｎ・ｆH ≒３．９９６・Ｎ・
ｆscを有する信号処理用のクロックを生成するクロック
生成ステップと、上記生成されたクロックに基づいて上
記色信号から色差信号を復調する色復調ステップと、輝
度信号と色差信号をｆSYSから１３．５ＭＨｚのサンプ
リングレートに変換するレート変換ステップとを設けた
ものである。
【００１７】本発明による他のＰＡＬ信号処理方法は、
１１３４・Ｎ・ｆH ≒３．９９６・Ｎ・ｆscの周波数を
有するクロックを信号処理に用いるものである。
１１３４・Ｎ・ｆH ≒３．９９６・Ｎ・ｆscの周波数を
有するクロックを信号処理に用いるものである。
【００１８】本発明による記録媒体は、標本化されたＰ
ＡＬ信号から輝度信号と色信号を分離するＹ／Ｃ分離手
順と、クロックの位相を示す基準位相データＰ１（ｎ）
≒｛ｎ×（６２９／２８３５０００）×３６０｝〔度〕
を生成する位相生成手順と、上記Ｐ１（ｎ）と上記分離
された色信号に基づいて周波数ｆSYS ＝１１３４・Ｎ・
ｆH ≒３．９９６・Ｎ・ｆscを有する信号処理用のクロ
ックを生成するクロック生成手順と、上記生成されたク
ロックに基づいて上記色信号から色差信号を復調する色
復調手順と、輝度信号と色差信号をｆSYSから１３．５
ＭＨｚのサンプリングレートに変換するレート変換手順
とを実行するためのプログラムを記憶したものである。
ＡＬ信号から輝度信号と色信号を分離するＹ／Ｃ分離手
順と、クロックの位相を示す基準位相データＰ１（ｎ）
≒｛ｎ×（６２９／２８３５０００）×３６０｝〔度〕
を生成する位相生成手順と、上記Ｐ１（ｎ）と上記分離
された色信号に基づいて周波数ｆSYS ＝１１３４・Ｎ・
ｆH ≒３．９９６・Ｎ・ｆscを有する信号処理用のクロ
ックを生成するクロック生成手順と、上記生成されたク
ロックに基づいて上記色信号から色差信号を復調する色
復調手順と、輝度信号と色差信号をｆSYSから１３．５
ＭＨｚのサンプリングレートに変換するレート変換手順
とを実行するためのプログラムを記憶したものである。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の第１の実施の形態
によるレート変換回路を有するＰＡＬ信号処理装置を示
すブロック図である。本実施の形態は、信号処理用のク
ロック周波数として、 ｆSYS ＝１１３４・Ｎ・ｆH ＝（２８３５０００／７０９３７９）・Ｎ・ｆsc ＝２１／１６・Ｎ・１３．５ＭＨz ≒３．９９６・Ｎ・ｆsc …………（１） ｆH ＝１５．６２５ＫＨz 、Ｎは自然数を用いることを
特徴とするものである。
を参照して説明する。図１は本発明の第１の実施の形態
によるレート変換回路を有するＰＡＬ信号処理装置を示
すブロック図である。本実施の形態は、信号処理用のク
ロック周波数として、 ｆSYS ＝１１３４・Ｎ・ｆH ＝（２８３５０００／７０９３７９）・Ｎ・ｆsc ＝２１／１６・Ｎ・１３．５ＭＨz ≒３．９９６・Ｎ・ｆsc …………（１） ｆH ＝１５．６２５ＫＨz 、Ｎは自然数を用いることを
特徴とするものである。
【００２０】一般にＰＡＬ方式においては、
色副搬送波周波数ｆsc＝｛（１１３５／４）＋（１／６２５）｝・ｆH
≒４．４３ＭＨz …………（２）
とすることにより、色副搬送波周波数と水平走査周波数
の位相ロックを行うようにしている。
の位相ロックを行うようにしている。
【００２１】そして
４ｆsc／ｆH ＝４・｛（１１３５／４）＋（１／６２５）｝
＝１１３５．００６４ …………（３）
に最も近くて、かつ
１３．５ＭＨz ＝８６４ｆH
と簡単な整数比がとれる値として（１）式における「１
１３４」という値が選ばれている。
１３４」という値が選ばれている。
【００２２】また、１１３４ｆH を副搬送波周波数を基
準にすると３．９９６ｆscとなり、４ｆscに近いので、
Ｙ／Ｃ分離回路１０２のフィルタに４ｆsc用のものを用
いることができる。尚、１１３４ｆH はＮ（＝自然数）
倍しても同じ効果が得られる。
準にすると３．９９６ｆscとなり、４ｆscに近いので、
Ｙ／Ｃ分離回路１０２のフィルタに４ｆsc用のものを用
いることができる。尚、１１３４ｆH はＮ（＝自然数）
倍しても同じ効果が得られる。
【００２３】まず、図１の回路の概略的な動作を説明す
る。図１において、アナログのＰＡＬ信号（コンポジッ
ト信号）は、Ａ／Ｄ変換器１０１でディジタル信号に変
換された後、Ｙ／Ｃ分離回路１０２でＹ信号とＣ信号に
分離される。
る。図１において、アナログのＰＡＬ信号（コンポジッ
ト信号）は、Ａ／Ｄ変換器１０１でディジタル信号に変
換された後、Ｙ／Ｃ分離回路１０２でＹ信号とＣ信号に
分離される。
【００２４】Ｙ信号はＹ信号処理回路１０３で周波数特
性の補正等の所定の処理が施された後、レート変換回路
１４０に供給される。Ｃ信号は色復調回路１３０に供給
されると共に、クロック生成回路１１０に供給される。
このクロック生成回路１１０は、前記（１）式の ｆSYS ＝１１３４・Ｎ・ｆH のクロックＣＬＫを生成して出力するものである。
性の補正等の所定の処理が施された後、レート変換回路
１４０に供給される。Ｃ信号は色復調回路１３０に供給
されると共に、クロック生成回路１１０に供給される。
このクロック生成回路１１０は、前記（１）式の ｆSYS ＝１１３４・Ｎ・ｆH のクロックＣＬＫを生成して出力するものである。
【００２５】このクロックＣＬＫは、クロック生成回路
１１０の基準位相生成回路１１４にフィードバックされ
ると共に、色復調回路１３０、Ａ／Ｄ変換器１０１、Ｙ
／Ｃ分離回路１０２、Ｙ信号処理回路１０３及びレート
変換回路１４０に供給されて、それぞれの処理に用いら
れる。
１１０の基準位相生成回路１１４にフィードバックされ
ると共に、色復調回路１３０、Ａ／Ｄ変換器１０１、Ｙ
／Ｃ分離回路１０２、Ｙ信号処理回路１０３及びレート
変換回路１４０に供給されて、それぞれの処理に用いら
れる。
【００２６】次に、クロック生成回路１１０について概
略的に説明する。Ｙ／Ｃ不分離回路１０２で分離された
Ｃ信号はクロック生成回路１１０の位相シフト回路１１
１に加えられ、ここで位相を−９０°，０°，＋９０°
に位相シフトされる。−９０°と０°の信号はセレクタ
１１２で１ライン毎に切り換えられることにより、ｆsc
のｓｉｎ信号が得られ、＋９０°と０°の信号はセレク
タ１１３で１ライン毎に切り換えられることにより、ｆ
scのｃｏｓ信号が得られる。
略的に説明する。Ｙ／Ｃ不分離回路１０２で分離された
Ｃ信号はクロック生成回路１１０の位相シフト回路１１
１に加えられ、ここで位相を−９０°，０°，＋９０°
に位相シフトされる。−９０°と０°の信号はセレクタ
１１２で１ライン毎に切り換えられることにより、ｆsc
のｓｉｎ信号が得られ、＋９０°と０°の信号はセレク
タ１１３で１ライン毎に切り換えられることにより、ｆ
scのｃｏｓ信号が得られる。
【００２７】尚、バースト位相検出回路１０５は、Ｃ信
号とこのＣ信号を１Ｈ遅延回路１０４を通じた信号とに
より、バースト信号の位相を検出し、この検出信号によ
り位相シフト回路１１１、セレクタ１１２、１１３及び
後述するセレクタ１３４をライン毎に切り換えるように
している。
号とこのＣ信号を１Ｈ遅延回路１０４を通じた信号とに
より、バースト信号の位相を検出し、この検出信号によ
り位相シフト回路１１１、セレクタ１１２、１１３及び
後述するセレクタ１３４をライン毎に切り換えるように
している。
【００２８】また、位相シフト回路１１１は、
−９０°側：Ｈ〔ｚ〕＝（−１＋ｚ-2）／２
０°側：Ｈ〔ｚ〕＝ｚ-1
＋９０°側：Ｈ〔ｚ〕＝（１＋ｚ-2）／２
で表されるフィルタにより実現することができる。
【００２９】一方、基準位相生成回路１１４は後述する
基準位相データＰ１（ｎ）を生成し、このＰ１（ｎ）は
ｓｉｎ／ｃｏｓ生成回路１１５に加えられてｃｏｓ｛Ｐ
１（ｎ）｝とｓｉｎ｛Ｐ１（ｎ）｝が生成される。次
に、乗算器１１６において、上記ｓｉｎ信号とｃｏｓ
｛Ｐ１（ｎ）｝とが乗算されると共に、乗算器１１７に
おいて、上記ｃｏｓ信号とｓｉｎ｛Ｐ１（ｎ）｝とが乗
算され、各乗算出力が減算器１１８で減算される。この
結果、減算器１１８からは、全ラインで＋１３５°に位
相の揃った（１／４）ｆSYS の信号が得られる。
基準位相データＰ１（ｎ）を生成し、このＰ１（ｎ）は
ｓｉｎ／ｃｏｓ生成回路１１５に加えられてｃｏｓ｛Ｐ
１（ｎ）｝とｓｉｎ｛Ｐ１（ｎ）｝が生成される。次
に、乗算器１１６において、上記ｓｉｎ信号とｃｏｓ
｛Ｐ１（ｎ）｝とが乗算されると共に、乗算器１１７に
おいて、上記ｃｏｓ信号とｓｉｎ｛Ｐ１（ｎ）｝とが乗
算され、各乗算出力が減算器１１８で減算される。この
結果、減算器１１８からは、全ラインで＋１３５°に位
相の揃った（１／４）ｆSYS の信号が得られる。
【００３０】この信号が、位相比較器１２１、ＬＰＦ１
２２、周波数ｆSYS で発振するＶＣＯ１２３及び１／４
分周器１２４で構成される位相ロックループにより制御
されることによって、ｆSYS のクロックＣＬＫを得るこ
とができる。
２２、周波数ｆSYS で発振するＶＣＯ１２３及び１／４
分周器１２４で構成される位相ロックループにより制御
されることによって、ｆSYS のクロックＣＬＫを得るこ
とができる。
【００３１】次に、クロック生成回路１１０の各部につ
いて詳細に説明する。まず、Ｙ／Ｃ分離回路１０２で分
離されたＣ信号中のバースト信号は次式（３）で表され
る。 Ｃｂｕｒｓｔ（ｎ）＝Ａ・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ±１３５〔度〕） …………（４） 但し、ｎ＝１，２，３……… Ａ：振幅 Ｔ＝１／ｆSYS
いて詳細に説明する。まず、Ｙ／Ｃ分離回路１０２で分
離されたＣ信号中のバースト信号は次式（３）で表され
る。 Ｃｂｕｒｓｔ（ｎ）＝Ａ・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ±１３５〔度〕） …………（４） 但し、ｎ＝１，２，３……… Ａ：振幅 Ｔ＝１／ｆSYS
【００３２】セレクタ１１２、１１３は、バースト信号
の位相がライン毎に切り換わるのに合わせて セレクタ１１２出力＝Ａ・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ±１３５ −４５± ４５〔度〕） ＝Ａ・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ＋１３５〔度〕） …………（５） セレクタ１１３出力＝Ａ・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ±１３５ ＋４５± ４５〔度〕） ＝Ａ・ｃｏｓ（３６０・ｆsc・ｎ・Ｔ＋１３５〔度〕） …………（６）
の位相がライン毎に切り換わるのに合わせて セレクタ１１２出力＝Ａ・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ±１３５ −４５± ４５〔度〕） ＝Ａ・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ＋１３５〔度〕） …………（５） セレクタ１１３出力＝Ａ・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ±１３５ ＋４５± ４５〔度〕） ＝Ａ・ｃｏｓ（３６０・ｆsc・ｎ・Ｔ＋１３５〔度〕） …………（６）
【００３３】次に、基準位相生成回路１１４データ生成
される基準位相データＰ１（ｎ）は次式（７）で表され
る。 Ｐ１（ｎ）＝ｉｎｔ｛ｎ×（６２９／６３０）／９｝ ｍｏｄ ５００ ＝ｉｎｔ（ｎ×６２９／５６７０） ｍｏｄ ５００ …………（７） 但し、ｉｎｔ：小数点以下の切り捨てを表す ｍｏｄ：剰余を表す
される基準位相データＰ１（ｎ）は次式（７）で表され
る。 Ｐ１（ｎ）＝ｉｎｔ｛ｎ×（６２９／６３０）／９｝ ｍｏｄ ５００ ＝ｉｎｔ（ｎ×６２９／５６７０） ｍｏｄ ５００ …………（７） 但し、ｉｎｔ：小数点以下の切り捨てを表す ｍｏｄ：剰余を表す
【００３４】従って、このＰ１（ｎ）は、０°〜３６０
°の位相を０〜５００の数値に対応させたものとなる。
即ち、｛Ｐ１（ｎ）×３６０｝／５００〔度〕の位相を
表す位相データである。（７）式のｉｎｔの影響は小さ
いので無視すると、（７）式は次のように表すことがで
きる。 Ｐ１（ｎ）≒｛ｎ×（６２９／２８３５０００）×３６０｝〔度〕……（８）
°の位相を０〜５００の数値に対応させたものとなる。
即ち、｛Ｐ１（ｎ）×３６０｝／５００〔度〕の位相を
表す位相データである。（７）式のｉｎｔの影響は小さ
いので無視すると、（７）式は次のように表すことがで
きる。 Ｐ１（ｎ）≒｛ｎ×（６２９／２８３５０００）×３６０｝〔度〕……（８）
【００３５】図２は基準位相生成回路１１４の構成を示
すブロック図であり、図３はその動作を示すタイミング
チャートである。この位相生成回路１１４は、１／６３
０分周器２１０と１／９分周器２２０と１／５００分周
器２３０とにより構成される。各分周器２１０、２２
０、２３０はそれぞれｆSYS のクロックＣＬＫをカウン
トする同期カウンタ２０１、２０２、２０３を有してい
る。
すブロック図であり、図３はその動作を示すタイミング
チャートである。この位相生成回路１１４は、１／６３
０分周器２１０と１／９分周器２２０と１／５００分周
器２３０とにより構成される。各分周器２１０、２２
０、２３０はそれぞれｆSYS のクロックＣＬＫをカウン
トする同期カウンタ２０１、２０２、２０３を有してい
る。
【００３６】分周器２１０には、同期カウンタ２０１が
“６２９”をカウントしたことを検出する検出器２０４
が設けられ、その検出信号が次段の分周器２２０に与え
られると共に、同期カウンタ２０１をリセットする。分
周器２２０には、同期カウンタ２０２が“８”をカウン
トしたことを検出する検出器２０７が設けられ、その検
出信号がアンド回路２０６を介して次段の分周器２３０
に与えられると共に、同期カウンタ２０２をリセットす
る。また、上記検出器２０４の検出信号がインバータ２
０５に加えられることより、同期カウンタ２０１のカウ
ント値が“６２９／６３０”のとき同期カウンタ２０２
がカウントを開始する。また、分周器２３０には、同期
カウンタ２０３が“５００”をカウントしたことを検出
する検出器２０９が設けられ、その検出信号がアンド回
路２０８を介して同期カウンタ２０３をリセットする。
尚、アンド回路２０６、２０８は、上記検出信号とカウ
ント開始信号との同期をとるために設けられている。
“６２９”をカウントしたことを検出する検出器２０４
が設けられ、その検出信号が次段の分周器２２０に与え
られると共に、同期カウンタ２０１をリセットする。分
周器２２０には、同期カウンタ２０２が“８”をカウン
トしたことを検出する検出器２０７が設けられ、その検
出信号がアンド回路２０６を介して次段の分周器２３０
に与えられると共に、同期カウンタ２０２をリセットす
る。また、上記検出器２０４の検出信号がインバータ２
０５に加えられることより、同期カウンタ２０１のカウ
ント値が“６２９／６３０”のとき同期カウンタ２０２
がカウントを開始する。また、分周器２３０には、同期
カウンタ２０３が“５００”をカウントしたことを検出
する検出器２０９が設けられ、その検出信号がアンド回
路２０８を介して同期カウンタ２０３をリセットする。
尚、アンド回路２０６、２０８は、上記検出信号とカウ
ント開始信号との同期をとるために設けられている。
【００３７】上記構成によれば、クロックＣＬＫを１／
（６３０×９×５００）（＝１／２８３５０００）分周
することにより、同期カウンタ２０３のカウント値とし
ての位相データＰ１（ｎ）を得ることができる。また、
複数段の分周器の１つに１／６３０分周器２１０を設け
たことにより、回路構成を簡単にすることができる。
（６３０×９×５００）（＝１／２８３５０００）分周
することにより、同期カウンタ２０３のカウント値とし
ての位相データＰ１（ｎ）を得ることができる。また、
複数段の分周器の１つに１／６３０分周器２１０を設け
たことにより、回路構成を簡単にすることができる。
【００３８】次に、ｓｉｎ／ｃｏｓ生成回路１１５は、
例えばテーブルＲＯＭで構成され、上記位相データＰ１
（ｎ）からｃｏｓ｛Ｐ１（ｎ）｝とｓｉｎ｛Ｐ１
（ｎ）｝とを生成する。
例えばテーブルＲＯＭで構成され、上記位相データＰ１
（ｎ）からｃｏｓ｛Ｐ１（ｎ）｝とｓｉｎ｛Ｐ１
（ｎ）｝とを生成する。
【００３９】次に、乗算器１１６で、上記（５）式のセ
レクタ１１２出力と上記ｃｏｓ｛Ｐ１（ｎ）｝とが乗算
され、乗算器１１７で、上記（６）式のセレクタ１１３
出力と上記ｓｉｎ｛Ｐ１（ｎ）｝とが乗算され、減算器
１１８で乗算器１１６の出力から乗算器１１７の出力を
減算する。この結果、減算器１１８より次式の信号Ｃｂ
ｕｒｓｔ２（ｎ）が出力される。
レクタ１１２出力と上記ｃｏｓ｛Ｐ１（ｎ）｝とが乗算
され、乗算器１１７で、上記（６）式のセレクタ１１３
出力と上記ｓｉｎ｛Ｐ１（ｎ）｝とが乗算され、減算器
１１８で乗算器１１６の出力から乗算器１１７の出力を
減算する。この結果、減算器１１８より次式の信号Ｃｂ
ｕｒｓｔ２（ｎ）が出力される。
【００４０】
Ｃｂｕｒｓｔ２（ｎ）＝〔｛Ａ・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ＋１３５）｝
×ｃｏｓ｛Ｐ１（ｎ）｝〕
−〔｛Ａ・ｃｏｓ（３６０・ｆsc・ｎ・Ｔ＋１３５）
｝×ｓｉｎ｛Ｐ１（ｎ）｝〕
＝Ａ・ｓｉｎ〔（３６０・ｆsc・ｎ・Ｔ＋１３５）−｛
Ｐ１（ｎ）｝〕
＝Ａ・ｓｉｎ〔（３６０・ｆsc・ｎ・Ｔ＋１３５）−
｛ｎ×（６２９／２８３５０００）×３６０）〕
＝Ａ・ｓｉｎ〔３６０・｛ｆsc−（６２９／２８３５０
００）／Ｔ｝・ｎ・Ｔ＋１３５〔度〕〕……（９）
【００４１】上記（９）式は副搬送波周波数ｆscが
（１／４）・ｆSYS ＝｛ｆsc−（６２９／２８３５００
０）／Ｔ｝ の周波数に変換されたことを示している。
０）／Ｔ｝ の周波数に変換されたことを示している。
【００４２】上記周波数変換された信号が、次に位相比
較器１２１、ＬＰＦ１２２、ｆSYSで発振するＶＣＯ１
２３及び１／４分周器１２４で構成される位相ロックル
ープにより４逓倍されることにより、目的とする周波数
ｆSYS のクロックＣＬＫを得ることができる。
較器１２１、ＬＰＦ１２２、ｆSYSで発振するＶＣＯ１
２３及び１／４分周器１２４で構成される位相ロックル
ープにより４逓倍されることにより、目的とする周波数
ｆSYS のクロックＣＬＫを得ることができる。
【００４３】従って、
ｆSYS ＝４・｛ｆsc−（６２９／２８３５０００）／
Ｔ｝，Ｔ＝１／ｆSYS これを解いて を得る。
Ｔ｝，Ｔ＝１／ｆSYS これを解いて を得る。
【００４４】次に、色復調回路１３０について説明す
る。Ｃ信号は次のように表すことができる。 Ｃ（ｎ）＝Ｋｂ・Ｃｂ（ｎ）・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ） ±Ｋｒ・Ｃｒ（ｎ）・ｃｏｓ（３６０・ｆsc・ｎ・Ｔ） …………（１１） Ｋｂ，Ｋｒ：係数、Ｃｂ（ｎ），Ｃｒ（ｎ）：色差信号
（Ｒ−Ｙ，Ｂ−Ｙ）
る。Ｃ信号は次のように表すことができる。 Ｃ（ｎ）＝Ｋｂ・Ｃｂ（ｎ）・ｓｉｎ（３６０・ｆsc・ｎ・Ｔ） ±Ｋｒ・Ｃｒ（ｎ）・ｃｏｓ（３６０・ｆsc・ｎ・Ｔ） …………（１１） Ｋｂ，Ｋｒ：係数、Ｃｂ（ｎ），Ｃｒ（ｎ）：色差信号
（Ｒ−Ｙ，Ｂ−Ｙ）
【００４５】色復調するためには、ｓｉｎ（３６０・ｆ
sc・ｎ・Ｔ）の信号と±ｃｏｓ（３６０・ｆsc・ｎ・
Ｔ）の信号とを生成する必要がある。ここで、ｆscの位
相を表すＰ２（ｎ）は、 Ｐ２（ｎ）＝３６０・ｆsc・ｎ・Ｔ ＝３６０・（７０９３７９／２８３５０００）・ｎ ＝｛１／４＋（６２９／２８３５０００）｝・ｎ・３６０〔度〕 ≒（１／４）・ｎ・３６０＋Ｐ１（ｎ） …………（１２） であることにより、この位相は１／４分周器１２４の出
力と基準位相生成回路１１４の出力とにより復調位相生
成回路１３１により生成することができる。
sc・ｎ・Ｔ）の信号と±ｃｏｓ（３６０・ｆsc・ｎ・
Ｔ）の信号とを生成する必要がある。ここで、ｆscの位
相を表すＰ２（ｎ）は、 Ｐ２（ｎ）＝３６０・ｆsc・ｎ・Ｔ ＝３６０・（７０９３７９／２８３５０００）・ｎ ＝｛１／４＋（６２９／２８３５０００）｝・ｎ・３６０〔度〕 ≒（１／４）・ｎ・３６０＋Ｐ１（ｎ） …………（１２） であることにより、この位相は１／４分周器１２４の出
力と基準位相生成回路１１４の出力とにより復調位相生
成回路１３１により生成することができる。
【００４６】この式（１２）に示すように、前記式
（９）における、Ａ・ｓｉｎ〔（３６０・ｆsc・ｎ・Ｔ
＋１３５）−｛Ｐ１（ｎ）｝〕中のＰ１（ｎ）を引き算
する処理を補うために、復調位相生成回路１３１におい
て位相データＰ１（ｎ）を足し込む処理が行われている
ともいうことができる。
（９）における、Ａ・ｓｉｎ〔（３６０・ｆsc・ｎ・Ｔ
＋１３５）−｛Ｐ１（ｎ）｝〕中のＰ１（ｎ）を引き算
する処理を補うために、復調位相生成回路１３１におい
て位相データＰ１（ｎ）を足し込む処理が行われている
ともいうことができる。
【００４７】ｓｉｎ／ｃｏｓ生成回路１３２はＰ２
（ｎ）からｓｉｎ｛Ｐ２（ｎ）｝とｃｏｓ｛Ｐ２
（ｎ）｝を生成する。ｓｉｎ｛Ｐ２（ｎ｝）は乗算器１
３３でＣ信号と乗算されることにより、ＬＰＦ１３７を
通じてＢ−Ｙ信号が得られる。また、ｃｏｓ｛Ｐ２
（ｎ）｝はインバータ１３３で１８０°反転されたもの
とセレクタ１３４でライン毎に選択されて乗算器１３６
に与えられることにより、ＬＰＦ１３８を通じてＲ−Ｙ
信号が得られる。
（ｎ）からｓｉｎ｛Ｐ２（ｎ）｝とｃｏｓ｛Ｐ２
（ｎ）｝を生成する。ｓｉｎ｛Ｐ２（ｎ｝）は乗算器１
３３でＣ信号と乗算されることにより、ＬＰＦ１３７を
通じてＢ−Ｙ信号が得られる。また、ｃｏｓ｛Ｐ２
（ｎ）｝はインバータ１３３で１８０°反転されたもの
とセレクタ１３４でライン毎に選択されて乗算器１３６
に与えられることにより、ＬＰＦ１３８を通じてＲ−Ｙ
信号が得られる。
【００４８】復調された色差信号Ｂ−Ｙ，Ｒ−ＹとＹ信
号はレート変換回路１４０に供給されて、１３．５ＭＨ
z にレート変換される。ここで、クロックＣＬＫのｆSY
S と１３．５ＭＨz とには前記（１）式に示すように、
２１：１６の関係があるので、レート変換回路１４０
は、簡単な整数を用いた１６倍オーバサンプリングと１
／２１間引きを行う回路を用いることにより簡単な構成
とすることができる。
号はレート変換回路１４０に供給されて、１３．５ＭＨ
z にレート変換される。ここで、クロックＣＬＫのｆSY
S と１３．５ＭＨz とには前記（１）式に示すように、
２１：１６の関係があるので、レート変換回路１４０
は、簡単な整数を用いた１６倍オーバサンプリングと１
／２１間引きを行う回路を用いることにより簡単な構成
とすることができる。
【００４９】図５に１６倍オーバサンプリングと１／２
１間引きの様子を示す。図５において、○印は入力され
るＹ信号、またはＲ−Ｙ（又はＢ−Ｙ）信号のｆSYS に
よるサンプリング点を示す。例えばサンプリング点の値
Ａから次のサンプリング点の値Ｂとの間がオーバサンプ
リングにより１６分割される。例えばオーバーサンプリ
ング手段としてとなりあう２つのデータの直線補間を用
いた場合、各分割点の値ｘ（ｎ）は ｘ（ｎ）＝Ａ＋ｎ・｛（Ｂ−Ａ）／１６｝（ｎ＝０，１，２，３……１５） ＝Ａ＋ｎ・α で表される。同様にして他のサンプリング点の値Ｃ，
Ｄ，Ｅ，Ｆ……の間についても、各分割点の値ｘ（ｎ）
は、（Ｂ＋ｎ・β），（Ｃ＋ｎ・γ），（Ｄ＋ｎ・δ）
……でそれぞれ表される。
１間引きの様子を示す。図５において、○印は入力され
るＹ信号、またはＲ−Ｙ（又はＢ−Ｙ）信号のｆSYS に
よるサンプリング点を示す。例えばサンプリング点の値
Ａから次のサンプリング点の値Ｂとの間がオーバサンプ
リングにより１６分割される。例えばオーバーサンプリ
ング手段としてとなりあう２つのデータの直線補間を用
いた場合、各分割点の値ｘ（ｎ）は ｘ（ｎ）＝Ａ＋ｎ・｛（Ｂ−Ａ）／１６｝（ｎ＝０，１，２，３……１５） ＝Ａ＋ｎ・α で表される。同様にして他のサンプリング点の値Ｃ，
Ｄ，Ｅ，Ｆ……の間についても、各分割点の値ｘ（ｎ）
は、（Ｂ＋ｎ・β），（Ｃ＋ｎ・γ），（Ｄ＋ｎ・δ）
……でそれぞれ表される。
【００５０】この各分割点の値のうち２１番目、４２番
目、６３番目、８４番目……のように、間引きによって
２１毎に●で示す点のデータを採用していくことによ
り、１６倍オーバサンプリングと１／２１間引きを実現
することができる。図示の場合は、２１番目の値はＢ＋
５・β、４２番目の値はＣ＋１０・γ、６３番目の値は
Ｄ＋１５・δ、８４番目の値はＦ＋４・ζとなる。尚、
Ｅのサンプリング点とＦのサンプリング点との間は採用
するデータはない。
目、６３番目、８４番目……のように、間引きによって
２１毎に●で示す点のデータを採用していくことによ
り、１６倍オーバサンプリングと１／２１間引きを実現
することができる。図示の場合は、２１番目の値はＢ＋
５・β、４２番目の値はＣ＋１０・γ、６３番目の値は
Ｄ＋１５・δ、８４番目の値はＦ＋４・ζとなる。尚、
Ｅのサンプリング点とＦのサンプリング点との間は採用
するデータはない。
【００５１】上記のように、本実施の形態によるレート
変換回路１４０によれば、１６倍、１／２１という簡単
な整数を用いたオーバサンプリング回路と間引き回路と
で構成することができるので、回路構成を簡単にするこ
とができる。
変換回路１４０によれば、１６倍、１／２１という簡単
な整数を用いたオーバサンプリング回路と間引き回路と
で構成することができるので、回路構成を簡単にするこ
とができる。
【００５２】次に、本発明の第２の実施の形態によるＰ
ＡＬ信号処理装置について図４を参照して説明する。本
実施の形態は、クロック生成回路１５０の構成が図１と
異なっている。クロック生成回路１５０において、前記
（５）式のセレクタ１１２出力と（６）式のセレクタ１
１３出力はバースト位相検出回路１５５に加えられて、
次のようなバースト位相を示す位相信号Ｐ３（ｎ）に変
換される。
ＡＬ信号処理装置について図４を参照して説明する。本
実施の形態は、クロック生成回路１５０の構成が図１と
異なっている。クロック生成回路１５０において、前記
（５）式のセレクタ１１２出力と（６）式のセレクタ１
１３出力はバースト位相検出回路１５５に加えられて、
次のようなバースト位相を示す位相信号Ｐ３（ｎ）に変
換される。
【００５３】（５）（６）式を用いて
Ｐ３（ｎ）＝３６０・ｆsc・Ｔ＋１３５〔度〕
＝ｔａｎ-1｛セレクタ１１２出力／セレクタ１１３出力｝
…………（１３）
により計算できるので、ｔａｎ-1テーブルＲＯＭ等を用
いて構成することができる。
いて構成することができる。
【００５４】一方、基準位相生成回路１１４で生成され
たＰ１（ｎ）は演算器１５６において、＋１３５の信号
と１／４位相生成回路１５８からの信号とにより演算さ
れて基準位相Ｐ４（ｎ）が得られる。即ち、前記（１
２）式と同様に Ｐ４（ｎ）＝３６０・ｆsc・Ｔ＋１３５ ＝｛１／４＋（６２９／２８３５０００）・ｎ・３６０＋１３５〔 度〕…………（１４） となる。
たＰ１（ｎ）は演算器１５６において、＋１３５の信号
と１／４位相生成回路１５８からの信号とにより演算さ
れて基準位相Ｐ４（ｎ）が得られる。即ち、前記（１
２）式と同様に Ｐ４（ｎ）＝３６０・ｆsc・Ｔ＋１３５ ＝｛１／４＋（６２９／２８３５０００）・ｎ・３６０＋１３５〔 度〕…………（１４） となる。
【００５５】次に、減算器１５７により上記（１３）式
のＰ３（ｎ）からＰ４（ｎ）を減算して位相差を得、こ
の位相差に基づいてＬＰＦ１２２、ＶＣＯ１２３、１／
４位相生成回路１５８、基準位相生成回路１１４、演算
器１５６による位相ロックループにより制御することに
よって、クロックＣＬＫを得ることができる。
のＰ３（ｎ）からＰ４（ｎ）を減算して位相差を得、こ
の位相差に基づいてＬＰＦ１２２、ＶＣＯ１２３、１／
４位相生成回路１５８、基準位相生成回路１１４、演算
器１５６による位相ロックループにより制御することに
よって、クロックＣＬＫを得ることができる。
【００５６】このクロックＣＬＫは色復調回路１６０に
供給され、加算器１６１で１／４位相生成回路１５８か
らの信号と加算されるこにより、Ｐ２（ｎ）となる。こ
のＰ２（ｎ）はｓｉｎ／ｃｏｓ生成回路１３２に供給さ
れ、図１と同様にして色差信号Ｒ−Ｙ，Ｂ−Ｙを復調す
ることができる。
供給され、加算器１６１で１／４位相生成回路１５８か
らの信号と加算されるこにより、Ｐ２（ｎ）となる。こ
のＰ２（ｎ）はｓｉｎ／ｃｏｓ生成回路１３２に供給さ
れ、図１と同様にして色差信号Ｒ−Ｙ，Ｂ−Ｙを復調す
ることができる。
【００５７】これらの色差信号は図１の場合と同様にレ
ート変換回路１４０に供給されることににより、１３．
５ＭＨz に変換される。
ート変換回路１４０に供給されることににより、１３．
５ＭＨz に変換される。
【００５８】尚、上述した第１及び第２の実施の形態に
よる図１、図４の回路をコンピュータシステムで構成す
る場合、このシステムにおけるＣＰＵが実行するプログ
ラムを格納するメモリは、本発明によるコンピュータ読
み取り可能な記録媒体を構成することになる。この記録
媒体には、各実施の形態において説明した動作を実行す
るための手順を示すプログラムが格納される。このよう
な記録媒体には、ディスク媒体や半導体記憶装置等の各
種記録媒体が用いられる。
よる図１、図４の回路をコンピュータシステムで構成す
る場合、このシステムにおけるＣＰＵが実行するプログ
ラムを格納するメモリは、本発明によるコンピュータ読
み取り可能な記録媒体を構成することになる。この記録
媒体には、各実施の形態において説明した動作を実行す
るための手順を示すプログラムが格納される。このよう
な記録媒体には、ディスク媒体や半導体記憶装置等の各
種記録媒体が用いられる。
【００５９】
【発明の効果】上述したように、本発明によれば、ＰＡ
Ｌ信号の処理クロックの周波数ｆSYSを１１３４・Ｎ・
ｆH （Ｎは自然数）に選んだことにより、復調された色
差信号を１３．５ＭＨz にレート変換する回路の構成を
１６倍オーバサンプリング及び１／２１間引きを行う簡
単な構成とすることができる。
Ｌ信号の処理クロックの周波数ｆSYSを１１３４・Ｎ・
ｆH （Ｎは自然数）に選んだことにより、復調された色
差信号を１３．５ＭＨz にレート変換する回路の構成を
１６倍オーバサンプリング及び１／２１間引きを行う簡
単な構成とすることができる。
【００６０】また、位相データを生成する基準位相生成
回路を複数段の分周器で構成し、そのうちの１つを１／
６３０分周器に構成することにより、基準位相生成回路
の構成を簡単にすることができる。
回路を複数段の分周器で構成し、そのうちの１つを１／
６３０分周器に構成することにより、基準位相生成回路
の構成を簡単にすることができる。
【図１】 本発明の第１の実施の形態によるＰＡＬ信号
処理装置を示すブロック図である。
処理装置を示すブロック図である。
【図２】 図１の基準位相生成回路の構成を示すブロッ
ク図である。
ク図である。
【図３】 図２の基準位相生成回路の動作を示すタイミ
ングチャートである。
ングチャートである。
【図４】 本発明の第２の実施の形態によるＰＡＬ信号
処理装置を示すブロック図である。
処理装置を示すブロック図である。
【図５】 １６倍サンプリング及び１／２１間引きを説
明するための波形図である。
明するための波形図である。
【図６】 従来のＰＡＬ信号処理装置を示すブロック図
である。
である。
１０１ Ａ／Ｄ変換器
１０２ Ｙ／Ｃ分離回路
１０３ Ｙ信号処理回路
１０４ １Ｈ遅延回路
１０５ バースト位相検出回路
１１０、１５０ クロック生成回路
１１１ 位相シフト回路
１１２、１１３ セレクタ
１１４ 基準位相生成回路
１１５ ｓｉｎ／ｃｏｓ生成回路
１１６、１１７ 乗算器
１１８ 減算器
１２１ 位相比較器
１２２ ＬＰＦ
１２３ ＶＣＯ
１２４ １／４分周器
１３０、１６０ 色復調回路
１３１ 復調位相生成回路
１３２ ｓｉｎ／ｃｏｓ生成回路
１３３ 係数器
１３４ セレクタ
１３５、１３６ 乗算器
１３７、１３８ ＬＰＦ
１４０ レート変換回路
１５５ バースト位相検出回路
１５６ 演算器
１５７ 減算器
１５８ １／４位相生成回路
１６１ 加算器
２１０ １／６３０分周器
２２０ １／９分周器
２３０ １／５００分周器
Ｐ１（ｎ），Ｐ２（ｎ），Ｐ３（ｎ），Ｐ４（ｎ） 位
相データ Ｒ−Ｙ，Ｂ−Ｙ 色差信号 Ｙ 輝度信号
相データ Ｒ−Ｙ，Ｂ−Ｙ 色差信号 Ｙ 輝度信号
Claims (13)
- 【請求項１】 標本化されたＰＡＬ信号から輝度信号と
色信号を分離するＹ／Ｃ分離回路と、 上記分離された色信号に基づいて周波数ｆSYS ＝１１３
４・Ｎ・ｆH ≒３．９９６・Ｎ・ｆsc（ｆH ：水平走査
周波数、ｆsc：副搬送波周波数、Ｎ：自然数）を有する
信号処理用のクロックを生成するクロック生成回路と、 上記生成されたクロックに基づいて上記色信号から色差
信号を復調する色復調回路と、輝度信号と色差信号を１
３．５ＭＨｚのサンプリングレートに変換するレート変
換回路とを設けたことを特徴とするＰＡＬ信号処理装
置。 - 【請求項２】 上記クロック生成回路は、 上記クロックの位相を示す基準位相データＰ１（ｎ）を
生成する基準位相生成回路と、 上記Ｐ１（ｎ）と上記色信号とに基づいて全ラインで位
相の揃った（１／４）ｆSYS の信号を算出する周波数変
換回路と、 上記（１／４）ｆSYS の信号を４逓倍すると共に位相制
御するｆSYS の発振周波数を有する電圧制御発振器を含
む位相ロックループとからなることを特徴とする請求項
１記載のＰＡＬ信号処理装置。 - 【請求項３】 上記基準位相生成回路が生成する基準位
相データＰ１（ｎ）は、 Ｐ１（ｎ）≒｛ｎ×（６２９／２８３５０００）×３６
０｝〔度〕 であり、上記周波数変換回路は、 Ａ・ｓｉｎ〔３６０・｛ｆsc−（６２９／２８３５００
０）／Ｔ｝・ｎ・Ｔ＋１３５〔度〕〕（Ｔ＝１／ｆSYS
） の演算を行うことにより上記（１／４）ｆSYS に変換す
ることを特徴とする請求項２記載のＰＡＬ信号処理装
置。 - 【請求項４】 上記色復調回路は、上記クロックと（１
／４）ｆSYS のクロックと上記Ｐ１（ｎ）とを用いてＰ
２（ｎ）＝｛１／４＋（６２９／２８３５０００）｝・
ｎ・３６０〔度〕の信号を生成し、このＰ２（ｎ）に基
づいて上記色信号から色差信号を復調するための信号を
生成することを特徴とする請求項３記載のＰＡＬ信号処
理装置。 - 【請求項５】 上記クロック生成回路は、 上記クロックの位相を示す基準位相データＰ１（ｎ）≒
｛ｎ×（６２９／２８３５０００）×３６０｝〔度〕を
生成する基準位相生成回路と、 上記色信号に基づいて Ｐ３（ｎ）＝ｔａｎ-1〔｛Ａ・ｓｉｎ（３６０・ｆsc・
ｎ・Ｔ＋１３５）｝／｛Ａ・ｃｏｓ（３６０・ｆsc・ｎ
・Ｔ＋１３５）｝〕〔度〕 を算出する演算回路と、 上記Ｐ１（ｎ）に基づいて Ｐ４（ｎ）＝３６０・ｆsc・ｎ・Ｔ＋１３５〔度〕 を算出する演算回路と、 上記Ｐ３（ｎ）とＰ４（ｎ）の位相差に応じてｆSYS の
発振周波数を有する電圧制御発振器を制御する位相ロッ
クループとからなることを特徴とする請求項１記載のＰ
ＡＬ信号処理装置。 - 【請求項６】 上記色復調回路は、（１／４）ｆSYS の
クロックと上記Ｐ１（ｎ）とを用いて Ｐ２（ｎ）＝｛１／４＋（６２９／２８３５０００）｝
・ｎ・３６０〔度〕 の信号を生成し、このＰ２（ｎ）に基づいて上記色信号
から色差信号を復調するための信号を生成することを特
徴とする請求項５記載のＰＡＬ信号処理装置。 - 【請求項７】 上記復調された色差信号を１３．５ＭＨ
z にレート変換し、その際、１６倍オーバサンプリング
及び１／２１間引きによりレート変換するレート変換回
路を設けたことを特徴とする請求項１記載のＰＡＬ信号
処理装置。 - 【請求項８】 上記分離された輝度信号に所定の処理を
施す輝度信号処理回路を設け、上記処理された輝度信号
を上記レート変換回路に供給することを特徴とする請求
項７記載のＰＡＬ信号処理装置。 - 【請求項９】 上記基準位相生成回路は、１／６３０分
周器を含む複数段の分周器により６２９／２８３５００
０分周器に構成されることを特徴とする請求項２記載の
ＰＡＬ信号処理装置。 - 【請求項１０】 １１３４・Ｎ・ｆH ≒３．９９６・Ｎ
・ｆscの周波数を有するクロックを信号処理に用いるこ
とを特徴とするＰＡＬ信号処理装置。 - 【請求項１１】 標本化されたＰＡＬ信号から輝度信号
と色信号を分離するＹ／Ｃ分離ステップと、 上記分離された色信号に基づいて周波数ｆSYS ＝１１３
４・Ｎ・ｆH ≒３．９９６・Ｎ・ｆscを有する信号処理
用のクロックを生成するクロック生成ステップと、 上記生成されたクロックに基づいて上記色信号から色差
信号を復調する色復調ステップと、輝度信号と色差信号
を１３．５ＭＨｚのサンプリングレートに変換するレー
ト変換ステップとを設けたことを特徴とするＰＡＬ信号
処理方法。 - 【請求項１２】 １１３４・Ｎ・ｆH ≒３．９９６・Ｎ
・ｆscの周波数を有するクロックを信号処理に用いるこ
とを特徴とするＰＡＬ信号処理方法。 - 【請求項１３】 標本化されたＰＡＬ信号から輝度信号
と色信号を分離するＹ／Ｃ分離手順と、 クロックの位相を示す基準位相データＰ１（ｎ）≒｛ｎ
×（６２９／２８３５０００）×３６０｝〔度〕を生成
する基準位相生成手順と、 上記Ｐ１（ｎ）と上記分離された色信号に基づいて周波
数ｆSYS ＝１１３４・Ｎ・ｆH ≒３．９９６・Ｎ・ｆsc
を有する信号処理用のクロックを生成するクロック生成
手順と、 上記生成されたクロックに基づいて上記色信号から色差
信号を復調する色復調手順と、輝度信号と色差信号を１
３．５ＭＨｚのサンプリングレートに変換するレート変
換手順とを実行するためのプログラムを記憶したコンピ
ュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080877A JP3409058B2 (ja) | 2000-03-22 | 2000-03-22 | Ｐａｌ信号処理装置、方法及びコンピュータ読み取り可能な記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080877A JP3409058B2 (ja) | 2000-03-22 | 2000-03-22 | Ｐａｌ信号処理装置、方法及びコンピュータ読み取り可能な記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001268591A JP2001268591A (ja) | 2001-09-28 |
| JP3409058B2 true JP3409058B2 (ja) | 2003-05-19 |
Family
ID=18597907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000080877A Expired - Fee Related JP3409058B2 (ja) | 2000-03-22 | 2000-03-22 | Ｐａｌ信号処理装置、方法及びコンピュータ読み取り可能な記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3409058B2 (ja) |
-
2000
- 2000-03-22 JP JP2000080877A patent/JP3409058B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001268591A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3894046B2 (ja) | Ｙｃ分離回路 | |
| US6034735A (en) | Clock generator for digital video signal processing apparatus | |
| JP3409058B2 (ja) | Ｐａｌ信号処理装置、方法及びコンピュータ読み取り可能な記録媒体 | |
| JP2001095005A (ja) | クロック発生回路 | |
| JP4461521B2 (ja) | サンプリングクロック生成回路 | |
| JPH11355796A (ja) | 色復調回路およびデジタル画像処理装置 | |
| JP4679748B2 (ja) | デジタル・ビデオ処理回路および方法 | |
| JP2004048088A (ja) | 信号処理装置 | |
| JP4509407B2 (ja) | Ｓｃｈ検出装置 | |
| JP3083695B2 (ja) | 色信号処理装置 | |
| JP2686115B2 (ja) | Ｙｃ分離回路 | |
| JP2810424B2 (ja) | 色副搬送波再生回路 | |
| JP3347921B2 (ja) | Ｐａｌ方式色信号の位相補正復調装置 | |
| JP3932164B2 (ja) | 映像信号処理装置 | |
| JPH02301290A (ja) | 色信号処理装置 | |
| JP3850566B2 (ja) | ビデオ信号復調回路 | |
| JPH07274208A (ja) | 時間軸補正回路 | |
| JP2914268B2 (ja) | 映像信号処理装置およびその処理方法 | |
| JP3249362B2 (ja) | クロック再生回路 | |
| JP2004140581A (ja) | 映像信号処理装置 | |
| JPH07264625A (ja) | 映像信号処理装置 | |
| JPS5931273B2 (ja) | カラ−テレビジヨン信号の復調装置 | |
| JPH07303193A (ja) | テレビジョン受信機用ディジタル映像信号処理装置およびディジタルクロック発生回路ならびにシステムクロック生成装置 | |
| JPH0870462A (ja) | サブキャリア発生回路 | |
| JPS6193794A (ja) | 色信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |