JP3384060B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、演奏情報を記録する機
能を備えた電子楽器に関する。 【０００２】 【従来の技術】従来の電子楽器としては、鍵盤の操作に
より発生した演奏情報を記録する機能を備えたものが知
られている。この電子楽器には、録音モード、非録音モ
ード及び再生モードを選択的に設定するモード設定スイ
ッチが設けられている。そして、モード設定スイッチの
操作により録音モードを設定した状態で演奏操作を行う
と、演奏操作に基づく楽音が順次発生するとともに、発
生する楽音の音高及び音長等の演奏情報が順次記憶され
る。また、再生モードを設定すると、記憶された演奏情
報に基づいて演奏が再生され、よって、演奏終了後に自
己の演奏を受聴することができる。なお、非録音モード
を設定して演奏操作を行った場合には、演奏情報の記憶
はなされず、演奏操作に応答して楽音のみが発生する。 【０００３】 【発明が解決しようとする課題】このように、演奏終了
後、自己の演奏を受聴したい場合には、予め録音モード
を設定してから演奏を開始する必要がある。しかし、録
音モードを設定せず非録音モードのまま演奏したとき、
今まで弾けなかった演奏困難な箇所が弾けたような場合
には、当該箇所の演奏結果を残しておきたかったとする
願望や、再生して受聴したいとする願望が強く生ずる。
このとき、前述のように非録音モードでは演奏情報が記
憶されないことから、従来の電子楽器ではこれらの演奏
者に生ずる願望に応ずることができるものではなかっ
た。 【０００４】本発明の課題は、記録を意図せずに演奏し
た場合であっても、演奏結果を記録することができる電
子楽器を提供することにある。 【０００５】 【課題を解決するための手段】上記課題を解決するため
に本発明にあっては、演奏操作に応答して演奏情報を出
力する出力手段と、演奏情報を記憶する記憶手段と、第
１のモード又は第２のモードを選択的に設定するモード
設定手段と、このモード設定手段により第１のモードが
設定されているとき、上記出力手段の出力する演奏情報
を上記記憶手段に記憶させる第１の記憶制御手段と、上
記モード設定手段により第２のモードが設定されている
とき、上記記憶手段の、上記第１の記憶制御手段により
演奏情報が記憶されている記憶領域以外の残りの記憶領
域に上記出力手段の出力する演奏情報を順次記憶させる
と共に、当該残りの記憶領域の最後まで記憶した後再び
最初から記憶させる動作を繰り返す第２の記憶制御手段
と、上記第２の記憶制御手段により記憶された演奏情報
を上記出力手段の出力順と合致するように、上記残りの
記憶領域上で並べ替える並び替え手段と、上記第１の記
憶制御手段により上記記憶手段の記憶領域に記憶されて
いる演奏情報を消去すると共に、この演奏情報が記憶さ
れていた記憶領域に上記並び替え手段で並び替えられた
演奏情報を記憶させる第３の記憶制御手段と、を有して
いる。 【０００６】 【作用】上記構成において、演奏操作を行うと、これに
応答して出力手段から演奏情報が出力される。このと
き、モード設定手段により第１のモードが設定されてい
ると、第１の記憶制御手段が出力手段から出力される演
奏情報を記憶手段に記憶させる。また、モード設定手段
により第２のモードが設定されている場合には、上記第
１の記憶制御手段により演奏情報が記憶されている記憶
領域以外の残りの記憶領域に上記出力手段の出力する演
奏情報を順次記憶させると共に、当該残りの記憶領域の
最後まで記憶した後再び最初から記憶させる動作を繰り
返す。こうして記憶された演奏情報を上記出力手段の出
力順と合致するように、上記残りの記憶領域上で並べ替
え、上記第１の記憶制御手段により上記記憶手段の記憶
領域に記憶されている演奏情報を消去すると共に、この
演奏情報が記憶されていた記憶領域に並び替えられた演
奏情報を記憶させる。したがって、この記憶領域には、
第２のモードにおいて出力された最新の演奏情報を含む
それ以前の演奏情報が記憶される。 【０００７】 【実施例】以下、本発明の一実施例について図にしたが
って説明する。すなわち、図１は本実施例にかかる電子
楽器の全体構成を示すブロック図であり、スイッチ部１
には、録音モードと非録音モードとを選択的に設定する
ためのモードスイッチや再生モードを設定するための再
生設定スイッチ等の機能スイッチ、及び鍵盤の各鍵毎に
設けられた鍵盤スイッチ等が設けられている。これら、
機能スイッチ及び鍵盤スイッチの状態は、スイッチ部１
からＣＰＵ２に入力される。ＣＰＵ２は、録音モード及
び非録音モードに応じた処理等、この電子楽器が有する
機能の実現に必要となる全ての制御を実行するのみなら
ず、楽音生成用の音源回路ハードウェアを用いることな
く、プログラム制御により楽音を生成する処理も実行す
る。 【０００８】すなわち、ＲＯＭ３には、後述するメイン
ルーチンによって示される全体処理プログラムと共に、
タイマーインタラプトルーチンによって示される音源処
理プログラムが記憶されており、さらにはエンベロープ
データ（レート、レベル等）、ピッチデータ等の各種楽
音制御パラメータ、ＰＣＭの楽音波形データ等が記憶さ
れている。上記ピッチデータは、楽音波形データを読み
出す際のアドレス加算値であって、押鍵により鍵盤スイ
ッチがオンとなった際あるいは記録されている演奏デー
タが読み出された際には、音高に対応するピッチデータ
と波形スタートアドレス、波形ループアドレスがワーキ
ング用のＲＡＭ４に用意されている中間データ記憶領域
にセットされる。 【０００９】ＲＡＭ４には、タイマーインタラプトルー
チンにおける音源処理により生成される各チャンネルの
楽音波形データ（４チャンネル分の累算波形値）を一時
記憶するための累算用レジスタＲが用意されている。上
記タイマーインタラプトルーチンにより生成された楽音
波形データは、ＣＰＵ２中の特に図示していないインス
トラクションデコーダ等からなる制御部からの信号ＣＯ
Ｍに応答して動作するラッチＡにラッチされ、ラッチＢ
に入力される。該ラッチＢは、上記タイマーインタラプ
トルーチンの実行を要求する信号ＩＮＴの周波数に従っ
たタイミングで、動作する。この信号ＩＮＴは、ハード
クロックにより分周生成される通常４０数ＫＨｚ程度の
安定した信号であって、よって、ラッチＢからはＩＮＴ
の周波数に依存した一定のサンプリング周期をもって、
Ｄ／Ａ変換器５に楽音波形データが出力される。 【００１０】上記タイマーインタラプトルーチンは、Ｉ
ＮＴの周波数に従った一定の時間間隔でメインルーチン
に割り込んで実行されるが、タイマーインタラプトルー
チンが実際に開始されるタイミング及び終了するタイミ
ングは変動し得る。つまり、ＣＰＵ２は割り込みがかか
っても、実行中のオペレーションを即時に中断すること
は不可能であり、その実行が終了してからインタラプト
処理に入る。また、タイマーインタラプト処理に要する
時間もそのプロセスに依存することから、楽音波形デー
タの生成周期は不安定なものとなる。そこで、上記ＣＯ
Ｍ信号によって制御されるラッチＡとＤ／Ａ変換器５と
の間に、正確なタイミング信号である上記ＩＮＴで制御
されるラッチＢを設けてある。これにより、ラッチＡの
ラッチタイミングが、インタラプト処理の処理時間等に
より変動しても、ＩＮＴのタイミングで動作するラッチ
Ｂの存在により、Ｄ／Ａ変換器５の入力データが切り替
わるタイミングはＩＮＴと同期する。つまり、Ｄ／Ａ変
換器５にはＩＮＴの１周期分だけ遅れた信号がＩＮＴの
タイミングにて入力され、アナログ変換される。該Ｄ／
Ａ変換器５によりアナログ変換された楽音波形信号は、
ローパスフィルタ６でフィルタリングされ、その後アン
プ７で増幅され、スピーカ８を介して放音される。 【００１１】ＲＡＭ４の一部には、前述した累算用レジ
スタＲのみならなず、図２に示した録音用メモリ９が設
けられている。この録音用メモリ９は、シーケンスデー
タメモリ管理用メモリ１０とシーケンスデータメモリ１
１とから構成されている。シーケンスデータメモリ１１
は、図３に示すように、第１〜第３トラックＴｒ１〜Ｔ
ｒ３及び空きエリア１２で構成されている。そして、録
音モードを設定していずれかのトラックＴｒ１〜Ｔｒ３
を指定した後、鍵盤を操作して演奏を開始すると、この
鍵盤の操作により発生した演奏データ（音高データ、音
長データ等）が順次１バイトをもって、予め指定された
何れかのトラックＴｒ１〜Ｔｒ３にアドレス順にて記憶
される。したがって、この実施例では、ユーザーが演奏
した曲を第１〜第３トラックＴｒ１〜Ｔｒ３に各々１曲
ずつ、計３曲まで記録可能である。また、トラックＴｒ
１〜Ｔｒ３は可変長であって、記憶されるデータ量によ
って各トラックＴｒ１〜Ｔｒ３の領域が変化し、よって
空きエリア１２の容量は、各トラックＴｒ１〜Ｔｒ３に
記憶された総データ長により変化する。この空きエリア
１２は、非録音モードにおいて演奏データを記憶する領
域であって、図４の右側に示すように、リングバッファ
ＲＢとして使用される。そして、非録音モードにおいて
データを書き込むアドレスは、ライトポインタＷＰによ
り指定され、再生モードにおいてに読み出されるべき先
頭データが記憶されているアドレスは、リードポインタ
ＲＰにより指定される。 【００１２】他方、上記シーケンスデータメモリ管理用
メモリ１０には、図３，４に示すように、リードポイン
タＲＰが示す現在アドレス、ライトポインタＷＰが示す
現在アドレス、第１〜第３トラックＴｒ１〜Ｔｒ３に各
々記憶された１曲目〜３曲目の先頭データの格納位置を
示す先頭相対アドレス、及び第１〜第３トラックＴｒ１
〜Ｔｒ３に記憶されたデータ長が、各々１バイトで記憶
される。 【００１３】次に、以上の構成にかかる本実施例の動作
について、ＣＰＵ２によって実行されるプログラムの概
容を示したフローチャートに従って説明する。すなわ
ち、図６は本実施例の全体処理プログラムを示すメイン
ルーチンであり、電源の投入に伴って開始され、先ずイ
ニシャライズ処理（ＳＡ１）により、ＲＡＭ４に設けら
れたレジスタ群のクリアや初期値設定等を行う。次に、
スイッチ部１に設けられている鍵盤スイッチ以外の録音
モードと非録音モードとを選択的に設定するためのモー
ドスイッチ等の機能スイッチをスキャンし（ＳＡ２）、
このＳＡ２におけるスキャン結果により前回の状態から
変化した機能スイッチを識別し、これに応じた処理を行
う（ＳＡ３）。引き続きスイッチ部１における鍵盤スイ
ッチのスキャンを行い（ＳＡ４）、このＳＡ４における
スキャン結果に応じてノートオン、ノートオフ等の対応
する処理を行う（ＳＡ５）。さらに、ＳＡ３及びＳＡ５
にて実行された以外の、その他の処理を実行し（ＳＡ
６）、以降電源がオン状態にある間ＳＡ２〜ＳＡ６の処
理を繰り返す。 【００１４】このメインルーチンに対して、図７に示し
たタイマーインタラプトルーチンが信号ＩＮＴの周波数
ｆｓに従ったタイミング、つまり１／ｆｓ秒経過毎に割
り込んで実行され、音源処理（ＳＢ１）を行う。この音
源処理（ＳＢ１）は、図８に示したフローに従って実行
され、まずＲＡＭ４中に設けられている上記累算用レジ
スタＲをクリアする（ＳＣ１）。これにより、前回の音
源処理にて記憶された１ｃｈ〜４ｃｈまでの累算波形値
を消去した後、１ｃｈ〜４ｃｈまでの全チャンネルの音
源処理を順次実行する（ＳＣ２〜ＳＣ５）。 【００１５】すなわち、ＳＣ２では１ｃｈの波形値を求
めてこれを累算用レジスタＲにセットし、ＳＣ３では同
様にして２ｃｈの波形値を求めて累算用レジスタＲに累
算する。さらに、ＳＣ４及びＳＣ５では、各々前のステ
ップで累算された累算用レジスタＲの値に順次３ｃｈと
４ｃｈの波形値を累算する。よって、ＳＣ５の処理が終
了した時点において、累算用レジスタＲには１ｃｈ〜４
ｃｈまでの累算波形値が格納されている。そして、この
累算用レジスタＲに格納された累算波形値を、図７のＳ
Ｂ２にてラッチＡにラッチし、これによりラッチＡには
音源処理（ＳＢ１）が終了するタイミングにて１ｃｈ〜
４ｃｈの累算波形値がラッチされる。さらに、このラッ
チＡにラッチされた累算波形値は、前述のようにハード
クロックにより分周生成された正確な一定サンプリング
周期をもってラッチＢにラッチされ、Ａ／Ｄ変換器５に
入力されてアナログ値に変換され、これによりスピーカ
８からは歪みのない楽音が放音される。 【００１６】また、図６のＳＡ６では、図９に示したフ
ローに従ってその一部の処理が実行される。すなわち、
図９は非録音モードが設定されている状態で通過するフ
ローで、先ず録音すべき操作イベントがあるか否かを判
別する（ＳＤ１）。そして、ユーザーが鍵盤を操作する
等により、録音すべき操作イベントが発生した場合に
は、リードポインタＲＰをライトポインタＷＰが追い越
す状態となっているか否かを判別する（ＳＤ２）。 【００１７】すなわち、前述したように、リードポイン
タＲＰは、リングバッファＲＢにおいて、再生時に最初
に読み出されるべき先頭データが記憶されているアドレ
スを示している。一方、ライトポインタＷＰは、このフ
ローの後述するＳＤ５で順次更新されることから、図４
に矢印で示したように、データが書き込まれるに連れ
て、ライトポインタＷＰの値がリードポインタＲＰの値
に近づいて行く。しかし、同図に示す状態では、リング
バッファＲＢにおいてライトポインタＷＰがリードポイ
ンタＲＰを追い越す状況に至っておらず、よって、この
場合にはＳＤ３の処理を実行せずに、ＳＤ４に進む。そ
して、このＳＤ４では、各々１バイトデータからなる操
作イベントと時間情報（イベント間時間）とをライトポ
インタＷＰが指し示す位置から順に書き込む。したがっ
て、非録音モードの状態で鍵盤を操作して演奏を行って
いると、押鍵により指定された音高のキーオンデータ
や、この押鍵から離鍵までの時間を示す音長データ、あ
るいは離鍵から次の押鍵までの時間を示す休符長データ
等がライトポインタＷＰが指し示す位置から書き込まれ
て行く。 【００１８】また、ＳＤ４に続くＳＤ５では、ライトポ
インタＷＰを次のデータを書き込むべきアドレスに対応
する値に更新しておく。したがって、このＳＤ５の処理
が実行される都度、リングバッファＲＢにおいてライト
ポインタＷＰはリードポインタＲＰに近づいて行く。そ
の結果、例えば図５（ａ）に示すように、ライトポイン
タＷＰがリングバッファＲＢの最終アドレスに対応する
位置に到達し、このときリードポインタＲＰがリングバ
ッファＲＢの先頭アドレスに対応する位置であるとする
と、ライトポインタＷＰがリードポインタＲＰを追い越
す状況となる。すると、図９のフローを通過する際にＳ
Ｄ２からＳＤ３に進み、リードポインタＲＰをライトポ
インタＷＰに追い越されないコマンド分、つまり今回書
き込む分だけ（あるいはそれ以上）進める。したがっ
て、今回イベントが多数発生し、多数書き込む必要があ
るなら、この多数発生したイベントに対応してリードポ
インタＲＰが進む。 【００１９】このＳＤ３の処理により、図５（ｂ）に示
すように、リードポインタＲＰが進み、また、前述した
ＳＤ４の処理により同図（ｂ）に示したライトポインタ
ＷＰが指し示す位置から、操作イベントと時間情報（イ
ベント間時間）が書き込まれる。さらに、前述のＳＤ５
でライトポインタＷＰが更新され、これによりライトポ
インタＷＰは同図（ｃ）に例示したように次のデータを
書き込むアドレスに対応する位置を指定する。したがっ
て、非録音モードで鍵盤を操作して演奏を行うと、空き
エリア１２には、順次最新の操作イベントとイベント間
時間とが順次記憶されて行くとともに、これら記憶され
た演奏データが空きエリア１２の容量を越える状態とな
った時点で、最先に演奏データが記憶された領域に最新
の操作イベントとイベント間時間とが上書きされて行
く。 【００２０】そして、再生モードを設定して、空きエリ
ア１２に記憶された演奏データに基づく再生が指示され
ると、リードポインタＲＰが指定するアドレスからの演
奏データの読み出しを開始して、この読み出した演奏デ
ータに基づき、前述のように楽音を生成する。よって、
空きエリア１２が有していた容量に応じた長さであっ
て、非録音モードにおいて最後に演奏操作した時点まで
の楽曲が再生されてスピーカ８から発生する。 【００２１】図１０は、本発明の第２実施例を示すもの
であり、録音用メモリ９は、シーケンスデータメモリ管
理用メモリ１０とシーケンスデータメモリ１１とから構
成されている点は前述の第１実施例と同様である。しか
し、該シーケンスデータメモリ１１は、第１〜第３トラ
ックＴｒ１〜Ｔｒ３及び空きエリア１２のみならず、予
約エリア１３を有しており、この予約エリア１３はアド
レス“Ｆ０００”〜“ＦＦＦＦ”に対応する領域で構成
されている。また、上記シーケンスデータメモリ管理用
メモリ１０において、第１〜第３トラックＴｒ１〜Ｔｒ
３に各々記憶され１曲目〜３曲目の先頭相対アドレス
が、各々レジスタ１ＳＡ，２ＳＡ，３ＳＡに記憶され、
各曲目のデータ長がレジスタ１ＤＬ，２ＤＬ，３ＤＬに
記憶される。 【００２２】かかる第２実施例において、録音モードが
設定されている状態では、対応するトラックＴｒに記憶
すべきイベントが発生する毎に、図１１に示したフロー
に従った処理が実行される。すなわち、先ずｎに初期値
“１”を設定した後（ＳＥ１）、このｎの値に対応する
レジスタｎＳＡに格納されている先頭アドレス値に、ｎ
ＤＬに格納されているデータ長の値を加算してレジスタ
ＥＡに格納する（ＳＥ２）。したがって、ｎ＝１の状態
でＳＥ２の処理が実行された場合には、レジスタＥＡに
は、１曲目のデータが記憶されている第１トラックＴｒ
１の最終アドレスの次のアドレス値が格納される。そこ
で、引き続き、レジスタＥＡに格納されている値が“Ｆ
０００”以上となったか否かを判別し（ＳＥ３）、“Ｆ
０００”以上となっていない場合には、ｎをインクリメ
ントする（ＳＥ４）。しかる後に、ｎの値が“４”以上
となったか否かを判別して、“４”以上となっていない
場合にはＳＥ２に戻り、“４”以上となった場合には、
エンドに進む。 【００２３】すなわち、“ＥＡ≧Ｆ０００”とならずに
“ｎ≧４”となってＳＥ５からエンドに進む場合には、
第１〜第３トラックＴｒ１〜Ｔｒ３の全データの記憶量
がアドレスＦ０００に対応する領域未満であって、図１
０（ａ）に示すように、空きエリア１２が存在する場合
である。よって、この場合には、空きエリア１２と予約
エリア１３とをリングバッファＲＢとして用い、前述し
た第１実施例の図９に示したフローに従って非録音モー
ドでの演奏データの記録を行う。 【００２４】しかし、“ＥＡ≧Ｆ０００”となった場合
には、ＳＥ３からＳＥ６に進んで、録音中のいずれかの
トラックＴｒ１〜Ｔｒ３に対する記録動作終了処理を実
行する。つまり、トラックＴｒ１〜Ｔｒ３までの合計デ
ータがアドレス“Ｆ０００”に対応する領域まで記憶さ
れた場合には、演奏データの記録を中止する。よって、
図１０（ｂ）に示すように、シーケンサメモリ１１の一
部に予約エリア１３を確実に残存させることができる。
したがって、この予約エリア１３をリングバッファＲＢ
として用いて、同様に非録音モードでの演奏データの記
録を行うことにより、同一のシーケンサメモリ１１を録
音モード時と非録音モード時に使用しても、確実に非録
音モード時の演奏データの記録が可能となる。 【００２５】なお、この実施例においては、“ＥＡ≧Ｆ
０００”となった時点で、録音モードでのＴｒに対する
記録動作を停止させるようにした。しかし、この記録動
作を停止させることなく、録音モードではＦＦＦＦまで
データを書き込み、非録音モードでアドレスＦ０００〜
ＦＦＦＦに対応するエリアに、演奏情報を上書きするよ
うにしてもよい。 【００２６】図１２は、本発明の第３実施例を示すもの
であり、同図（ａ）に示すように、エリア長Ｔからなる
空きエリア１２をリングバッファＲＢとして用いる。そ
して、前述の第１実施例と同様に、ライトポインタＷＰ
が示すアドレスに非録音モード時における演奏データを
順次記録して行く。したがって、ライトポインタＷＰと
リードポインタＲＰとが同図（ａ）に示す位置となった
時点で非録音モード時における演奏データの記録を終了
したとすると、リードポインタＲＰが示す位置が読み出
すべき先頭データが記憶されているアドレスであり、以
下最終アドレスまで矢印Ｄ１方向に演奏データが順次記
憶されている。また、ライトポインタＷＰが示す位置が
読み出すべき最終データが記憶されているアドレスであ
って、空きエリア１２の先頭アドレスからライトポイン
タＷＰが示すアドレスまでの矢印Ｄ２方向にＤ１に続く
演奏データが順次記録されている。 【００２７】そこで、同図（ｂ）に示すように、上記矢
印Ｄ１方向に記録された演奏データと、矢印Ｄ２方向に
記録された演奏データとを入れ替えて、その記録順序が
演奏データにより構成される曲の進行方向と合致するよ
うに並び変える。しかる後に、同図（ｃ）に示すよう
に、第３トラックＴｒ３に記録されている３曲目データ
を消去し、この第３トラックＴｒ３に新しい３曲目デー
タとしての元リングバッファＲＢのデータを記録する。
したがって、この（ｃ）に図示した処理により、非録音
モードで演奏したときの曲を構成する演奏データが、録
音モードで記録されるべき領域である第３トラックＴｒ
３に記録されることとなる。なお、これによって、第３
トラックＴｒ３に記憶されていたデータ長に対応する領
域からなる空きエリア１２が形成されることとなり、こ
の空きエリア１２を非録音モード時における曲データの
記録に用いる。 【００２８】 【発明の効果】以上説明したように本発明は、第１及び
第２のモードを選択的に設定し、第１のモードでは、演
奏情報を記憶手段に記憶させ、第２のモードでは、記憶
手段内の演奏情報が記憶されていない記憶領域を繰り返
しアクセスし、当該記憶領域に演奏情報を順次記憶する
ようにした。したがって、第１のモードを設定して演奏
を行った場合は無論のこと、第２のモードを設定して演
奏を行った場合、つまり演奏を記憶させることを意図し
ないで演奏を行った場合であっても、最新の演奏結果を
記憶することができる。これにより、今まで弾けなかっ
た演奏困難な箇所が弾けたような場合等において、当該
箇所の演奏結果を残しておきたいとする願望や、これを
再生して受聴したいとする演奏者の願望に応ずることが
可能となる。

【図面の簡単な説明】 【図１】本発明の一実施例にかかる電子楽器の全体構造
を示すブロック図である。 【図２】本実施例のＲＡＭの一部に設けられた録音用メ
モリの構成を示す概念図である。 【図３】録音用メモリの構成をより詳細に示す示す概念
図である。 【図４】録音用メモリの空きエリアがリングバッファと
して使用されている状態を示す説明図である。 【図５】リングバッファにおけるライトポインタＷＰと
リードポインタＲＰの動作説明図である。 【図６】メインルーチンを示すフローチャートである。 【図７】タイマーインタラプトルーチンを示すフローチ
ャートである。 【図８】タイマーインタラプトルーチンにおける音源処
理の内容を示すフローチャートである。 【図９】図８に示したメインルーチンにおけるＳＡ６の
処理の一部（非録音モードでの録音）を示すフローチャ
ートである。 【図１０】本発明の第２実施例における録音用メモリの
構成を示す概念図である。 【図１１】同実施例のフローチャートである。 【図１２】本発明の第３実施例における非録音モードで
の録音動作を示す説明図である。 【符号の説明】 ２ ＣＰＵ ３ ＲＯＭ ４ ＲＡＭ ９ 録音用メモリ １０ シーケンサデータメモリ管理用メモリ １１ シーケンサデータメモリ １２ 空きエリア １３ 予約エリア

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】演奏操作に応答して演奏情報を出力する出
   力手段と、 演奏情報を記憶する記憶手段と、 第１のモード又は第２のモードを選択的に設定するモー
   ド設定手段と、 このモード設定手段により第１のモードが設定されてい
   るとき、上記出力手段の出力する演奏情報を上記記憶手
   段に記憶させる第１の記憶制御手段と、 上記モード設定手段により第２のモードが設定されてい
   るとき、上記記憶手段の、上記第１の記憶制御手段によ
   り演奏情報が記憶されている記憶領域以外の残りの記憶
   領域に上記出力手段の出力する演奏情報を順次記憶させ
   ると共に、当該残りの記憶領域の最後まで記憶した後再
   び最初から記憶させる動作を繰り返す第２の記憶制御手
   段と、 上記第２の記憶制御手段により記憶された演奏情報を上
   記出力手段の出力順と合致するように、上記残りの記憶
   領域上で並べ替える並び替え手段と、 上記第１の記憶制御手段により上記記憶手段の記憶領域
   に記憶されている演奏情報を消去すると共に、この演奏
   情報が記憶されていた記憶領域に上記並び替え手段で並
   び替えられた演奏情報を記憶させる第３の記憶制御手段
   と、 を有することを特徴とする電子楽器。