JP3381110B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3381110B2 JP3381110B2 JP00688295A JP688295A JP3381110B2 JP 3381110 B2 JP3381110 B2 JP 3381110B2 JP 00688295 A JP00688295 A JP 00688295A JP 688295 A JP688295 A JP 688295A JP 3381110 B2 JP3381110 B2 JP 3381110B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage transistor
- breakdown voltage
- low
- source
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特には異なる電源電圧によって駆動する高耐圧
トランジスタと低耐圧トランジスタとを同一基板上に形
成するＣＣＤ駆動ＩＣ，ＬＣＤ駆動ＩＣおよび高耐圧マ
イクロコンピュータのような半導体装置の製造方法に関
するものである。 【０００２】 【従来の技術】異なる電源電圧によって駆動する高耐圧
トランジスタと低耐圧トランジスタは別々のプロセスに
よって形成していた。すなわち、異なる電源電圧に対し
て拡散層を最適に形成するために、高耐圧トランジスタ
と低耐圧トランジスタを同一基板に形成したＣＭＯＳ型
の半導体装置は、ゲート電極を形成した後、それぞれ個
別にＬＤＤ（Lightly Doped Drain ）拡散層を形成する
ためのイオン注入を行い、その後ＬＤＤ用のサイドウォ
ールを形成し、続いてソース・ドレイン拡散層を形成す
るためのイオン注入およびアニーリング等を行ってい
た。 【０００３】 【発明が解決しようとする課題】しかしながら、上記従
来の技術で説明したようにして形成した高耐圧トランジ
スタと低耐圧トランジスタを同一基板に設けた半導体装
置は、特に高耐圧トランジスタの電界緩和のためのオフ
セット拡散層を形成する自由度が低い。すなわち、イオ
ン注入エネルギーの上限はイオン注入する不純物がゲー
トの突き抜けないような条件に制限される。またアニー
リング条件もゲート電極に用いているドープトポリシリ
コンからシリコン基板へ不純物が突き抜けを起こさない
条件、および短いチャネル長の低耐圧トランジスタのチ
ャネル部分に不純物が拡散して埋め込みチャネルとなる
側のトランジスタでショートチャネル効果を起こさない
ような条件に制限される。このため、高耐圧トランジス
タの耐圧および電流駆動能力を十分に確保することが困
難であった。 【０００４】また高耐圧トランジスタおよび低耐圧トラ
ンジスタを別プロセスで形成するので工程数が多くな
る。そのため、製造コストが高くなるため、高耐圧トラ
ンジスタと低耐圧トランジスタを同一基板に形成する利
点の一つである低コスト性が失われる。 【０００５】一方、ソース・ドレイン拡散層を形成する
際のイオン注入を共通化する製造方法もあるが、この方
法ではゲート酸化膜厚が高耐圧トランジスタで厚く、低
トランジスタで薄いため、結果として、ソース・ドレイ
ン拡散層の深さが高耐圧トランジスタで浅く、低耐圧ト
ランジスタで深くなる。これはスケーリング則に反する
ので、高耐圧トランジスタでは耐圧が低下し、低耐圧ト
ランジスタではショートチャネル効果が激しくなり、必
然的にゲート長が長くなる。 【０００６】以上のように、高耐圧トランジスタと低耐
圧トランジスタとを一体に設けたＣＭＯＳ型の半導体装
置では、高耐圧トランジスタと低耐圧トランジスタとの
電界緩和のための拡散層およびソース・ドレイン拡散層
の最適化（すなわちトランジスタの耐圧および電流駆動
能力の向上）とプロセスの簡略化とを同時に達成する製
造方法が求められている。 【０００７】本発明は、耐圧および電流駆動能力に優
れ、プロセスの簡略化に優れた半導体装置の製造方法を
提供することを目的とする。 【０００８】 【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体装置の製造方法である。 【０００９】本発明の半導体装置の製造方法は、高耐圧
トランジスタと低耐圧トランジスタとを同一基板上に形
成した半導体装置の製造方法であって、半導体基板上に
高耐圧トランジスタのゲート酸化膜と低耐圧トランジス
タのゲート酸化膜とを形成する第１工程と、前記高耐圧
トランジスタのゲート酸化膜上に高耐圧トランジスタの
ゲート電極を、前記低耐圧トランジスタのゲート酸化膜
上に低耐圧トランジスタのゲート電極をそれぞれ形成す
る第２工程と、前記第２工程後、イオン注入により前記
高耐圧トランジスタのゲート電極両側の半導体基板にオ
フセット拡散層を形成した後、高耐圧トランジスタおよ
び低耐圧トランジスタの各ソース・ドレイン拡散層を形
成する領域の半導体基板に形成されている膜を除去する
第３工程と、前記第３工程の後に高耐圧トランジスタお
よび低耐圧トランジスタの各ソース・ドレイン拡散層を
形成する領域の半導体基板上に膜厚が同等の酸化膜を形
成する第４工程と、前記膜厚が同等の酸化膜を通して選
択的にイオン注入し高耐圧トランジスタと低耐圧トラン
ジスタの同一極性のソース・ドレイン拡散層を同時に形
成する第５工程とを有する。 【００１０】 【作用】上記半導体装置の製造方法では、高耐圧トラン
ジスタおよび低耐圧トランジスタの各ソース・ドレイン
拡散層を形成する領域の半導体基板上に膜厚が同等の酸
化膜が形成されることから、イオン注入した際の不純物
の注入深さが各ソース・ドレイン拡散層で同等になる。
すなわち、各ソース・ドレイン拡散層の拡散層深さが同
等になる。またイオン注入によって、酸化膜を通して半
導体基板中にイオン注入する工程を行うことから、高耐
圧トランジスタと低耐圧トランジスタの同 一極性のソー
ス・ドレイン拡散層が同時に、しかも拡散層深さが同等
に形成される。上記製造方法によって形成される半導体
装置では、拡散層深さが同等なもので高耐圧トランジス
タおよび低耐圧トランジスタの同一極性の各ソース・ド
レイン拡散層が形成されていることから、高耐圧トラン
ジスタのソース・ドレイン拡散層の深さが浅くなり過ぎ
ることがなくなるので、耐圧の低下や電流駆動能力の低
下という問題が解決される。また低耐圧トランジスタの
ソース・ドレイン拡散層の深さが深くなり過ぎることが
なくなるので、ショートチャネル効果が起きる問題が解
決される。 【００１１】 【実施例】本発明の実施例を図１〜図３の製造工程図に
よって説明する。図ではＣＭＯＳ型の高耐圧トランジス
タとＣＭＯＳ型の低耐圧トランジスタとを同一基板に搭
載した半導体装置の一例を示す。 【００１２】図１の（１）に示すように、半導体基板１
にＮウエル拡散層２，３を形成する。さらにＮウエル拡
散層３の上層の一部分にＰウエル拡散層４を形成する。
続いて、ＬＯＣＯＳ酸化膜１１を形成する。次いでチャ
ネル制御イオン注入を行ってから高耐圧トランジスタの
ゲート酸化膜５６，６６および低耐圧トランジスタのゲ
ート酸化膜７６，８６を形成（第１工程）し、さらに各
高耐圧，低耐圧トランジスタのゲート電極５７，６７，
７７，８７を形成（第２工程）する。次いで第３工程を
行う。この工程では、高耐圧トランジスタ側にオフセッ
ト拡散層５２，５３およびオフセット拡散層６２，６３
を形成する。さらにＬＤＤ拡散層を形成するためのイオ
ン注入を行った後、ＬＤＤ拡散層を残すためのサイドウ
ォール４１を形成する。 【００１３】このような半導体基板１において、この工
程では、高耐圧トランジスタおよび低耐圧トランジスタ
の各ソース・ドレイン拡散層を形成する領域の半導体基
板１上に形成されている膜を除去する。ここでは、上記
ゲート電極５７，６７，７７，８７を形成するエッチン
グ工程および上記サイドウォール４１を形成するエッチ
バック工程で、各ソース・ドレイン拡散層を形成する領
域の半導体基板１上に形成されている膜は除去される。
したがって、各ソース・ドレイン拡散層を形成する領域
で半導体基板１は露出している。 【００１４】次いで図１の（２）に示す第４工程を行
う。この工程では、上記各ソース・ドレイン拡散層を形
成する領域の半導体基板１上に膜厚が同等の酸化膜４２
を形成する。この酸化膜４２は、例えばＣＶＤ法または
熱酸化法によって形成する。 【００１５】続いて図１の（３）に示す第５工程を行
う。この工程は、まず、レジスト塗布技術により半導体
基板１上に全面にイオン注入マスク４３を、例えばレジ
ストで形成する。その後リソグラフィー技術によって、
同一極性のチャネル（ここではＰチャネル）の高耐圧，
低耐圧トランジスタを形成する領域上のイオン注入マス
ク４３に開口部４４，４５，４６を形成する。そしてイ
オン注入法によって、上記酸化膜４２を通して半導体基
板１中にソース・ドレイン拡散層を形成する不純物〔例
えばホウ素（Ｂ+ ）または二フッ化ホウ素（Ｂ
Ｆ2 + ）〕をイオン注入する。その後上記イオン注入
マスク４３を除去する。 【００１６】続いて図２の（４）に示すように、レジス
ト塗布技術により半導体基板１上に全面にイオン注入マ
スク４７を、例えばレジストで形成する。その後リソグ
ラフィー技術によって、Ｎチャネルの高耐圧，低耐圧ト
ランジスタを形成する領域上のイオン注入マスク４７に
開口部４８，４９，５０を形成する。そしてイオン注入
法によって、上記酸化膜４２を通して半導体基板１中に
ソース・ドレイン拡散層を形成する不純物〔例えばヒ素
（Ａｓ+ ）〕をイオン注入する。その後上記イオン注入
マスク４７を除去する。 【００１７】その後図２の（５）に示すように、半導体
基板１をアニーリングすることによって、高耐圧トラン
ジスタ５，６のソース・ドレイン拡散層５４，５５，６
４，６５と低耐圧トランジスタ７，８のソース・ドレイ
ン拡散層７４，７５，８４，８５とを形成する。 【００１８】上記説明した半導体装置の製造方法では、
高耐圧トランジスタ５，６および低耐圧トランジスタ
７，８の各ソース・ドレイン拡散層５４，５５，６４，
６５，７４，７５，８４，８５を形成する領域の半導体
基板１上に膜厚が同等の酸化膜４２が形成されることか
ら、イオン注入した際の不純物の注入深さが各ソース・
ドレイン拡散層５４，５５，７４，７５および各ソース
・ドレイン拡散層６４，６５，８４，８５で同等にな
る。すなわち、拡散層深さが同等になる。またイオン注
入によって、酸化膜４２を通して半導体基板１中にイオ
ン注入する工程を行うことから、高耐圧トランジスタ５
と低耐圧トランジスタ７の同一極性のソース・ドレイン
拡散層５４，５５，７４，７５が同時に、しかも拡散層
深さが同等に形成される。同様に、高耐圧トランジスタ
６と低耐圧トランジスタ８の同一極性のソース・ドレイ
ン拡散層６４，６５，８４，８５が同時に、しかも拡散
層深さが同等に形成される。 【００１９】次にオフセット拡散層の製造方法を図３の
製造工程図によって説明する。図では、上記図１で説明
したのと同様の構成部品には同一符号を付した。 【００２０】図３の（１）に示すように、レジストでイ
オン注入マスクを形成した後、イオン注入を行う通常の
イオン注入法によって、半導体基板１にＮウエル拡散層
２，３を形成する。そして上記イオン注入マスクを除去
する。さらに通常のイオン注入法によって、Ｎウエル拡
散層３の上層の一部分にＰウエル拡散層４を形成する。
その後、このイオン注入で用いたイオン注入マスクを除
去する。続いて、ＬＯＣＯＳ酸化膜１１を形成する。次
いでチャネル制御イオン注入を行ってから高耐圧トラン
ジスタのゲート酸化膜５６，６６および低耐圧トランジ
スタのゲート酸化膜７６，８６を形成し、さらに各高耐
圧，低耐圧トランジスタのゲート電極５７，６７，７
７，８７を形成する。 【００２１】次いで図３の（２）に示すように、例えば
レジストでイオン注入マスク３１を形成する。このイオ
ン注入マスク３１は少なくとも４μｍの膜厚に形成す
る。そしてリソグラフィー技術によって、Ｐチャネルの
高耐圧トランジスタのオフセット拡散層が半導体基板１
（Ｎウエル拡散層２）に形成される領域上のイオン注入
マスク３１に開口部３２，３３を形成する。その後イオ
ン注入法によって、例えばホウ素（Ｂ+ ）をイオン注入
する。このイオン注入は、５００ｋｅＶ以上２ＭｅＶ以
下の範囲における所定にエネルギーで行い、さらに１０
０ｋｅＶ以上４００ｋｅＶ以下の範囲における所定にエ
ネルギーで行う。このイオン注入はどちらを先に行って
もよい。その後上記イオン注入マスク３１を除去する。 【００２２】さらに図３の（３）に示すように、例えば
レジストでイオン注入マスク３４を形成する。そしてリ
ソグラフィー技術によって、Ｎチャネルの高耐圧トラン
ジスタのオフセット拡散層が半導体基板１に形成される
領域上のイオン注入マスク３４に開口部３５，３６を形
成する。その後イオン注入法によって、例えばリン（Ｐ
+ ）をイオン注入する。このイオン注入は、１ＭｅＶ以
上４ＭｅＶ以下の範囲における所定にエネルギーで行
い、さらに２００ｋｅＶ以上８００ｋｅＶ以下の範囲に
おける所定にエネルギーで行う。このイオン注入はどち
らを先に行ってもよい。その後上記イオン注入マスク３
４を除去する。 【００２３】そして図３の（４）に示すように、８５０
℃〜９５０℃の温度範囲の所定温度（例えば９５０℃）
で比較的短い時間（例えば３０分程度）のアニーリング
を行って、上記半導体基板１中に導入した不純物を拡散
して、各高耐圧トランジスタのオフセット拡散層５２，
５３，６２，６３を形成する。上記条件でイオン注入と
アニーリングとを行えば、各オフセット拡散層５２，５
３，６２，６３は２μｍ≦Ｘj ≦４μｍの範囲の拡散層
深さに形成される。 【００２４】次に低耐圧トランジスタのＬＤＤを形成、
サイドウォールの形成を経て、ソース・ドレイン拡散層
の形成を行う。その前にソース・ドレイン拡散層の形成
予定領域上に酸化膜を形成する。この酸化膜は、同一極
性のソース・ドレイン拡散層の形成予定領域上では同等
の膜厚に形成される。その後、イオン注入によってソー
ス・ドレイン拡散層を形成する。 【００２５】その後、図示はしないが、低耐圧トランジ
スタのＬＤＤの形成、サイドウォールの形成を経てソー
ス・ドレイン拡散層を形成する。そして各低耐圧トラン
ジスタと各高耐圧トランジスタとを形成する。 【００２６】上記製造方法では、各オフセット拡散層５
２，５３，６２，６３がイオン注入法とアニーリングと
によって形成されることから、その拡散層深さＸj は容
易に制御される。したがって、拡散層深さの設定の自由
度が高くなるので、耐圧の確保と電流駆動能力の確保が
容易になる。 【００２７】なお、イオン注入マスク３１，３４が厚い
のでパターニング精度はよくはないが、高耐圧トランジ
スタのゲート長は長いためにゲート電極５７，６７上に
イオン注入マスク３１，３４が必ず載るようにしておけ
ば問題はない。また上記アニーリングは低耐圧トランジ
スタのチャネル部分の不純物濃度勾配に影響を与えない
範囲で行う必要がある。またセルフアラインとはならな
い部分のゲート酸化膜の劣化が懸念されるが、オフセッ
ト拡散層５２，５３，６２，６３のドーズ量が１×１０
13／ｃｍ2 程度なので問題は起きない。もし経時劣化が
あるような場合には、例えばゲートとドレインとの間に
ＬＯＣＯＳ酸化膜を形成してオフセットとした構造を採
用すればよい。 【００２８】上記製造方法によって製造された半導体装
置を図４の概略構成断面図によって説明する。図では、
上記図１〜図３で説明したのと同様の構成部品には同一
の符号を付した。 【００２９】図４に示すように、半導体基板１には、異
なる電源電圧によって駆動する高耐圧トランジスタ５，
６と低耐圧トランジスタ７，８とからなる半導体装置が
形成される。高耐圧トランジスタ５にはオフセット拡散
層５２，５３が形成され、高耐圧トランジスタ６にはオ
フセット拡散層６２，６３が形成されている。そして、
同一極性であるＰチャネルの高耐圧トランジスタ５およ
びＰチャネルの低耐圧トランジスタ７の各ソース・ドレ
イン拡散層５４，５５，７４，７５はその拡散層深さが
同等の拡散層で形成されている。また同一極性であるＮ
チャネルの高耐圧トランジスタ５およびＮチャネルの低
耐圧トランジスタ７の各ソース・ドレイン拡散層６４，
６５，８４，８５はその拡散層深さが同等の拡散層で形
成されている。 【００３０】上記半導体装置は、高耐圧トランジスタ５
および低耐圧トランジスタ７の同一極性の各ソース・ド
レイン拡散層５４，５５，７４，７５はその拡散層深さ
が同等に形成されていることから、高耐圧トランジスタ
５のソース・ドレイン拡散層５４，５５の拡散層深さが
浅くなり過ぎることがない。そのため、耐圧の低下や電
流駆動能力の低下という問題が解決される。また低耐圧
トランジスタ７のソース・ドレイン拡散層７４，７５の
拡散層深さが深くなり過ぎることがない。そのため、シ
ョートチャネル効果が起きる問題が解決される。また高
耐圧トランジスタ６および低耐圧トランジスタ８の各ソ
ース・ドレイン拡散層６４，６５，８４，８５について
も、上記同様のことが言える。 【００３１】以上の説明は、オフセットドレイン構造の
高耐圧トランジスタ５，６とＬＤＤ構造の低耐圧トラン
ジスタ７，８との組み合わせの半導体装置で説明した
が、本発明はこの組み合わせに限定されることはなく、
例えばＬＤＤ構造の低耐圧トランジスタとＬＯＤ構造の
高耐圧トランジスタとの組み合わせのように、高耐圧ト
ランジスタと低耐圧トランジスタとを同一基板に設けた
半導体装置に適用することが可能である。 【００３２】 【発明の効果】以上、説明したように本発明によれば、
高耐圧トランジスタおよび低耐圧トランジスタの各ソー
ス・ドレイン拡散層を形成する領域の半導体基板上に膜
厚が同 等の酸化膜が形成されるので、イオン注入した際
の不純物の注入深さが各ソース・ドレイン拡散層の拡散
層深さを同等にできる。また高耐圧トランジスタと低耐
圧トランジスタの同一極性のソース・ドレイン拡散層を
同時にイオン注入するので、工程数の削減ができる。し
たがって、製造コストの低減が図れる。 【００３３】本発明の製造方法で形成される半導体装置
によれば、高耐圧トランジスタおよび低耐圧トランジス
タの同一極性の各ソース・ドレイン拡散層が同等に拡散
層深さに形成されているので、高耐圧トランジスタのソ
ース・ドレイン拡散層の拡散層深さが浅くなり過ぎるこ
とがない。そのため、耐圧や電流駆動能力の低下が起き
ない。また低耐圧トランジスタのソース・ドレイン拡散
層の拡散層深さが深くなり過ぎることがない。そのた
め、ショートチャネル効果が起きなくなる。したがっ
て、高耐圧トランジスタおよび低耐圧トランジスタの性
能の向上が図れる。
に関し、特には異なる電源電圧によって駆動する高耐圧
トランジスタと低耐圧トランジスタとを同一基板上に形
成するＣＣＤ駆動ＩＣ，ＬＣＤ駆動ＩＣおよび高耐圧マ
イクロコンピュータのような半導体装置の製造方法に関
するものである。 【０００２】 【従来の技術】異なる電源電圧によって駆動する高耐圧
トランジスタと低耐圧トランジスタは別々のプロセスに
よって形成していた。すなわち、異なる電源電圧に対し
て拡散層を最適に形成するために、高耐圧トランジスタ
と低耐圧トランジスタを同一基板に形成したＣＭＯＳ型
の半導体装置は、ゲート電極を形成した後、それぞれ個
別にＬＤＤ（Lightly Doped Drain ）拡散層を形成する
ためのイオン注入を行い、その後ＬＤＤ用のサイドウォ
ールを形成し、続いてソース・ドレイン拡散層を形成す
るためのイオン注入およびアニーリング等を行ってい
た。 【０００３】 【発明が解決しようとする課題】しかしながら、上記従
来の技術で説明したようにして形成した高耐圧トランジ
スタと低耐圧トランジスタを同一基板に設けた半導体装
置は、特に高耐圧トランジスタの電界緩和のためのオフ
セット拡散層を形成する自由度が低い。すなわち、イオ
ン注入エネルギーの上限はイオン注入する不純物がゲー
トの突き抜けないような条件に制限される。またアニー
リング条件もゲート電極に用いているドープトポリシリ
コンからシリコン基板へ不純物が突き抜けを起こさない
条件、および短いチャネル長の低耐圧トランジスタのチ
ャネル部分に不純物が拡散して埋め込みチャネルとなる
側のトランジスタでショートチャネル効果を起こさない
ような条件に制限される。このため、高耐圧トランジス
タの耐圧および電流駆動能力を十分に確保することが困
難であった。 【０００４】また高耐圧トランジスタおよび低耐圧トラ
ンジスタを別プロセスで形成するので工程数が多くな
る。そのため、製造コストが高くなるため、高耐圧トラ
ンジスタと低耐圧トランジスタを同一基板に形成する利
点の一つである低コスト性が失われる。 【０００５】一方、ソース・ドレイン拡散層を形成する
際のイオン注入を共通化する製造方法もあるが、この方
法ではゲート酸化膜厚が高耐圧トランジスタで厚く、低
トランジスタで薄いため、結果として、ソース・ドレイ
ン拡散層の深さが高耐圧トランジスタで浅く、低耐圧ト
ランジスタで深くなる。これはスケーリング則に反する
ので、高耐圧トランジスタでは耐圧が低下し、低耐圧ト
ランジスタではショートチャネル効果が激しくなり、必
然的にゲート長が長くなる。 【０００６】以上のように、高耐圧トランジスタと低耐
圧トランジスタとを一体に設けたＣＭＯＳ型の半導体装
置では、高耐圧トランジスタと低耐圧トランジスタとの
電界緩和のための拡散層およびソース・ドレイン拡散層
の最適化（すなわちトランジスタの耐圧および電流駆動
能力の向上）とプロセスの簡略化とを同時に達成する製
造方法が求められている。 【０００７】本発明は、耐圧および電流駆動能力に優
れ、プロセスの簡略化に優れた半導体装置の製造方法を
提供することを目的とする。 【０００８】 【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体装置の製造方法である。 【０００９】本発明の半導体装置の製造方法は、高耐圧
トランジスタと低耐圧トランジスタとを同一基板上に形
成した半導体装置の製造方法であって、半導体基板上に
高耐圧トランジスタのゲート酸化膜と低耐圧トランジス
タのゲート酸化膜とを形成する第１工程と、前記高耐圧
トランジスタのゲート酸化膜上に高耐圧トランジスタの
ゲート電極を、前記低耐圧トランジスタのゲート酸化膜
上に低耐圧トランジスタのゲート電極をそれぞれ形成す
る第２工程と、前記第２工程後、イオン注入により前記
高耐圧トランジスタのゲート電極両側の半導体基板にオ
フセット拡散層を形成した後、高耐圧トランジスタおよ
び低耐圧トランジスタの各ソース・ドレイン拡散層を形
成する領域の半導体基板に形成されている膜を除去する
第３工程と、前記第３工程の後に高耐圧トランジスタお
よび低耐圧トランジスタの各ソース・ドレイン拡散層を
形成する領域の半導体基板上に膜厚が同等の酸化膜を形
成する第４工程と、前記膜厚が同等の酸化膜を通して選
択的にイオン注入し高耐圧トランジスタと低耐圧トラン
ジスタの同一極性のソース・ドレイン拡散層を同時に形
成する第５工程とを有する。 【００１０】 【作用】上記半導体装置の製造方法では、高耐圧トラン
ジスタおよび低耐圧トランジスタの各ソース・ドレイン
拡散層を形成する領域の半導体基板上に膜厚が同等の酸
化膜が形成されることから、イオン注入した際の不純物
の注入深さが各ソース・ドレイン拡散層で同等になる。
すなわち、各ソース・ドレイン拡散層の拡散層深さが同
等になる。またイオン注入によって、酸化膜を通して半
導体基板中にイオン注入する工程を行うことから、高耐
圧トランジスタと低耐圧トランジスタの同 一極性のソー
ス・ドレイン拡散層が同時に、しかも拡散層深さが同等
に形成される。上記製造方法によって形成される半導体
装置では、拡散層深さが同等なもので高耐圧トランジス
タおよび低耐圧トランジスタの同一極性の各ソース・ド
レイン拡散層が形成されていることから、高耐圧トラン
ジスタのソース・ドレイン拡散層の深さが浅くなり過ぎ
ることがなくなるので、耐圧の低下や電流駆動能力の低
下という問題が解決される。また低耐圧トランジスタの
ソース・ドレイン拡散層の深さが深くなり過ぎることが
なくなるので、ショートチャネル効果が起きる問題が解
決される。 【００１１】 【実施例】本発明の実施例を図１〜図３の製造工程図に
よって説明する。図ではＣＭＯＳ型の高耐圧トランジス
タとＣＭＯＳ型の低耐圧トランジスタとを同一基板に搭
載した半導体装置の一例を示す。 【００１２】図１の（１）に示すように、半導体基板１
にＮウエル拡散層２，３を形成する。さらにＮウエル拡
散層３の上層の一部分にＰウエル拡散層４を形成する。
続いて、ＬＯＣＯＳ酸化膜１１を形成する。次いでチャ
ネル制御イオン注入を行ってから高耐圧トランジスタの
ゲート酸化膜５６，６６および低耐圧トランジスタのゲ
ート酸化膜７６，８６を形成（第１工程）し、さらに各
高耐圧，低耐圧トランジスタのゲート電極５７，６７，
７７，８７を形成（第２工程）する。次いで第３工程を
行う。この工程では、高耐圧トランジスタ側にオフセッ
ト拡散層５２，５３およびオフセット拡散層６２，６３
を形成する。さらにＬＤＤ拡散層を形成するためのイオ
ン注入を行った後、ＬＤＤ拡散層を残すためのサイドウ
ォール４１を形成する。 【００１３】このような半導体基板１において、この工
程では、高耐圧トランジスタおよび低耐圧トランジスタ
の各ソース・ドレイン拡散層を形成する領域の半導体基
板１上に形成されている膜を除去する。ここでは、上記
ゲート電極５７，６７，７７，８７を形成するエッチン
グ工程および上記サイドウォール４１を形成するエッチ
バック工程で、各ソース・ドレイン拡散層を形成する領
域の半導体基板１上に形成されている膜は除去される。
したがって、各ソース・ドレイン拡散層を形成する領域
で半導体基板１は露出している。 【００１４】次いで図１の（２）に示す第４工程を行
う。この工程では、上記各ソース・ドレイン拡散層を形
成する領域の半導体基板１上に膜厚が同等の酸化膜４２
を形成する。この酸化膜４２は、例えばＣＶＤ法または
熱酸化法によって形成する。 【００１５】続いて図１の（３）に示す第５工程を行
う。この工程は、まず、レジスト塗布技術により半導体
基板１上に全面にイオン注入マスク４３を、例えばレジ
ストで形成する。その後リソグラフィー技術によって、
同一極性のチャネル（ここではＰチャネル）の高耐圧，
低耐圧トランジスタを形成する領域上のイオン注入マス
ク４３に開口部４４，４５，４６を形成する。そしてイ
オン注入法によって、上記酸化膜４２を通して半導体基
板１中にソース・ドレイン拡散層を形成する不純物〔例
えばホウ素（Ｂ+ ）または二フッ化ホウ素（Ｂ
Ｆ2 + ）〕をイオン注入する。その後上記イオン注入
マスク４３を除去する。 【００１６】続いて図２の（４）に示すように、レジス
ト塗布技術により半導体基板１上に全面にイオン注入マ
スク４７を、例えばレジストで形成する。その後リソグ
ラフィー技術によって、Ｎチャネルの高耐圧，低耐圧ト
ランジスタを形成する領域上のイオン注入マスク４７に
開口部４８，４９，５０を形成する。そしてイオン注入
法によって、上記酸化膜４２を通して半導体基板１中に
ソース・ドレイン拡散層を形成する不純物〔例えばヒ素
（Ａｓ+ ）〕をイオン注入する。その後上記イオン注入
マスク４７を除去する。 【００１７】その後図２の（５）に示すように、半導体
基板１をアニーリングすることによって、高耐圧トラン
ジスタ５，６のソース・ドレイン拡散層５４，５５，６
４，６５と低耐圧トランジスタ７，８のソース・ドレイ
ン拡散層７４，７５，８４，８５とを形成する。 【００１８】上記説明した半導体装置の製造方法では、
高耐圧トランジスタ５，６および低耐圧トランジスタ
７，８の各ソース・ドレイン拡散層５４，５５，６４，
６５，７４，７５，８４，８５を形成する領域の半導体
基板１上に膜厚が同等の酸化膜４２が形成されることか
ら、イオン注入した際の不純物の注入深さが各ソース・
ドレイン拡散層５４，５５，７４，７５および各ソース
・ドレイン拡散層６４，６５，８４，８５で同等にな
る。すなわち、拡散層深さが同等になる。またイオン注
入によって、酸化膜４２を通して半導体基板１中にイオ
ン注入する工程を行うことから、高耐圧トランジスタ５
と低耐圧トランジスタ７の同一極性のソース・ドレイン
拡散層５４，５５，７４，７５が同時に、しかも拡散層
深さが同等に形成される。同様に、高耐圧トランジスタ
６と低耐圧トランジスタ８の同一極性のソース・ドレイ
ン拡散層６４，６５，８４，８５が同時に、しかも拡散
層深さが同等に形成される。 【００１９】次にオフセット拡散層の製造方法を図３の
製造工程図によって説明する。図では、上記図１で説明
したのと同様の構成部品には同一符号を付した。 【００２０】図３の（１）に示すように、レジストでイ
オン注入マスクを形成した後、イオン注入を行う通常の
イオン注入法によって、半導体基板１にＮウエル拡散層
２，３を形成する。そして上記イオン注入マスクを除去
する。さらに通常のイオン注入法によって、Ｎウエル拡
散層３の上層の一部分にＰウエル拡散層４を形成する。
その後、このイオン注入で用いたイオン注入マスクを除
去する。続いて、ＬＯＣＯＳ酸化膜１１を形成する。次
いでチャネル制御イオン注入を行ってから高耐圧トラン
ジスタのゲート酸化膜５６，６６および低耐圧トランジ
スタのゲート酸化膜７６，８６を形成し、さらに各高耐
圧，低耐圧トランジスタのゲート電極５７，６７，７
７，８７を形成する。 【００２１】次いで図３の（２）に示すように、例えば
レジストでイオン注入マスク３１を形成する。このイオ
ン注入マスク３１は少なくとも４μｍの膜厚に形成す
る。そしてリソグラフィー技術によって、Ｐチャネルの
高耐圧トランジスタのオフセット拡散層が半導体基板１
（Ｎウエル拡散層２）に形成される領域上のイオン注入
マスク３１に開口部３２，３３を形成する。その後イオ
ン注入法によって、例えばホウ素（Ｂ+ ）をイオン注入
する。このイオン注入は、５００ｋｅＶ以上２ＭｅＶ以
下の範囲における所定にエネルギーで行い、さらに１０
０ｋｅＶ以上４００ｋｅＶ以下の範囲における所定にエ
ネルギーで行う。このイオン注入はどちらを先に行って
もよい。その後上記イオン注入マスク３１を除去する。 【００２２】さらに図３の（３）に示すように、例えば
レジストでイオン注入マスク３４を形成する。そしてリ
ソグラフィー技術によって、Ｎチャネルの高耐圧トラン
ジスタのオフセット拡散層が半導体基板１に形成される
領域上のイオン注入マスク３４に開口部３５，３６を形
成する。その後イオン注入法によって、例えばリン（Ｐ
+ ）をイオン注入する。このイオン注入は、１ＭｅＶ以
上４ＭｅＶ以下の範囲における所定にエネルギーで行
い、さらに２００ｋｅＶ以上８００ｋｅＶ以下の範囲に
おける所定にエネルギーで行う。このイオン注入はどち
らを先に行ってもよい。その後上記イオン注入マスク３
４を除去する。 【００２３】そして図３の（４）に示すように、８５０
℃〜９５０℃の温度範囲の所定温度（例えば９５０℃）
で比較的短い時間（例えば３０分程度）のアニーリング
を行って、上記半導体基板１中に導入した不純物を拡散
して、各高耐圧トランジスタのオフセット拡散層５２，
５３，６２，６３を形成する。上記条件でイオン注入と
アニーリングとを行えば、各オフセット拡散層５２，５
３，６２，６３は２μｍ≦Ｘj ≦４μｍの範囲の拡散層
深さに形成される。 【００２４】次に低耐圧トランジスタのＬＤＤを形成、
サイドウォールの形成を経て、ソース・ドレイン拡散層
の形成を行う。その前にソース・ドレイン拡散層の形成
予定領域上に酸化膜を形成する。この酸化膜は、同一極
性のソース・ドレイン拡散層の形成予定領域上では同等
の膜厚に形成される。その後、イオン注入によってソー
ス・ドレイン拡散層を形成する。 【００２５】その後、図示はしないが、低耐圧トランジ
スタのＬＤＤの形成、サイドウォールの形成を経てソー
ス・ドレイン拡散層を形成する。そして各低耐圧トラン
ジスタと各高耐圧トランジスタとを形成する。 【００２６】上記製造方法では、各オフセット拡散層５
２，５３，６２，６３がイオン注入法とアニーリングと
によって形成されることから、その拡散層深さＸj は容
易に制御される。したがって、拡散層深さの設定の自由
度が高くなるので、耐圧の確保と電流駆動能力の確保が
容易になる。 【００２７】なお、イオン注入マスク３１，３４が厚い
のでパターニング精度はよくはないが、高耐圧トランジ
スタのゲート長は長いためにゲート電極５７，６７上に
イオン注入マスク３１，３４が必ず載るようにしておけ
ば問題はない。また上記アニーリングは低耐圧トランジ
スタのチャネル部分の不純物濃度勾配に影響を与えない
範囲で行う必要がある。またセルフアラインとはならな
い部分のゲート酸化膜の劣化が懸念されるが、オフセッ
ト拡散層５２，５３，６２，６３のドーズ量が１×１０
13／ｃｍ2 程度なので問題は起きない。もし経時劣化が
あるような場合には、例えばゲートとドレインとの間に
ＬＯＣＯＳ酸化膜を形成してオフセットとした構造を採
用すればよい。 【００２８】上記製造方法によって製造された半導体装
置を図４の概略構成断面図によって説明する。図では、
上記図１〜図３で説明したのと同様の構成部品には同一
の符号を付した。 【００２９】図４に示すように、半導体基板１には、異
なる電源電圧によって駆動する高耐圧トランジスタ５，
６と低耐圧トランジスタ７，８とからなる半導体装置が
形成される。高耐圧トランジスタ５にはオフセット拡散
層５２，５３が形成され、高耐圧トランジスタ６にはオ
フセット拡散層６２，６３が形成されている。そして、
同一極性であるＰチャネルの高耐圧トランジスタ５およ
びＰチャネルの低耐圧トランジスタ７の各ソース・ドレ
イン拡散層５４，５５，７４，７５はその拡散層深さが
同等の拡散層で形成されている。また同一極性であるＮ
チャネルの高耐圧トランジスタ５およびＮチャネルの低
耐圧トランジスタ７の各ソース・ドレイン拡散層６４，
６５，８４，８５はその拡散層深さが同等の拡散層で形
成されている。 【００３０】上記半導体装置は、高耐圧トランジスタ５
および低耐圧トランジスタ７の同一極性の各ソース・ド
レイン拡散層５４，５５，７４，７５はその拡散層深さ
が同等に形成されていることから、高耐圧トランジスタ
５のソース・ドレイン拡散層５４，５５の拡散層深さが
浅くなり過ぎることがない。そのため、耐圧の低下や電
流駆動能力の低下という問題が解決される。また低耐圧
トランジスタ７のソース・ドレイン拡散層７４，７５の
拡散層深さが深くなり過ぎることがない。そのため、シ
ョートチャネル効果が起きる問題が解決される。また高
耐圧トランジスタ６および低耐圧トランジスタ８の各ソ
ース・ドレイン拡散層６４，６５，８４，８５について
も、上記同様のことが言える。 【００３１】以上の説明は、オフセットドレイン構造の
高耐圧トランジスタ５，６とＬＤＤ構造の低耐圧トラン
ジスタ７，８との組み合わせの半導体装置で説明した
が、本発明はこの組み合わせに限定されることはなく、
例えばＬＤＤ構造の低耐圧トランジスタとＬＯＤ構造の
高耐圧トランジスタとの組み合わせのように、高耐圧ト
ランジスタと低耐圧トランジスタとを同一基板に設けた
半導体装置に適用することが可能である。 【００３２】 【発明の効果】以上、説明したように本発明によれば、
高耐圧トランジスタおよび低耐圧トランジスタの各ソー
ス・ドレイン拡散層を形成する領域の半導体基板上に膜
厚が同 等の酸化膜が形成されるので、イオン注入した際
の不純物の注入深さが各ソース・ドレイン拡散層の拡散
層深さを同等にできる。また高耐圧トランジスタと低耐
圧トランジスタの同一極性のソース・ドレイン拡散層を
同時にイオン注入するので、工程数の削減ができる。し
たがって、製造コストの低減が図れる。 【００３３】本発明の製造方法で形成される半導体装置
によれば、高耐圧トランジスタおよび低耐圧トランジス
タの同一極性の各ソース・ドレイン拡散層が同等に拡散
層深さに形成されているので、高耐圧トランジスタのソ
ース・ドレイン拡散層の拡散層深さが浅くなり過ぎるこ
とがない。そのため、耐圧や電流駆動能力の低下が起き
ない。また低耐圧トランジスタのソース・ドレイン拡散
層の拡散層深さが深くなり過ぎることがない。そのた
め、ショートチャネル効果が起きなくなる。したがっ
て、高耐圧トランジスタおよび低耐圧トランジスタの性
能の向上が図れる。
【図面の簡単な説明】
【図１】本発明の実施例の製造工程図（その１）であ
る。 【図２】本発明の実施例の製造工程図（その２）であ
る。 【図３】オフセット拡散層の製造工程図である。 【図４】半導体装置の概略構成断面図である。 【符号の説明】 １ 半導体基板 ５，６ 高耐圧トランジスタ ７，８ 低耐圧トランジスタ ４２ 酸化膜 ５１，６１ ゲート電極 ５２，５３，６２，６３ オフセット拡散層 ５４，５５，７４，７５ ソース・ドレイン拡散層 ６４，６５，８４，８５ ソース・ドレイン拡散層
る。 【図２】本発明の実施例の製造工程図（その２）であ
る。 【図３】オフセット拡散層の製造工程図である。 【図４】半導体装置の概略構成断面図である。 【符号の説明】 １ 半導体基板 ５，６ 高耐圧トランジスタ ７，８ 低耐圧トランジスタ ４２ 酸化膜 ５１，６１ ゲート電極 ５２，５３，６２，６３ オフセット拡散層 ５４，５５，７４，７５ ソース・ドレイン拡散層 ６４，６５，８４，８５ ソース・ドレイン拡散層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平１−112773（ＪＰ，Ａ)
特開 平５−315561（ＪＰ，Ａ)
特開 昭63−4668（ＪＰ，Ａ)
特開 平３−248470（ＪＰ，Ａ)
特開 平１−110760（ＪＰ，Ａ)
特開 平８−167656（ＪＰ，Ａ)
特開 平８−64688（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/8234 - 21/8236
H01L 27/088
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 高耐圧トランジスタと低耐圧トランジス
タとを同一基板上に形成した半導体装置の製造方法であ
って、 半導体基板上に高耐圧トランジスタのゲート酸化膜と低
耐圧トランジスタのゲート酸化膜とを形成する第１工程
と、 前記高耐圧トランジスタのゲート酸化膜上に高耐圧トラ
ンジスタのゲート電極を、前記低耐圧トランジスタのゲ
ート酸化膜上に低耐圧トランジスタのゲート電極をそれ
ぞれ形成する第２工程と、 前記第２工程後、イオン注入により前記高耐圧トランジ
スタのゲート電極両側の半導体基板に オフセット拡散層
を形成した後、高耐圧トランジスタおよび低耐圧トラン
ジスタの各ソース・ドレイン拡散層を形成する領域の半
導体基板に形成されている膜を除去する第３工程と、 前記第３工程の後に高耐圧トランジスタおよび低耐圧ト
ランジスタの各ソース・ドレイン拡散層を形成する領域
の半導体基板上に膜厚が同等の酸化膜を形成する第４工
程と、 前記膜厚が同等の酸化膜を通して選択的にイオン注入し
高耐圧トランジスタと低耐圧トランジスタの同一極性の
ソース・ドレイン拡散層を同時に形成する第５工程とを
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00688295A JP3381110B2 (ja) | 1995-01-20 | 1995-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00688295A JP3381110B2 (ja) | 1995-01-20 | 1995-01-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204021A JPH08204021A (ja) | 1996-08-09 |
| JP3381110B2 true JP3381110B2 (ja) | 2003-02-24 |
Family
ID=11650613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00688295A Expired - Fee Related JP3381110B2 (ja) | 1995-01-20 | 1995-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3381110B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068389A (ja) | 1998-08-25 | 2000-03-03 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4818499B2 (ja) | 2000-09-01 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20020123180A1 (en) * | 2001-03-01 | 2002-09-05 | Peter Rabkin | Transistor and memory cell with ultra-short gate feature and method of fabricating the same |
| JP2002368123A (ja) * | 2001-06-07 | 2002-12-20 | Nec Corp | Ｍｏｓ型半導体装置の製造方法 |
| JP2003060072A (ja) * | 2001-08-10 | 2003-02-28 | Seiko Epson Corp | 半導体装置の製造方法及びこれにより製造された半導体装置 |
| JP3719189B2 (ja) | 2001-10-18 | 2005-11-24 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2005109387A (ja) * | 2003-10-02 | 2005-04-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2006032654A (ja) * | 2004-07-16 | 2006-02-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2010187013A (ja) * | 2010-04-22 | 2010-08-26 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
1995
- 1995-01-20 JP JP00688295A patent/JP3381110B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08204021A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255154B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5943595A (en) | Method for manufacturing a semiconductor device having a triple-well structure | |
| JP2697392B2 (ja) | 相補型半導体装置の製造方法 | |
| JP2897004B2 (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| EP0465045B1 (en) | Method of field effect transistor fabrication for integrated circuits | |
| US6599782B1 (en) | Semiconductor device and method of fabricating thereof | |
| JP2002124671A (ja) | 半導体装置とその製造方法 | |
| JP3381110B2 (ja) | 半導体装置の製造方法 | |
| JP2802263B2 (ja) | 半導体素子の製造方法 | |
| US5646054A (en) | Method for manufacturing MOS transistor of high breakdown voltage | |
| US6207518B1 (en) | Method of manufacturing semiconductor device | |
| JP3356629B2 (ja) | 横型ｍｏｓトランジスタの製造方法 | |
| JP3423161B2 (ja) | 半導体装置の製造方法 | |
| JP2000068499A (ja) | 半導体装置とその製造方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JP2000174218A (ja) | 半導体装置とその製造方法 | |
| KR20010065154A (ko) | 이중게이트 구조의 트랜지스터 제조방법 | |
| JPH11312802A (ja) | 半導体装置 | |
| JP2001185555A (ja) | 半導体装置の製造方法 | |
| KR100357173B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| KR100474543B1 (ko) | 반도체소자의 제조방법 | |
| JP3448465B2 (ja) | 半導体装置の製造方法 | |
| KR100248807B1 (ko) | 반도체 장치의 전계효과트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |