JP3362716B2 - 画像信号の圧縮方法及び装置並びに伸長方法及び装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像信号の圧縮
方法及び装置並びに伸長方法及び装置にに関する。

【０００２】

【従来の技術】従来から、画像をデジタル化して伝送す
る場合に、画像の情報量が膨大になるので、画像の情報
を圧縮して伝送するようにしている。その画像の情報を
圧縮する方式として、ＭＰＥＧ(Moving Picture Expert
s Group)やJPEG(Joint Photografic Experts Group) と
いう国際標準符号化方式が知られている。この国際標準
符号化方式の中では入力画像データを離散コサイン変換
（以下、ＤＣＴ（Discrete Cosine Transformation)と
もいう）して画像データを圧縮する こと及び離散コサ
イン変換されて圧縮された画像データを逆離散コサイン
変換（以下、ＩＤＣＴ（Inverse Discrete Cosine Tran
sformation)ともいう）して元の画像データに復元する
ことが規定されている。

【０００３】前記国際標準符号化方式の中で行うＤＣＴ
は、国際標準符号化方式を規定する国際標準規格（STD
・IEC 61834-2-ENGL 1,998）で定める８−８ＤＣＴに係
る式（１７）に従って行われ、前記国際標準符号化方式
の中で行うＩＤＣＴは、国際標準符号化方式を規定する
国際標準規格（STD・IEC 61834-2-ENGL 1,998）で定め
る８−８ＩＤＣＴに係る式（１８）に従って行われる。

【０００４】

【数１７】

【０００５】

【数１８】

【０００６】また、特開平５- １８１８９６号公報に
は、式（１９）及び式（２０）に則って画像データ中の
横方向に８画素データ、縦方向に８画素データから成る
８×８画素ブロック毎に離散コサイン変換する８−８Ｄ
ＣＴ装置の例（以下、第１の技術という）が記載されて
いる。

【０００７】

【数１９】

【０００８】

【数２０】

【０００９】第１の技術には、２つの８−８ＤＣＴ装置
が記載されている。これらの８−８ＤＣＴ装置は、式
（１７）及び式（１８）から誘導した行列式（１９）及
び行列式（２０）の演算をすることにより、８−８ＤＣ
Ｔ及び８−８ＩＤＣＴを行うように工夫したものであ
る。

【００１０】行列式（１９）の演算を行うことにより８
−８ＤＣＴを行う前記公報記載の１つの８−８ＤＣＴ装
置は、８つの入力データ（ａ０〜ａ７）から１つの入力
データを選択する８つ選択回路と、選択回路に接続さ
れ、選択回路から出力される選択信号に各々異なる係数
を乗算する７つの固定係数乗算器と、固定係数乗算器の
出力に接続され、固定係数乗算器から出力される出力信
号に各々異なる組み合わせで加、減算する５種類の加減
算器とを備え、５種類の加減算器のうちの３種類の加減
算器をコサイン変換時に用い、残りの２種類の加減算器
を逆コサイン変換時に用い、選択回路におけるデータの
選択方法及び加減算器における加算か減算かを４回切り
換えて８個のコサイン変換係数を算出するようにして構
成されている。但し、入力データ（ａ０〜ａ７）は、コ
サイン変換時は８つの入力画素データｘ０〜ｘ７から得
られるａ０＝ｘ０＋ｘ７、ａ１＝ｘ１＋ｘ６、ａ２＝ｘ
２＋ｘ５、ａ３＝ｘ３＋ｘ４、ａ４＝ｘ０−ｘ７、ａ５
＝ｘ１−ｘ６、ａ６＝ｘ２−ｘ５、ａ７＝ｘ３−ｘ４で
あり、逆コサイン変換時はａ０＝ｘ０、ａ１＝ｘ６、ａ
２＝ｘ２、ａ３＝ｘ４、ａ４＝−ｘ７、ａ５＝ｘ１、ａ
６＝−ｘ５、ａ７＝ｘ３である。

【００１１】また、他の１つの８−８ＤＣＴ装置は、８
つの入力データ（ａ０〜ａ７）から１つの入力データを
選択する４つの選択回路と、選択回路に接続され、選択
回路から出力される選択信号に各々異なる係数を乗算す
る４つの固定係数乗算器と、固定係数乗算器の出力に接
続され、固定係数乗算器から出力される出力信号に各々
異なる組み合わせで加、減算する４種類の加減算器とを
備え、４種類の加減算器のうちの２種類の加減算器をコ
サイン変換時に用い、残りの２種類の加減算器を逆コサ
イン変換時に用い、選択回路におけるデータの選択方
法、加減算器における加算か減算かの選択及び固定係数
乗算器における２種類の係数の選択を８回切り換えて８
個のコサイン変換係数を算出するようにして構成されて
いる。このＤＣＴ装置の８つの入力データ（ａ０〜ａ
７）は、上述した１つのＤＣＴ装置と同じである。

【００１２】このれらのいずれのＤＣＴ装置も、８×８
画素ブロックの横方向又は縦方向のいずれかの方向、例
えば、横方向の第１の行の８画素データから得られる入
力データについて、先ずＤＣＴを行い、同様のＤＣＴを
順次第２行、第３行、…、第８行の各８画素データから
得られる入力データについて行うことにより、６４個の
ＤＣＴ係数を求めることができる。ＤＣＴは、時間軸上
のデータ信号を周波数領域上の信号成分に変換するもの
である。したがって、ＤＣＴ装置によって求められた６
４個のＤＣＴ係数は、周波数領域上での周波数成分を表
している。そして、この６４個のＤＣＴ係数は、８×８
画素ブロックの左上に集中する低域周波数成分だけの符
号化に用いられ、これによって、８×８画素ブロックに
含む情報量を圧縮した画像データが得られる。そして、
この８×８画素ブロックについてのＤＣＴを画像内の全
ての８×８画素ブロックについて行うことにより、伝送
しようとする画像を８×８画素ブロック毎の情報量を圧
縮した画像データとして伝送される。

【００１３】また、特開平６- ２４３１６０号公報に
は、８−８ＤＣＴと２−４−８ＤＣＴとを兼用し得るＤ
ＣＴ装置の例（第２の技術という）が記載されている。
この第２の技術の装置は、因子切換制御回路と、因子切
換制御回路からの制御信号によりデータの並べ換えを行
う第１の並べ換え回路と、４次の第１の内積演算回路
と、因子切換制御回路からの制御信号によりデータの並
べ換えを行う第２の並べ換え回路と、因子切換制御回路
からの制御信号により２−４−８ＤＣＴ用内積演算回路
と８−８ＤＣＴ用内積演算回路が選択される８次／４次
内積回路と、因子切換回路からの制御信号により２−４
−８ＤＣＴ用内積演算回路の機能と８−８ＤＣＴ用内積
演算回路の機能が選択される４次内積回路と、因子切換
回路からの制御信号によりデータの並べ換えを行う第３
の並べ換え回路とを備えて構成されている。

【００１４】

【発明が解決しようとする課題】しかしながら、前記第
１の技術のうちの１つの８−８ＤＣＴ装置において、デ
ジタルビデオで必要とされる２−４−８ＤＣＴを単純に
行おうとしても、２−４−８ＤＣＴをすることはできな
いという不都合がある。この理由は、前記国際標準符号
化方式で規定されているＤＣＴ及びＩＤＣＴを２−４−
８ＤＣＴに適用した場合のＤＣＴ及びＩＤＣＴは、式
（２１）及び式（２２）で表される。

【００１５】

【数２１】

【００１６】

【数２２】

【００１７】８−８ＤＣＴを表す式（１７）及び式（１
８）と２−４−８ＤＣＴを表す式（２１）及び式（２
２）とを比較すれば、明らかなように、８−８ＤＣＴ装
置を構成する固定係数乗算器の固定係数（式（１７）及
び式（１８）並びに式（２１）及び式（２２）中の余弦
値で表される値）が８−８ＤＣＴと２−４−８ＤＣＴと
で異なること及びその固定係数と乗ぜられるデータとが
異なって来ることのため、２−４−８ＤＣＴ装置を構成
するそれらと異なって来るからである。したがって、画
像データについての２−４−８ＤＣＴをしようとする場
合には、前記公報に記載される８−８ＤＣＴ装置の構成
手法になる２−４−８ＤＣＴ装置を別個に設けなければ
ならない。

【００１８】また、第２の技術が、８−８ＤＣＴと２−
４−８ＤＣＴとを兼用し得るＤＣＴ装置を開示している
と言っても、そのＤＣＴ装置は、２次元４×８ＤＣＴ装
置としての動作モードのときは、係数切換制御回路から
制御信号、例えば、論理「１」の信号が、第１の並べ換
え回路と、第２の並べ換え回路と、８次／４次内積回路
と、４次内積回路と、第３の並べ換え回路とに供給され
て２次元４×８ＤＣＴの機能を発揮する回路が選択さ
れ、２次元８×８ＤＣＴ装置としての動作モードのとき
は、係数切換制御回路から制御信号、例えば、論理
「０」の信号が、第１の並べ換え回路と、第２の並べ換
え回路と、８次／４次内積回路と、４次内積回路と、第
３の並べ換え回路とに供給されて２次元８×８ＤＣＴの
機能を発揮する回路が選択される構成となっている。つ
まり、係数切換制御回路からの制御信号により決定され
る並べ換え順に入力データを並べ換える毎にその並べ換
えたデータについて各所定の内積演算を行うことによ
り、係数切換制御回路から出力された制御信号対応のＤ
ＣＴ係数を得るようにしている。

【００１９】したがって、２次元４×８ＤＣＴにおいて
も、また２次元８×８ＤＣＴにおいても、データの並べ
換えの処理が必要不可欠となると共に、このデータの並
べ換えと係数切換制御回路２１４からの制御信号による
２次元４×８ＤＣＴ又は２次元８×８ＤＣＴの機能を発
揮する回路の選択とは不可分の関係にある。この不可分
の関係において、２次元４×８ＤＣＴ又は２次元８×８
ＤＣＴの機能を発揮する回路の選択が構成されている。
データの並べ換えをＲＡＭで行うときは、データの並べ
換えの繰り返し処理となるので、データの並べ換えで時
間が掛かりＤＣＴ係数の発生に遅延が生じ、またデータ
の並べ換えをハードウェアで行う構成にするときは、回
路規模の増大、信号伝播の遅延が生ずるという問題があ
る。

【００２０】この発明は、上述の事情に鑑みてなされた
もので、２−２^Ｎ−１−２^Ｎ離散コサイン変換において
も、また、２−２^Ｎ−１−２^Ｎ離散コサイン逆変換にお
いても、それら変換において用いられる固定係数を奇数
番目の固定係数として変換の高速化を達成し、また、２
^Ｎ−２^Ｎ離散コサイン変換及び２^Ｎ−２^Ｎ離散コサイン
逆変換の基本構成の中に２−２^Ｎ−１−２^Ｎ離散コサイ
ン変換及び２−２^{Ｎ− １}−２^Ｎ離散コサイン逆変換を構
成して回路規模を縮小しかつ変換を高速化し得る画像信
号の圧縮方法及び伸長方法並びに圧縮処理装置及び伸長
処理装置を提供することを目的としている。

【００２１】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、画像データを構成する２ ^Ｎ
×２^Ｎ個（Ｎは自然数）の画素データのうちの任意の１
行分又は１列分の２^Ｎ個の前記画素データｆ_ｊ（０≦ｊ
≦２^Ｎ−１）を離散コサイン変換規則で決められ、式
（２３）及び式（２４）で与えられる固定係数Ｐ_ｋ毎に
選択する選択処理と、前記選択処理で選択された前記画
素データの各々と対応する前記固定係数Ｐ _ｋとの積を得
る乗算処理と、該乗算処理で得られ離散コサイン変換規
則で決められた積同士を加減算する処理と、該加減算処
理した加減算値を変換係数データＦ _ｊとして出力する処
理とを前記２^Ｎ×２^Ｎ個の画素データの各行又は各列に
ついて行う画像信号の圧縮処理方法に係り、前記選択処
理は、前記２^Ｎ×２^Ｎ個の画素データの１行分又は１列
分の２^Ｎ個の画素データから構成され、２^Ｎ個の画素デ
ータから成る第１及び第２の組の画素データを前記固定
係数Ｐ_ｋのうちの式（２３）及び式（２４）のｋを奇数
とする固定係数毎に所定の順番で選択する処理であり、
前記乗算処理は、前記式（２３）及び式（２４）のｋを
奇数とする固定係数対応に選択された前記第１及び第２
の組の画素データと前記式（２３）及び式（２４）のｋ
を奇数とする固定係数との積を得る処理であることを特
徴としている。請求項１記載の発明は、第１実施例及び
第３実施例から把握される発明である。

【００２２】

【数２３】

【００２３】

【数２４】 請求項２記載の発明は、請求項１記載の画像信号の圧縮
処理方法に係り、前記選択処理で選択される前記第１の
組は、２^Ｎ個の変換係数データｆ_ｊのうちのｊについて
若番から順番の２つずつの画素データの和を選択するも
のであり、また、前記選択処理で選択される前記第２の
組は、画素データｆ_ｊのうちのｊについて若番から順番
の２つずつの画素データの差を選択するものであること
を特徴としている。

【００２４】請求項３記載の発明は、離散コサイン変換
されて伝送されて来た変換係数データを構成する２^Ｎ×
２^Ｎ個（Ｎは自然数）の変換係数データのうちの任意の
１行分又は１列分の２^Ｎ個の変換係数データＦ_ｊ（０≦
ｊ≦２^Ｎ−１）を離散コサイン変換規則で決められ、式
（２５）及び式（２６）で与えられる固定係数Ｐ_ｋ毎に
選択する選択処理と、該選択処理で選択された変換係数
データの各々と対応する前記固定係数Ｐ_ｋとの積を得る
乗算処理と、該乗算処理から得られ離散コサイン変換規
則で決められた所定の積同士を加減算する処理と、該加
減算処理し加減算値を画素データＦ_ｊとして出力する処
理とを前記２^Ｎ×２^Ｎ個の変換係数データの各行又は各
列について行う画像信号の伸長処理方法に係り、前記選
択処理は、前記２^Ｎ×２^Ｎ個の変換係数データの１行分
又は１列分の２^Ｎ個の変換係数データから構成され、２
^Ｎ個の変換係数データから成る第１及び第２の組の変換
係数データを前記固定係数Ｐ_ｋのうちの式（２５）及び
式（２６）のｋを奇数とする固定係数毎に所定の順番で
選択する処理であり、前記乗算処理は、前記式（２５）
及び式（２６）のｋを奇数とする固定係数対応に選択さ
れた前記第１及び第２の組の変換係数データと前記式
（２５）及び式（２６）のｋを奇数とする固定係数との
積を得る処理であることを特徴としている。請求項３記
載の発明は、第２実施例及び第４実施例から把握される
発明である。

【００２５】

【数２５】

【００２６】

【数２６】

【００２７】請求項４記載の発明は、請求項３記載の画
像信号の伸長処理方法に係り、前記第１の組の変換係数
データは、前記２^Ｎ個の変換係数データＦ_ｊのうちのｊ
について前半であり２^Ｎ−１個の変換係数データから成
る第１の変換係数データ組とｊについて後半であり２
^Ｎ−１個の変換係数データから成る第２の変換係数デー
タ組とから１つずつ選択された変換係数データの和であ
り、前記第２の組の変換係数データは、前記第１の変換
係数データ組と前記第２の変換係数データ組とから１つ
ずつ選択された変換係数データの差であることを特徴と
している。

【００２８】請求項５記載の発明は、画像データを構成
する２^Ｎ×２^Ｎ個（Ｎは自然数）の画素データのうちの
任意の１行分又は１列分の２^Ｎ個の画素データｆ_ｊ（０
≦ｊ≦２^Ｎ−１）を離散コサイン変換規則で決められ、
式（２７）及び式（２８）で与えられる固定係数Ｐ_ｋ毎
に選択する選択処理と、該選択処理で選択された画素デ
ータの各々と対応する前記固定係数Ｐ_ｋとの積を得る乗
算処理と、該乗算処理で得られ離散コサイン変換規則で
決められた積同士を加減算する処理と、該加減算処理し
た加減算値を変換係数データＦ_ｊとして出力する処理と
を前記２^Ｎ×２ ^Ｎ個の画素データの各行又は各列につい
て行う画像信号の圧縮処理方法に係り、前記選択処理
は、２^Ｎ−２^Ｎ離散コサイン変換においては、前記２^Ｎ
×２^Ｎ個の画素データの１行分又は１列分の２^Ｎ個の画
素データから２^Ｎ個の画素データを２^Ｎ−２^Ｎ離散コサ
イン変換規則で決められた前記固定係数Ｐ_ｋ毎に所定の
順番で選択する一方、２−２^Ｎ−１−２^Ｎ離散コサイン
変換においては、前記２^Ｎ×２^Ｎ個の画素データの１行
分又は１列分の２^Ｎ個の画素データから前記固定係数Ｐ
_ｋのうちの式（２７）及び式（２８）のｋを奇数とする
固定係数に乗ぜられるべき２^Ｎ個の画素データから成る
第１及び第２の組の画素データを所定の順番で選択する
処理であり、前記乗算処理は、前記２^Ｎ−２^Ｎ離散コサ
イン変換においては、前記選択処理で選択された２^Ｎ個
の画素データと前記固定係数Ｐ_ｋのうちの対応する固定
係数との積を得る一方、前記２−２^Ｎ−１−２^Ｎ離散コ
サイン変換においては、前記式（２７）及び式（２８）
のｋを奇数とする固定係数対応に選択された前記第１及
び第２の組の画素データと前記式（２７）及び式（２
８）のｋを奇数とする固定係数との積を得る処理であ
り、かつ、前記加減算処理は、前記２^Ｎ−２^Ｎ離散コサ
イン変換においては、前記乗算処理で得られ２^Ｎ−２^Ｎ
離散コサイン変換規則で決められた積同士を加減算する
一方、前記２−２^Ｎ−１−２^Ｎ離散コサイン変換におい
ては、前記乗算処理で得られ２−２^Ｎ−１−２^Ｎ離散コ
サイン変換規則で決められた積同士を加減算する処理で
あることを特徴としている。

【００２９】

【数２７】

【００３０】

【数２８】

【００３１】請求項６記載の発明は、請求項５記載の画
像信号の圧縮処理方法に係り、前記２^Ｎ−２^Ｎ離散コサ
イン変換において選択される画素データは、前記２^Ｎ×
２^Ｎ個の画素データの１行分又は１列分の２^Ｎ個の画素
データから前記固定係数Ｐ_ｋのうちの式（２７）及び式
（２８）のｋを奇数とする固定係数に乗ぜられるべき２
^Ｎ個の画素データから成る第１の組の画素データ及び前
記固定係数Ｐ_ｋのうちの式（２７）及び式（２８）のｋ
を偶数とする固定係数に乗ぜられるべき２^Ｎ個の画素デ
ータから成る第２の組の画素データであることを特徴と
している。

【００３２】請求項７記載の発明は、請求項５又は６記
載の画像信号の圧縮処理方法に係り、前記選択処理で選
択される画素データは、所定の対となる画素データの和
及び差であることを特徴としている。

【００３３】請求項８記載の発明は、請求項７記載の画
像信号の圧縮処理方法に係り、前記所定の対となる画素
データは、２−２^Ｎ−１−２^Ｎ離散コサイン変換におい
ては、２^Ｎ個の画素データｆ_ｊのうちのｊについて若番
から順番の２つずつの画素データであることを特徴とし
ている。

【００３４】請求項９記載の発明は、請求項７記載の画
像信号の圧縮処理方法に係り、前記所定の対となる画素
データは、２^Ｎ−２^Ｎ離散コサイン変換においては、２
^Ｎ個の画素データｆ_ｊのうちのｊについて前半であり２
^Ｎ−１個の画素データから成る第１の画素データ組とｊ
について後半であり２^Ｎ−１個の画素データから成る第
２の画素データ組とから１つずつ選択された画素データ
であることを特徴としている。

【００３５】請求項１０記載の発明は、離散コサイン変
換されて伝送されて来た変換係数データを構成する２^Ｎ
×２^Ｎ個（Ｎは自然数）の変換係数データのうちの任意
の１行分又は１列分の２^Ｎ個の変換係数データＦ_ｊ（０
≦ｊ≦２^Ｎ−１）を離散コサイン変換規則で決められ、
式（２９）及び式（３０）で与えられる固定係数Ｐ_ｋ毎
に選択する選択処理と、該選択処理で選択された変換係
数データの各々と対応する前記固定係数Ｐ_ｋとの積を得
る乗算処理と、該乗算処理で得られ離散コサイン変換規
則で決められた所定の積同士を加減算する処理と、該加
減算処理した加減算値を画素データｆ_ｊとして出力する
処理とを前記２^Ｎ×２^Ｎ個の変換係数データの各行又は
各列について行う画像信号の伸長処理方法に係り、前記
選択処理は、２^Ｎ−２^Ｎ離散コサイン逆変換において
は、前記２^Ｎ×２^Ｎ個の変換係数データの１行分又は１
列分の２^Ｎ個の変換係数データから２^Ｎ個の変換係数デ
ータを２^Ｎ−２^Ｎ離散コサイン逆変換規則で決められた
前記固定係数Ｐ_ｋ毎に所定の順番で選択する一方、２−
２^Ｎ−１−２^Ｎ離散コサイン逆変換においては、前記２
^Ｎ×２^Ｎ個の変換係数データの１行分又は１列分の２^Ｎ
個の変換係数データから構成され、２^Ｎ個の変換係数デ
ータから成る第１及び第２の組の変換係数データを前記
固定係数Ｐ_ｋのうちの式（２９）及び式（３０）のｋを
奇数とする固定係数毎に所定の順番で選択する処理であ
り、前記乗算処理は、２^Ｎ−２^Ｎ離散コサイン逆変換に
おいては、前記選択処理で選択された２^Ｎ個の画素デー
タと前記固定係数Ｐ_ｋのうちの対応する固定係数との積
を得る一方、２−２^Ｎ−１−２^Ｎ離散コサイン逆変換に
おいては、前記式（２９）及び式（３０）のｋを奇数と
する固定係数対応に選択された前記第１及び第２の組の
変換係数データと前記式（２９）及び式（３０）のｋを
奇数とする固定係数との積を得る処理であり、かつ、前
記加減算処理は、前記２^Ｎ−２^Ｎ離散コサイン逆変換に
おいては、前記乗算処理で得られ２^Ｎ−２^Ｎ離散コサイ
ン変換規則で決められた積同士を加減算する一方、前記
２−２^Ｎ−１−２^Ｎ離散コサイン逆変換においては、前
記乗算処理で得られ２−２^Ｎ−１−２^Ｎ離散コサイン変
換規則で決められた積同士を加減算する処理であること
を特徴としている。

【００３６】

【数２９】

【００３７】

【数３０】

【００３８】請求項１１記載の発明は、請求項１０記載
の画像信号の伸長処理方法に係り、前記２^Ｎ−２^Ｎ離散
コサイン逆変換において選択される変換係数データは、
前記２^Ｎ×２^Ｎ個の変換係数データの１行分又は１列分
の２^Ｎ個の変換係数データから前記固定係数Ｐ_ｋのうち
の式（２９）及び式（３０）のｋを奇数とする固定係数
に乗ぜられるべき２^Ｎ個の変換係数データから成る第１
の組の変換係数データ及び前記固定係数Ｐ_ｋのうちの式
（２９）及び式（３０）のｋを偶数とする固定係数に乗
ぜられるべき２^Ｎ個の変換係数データから成る第２の組
の変換係数データであることを特徴としている。

【００３９】請求項１２記載の発明は、画像データを構
成する２^Ｎ×２^Ｎ個（Ｎは自然数）の画素データのうち
の任意の１行分又は１列分の２^Ｎ個の前記画素データｆ
_ｊ（０≦ｊ≦２^Ｎ−１）を離散コサイン変換規則で決め
られ、式（３１）及び式（３２）で与えられる固定係数
Ｐ_ｋ毎に選択する選択手段と、前記選択手段で選択され
た前記画素データの各々と対応する前記固定係数Ｐ_ｋと
の積を得る乗算手段と、該乗算手段で得られ離散コサイ
ン変換規則で決められた積同士を加減算する手段と、該
加減算処理した加減算値を変換係数データＦ_ｊとして出
力する手段とを前記２^Ｎ×２^Ｎ個の画素データの各行又
は各列について行う画像信号の圧縮処理装置に係り、前
記選択手段は、前記２^Ｎ×２^Ｎ個の画素データの１行分
又は１列分の２^Ｎ個の画素データから構成され、２^Ｎ個
の画素データから成る第１及び第２の組の画素データを
前記固定係数Ｐ_ｋのうちの式（３１）及び式（３２）の
ｋを奇数とする固定係数毎に所定の順番で選択する手段
であり、かつ、前記乗算手段は、前記式（３１）及び式
（３２）のｋを奇数とする固定係数対応に選択された前
記第１及び第２の組の画素データと前記式（３１）及び
式（３２）のｋを奇数とする固定係数との積を得る手段
であることを特徴としている。

【００４０】

【数３１】

【００４１】

【数３２】

【００４２】請求項１３記載の発明は、請求項１２記載
の画像信号の圧縮処理装置に係り、前記選択手段は、２
^Ｎ個の変換係数データｆ_ｊのうちのｊについて若番から
順番に２つずつの画素データの和を前記第１の組として
選択し、画素データｆ_ｊのうちのｊについて若番から順
番に２つずつの画素データの差を前記第２の組として選
択することを特徴としている。

【００４３】請求項１４記載の発明は、離散コサイン変
換されて伝送されて来た変換係数データを構成する２^Ｎ
×２^Ｎ個（Ｎは自然数）の変換係数データのうちの任意
の１行分又は１列分の２^Ｎ個の変換係数データＦ_ｊ（０
≦ｊ≦２^Ｎ−１）を離散コサイン変換規則で決められ、
式（３３）及び式（３４）で与えられる固定係数Ｐ_ｋ毎
に選択する選択手段と、該選択手段で選択された変換係
数データの各々と対応する前記固定係数Ｐ_ｋとの積を得
る乗算手段と、該乗算手段から得られ離散コサイン変換
規則で決められた所定の積同士を加減算する手段と、該
加減算処理し加減算値を画素データＦ_ｊとして出力する
手段とを前記２^Ｎ×２^Ｎ個の変換係数データの各行又は
各列について行う画像信号の伸長処理装置に係り、前記
選択手段は、前記２^Ｎ×２^Ｎ個の変換係数データの１行
分又は１列分の２^Ｎ個の変換係数データから構成され、
２^Ｎ個の変換係数データから成る第１及び第２の組の変
換係数データを前記固定係数Ｐ_ｋのうちの式（３３）及
び式（３４）のｋを奇数とする固定係数毎に所定の順番
で選択する手段であり、かつ、前記乗算手段は、前記式
（３３）及び式（３４）のｋを奇数とする固定係数対応
に選択された前記第１及び第２の組の変換係数データと
前記式（３３）及び式（３４）のｋを奇数とする固定係
数との積を得る手段であることを特徴としている。

【００４４】

【数３３】

【００４５】

【数３４】

【００４６】請求項１５記載の発明は、請求項１４記載
の画像信号の伸長処理装置に係り、前記選択手段は、前
記２^Ｎ個の変換係数データＦ_ｊのうちのｊについて前半
であり２^Ｎ−１個の変換係数データから成る第１の変換
係数データ組とｊについて後半であり２^Ｎ−１個の変換
係数データから成る第２の変換係数データ組とから１つ
ずつ選択された変換係数データの和を前記第１の組の変
換係数データとして選択し、前記第１の変換係数データ
組と前記第２の変換係数データ組とから１つずつ選択さ
れた変換係数データの差を前記第２の組の変換係数デー
タとして選択することを特徴としている。

【００４７】請求項１６記載の発明は、画像データを構
成する２^Ｎ×２^Ｎ個（Ｎは自然数）の画素データのうち
の任意の１行分又は１列分の２^Ｎ個の画素データｆ
_ｊ（０≦ｊ≦２^Ｎ−１）を離散コサイン変換規則で決め
られ、式（３５）及び式（３６）で与えられる固定係数
Ｐ_ｋ毎に選択する選択手段と、該選択手段で選択された
画素データの各々と対応する前記固定係数Ｐ_ｋとの積を
得る乗算手段と、該乗算手段で得られ離散コサイン変換
規則で決められた積同士を加減算する手段と、該加減算
処理した加減算値を変換係数データＦ_ｊとして出力する
手段とを前記２^Ｎ×２^Ｎ個の画素データの各行又は各列
について行う画像信号の圧縮処理装置に係り、前記選択
手段は、２^Ｎ−２^Ｎ離散コサイン変換においては、前記
２^Ｎ×２^Ｎ個の画素データの１行分又は１列分の２^Ｎ個
の画素データから２^Ｎ個の画素データを２^Ｎ−２^Ｎ離散
コサイン変換規則で決められた前記固定係数Ｐ_ｋ毎に所
定の順番で選択する一方、２−２^Ｎ−１−２^Ｎ離散コサ
イン変換においては、前記２^Ｎ×２^Ｎ個の画素データの
１行分又は１列分の２^Ｎ個の画素データから前記固定係
数Ｐ_ｋのうちの式（３５）及び式（３６）のｋを奇数と
する固定係数に乗ぜられるべき２^Ｎ個の画素データから
成る第１及び第２の組の画素データを所定の順番で選択
する手段であり、前記乗算手段は、前記２^Ｎ−２^Ｎ離散
コサイン変換においては、前記選択手段で選択された２
^Ｎ個の画素データと前記固定係数Ｐ_ｋのうちの対応する
固定係数との積を得る一方、前記２−２^Ｎ−１−２^Ｎ離
散コサイン変換においては、前記式（３５）及び式（３
６）のｋを奇数とする固定係数対応に選択された前記第
１及び第２の組の画素データと前記式（３５）及び式
（３６）のｋを奇数とする固定係数との積を得る手段で
あり、かつ、前記加減算手段は、前記２^Ｎ−２^Ｎ離散コ
サイン変換においては、前記乗算手段で得られ２^Ｎ−２
^Ｎ離散コサイン変換規則で決められた積同士を加減算す
る一方、前記２−２^{Ｎ− １}−２^Ｎ離散コサイン変換にお
いては、前記乗算手段で得られ２−２^Ｎ−１−２ ^Ｎ離散
コサイン変換規則で決められた積同士を加減算する手段
であることを特徴としている。

【００４８】

【数３５】

【００４９】

【数３６】

【００５０】請求項１７記載の発明は、請求項１６記載
の画像信号の圧縮処理装置に係り、前記２^Ｎ−２^Ｎ離散
コサイン変換において選択される画素データは、前記２
^Ｎ×２^Ｎ個の画素データの１行分又は１列分の２^Ｎ個の
画素データから前記固定係数Ｐ_ｋのうちの式（３５）及
び式（３６）のｋを奇数とする固定係数に乗ぜられるべ
き２^Ｎ個の画素データから成る第１の組の画素データ及
び前記固定係数Ｐ_ｋのうちの式（３５）及び式（３６）
のｋを偶数とする固定係数に乗ぜられるべき２ ^Ｎ個の画
素データから成る第２の組の画素データであることを特
徴としている。

【００５１】請求項１８記載の発明は、請求項１６又は
１７記載の画像信号の圧縮処理装置に係り、前記選択手
段は、所定の対となる画素データの和及び差を前記画素
データとして選択することを特徴としている。

【００５２】請求項１９記載の発明は、請求項１８記載
の画像信号の圧縮処理装置に係り、前記選択手段は、２
−２^Ｎ−１−２^Ｎ離散コサイン変換においては、２^Ｎ個
の画素データｆ_ｊのうちのｊについて若番から順番の２
つずつの画素データを前記所定の対となる画素データと
して選択することを特徴としている。

【００５３】請求項２０記載の発明は、請求項７記載の
画像信号の圧縮処理装置に係り、前記選択手段は、^Ｎ−
２^Ｎ離散コサイン変換においては、２^Ｎ個の画素データ
ｆ_ｊのうちのｊについて前半であり２^Ｎ−１個の画素デ
ータから成る第１の画素データ組とｊについて後半であ
り２^Ｎ−１個の画素データから成る第２の画素データ組
とから１つずつ選択された画素データを前記所定の対と
なる画素データとして選択することを特徴としている。

【００５４】請求項２１記載の発明は、離散コサイン変
換されて伝送されて来た変換係数データを構成する２^Ｎ
×２^Ｎ個（Ｎは自然数）の変換係数データのうちの任意
の１行分又は１列分の２^Ｎ個の変換係数データＦ_ｊ（０
≦ｊ≦２^Ｎ−１）を離散コサイン変換規則で決められ、
式（３７）及び式（３８）で与えられる固定係数Ｐ_ｋ毎
に選択する選択手段と、該選択手段で選択された変換係
数データの各々と対応する前記固定係数Ｐ_ｋとの積を得
る乗算手段と、該乗算手段で得られ離散コサイン変換規
則で決められた所定の積同士を加減算する手段と、該加
減算処理した加減算値を画素データｆ_ｊとして出力する
手段とを前記２^Ｎ×２^Ｎ個の変換係数データの各行又は
各列について行う画像信号の伸長処理装置に係り、前記
選択手段は、２^Ｎ−２^Ｎ離散コサイン逆変換において
は、前記２^Ｎ×２^Ｎ個の変換係数データの１行分又は１
列分の２^Ｎ個の変換係数データから２^Ｎ個の変換係数デ
ータを２^Ｎ−２^Ｎ離散コサイン逆変換規則で決められた
前記固定係数Ｐ_ｋ毎に所定の順番で選択する一方、２−
２^Ｎ−１−２^Ｎ離散コサイン逆変換においては、前記２
^Ｎ×２^Ｎ個の変換係数データの１行分又は１列分の２^Ｎ
個の変換係数データから構成され２^Ｎ個の変換係数デー
タから成る第１及び第２の組の変換係数データを前記固
定係数Ｐ_ｋのうちの式（３７）及び式（３８）のｋを奇
数とする固定係数毎に所定の順番で選択する手段であ
り、前記乗算手段は、２^Ｎ−２^Ｎ離散コサイン逆変換に
おいては、前記選択手段で選択された２^Ｎ個の画素デー
タと前記固定係数Ｐ_ｋのうちの対応する固定係数との積
を得る一方、２−２^Ｎ−１−２^Ｎ離散コサイン逆変換に
おいては、前記式（３７）及び式（３８）のｋを奇数と
する固定係数対応に選択された前記第１及び第２の組の
変換係数データと前記式（３７）及び式（３８）のｋを
奇数とする固定係数との積を得る手段であり、かつ、前
記加減算手段は、前記２^Ｎ−２^Ｎ離散コサイン逆変換に
おいては、前記乗算手段で得られ２^Ｎ−２^Ｎ離散コサイ
ン変換規則で決められた積同士を加減算する一方、前記
２−２^Ｎ−１−２^Ｎ離散コサイン逆変換においては、前
記乗算手段で得られ２−２^Ｎ−１−２^Ｎ離散コサイン変
換規則で決められた積同士を加減算する手段であること
を特徴としている。

【００５５】

【数３７】

【００５６】

【数３８】

【００５７】請求項２２記載の発明は、請求項２１記載
の画像信号の伸長処理装置に係り、前記選択手段は、前
記２^Ｎ−２^Ｎ離散コサイン逆変換において、前記２^Ｎ×
２^Ｎ個の変換係数データの１行分又は１列分の２^Ｎ個の
変換係数データから前記固定係数Ｐ_ｋのうちの式（３
７）及び式（３８）のｋを奇数とする固定係数に乗ぜら
れるべき２^Ｎ個の変換係数データから成る第１の組の変
換係数データ及び前記固定係数Ｐ_ｋのうちの式（３７）
及び式（３８）のｋを偶数とする固定係数に乗ぜられる
べき２^Ｎ個の変換係数データから成る第２の組の変換係
数データを前記変換係数データとして選択することを特
徴としている。

【００５８】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である８−８ＤＣＴ／２
−４−８ＤＣＴ装置の電気的構成を部分的に示すブロッ
ク図、図２は、同８−８ＤＣＴ／２−４−８ＤＣＴ装置
の電気的構成を部分的に示すブロック図、図３は、同８
−８／２−４−８ＤＣＴ装置の８−８ＤＣＴについての
動作タイミングチャートの一部、図４は、同８−８／２
−４−８ＤＣＴ装置の８−８ＤＣＴについての動作タイ
ミングチャートの残部、図５は、同８−８／２−４−８
ＤＣＴ装置の２−４−８ＤＣＴについての動作タイミン
グチャートの一部、また、図６は、同８−８／２−４−
８ＤＣＴ装置の２−４−８ＤＣＴについての動作タイミ
ングチャートの残部である。なお、図１のI−I線と図２
のI−I線とを合わせることにより、同８−８／２−４−
８ＤＣＴ装置の全体を構成することができる。

【００５９】この実施例の８−８ＤＣＴ／２−４−８Ｄ
ＣＴ装置は、８−８ＤＣＴ回路の一部を２−４−８ＤＣ
Ｔに用いてパイプライン形式の演算で得られる演算の高
速性を継受しつつ小規模の回路で８−８ＤＣＴと２−４
−８ＤＣＴとを行うことができるようにした装置であ
る。この８−８ＤＣＴ／２−４−８ＤＣＴ装置の構成を
説明するのに先だって、８×８画素データの１行分又は
１列分について８−８ＤＣＴを行う演算式について説明
する。［従来の技術」の項で述べた、二次元で示される
式（１７）を一次元の式（３９）で表わし、式（３９）
のｈ及びｘについて展開すると、式（３９）は、式（４
０）で表される。但し、式（４０）中のＰ_０〜Ｐ_６は、
次の通りである。 Ｐ_０ ＝COS（７π／１６）＝−COS（９π／１６）＝０．３８２６８３４３２ … Ｐ_１ ＝COS（６π／１６）＝−COS（１０π／１６）＝０．３８２６８３４３２… Ｐ_２ ＝COS（５π／１６）＝−COS（１１π／１６）＝０．５５５５７０２３ … Ｐ_３ ＝COS（４π／１６）＝−COS（１２π／１６）＝０．７０７１０６７８１… Ｐ_４ ＝COS（３π／１６）＝−COS（１３π／１６）＝０．８３１４６９６１２… Ｐ_５ ＝COS（２π／１６）＝−COS（１４π／１６）＝０．９２３８７９５３２… Ｐ_６ ＝COS（π／１６） ＝−COS(１５π／１６）＝０．９８０７８５２８０ …

【００６０】

【数３９】

【００６１】

【数４０】

【００６２】そして、式（４０）中のＦ（０）＝Ｆ_０、
Ｆ（１）＝Ｆ_１、Ｆ（２）＝Ｆ_２、Ｆ（３）＝Ｆ_３、Ｆ
（４）＝Ｆ_４、Ｆ（５）＝Ｆ_５、Ｆ（６）＝Ｆ_６、Ｆ
（７）＝Ｆ_７と置き、かつ、ｆ（０，ｙ）＝ｆ_０、ｆ
（１，ｙ）＝ｆ_１、ｆ（２，ｙ）＝ｆ_２、ｆ（３，ｙ）
＝ｆ_３、ｆ（４，ｙ）＝ｆ_４、ｆ（５，ｙ）＝ｆ_５、ｆ
（６，ｙ）＝ｆ_６、ｆ（７，ｙ）＝ｆ_７と置いて変形す
ると、式（４０）は、式（４１）で表される。その式
（４１）の右辺を変形して式（４２）を得る。

【００６３】

【数４１】

【００６４】

【数４２】

【００６５】式（４２）中のｆ_０＋ｆ_７、ｆ_１＋ｆ_６、
ｆ_２＋ｆ_５、ｆ_３＋ｆ_４、ｆ_０−ｆ _７、ｆ_１−ｆ_６、ｆ
_２−ｆ_５及びｆ_３−ｆ_４を式（４３）のように置いてそ
の右辺を変形すると、式（４４）が得られる。この式
（４４）を整理して式（４５）を得る。この実施例の８
−８ＤＣＴ／２−４−８ＤＣＴ装置の８−８ＤＣＴは、
式（４５）に基づいて行うようにしたものである。

【００６６】

【数４３】

【００６７】

【数４４】

【００６８】

【数４５】

【００６９】次に、８×８画素データの１行分又は１列
分について２−４−８ＤＣＴを行う演算式について説明
する。「従来の技術」の項で述べた、二次元で示される
式（２１）を一次元の式（４６）で表わし、式（４６）
のｈ及びｘについて展開して得られるＦ（０）、Ｆ
（１）、Ｆ（２）、Ｆ（３）、Ｆ（４）、Ｆ（５）、Ｆ
（６）及びＦ（７）と、ｆ（０，ｚ）、ｆ（１，ｚ）、
ｆ（２，ｚ）、ｆ（３，ｚ）、ｆ（４，ｚ）、ｆ（５，
ｚ）、ｆ（６，ｚ）及びｆ（７，ｚ）とについて、式
（４０）と同様に、Ｆ（０）＝Ｆ_０、Ｆ（１）＝Ｆ_１、
Ｆ（２）＝Ｆ_２、Ｆ（３）＝Ｆ_３、Ｆ（４）＝Ｆ_４、Ｆ
（５）＝Ｆ_５、Ｆ（６）＝Ｆ_６、Ｆ（７）＝Ｆ_７と置
き、かつ、ｆ（０，ｚ）＝ｆ_０、ｆ（１，ｚ）＝ｆ_１、
ｆ（２，ｚ）＝ｆ_２、ｆ（３，ｚ）＝ｆ_３、ｆ（４，
ｚ）＝ｆ_４、ｆ（５，ｚ）＝ｆ_５、ｆ（６，ｚ）＝
ｆ_６、ｆ（７，ｚ）＝ｆ_７と置くと、式（４７）が得ら
れる。なお、式（４７）中のＰ_０〜Ｐ_６は、式（４０）
と同じ値である。

【００７０】

【数４６】

【００７１】

【数４７】

【００７２】上記式（４７）の右辺を変形して式（４
８）を得、この式（４８）を整理して式（４９）を得
る。

【００７３】

【数４８】

【００７４】

【数４９】

【００７５】式（４９）中のｆ_０＋ｆ_１、ｆ_２＋ｆ_３、
ｆ_４＋ｆ_５、ｆ_６＋ｆ_７、ｆ_０−ｆ _１、ｆ_２−ｆ_３、ｆ
_４−ｆ_５、ｆ_６−ｆ_７を式（５０）のようにと置くと、
式（５１）が得られる。この実施例の８−８ＤＣＴ／２
−４−８ＤＣＴ装置の２−４−８ＤＣＴは、式（５１）
に基づいて行うようにしたものである。

【００７６】

【数５０】

【００７７】

【数５１】

【００７８】上述の８−８ＤＣＴ／２−４−８ＤＣＴ装
置１０は、マルチプレクサ１２と、第１のデータレジス
タ群１３の８つのデータレジスタ１４_１〜１４_８と、第
１の加算回路群１７の４つの加算回路１８_１〜１８
_４と、減算回路群１９の４つの減算回路２０_１〜２０_４
と、第２のデータレジスタ群２１の８つのデータレジス
タ２２_１〜２２_８と、第１のマルチプレクサ群２３の８
つのマルチプレクサ２４_１〜２４_８と 、第１の加減算
回路群２５の２つの加減算回路２６_１、２６_２と、第２
のマルチプレクサ群２７の２つのマルチプレクサ２
８_１、２８_２と、第３のデータレジスタ群２９の７つの
データレジスタ３０_１〜３０_７と、Ｐ_３係数乗算回路３
２_１と 、Ｐ_５係数乗算回路３２_２と、Ｐ_１係数乗算回
路３２_３と、Ｐ_６／Ｐ_３係数乗算回路３２_４と、Ｐ_４／
Ｐ_５係数乗算回路３２_５と、Ｐ_２係数乗算回路３２
_６と、Ｐ_０／Ｐ_１係数乗算回路３２_７と、第４のデータ
レジスタ群８５の７つのデータレジスタ３４_１〜３４_８
と、５つのアンド回路３６_１〜３６_５と、第２の加算回
路群３７の４つの加算回路３８_１〜３８_４と、第５のデ
ータレジスタ群３９の５つのデータレジスタ４０_１〜４
０_５とから構成されている。以下、データレジスタをレ
ジスタ（以下、図面では、ＲＥＧで示す）と、マルチプ
レクサをＭＵＸという。

【００７９】ＭＵＸ１２は、８×８画素データの各行の
８画素データについての一次ＤＣＴのための８画素デー
タ又は一次ＤＣＴで得られた８×８データの各列の８つ
のデータを次のように選択的に出力するものである。以
下、ＭＵＸ１２から出力される８つのデータの各々をｆ
_０〜ｆ_７で参照する。ＭＵＸ１２は、８−８ＤＣＴにお
いては第１のレジスタ群１３のレジスタ１４_１にデータ
ｆ_０を、レジスタ１４ _２にｆ_７を、レジスタ１４_３にｆ
_１を、レジスタ１４_４にｆ_６を、レジスタ１４ _５にｆ_２
を、レジスタ１４_６にｆ_５を、レジスタ１４_７にｆ
_３を、レジスタ１４ _８にｆ_４を記憶させ、２−４−８Ｄ
ＣＴにおいてはデータｆ_１〜ｆ_８をこれらデータｆ_１〜
ｆ_８対応にレジスタ１４_１〜１４_８に記憶させる。

【００８０】第１の加算回路群１７のうちの加算回路１
８_１〜１８_４は、８−８ＤＣＴにおいても、また、２−
４−８ＤＣＴにおいても、いずれの加算回路も、２つの
レジスタから出力されるデータを加算する。すなわち、
加算回路１８_１は、レジスタ１４_１に記憶されているデ
ータとレジスタ１４_２に記憶されているデータとを加算
する。加算回路１８_２は、レジスタ１４_３に記憶されて
いるデータとレ ジスタ１４_４に記憶されているデータ
とを加算する。加算回路１８_３は、レジスタ１４_５に記
憶されているデータとレジスタ１４_６に記憶されている
データとを加算する。加算回路１８_４は、レジスタ１４
_７に記憶されているデータとレジス タ１４_８に記憶さ
れているデータとを加算する。

【００８１】減算回路群２１のうちの減算回路２０
_１は、８−８ＤＣＴにおいても、また、２−４−８ＤＣ
Ｔにおいても、いずれの減算回路も、２つのレジスタか
ら出力されるデータを減算する。すなわち、減算回路２
０_１は、レジスタ１４_１から記憶されているデータから
レジスタ１４_２に記憶されているデータを減算する。減
算回路２０_２は、レジスタ１４_３に供給及びされている
データからレジスタ１４_４に記憶されているデータを減
算する。減算回路２０_３は、レジスタ１４_５に記憶され
ているデータからレジスタ１４_６に記憶されているデー
タを減算する。減算回路２０_４は、レジスタ１４_７に記
憶されているデータからレジスタ１４_８に記憶されてい
るデータを減算する。

【００８２】第２のレジスタ群３３のうちのレジスタ２
２_１は、加算回路１８_１から出力されるデータを一時記
憶する。レジスタ２２_２は、加算回路１８_２から出力さ
れるデータを一時記憶する。レジスタ２２_３は、加算回
路１８_３から出力されるデータを一時記憶する。レジス
タ２２_４は、加算回路１８_４から出力されるデータを
一時記憶する。レジスタ２２_５は、減算回路２０_１から
出力されるデータを一時記憶する。レジスタ２２_６は、
減算回路２０_２から出力されるデータを一時記憶する。
レジスタ２２_７は、減算回路２０_３から出力されるデー
タを一時記憶する。レジスタ２２_８は、減算回路２０_４
から出力されるデータを一時記憶する。ＭＵＸ１２から
レジスタ２２_１〜２２_８までの動作は、４つの動作サイ
クル毎に同一の動作が繰り返され、この各動作サイクル
は、ＭＵＸ２４_１〜２４_８以降の４つの動作サイクルに
対応する。

【００８３】第１のＭＵＸ群２３のＭＵＸ２４_１、２４
_２、２４_３及び２４_４におけるデータの選択動作は、８
−８ＤＣＴにおいても、また、２−４−８ＤＣＴにおい
ても、同じである。すなわち、ＭＵＸ２４_１は、レジス
タ２２_０、２２_１、２２_２及びタ２２_３の出力に接続さ
れ、レジスタ２２_０、２２_３、２２_０及び２２_３の順で
これらのレジスタを選択して４つのデータを順次出力す
る。ＭＵＸ２４_２は、レジスタ２２_０、２２_１、２２_２
及びタ２２_３の出力に接続され、レジスタ２２ _１、２２
_２、２２_１及び２２_２の順でこれらのレジスタを選択し
て４つのデータを順次出力する。ＭＵＸ２４_３ は、レ
ジスタ２２_０、２２_１、２２_２及びタ２２_３の出力に接
続され、レジスタ２２_０、３４_３、２２_２及び２２_１の
順でこれらのレジスタを選択して４つのデータを順次出
力する。ＭＵＸ２４_４は、レジスタ２２_０、２２_１、２
２_２及びタ２２_３の出力に接続され、レジスタ２２_１、
２２、２２_０及び２２_３の順でこれらのレジスタを選択
して４つのデータを順次出力する。

【００８４】第１のＭＵＸ群３５のＭＵＸ２４_５、２４
_６、２４_７及び２４_８におけるデータの選択動作は、８
−８ＤＣＴの場合と２−４−８ＤＣＴの場合とでは次の
ように異なる。８×８ＤＣＴの場合におけるＭＵＸ２４
_５、２４_６、２４_７及び２４_８でのデータの選択動作
は、次の通りである。

【００８５】ＭＵＸ２４_５は、レジスタ２２_４、２
２_５、２２_６及び２２_７の出力に接続され、レジスタ２
２_４、２２_６、２２_５及び２２_７の順でこれらのレジス
タを選択して４つのデータを順次出力する。ＭＵＸ２４
_６は、レジスタ２２_４、２２_５、２２_６及び２２_７の出
力に接続され、レジスタ２２_５、２２_４、２２_７及び２
２ _６の順でこれらのレジスタを選択して４つのデータを
順次出力する。ＭＵＸ２４ _７は、レジスタ２２_４、３４
_５、２２_６及び２２_７の出力に接続され、レジスタ２２
_６、２２_７、２２_４及び２２_５の順でこれらのレジスタ
を選択して４つのデータを順次出力する。ＭＵＸ２４
_８ は、レジスタ２２_４、２２_５、２２_６及び２２_７の
出力に接続され、レジスタ２２_７、２２_５、２２_６及び
２２_４の順でこれらのレジスタを選択して４つのデータ
を順次出力する。

【００８６】２−４−８ＤＣＴの場合におけるＭＵＸ２
４_５、２４_６、２４_７及び２４_８でのデータの選択動作
は、次の通りである。ＭＵＸ２４_５は、レジスタ２
２_４、２２_５、２２_６及び２２_７の出力に接続され、レ
ジスタ２２_４、２２_７、２２_４及び２２_７の順でこれら
のレジスタを選択して４つのデータを順次出力する。Ｍ
ＵＸ２４_６は、レジスタ２２_４、２２_５、２２_６及び２
２_７の出力に接続され、レジスタ２２_４、２２_７、２２
_５及び２２ _６の順でこれらのレジスタを選択して４つの
データを順次出力する。ＭＵＸ２４ _７は、レジスタ２２
_４、３４_５、２２_６及び２２_７の出力に接続され、レジ
スタ２２_５、２２_６、２２_５及び２２_６の順でこれらの
レジスタを選択して４つのデータを順次出力する。ＭＵ
Ｘ２４_８は、レジスタ２２_４、２２_５、２２_６及び２２
_７の出力に接続され、レジスタ２２_５、２２_６、２２_４
及び２２_７の順でこれらのレジスタを選択して４つのデ
ータを順次出力する。

【００８７】第１の加減算回路群２５のうちの加減算回
路２６_１は、８−８ＤＣＴにおいても、また、２−４−
８ＤＣＴにおいても、ＭＵＸ２４_１から順次出力される
４つのデータとＭＵＸ２４_２から順次出力される４つの
データとをその出力順の第１番目及び第２番目のデータ
に対しては加算を行い、出力順の第３番目及び第４番目
のデータに対しては減算を行う。加減算回路２６_１での
減算は、ＭＵＸ２４_１から出力されるデータからＭＵＸ
２４_２から出力されるデータを差し引いて行う。加減算
回路２６_２は、２−４−８ＤＣＴにおいて、ＭＵＸ２４
_４から順次出力される４つのデータとＭＵＸ２４_８から
順次出力される４つのデータとをその出力順の第１番目
及び第２番目のデータに対しては加算を行い、出力順の
第３番目及び第４番目のデータに対しては減算を行う。
加減算回路２６_２での減算は、ＭＵＸ２４_４から出力さ
れるデータからＭＵＸ２４_７から出力されるデータを差
し引いて行う。

【００８８】そして、第３のＭＵＸ群２７のうちのＭＵ
Ｘ２８_１は、８−８ＤＣＴにおいては、ＭＵＸ２４_５か
ら順次出力される４つのデータを順次選択し、２−４−
８ＤＣＴにおいては、加減算回路２６_２から順次出力さ
れるデータを選択する。また、ＭＵＸ２８_２は、８−８
ＤＣＴにおいては、ＭＵＸ２４_７から順次出力される４
つのデータを順次選択し、２−４−８ＤＣＴにおいて
は、ＭＵＸ２４_７が４つのデータを順次出力するのに対
応して４回（４つの第２の動作サイクル）“０″のデー
タを選択する。

【００８９】第２のレジスタ群２９のレジスタ３０
_１は、加減算回路２６_１から順次出力される４つの演算
結果のデータを順次記憶する。レジスタ３０_２は、ＭＵ
Ｘ２４_３から順次選択されて出力される４つのデータを
順次記憶する。レジスタ３０_３は、ＭＵＸ２４_４から順
次選択されて出力される４つのデータを順次記憶する。
レジスタ３０_４は、ＭＵＸ２８_１から順次選択されて出
力される４つのデータを順次記憶する。レジスタ３０_５
は、ＭＵＸ２４_６から順次選択されて出力される４つの
データを順次記憶する。レジスタ３０_６は、ＭＵＸ２８
_２から順次選択されて出力される４つのデータを順次記
憶する。レジスタ３０_７は、ＭＵＸ２４_８から順次選択
されて出力される４つのデータを順次記憶する。

【００９０】Ｐ_３係数乗算回路３２_１は、レジスタ３０
_１から順次出力される４つのデータの各々に固定係数Ｐ
_３を乗ずる。Ｐ_５係数乗算回路３２_２は、レジスタ３０
_２から順次出力される４つのデータの各々に固定係数Ｐ
_５を乗ずる。Ｐ_１係数乗算回路３２_３は、レジスタ３０
_４から順次出力される４つのデータの各々に固定係数Ｐ
_１を乗ずる。

【００９１】Ｐ_６／Ｐ_３係数乗算回路３２_４は、８−８
ＤＣＴと２−４−８ＤＣＴとで固定係数の切り替えが行
われ、８−８ＤＣＴにおいてはレジスタ３０_４から順次
出力される４つのデータの各々に固定係数Ｐ_６を乗じ、
２−４−８ＤＣＴにおいてはレジスタ３０_４から順次出
力される４つのデータの各々に固定係数Ｐ_３を乗ずる。
Ｐ_４／Ｐ_５係数乗算回路３２_５は、８−８ＤＣＴと２−
４−８ＤＣＴとで固定係数の切り替えが行われ、８−８
ＤＣＴにおいてはレジスタ３０_５から順次出力される４
つのデータの各々に固定係数Ｐ_４を乗じ、２−４−８Ｄ
ＣＴにおいては レジスタ３０_５から順次出力される４
つのデータの各々に固定係数Ｐ_５を乗ずる。Ｐ_２係数乗
算回路３２_６は、レジスタ３０_６から順次出力される４
つのデータの各々に固定係数Ｐ_２を乗ずる。Ｐ_０／Ｐ_１
係数乗算回路３２_７は、８−８ＤＣＴと２−４−８ＤＣ
Ｔとで固定係数の切り替えが行われ、８−８ＤＣＴにお
いてはレジスタ３０_７から順次出力される４つのデータ
の各々に固定係数Ｐ_０を乗じ、２−４−８ＤＣＴにおい
てはレジスタ３０_７から順次出力される４つのデータの
各々に固定係数Ｐ_１を乗ずる。

【００９２】第４のレジスタ群３３のレジスタ３４
_１は、８−８ＤＣＴにおいても、また、２−４−８ＤＣ
Ｔにおいても、Ｐ_３係数乗算回路３２_１から順次出力さ
れる４つのデータの各々を順次記憶し、その各データを
正の値として出力する。レジスタ３４_２は、８−８ＤＣ
Ｔにおいても、また、２−４−８ＤＣＴにおいても、Ｐ
_５係数乗算回路７４から順次出力される４つのデータの
各々を順次記憶し、その第１番目及び第４番目のデータ
を正の値として出力し、第２番目及び第３番目のデータ
を負の値として出力する。レジスタ３４_３は、８−８Ｄ
ＣＴにおいても、また、２−４−８ＤＣＴにおいても、
Ｐ_１係数乗算回路３２_３から順次出力される４つのデー
タの各々を順次記憶し、その第１番目及び第３番目のデ
ータを正の値として出力し、第２番目及び第４番目のデ
ータを負の値として出力する。

【００９３】レジスタ３４_４は、Ｐ_６／Ｐ_３係数乗算回
路３２_４から順次出力される４つのデータの各々を順次
記憶し、８−８ＤＣＴにおいてはその第１番目のデータ
を正の値として出力し第２番目〜第４番目のデータを負
の値として出力し、２−４−８ＤＣＴにおいてはその各
データを正の値として出力する。レジスタ３４_５は、Ｐ
_４／Ｐ_５係数乗算回路３２_５から順次出力される４つの
データの各々を順次記憶し、８−８ＤＣＴにおいてはそ
の各データを正の値として出力し、２−４−８ＤＣＴに
おいてはその第１番目及び第４番目のデータを正の値と
して出力し、第２番目及び第３番目のデータを負の値と
して出力する。レジスタ３４_６は、Ｐ_２係数乗算回路３
２_６から順次出力される４つのデータの各々を順次記憶
しその第１番目及び第３番目のデータを正の値として出
力し第２番目及び第４番目のデータを負の値として出力
する。レジスタ３４_７は、Ｐ_０／Ｐ_１係数乗算回路３２
_７から順次出力される４つのデータの各々を順次記憶
し、８−８ＤＣＴにおいてはその第１番目及び第４番目
のデータを正の値として出力し第２番目及び第３番目の
データを負の値として出力し、２−４−８ＤＣＴにおい
てはその第１番目及び第３番目のデータを正の値として
出力し第２番目及び第４番目のデータを負の値として出
力する。

【００９４】第２の加算回路群３７のうちの加算回路３
８_１は、第５のレジスタ群３９のうちのレジスタ４０_１
とアンド回路３６_１と共にデータの累算回路を構成して
いる。アンド回路３６_１は、その一方の入力にでレジス
タ４０_１のデータが供給され、８−８ＤＣＴにおいて
も、また、２−４−８ＤＣＴにおいても、その他方の入
力に４つの動作サイクルのうちの第１動作サイクルから
第４動作サイクルまでの順に“０″、“１″、“０″、
“１″が、図示しない２進信号列発生回路から供給され
る。すなわち、レジスタ３４_１から出力され加算回路３
８_１の一方の入力に供給されるデータと１つ前のクロッ
クでレジスタ４０_１に記憶され次のクロックでアンド回
路３６_１を経て加算回路３８_１の他方の入力に供給され
る１クロック前のデータとが加算回路３８_１で加算され
た累算値がレジスタ４０_１から出力される。

【００９５】また、加算回路３８_２も、レジスタ４０_２
とアンド回路３６_２と共にデータの累算回路を構成して
いる。アンド回路３６_２は、その一方の入力にでレジス
タ４０_２のデータが供給され、８−８ＤＣＴにおいて
も、また、２−４−８ＤＣＴにおいても、その他方の入
力に４つの動作サイクルのうちの第１動作サイクルから
第４動作サイクルまでの順に“０″、“１″、“０″、
“１″が、図示しない２進信号列発生回路から供給され
る。すなわち、レジスタ３４_２及びレジスタ３４_２から
出力され加算回路３８_２の第１及び第２の入力に供給さ
れるデータと１つ前のクロックでレジスタ４０_２に記憶
され次のクロックでアンド回路３６_２を経て加算回路３
８_２の第３の入力に供給される１クロック前のデータと
が加算回路３８_２で加算された累算値がレジスタ４０_２
から出力される。

【００９６】また、加算回路３８_３も、レジスタ４０_３
及びアンド回路３６_３と共にデータの累算回路を構成し
ている。アンド回路３６_３は、その一方の入力にレジス
タ３４_３のデータが供給され、その他方の入力に、８−
８ＤＣＴにおいては、４つの動作サイクルのうちの第１
動作サイクル〜第４動作サイクル毎に“０″が供給さ
れ、２−４−８ＤＣＴにおいては、４つの第２の動作サ
イクルのうちの第１動作サイクル〜第４動作サイクルの
順で“０″、“１″、“０″、“１″が、図示しない２
進信号列発生回路から供給される。すなわち、８−８Ｄ
ＣＴにおいては、レジスタ３４_２のデータが、加算回路
３８_３を素通りしてレジスタ４０_３に記憶され、２−４
−８ＤＣＴにおいては、レジスタ３４_２から出力され加
算回路３８_３の一方の入力に供給されるデータと１つ前
のクロックでレジスタ４０_３に記憶され次のクロックで
アンド回路３６_３経て加算回路３８_３の一方の入力に供
給される１クロック前のデータとが加算回路３８_３で加
算された累算値がレジスタ４０_３から出力される。

【００９７】また、加算回路３８_４も、レジスタ４
０_４、アンド回路３６_４及びアンド回路３６_５と共にデ
ータの累算回路を構成している。アンド回路３６_４は、
一方の入力にレジスタ３４_４のデータが供給され、その
他方の入力に、８−８ＤＣＴにおいては、４つの動作サ
イクルのうちの第１動作サイクル〜第４動作サイクル毎
に“０″が供給され、２−４−８ＤＣＴにおいては、４
つの動作サイクルのうちの第１動作サイクルから第４動
作サイクルまでの順で“０″、“１″、“０″、“１″
が、図示しない２進信号列発生回路から供給される。ま
た、アンド回路３６ _５は、一方の入力にレジスタ４０_５
のデータが供給され、他方の入力に、８−８ＤＣＴにお
いては、４つの動作サイクルのうちの第１動作サイクル
〜第４動作サイクル毎に“０″が供給され、２−４−８
ＤＣＴにおいては、４つの動作サイクルのうちの第１動
作サイクルから第４動作サイクルまでの順で“０″、
“１″、“０″、“１″が、図示しない２進信号列発生
回路から供給される。

【００９８】すなわち、８−８ＤＣＴにおいては、レジ
スタ３４_４、３４_５、３４_６及び３４_７から４つの動作
サイクル毎に順次出力されるデータが、動作サイクル毎
に加算回路３８_４の第１、第２、第３及び第４の入力に
供給されて加算されてレジスタ４０_４に順次記憶され、
２−４−８ＤＣＴにおいては、レジスタ３４_５、３４ _６
及び３４_７から４つの動作サイクル毎に順次出力され加
算回路３８_４の第２、第３及び第４の入力に供給される
データと１つ前のクロックでレジスタ４０_５に記憶され
次のクロックでアンド回路３６_４を経て加算回路３８_４
の第５の入力に供給される１クロック前のデータとが加
算回路３８_４で加算された累算値がレジスタ４０_４から
出力される。以下の動作説明においては、ＭＵＸ１２か
らレジスタ４０_１〜４０_４に至るまでの各動作に、各回
路要素の遅れ乃至動作サイクルのずれが生ずるが、それ
を逐一断ることなしに説明を行う。

【００９９】次に、図１乃至図４を参照して、この実施
例の動作について説明する。先ず、８−８ＤＣＴの動作
について説明する。ＭＵＸ１２から順次、８×８画素デ
ータの各行の８画素データ（ＤＣＴ入力データ）ｆ_０〜
ｆ_７の各々が、第１のレジスタ群１３のレジスタ１４_１
〜１４_８に、次のように記憶される。すなわち、レジス
タ１４_１にデータｆ_０が、レジスタ１４_２にｆ_７が、レ
ジスタ１４_３にｆ_１が、レジスタ１４_４にｆ_６が、レジ
スタ１４_５にｆ_２が、レジスタ１４_６にｆ_５が、レジス
タ１４_７にｆ_３が、レジスタ１４_８にｆ_４が記憶され
る。

【０１００】レジスタ１４_１に記憶されたデータｆ
_０が、加算回路１８_１の被加算入力に供給され、レジス
タ１４_２に記憶されたデータｆ_７が、加算回路１８_１の
加算入力に供給されて加算回路１８_１からデータｆ_０＋
ｆ_７＝ａ_０が出力される。レジスタ１４_３に記憶された
データｆ_１が、加算回路１８_２の被加算入力に供給さ
れ、レジスタ１４_４に記憶されたデータｆ_６が、加算回
路１８_２の加算入力に供給されて加算回路１８_２から加
算 値ｆ_１＋ｆ_６＝ａ_１が出力される。レジスタ１４_５
に記憶されたデータｆ_２が、加算回路１８_３の被加算入
力に供給され、レジスタ１４_６に記憶されたデータｆ_５
が、加算回路１８_３の加算入力に供給されて加算回路１
８_３からデータｆ_２＋ｆ_５＝ａ_２が出力される。レジス
タ１４_７に記憶されたデータｆ_３が、加算回路１８_４の
被加算入力に供給され、レジスタ１４_７に記憶されたデ
ータｆ_４が、加算回路１８_４の加算入力に供給されて加
算回路１８_４からデータｆ_３＋ｆ_４＝ａ_３が出力され
る。

【０１０１】レジスタ１４_１に記憶されたデータｆ
_０が、減算回路２０_１の被減算入力に供給され、レジス
タ１４_２に記憶されたデータｆ_７が、減算回路２０_１の
減算入力に供給されて減算回路２０_１からデータｆ_０−
ｆ_７＝ａ_４が出力される。レジスタ１４_３に記憶された
データｆ_１が、減算回路２０_２の被減算入力に供給さ
れ、レジスタ１４_４に記憶されたデータｆ_６が、減算回
路２０_２の減算入力に供給されて減算回路２０_２からデ
ータｆ_１−ｆ_６＝ａ_５が出力される。レジスタ１４_５に
記憶されたデータｆ_２は、減算回路２０_３の被減算入力
に供給され、レジスタ１４_６に記憶されたデータｆ
_５は、減算回路２０_３の減算入力に供給されて減算回路
２０_３からデータｆ_２−ｆ_５＝ａ_６が出力される。レジ
スタ１４_７に記憶されたデータｆ_３は、減算回路２０_４
の被減算入力に供給され、レジスタ１４_７に記憶された
データｆ_４は、減算回路２０_４の減算入力に供給されて
減算回路２０_４からデータｆ_３−ｆ_４＝ａ_７が出力され
る。

【０１０２】加算回路１８_１〜加算回路１８_４から出力
されたデータａ_０〜ａ_３は、レジスタ２２_１〜２２_４を
経てＭＵＸ２４_１〜２４_４に入力される。ＭＵＸ２４_１
は、レジスタ２２_１、２２_４、２２_１及び２２_４の順で
これらのレジスタを選択して４つのデータａ_０、ａ_３、
ａ_０、ａ_３を順次出力する。ＭＵＸ２４_２は、レジスタ
２２_３、２２_２、２２_３及び２２_２の順でこれらのレジ
スタを選択して４つのデータａ_１、ａ_２、ａ_１、ａ_２を
順次出力する。ＭＵＸ２４_３ は、レジスタ２２_１、２
２_４、２２_３及び２２_２の順でこれらのレジスタを選択
して４つのデータａ_０、ａ_３、ａ_２、ａ_１を順次出力す
る。ＭＵＸ２４_４は、レジスタ２２_２、２２_３、２２_１
及び２２_４の順でこれらのレジスタを選択して４つのデ
ータａ_１、ａ_２、ａ_０、ａ_３を順次出力する。

【０１０３】ＭＵＸ２４_５は、レジスタ２２_５、２
２_７、２２_６及び２２_８の順でこれらのレジスタを選択
して４つのデータａ_４、ａ_６、ａ_５及びａ_７を順次出力
する。ＭＵＸ２４_６は、レジスタ２２_６、２２_５、２２
_８及び２２_７の順でこれらのレジスタを選択して４つの
データａ_５、ａ_４、ａ_７及びａ_６を順次出力する。ＭＵ
Ｘ２４_７は、レジスタ２２_７、２２_８、２２_５及び２２
_６の順でこれらのレジスタを選択して４つのデータ
ａ_６、ａ_７、ａ_４及びａ_５を順次出力する。ＭＵＸ２４
_８は、レジスタ２２_８、２２_６、２２_７及び２２_５の順
でこれらのレジスタを選択して４つのデータａ_７、
ａ_５、ａ_６及びａ_４を順次出力する。

【０１０４】加減算回路２６_１は、ＭＵＸ２４_１から順
次出力される４つのデータａ_０、ａ _３、ａ_０及びａ_３と
ＭＵＸ２４_２から順次出力されるａ_１、ａ_２、ａ_１及び
ａ_２とをその出力順の第１番目及び第２番目のデータに
対しては加算を行い、出力順の第３番目及び第４番目の
データに対しては減算を行い、データａ_０＋ａ_１、デー
タａ_３＋ａ_２、データａ_０−ａ_１及びデータａ_３−ａ_２
を順次出力する。

【０１０５】加減算回路２６_１から４つの動作サイクル
のうちの第１動作サイクル〜第４動作サイクル毎に順次
出力されるデータａ_０＋ａ_１、データａ_３＋ａ_２、デー
タａ _０−ａ_１及びデータａ_３−ａ_２は、レジスタ３０_１
に順次記憶された後（図３のレジスタ３０_１）、Ｐ_３係
数乗算回路３２_１で固定係数Ｐ_３が乗ぜられてレジスタ
３４_１に順次記憶される（図３のレジスタ３４_１）。Ｍ
ＵＸ２４_３から順次出力されるデータａ_０、ａ_３、ａ
_１、ａ_２は、レジスタ３０_２に順次記憶された後（図３
のレジスタ３０_２）、Ｐ_５係数乗算回路３２_２で固定定
数Ｐ_５が乗ぜられてレジスタ３４_２に順次記憶される
（図３のレジスタ３４_２）。ＭＵＸ２４_４から順次出力
されるデータａ_１、ａ_２、ａ_０、ａ_３は、レジスタ３０
_３に順次記憶された後（図３のレジスタ３０_３）、Ｐ_１
係数乗算回路３２_３で固定係数Ｐ_１が乗ぜられてレジス
タ３４_３に順次記憶される（図３のレジスタ３４_３）。

【０１０６】ＭＵＸ２４_５から順次出力されＭＵＸ２８
_１で選択されたデータａ_４、ａ_６、ａ_５、ａ_７は、レジ
スタ３０_４に順次記憶された後（図４のレジスタ３
０_４）、Ｐ_６／Ｐ_３係数乗算回路３２_４で固定係数Ｐ_６
が乗ぜられてレジスタ３４_４に順次記憶される（図４の
レジスタ３４_４）。ＭＵＸ２４_６から順次出力されるデ
ータａ_５、ａ_４、ａ_７、ａ_６は、レジスタ３０_５に順次
記憶された後（図４のレジスタ３０_５）、Ｐ_４／Ｐ_５係
数乗算回路３２_５で固定係数Ｐ_４が乗ぜられてレジスタ
３４_５に順次記憶される（図４のレジスタ３４_５）。Ｍ
ＵＸ２４_７から順次出力されＭＵＸ２８_２で選択された
データａ_６、ａ_７、ａ_４、ａ_５は、レジスタ３０_６に順
次記憶された後（図４のレジスタ３０_６）、Ｐ_２係数乗
算回路３２_６で固定係数Ｐ_２が乗ぜられてレジスタ３４
_６に記憶される（ 図４のレジスタ３４_６）。そして、
ＭＵＸ２４_８から順次出力されるデータａ_７、ａ_５、ａ
_６、ａ_４ は、レジスタ３０_７に順次記憶された後（図
４のレジスタ３０_７）、Ｐ_０／Ｐ_１係数乗算回路３２_７
で固定係数Ｐ_０が乗ぜられてレジスタ３４_７に順次記憶
される（図４のレジスタ３４_７）。

【０１０７】レジスタ３４_１から４つの動作サイクルの
うちの第１動作サイクル〜第４動作サイクル毎に出力さ
れるデータ（ａ_０＋ａ_１）Ｐ_３、データ（ａ_３＋ａ_２）
Ｐ_３、データ（ａ_０−ａ_１）Ｐ_３及びデータ（ａ_３−ａ
_２）Ｐ_３は、加算回路３８_１、レジスタ４０_１及びアン
ド回路３６_１による４つの動作サイクルのうちの第１動
作サイクルにおいてデータ（ａ_０＋ａ_１）Ｐ_３をレジス
タ４０_１に記憶し、第２動作サイクルにおいてデータ
（ａ_０＋ａ_１）Ｐ_３＋（ａ_３＋ａ_２）Ｐ_３をレジスタ４
０_１に記憶し、第３動作サイクルにおいてデータ（ａ_０
−ａ_１）Ｐ_３をレジスタ４０_１に記憶し、第４動作サイ
クルにおいてデータ（ａ_０−ａ_１）Ｐ_３＋（ａ_３−
ａ_２）Ｐ_３をレジスタ４０_１に記憶する（図３のレジス
タ４０_１）。レジスタ４０_１に順次記憶されて出力され
るデータのうちの第１動作サイクル及び第３動作サイク
ルのデータ（ａ_０＋ａ_１）Ｐ_３及びデータ（ａ_０−
ａ_１）Ｐ _３は、離散コサイン変換上、不定値で変換係数
データとして用いられない。これらのデータは、図２で
は、レジスタ４０_１の出力線の下方右側に＊で示してあ
る。第２動作サイクル及び第４動作サイクルのデータ
（ａ_０＋ａ_１）Ｐ_３＋（ａ_３＋ａ_２）Ｐ_３及びデータ
（ａ_０−ａ_１）Ｐ_３＋（ａ_３−ａ_２）Ｐ_３が、それぞれ
式（４５）の演算値のうちの変換係数データＦ_０及びＦ
_４となる。図２には、変換係数データＦ_０及びＦ_４は、
レジスタ４０_１の出力線の下方右側に示してある。

【０１０８】また、レジスタ３４_２から４つの動作サイ
クルのうちの第１動作サイクル〜第４動作サイクル毎に
出力されるデータａ_０Ｐ_５、データａ_３Ｐ_５、データａ
_１Ｐ _５及びデータａ_２Ｐ_５及びレジスタ３４_３から４つ
の第２の動作サイクルのうちの第１動作サイクル〜第４
動作サイクル毎に出力されるデータａ_１Ｐ_１、データａ
_２Ｐ_１、データａ_０Ｐ_１及びデータａ_３Ｐ_１は、加算回
路３８_２、レジスタ４０_２ 及びアンド回路３６_２によ
る４つの第２の動作サイクルのうちの第１動作サイクル
においてデータａ_０Ｐ_５＋ａ_１Ｐ_１をレジスタ４０_２に
記憶し、第２動作サイクルにおいてデータａ_０Ｐ_５＋ａ
_１Ｐ_１−ａ_３Ｐ_５−ａ_２Ｐ_１をレジスタ４０_２に記憶
し、第３動作サイクルにおいてデータ−ａ_１Ｐ_５＋ａ_０
Ｐ_１をレジスタ４０_２に記憶し、第４動作サイクルにお
いてデータ−ａ_１Ｐ_５＋ａ_０Ｐ_１＋ａ_２Ｐ_５−ａ_３Ｐ_１
をレジスタ４０_２に記憶する（図３のレジスタ４
０_２）。

【０１０９】レジスタ４０_２に順次記憶されて出力され
るデータのうちの第１動作サイクル及び第３動作サイク
ルのデータａ_０Ｐ_５＋ａ_１Ｐ_１及びデータａ_０Ｐ_１−ａ
_１Ｐ _５は、離散コサイン変換上、不定値で変換係数デー
タとして用いられない。これらの データは、図２で
は、レジスタ４０_２の出力線の下方右側に＊で示してあ
る。第２動作サイクル及び第４動作サイクルのデータａ
_０Ｐ_５＋ａ_１Ｐ_１−ａ_３Ｐ _５−ａ_２Ｐ_１及びデータ−ａ
_１Ｐ_５＋ａ_０Ｐ_１＋ａ_２Ｐ_５−ａ_３Ｐ_１が、それぞれ式
（４５）の演算値のうちの変換係数データＦ_２及びＦ_６
となる。図２では、変換係数データＦ_２及びＦ_６をレジ
スタ４０_２の出力線の下方右側に示してある。

【０１１０】レジスタ３４_４から４つの動作サイクルの
うちの第１動作サイクル〜第４動作サイクル毎に出力さ
れるデータａ_４Ｐ_６、データ−ａ_６Ｐ_６、データ−ａ_５
Ｐ_６及びデータ−ａ_７Ｐ_６は、アンド回路３６_３の他方
の入力に“０″が４つの動作サイクルのうちの第１動作
サイクル〜第４動作サイクル毎に供給されているから、
加算回路３８_３を素通りしてレジスタ４０_３に記憶され
る。レジスタ４０_３に４つの動作サイクルのうちの第１
動作サイクル〜第４動作サイクル毎に順次記憶されて出
力されるいずれのデータも、離散コサイン変換上、不定
値で変換係数データとして用いられない。これらのデー
タは、図２では、レジスタ４０_３の出力線の下方右側に
＊で示してある。

【０１１１】また、レジスタ３４_４から４つの動作サイ
クルのうちの第１動作サイクル〜第４動作サイクル毎に
順次出力されるデータａ_４Ｐ_６、データ−ａ_６Ｐ_６、デ
ータ−ａ_５Ｐ_６及びデータ−ａ_７Ｐ_６と、レジスタ３４
_５ から４つの動作サイクルのうちの第１動作サイクル
〜第４動作サイクル毎に出力されるデータａ_５Ｐ_４、デ
ータａ_４Ｐ_４、データａ_７Ｐ_４及びデータａ_６Ｐ_４と、
レジスタ３４_６ から４つの動作サイクルのうちの第１
動作サイクル〜第４動作サイクル毎に出力されるデータ
ａ_６Ｐ_２、データ−ａ_７Ｐ_２、データａ_４Ｐ_２及びデー
タ−ａ_５Ｐ_２と、レジスタ３４_７から４つの動作サイク
ルのうちの第１動作サイクル〜第４動作サイクル毎に出
力されるデータａ_７Ｐ_０、データ−ａ_５Ｐ_０、データ−
ａ_６Ｐ_０及びデータａ_４Ｐ_０は、加算回路３８_４におけ
る４つの動作サイクルのうちの第１動作サイクル〜第４
動作サイクル毎に加算されてレジスタ４０_４に順次記憶
される（図４のレジスタ４０_４）。

【０１１２】レジスタ４０_４に記憶されて４つの動作サ
イクルのうちの第１動作サイクルに出力されるデータａ
_４Ｐ_６＋ａ_５Ｐ_４＋ａ_６Ｐ_２＋ａ_７Ｐ_０が、式（４５）
の演算値のうちの変換係数データＦ_１となり、レジスタ
４０_４から第２動作サイクルに出力されるデータ−ａ_６
Ｐ_６＋ａ_４Ｐ_４−ａ_７Ｐ_２−ａ_５Ｐ_０が、式（４５）の
演算値のうちのＤＣＴ変換係数Ｆ_３となり、レジスタ４
０_４から第３動作サイクルに出力されるデータ−ａ_５Ｐ
_６＋ａ_７Ｐ_４＋ａ_４Ｐ_２−ａ_６Ｐ_０が、式（４５）の演
算値のうちの変換係数データＦ_５となり、レジスタ４０
_４から第４動作サイクル に出力されるデータ−ａ_７Ｐ
_６＋ａ_６Ｐ_４−ａ_５Ｐ_２＋ａ_４Ｐ_０が、式（４５）の演
算値のうちの変換係数データＦ_７となる。図２には、変
換係数データＦ_１、Ｆ_３、Ｆ_５及びＦ_７は、レジスタ４
０_４の出力線の下方右側に示してある。

【０１１３】以上の演算により、８×８データの１つの
行内の８つのデータについての一次の８−８ＤＣＴが終
了する。そして、８×８データの次行以降の各行につい
ても、同様の一次の８−８ＤＣＴが行われてそれら各行
の一次の８−８ＤＣＴが終了する。これら８行について
の一次の８−８ＤＣＴが完了した後の８×８データの各
列毎に同様の８−８ＤＣＴを施して二次の８−８ＤＣＴ
を完了する。この二次の８−８ＤＣＴを完了して得られ
た変換係数データを入力された８×８画素データの圧縮
に用いられる。そして、伝送しようとする画像データ内
の同様の８×８画素データについて順次上述した一次及
び二次の８−８ＤＣＴを施して得られた変換係数データ
を入力された当該８×８画素データの圧縮データ化に用
いることにより、その画像データを圧縮して伝送するこ
とができる。

【０１１４】次に、２−４−８ＤＣＴの動作について説
明する。ＭＵＸ１２から順次、８×８画素データの各行
の８つの画素データ（データ）ｆ_０〜ｆ_７の各々が、８
つのデータｆ_０〜ｆ_７対応に、第１のレジスタ群１３の
レジスタ１４_１〜１４_８に記憶される。

【０１１５】レジスタ１４_１に記憶されたデータｆ
_０が、加算回路１８_１の被加算入力に供給され、レジス
タ１４_２に供給されたデータｆ_１が、加算回路１８_１の
加算入力に供給されて加算回路１８_１からデータｆ_０＋
ｆ_１＝ｂ_０が出力される。レジスタ１４_３に記憶された
データｆ_２が、加算回路１８_２の被加算入力に供給さ
れ、レジスタ１４_４に記憶されたデータｆ_３が、加算回
路１８_２の加算入力に供給されて加算回路１８_２からデ
ータｆ_２＋ｆ_３＝ｂ_１が出力される。レジスタ１４_５に
記憶されたデータｆ_４が、加算回路１８_３の被加算入力
に供給され、レジスタ１４_６に記憶されたたデータｆ_５
が、加算回路１８_３の加算入力に供給されて加算回路１
８_３からデータｆ_４＋ｆ_５＝ｂ_２が出力される。レジス
タ１４_７に記憶されたデータｆ_６が、加算回路１８_４の
被加算入力に供給され、レジスタ１４_８に記憶されたデ
ータｆ_７が、加算回路１８_４の加算入力に供給されて加
算回路１８_４からデータｆ_６＋ｆ_７＝ｂ_３が出力され
る。

【０１１６】レジスタ１４_１に記憶されたデータｆ
_０が、減算回路２０_１の被減算入力に供給され、レジス
タ１４_２に記憶されたデータｆ_１が、減算回路２０_１の
減算入力に供給されて減算回路２０_１からデータｆ_０−
ｆ_１＝ｂ_４が出力される。レジスタ１４_３に供給及びさ
れたデータｆ_２が、減算回路２０_２の被減算入力に供給
され、レジスタ１４_４に記憶されたデータｆ_３が、減算
回路２０_２の減算入力に供給されて減算回路２０_２から
データｆ_２−ｆ_３＝ｂ_５が出力される。レジスタ１４_５
に記憶されたデータｆ_４が、減算回路２０_３の被減算入
力に供給され、レジスタ１４_６に記憶されたデータｆ_５
が、減算回路２０_３の減算入力に供給されて減算回路２
０_３からデータｆ_４−ｆ_４＝ｂ_６が出力される。レジス
タ１４_７に記憶されたデータｆ_６が、減算回路２０_４の
被減算入力に供給され、レジスタ１４_７に記憶されたデ
ータｆ_７が、減算回路２０_４の減算入力に供給されて減
算回路２０_４からデータｆ_６−ｆ_７＝ｂ_７ が出力され
る。

【０１１７】加算回路１８_１〜加算回路１８_４から出力
されたデータｂ_０〜ｂ_３は、レジスタ２２_１〜２２_４を
経てＭＵＸ２４_１〜２４_４に入力される。ＭＵＸ２４_１
は、レジスタ２２_１、２２_４、２２_１及び２２_４の順で
これらのレジスタを選択して４つのデータｂ_０、ｂ_３、
ｂ_０、ｂ_３を順次出力する。ＭＵＸ２４_２は、レジスタ
２２_３、２２_２、２２_３及び２２_２の順でこれらのレジ
スタを選択して４つのデータｂ_１、ｂ_２、ｂ_１、ｂ_２を
順次出力する。ＭＵＸ２４_３は、レジスタ２２_１、２２
_４、２２_２及び２２_３の順でこれらのレジスタを選択し
て４つのデータｂ_０、ｂ_３、ｂ_１、ｂ_２を順次出力す
る。ＭＵＸ２４_４は、レジスタ２２_２、２２_３、２２_１
及び２２_４の順でこれらのレジスタを選択して４つのデ
ータｂ_１、ｂ_２、ｂ_０、ｂ_３を順次出力する。

【０１１８】加減算回路２６_１は、ＭＵＸ２４_１から４
つの動作サイクルのうちの第１動作サイクル〜第４動作
サイクル毎に順次出力される４つのデータｂ_０、ｂ_３、
ｂ_０及びｂ_３とＭＵＸ２４_２から４つの動作サイクルの
うちの第１動作サイクル〜第４動作サイクル毎に順次出
力されるｂ_１、ｂ_２、ｂ_１及びｂ_２とをその出力順の第
１番目及び第２番目のデータに対しては加算を行い、出
力順の第３番目及び第４番目のデータに対しては減算を
行い、データｂ_０＋ｂ_１、データｂ_３＋ｂ_２、データｂ
_０−ｂ_１及びデータｂ_３−ｂ_２を順次出力する。

【０１１９】そして、加減算回路２６_１から順次出力さ
れるデータｂ_０＋ｂ_１、データｂ_３＋ｂ_２、データｂ_０
−ｂ_１及びデータｂ_３−ｂ_２は、レジスタ３０_１に順次
記憶された後（図５のレジスタ３０_１）、Ｐ_３係数乗算
回路３２_１で固定係数Ｐ_３が乗ぜられてレジスタ３４_１
に順次記憶される（図５のレジスタ３４_１）。ＭＵＸ２
４_３から順次出力されるデータｂ_０、ｂ_３、ｂ_１、ｂ_２
は、レジスタ３０_２に順次記憶された後（図５のレジス
タ３０_２）、Ｐ_５係数乗算回路３２_２で固定係数Ｐ_５が
乗ぜられてレジスタ３４_２に順次記憶される（図５のレ
ジスタ３４_２）。ＭＵＸ２４_４から順次出力されるデー
タｂ_１、ｂ_２、ｂ_０、ｂ_３は、レジスタ３０_３に順次記
憶された後（図５のレジスタ３０_３）、Ｐ_１係数乗算回
路３２_３で固定係数Ｐ_１が乗ぜられてレジスタ３４_３に
順次記憶される（図５のレジスタ３４_３）。

【０１２０】ＭＵＸ２４_５は、レジスタ２２_５、 ２２
_８、 ２２_５及び２４_８の順でこれらのレジスタを選択
して４つのデータｂ_４、ｂ_７、ｂ_４及びｂ_７を順次出力
する。ＭＵＸ２４_７は、レジスタ２２_５、レジスタ２２
_７、レジスタ２２_６及びレジスタ２２_７の順でこれらの
レジスタを選択して４つのデータｂ_５、ｂ_６、ｂ_５及び
ｂ_６を順次出力する。そして、加減算回路２６_２は、Ｍ
ＵＸ２４_５から順次出力される４つのデータｂ_４、
ｂ_７、ｂ_４及びｂ_７とＭＵＸ２４_７から順次出力される
４つのデータｂ_５、ｂ_６、ｂ_５及びｂ_６とをその出力順
の第１番目及び第２番目のデータに対しては加算を行
い、出力順の第３番目及び第４番目のデータに対しては
減算を行ってデータｂ_４＋ｂ_５、データｂ_７＋ｂ_６、デ
ータｂ_４−ｂ_５及びデータｂ_７−ｂ_６を順次出力する。
順次出力されるデータｂ_４＋ｂ_５、データｂ_７＋ｂ_６、
データｂ_４−ｂ_５及びデータｂ_７−ｂ_６は、順次レジス
タ３０_３に記憶される（図６のレジスタ３０_３）。

【０１２１】ＭＵＸ２４_６は、レジスタ２２_５、２
２_８、２２_６及び２４_７をこれらのレジスタ順でこれら
のレジスタを選択して４つのデータｂ_４、ｂ_７、ｂ_５及
びｂ_６を順次出力する。順次出力される４つのデータｂ
_４、ｂ_７、ｂ_５及びｂ_６は、順次レジスタ３０_５に記憶
される（図６のレジスタ３０_５）。ＭＵＸ５８_２は、
“０″を４回選択して順次出力する。順次出力される４
つの“０″は、レジスタ３０ _６に順次記憶される（図６
のレジスタ３０_６）。ＭＵＸ２４_８は、レジスタ２
２_６、２２_７、２２_５、及び２２_８の順でこれらのレジ
スタを選択して４つのデータｂ_５、ｂ_６、ｂ_４及びｂ_７
を順次出力する。順次出力される４つのデータｂ_５、ｂ
_６、ｂ_４及びｂ_７は、レジスタ３０_７に順次記憶される
（図６のレジスタ３０_７）。

【０１２２】そして、レジスタ３４_１から順次出力され
るデータ（ｂ_０＋ｂ_１）Ｐ_３、データ（ｂ_３＋ｂ）
Ｐ_３、データ（ｂ_０−ｂ_１）Ｐ_３及びデータ（ｂ_３−ｂ
_２）Ｐ_３は、加算回路３８_１、レジスタ４０_１及びアン
ド回路３６_１による４つの動作サイクルのうちの第１動
作サイクルにおいてデータ（ｂ_０＋ｂ_１）Ｐ_３をレジス
タ４０_１に記憶し、第２動作サイクルにおいてデータ
（ｂ_０＋ｂ_１）Ｐ_３＋（ｂ_３＋ｂ_２）Ｐ_３をレジスタ４
０_１に記憶し、第３動作サイクルにおいてデータ（ｂ _０
−ｂ_１）Ｐ_３をレジスタ４０_１に記憶し、第４動作サイ
クルにおいてデータ（ｂ_０−ｂ_１）Ｐ_３＋（ｂ_３−
ｂ_２）Ｐ_３をレジスタ４０_１に記憶する（図５の４
０_１）。

【０１２３】レジスタ４０_１に記憶されて出力されるデ
ータのうちの第１動作サイクル及び第３動作サイクルの
データ（ｂ_０＋ｂ_１）Ｐ_３及びデータ（ｂ_０−ｂ_１）Ｐ
_３は、離散コサイン変換上、不定値で変換係数データと
して用いられない。これらのデータは、図２では、レジ
スタ４０_１の出力線の下方左側に＊で示してある。第２
動作サイクル及び第４動作サイクルのデータ（ｂ_０＋ｂ
_１）Ｐ_３＋（ｂ_３＋ｂ_２）Ｐ_３及びデータ（ｂ_０−
ｂ_１）Ｐ_３＋（ｂ_３−ｂ_２）Ｐ_３が、それぞれ式（５
１）の演算値のうちの変換係数データＦ_０及びＦ_２とな
る。図２では、変換係数データＦ_０及びＦ_２をレジスタ
４０_１の出力線の下方左側に示してある。

【０１２４】また、レジスタ３４_２から順次出力される
データｂ_０Ｐ_５、データｂ_３Ｐ_５、データｂ_１Ｐ_５及び
データｂ_２Ｐ_５及びレジスタ３４_３から順次出力される
データｂ_１Ｐ_１、データｂ_２Ｐ_１、データｂ_０Ｐ_１及び
データｂ_３Ｐ_１は、加算回路３８_２ 、レジスタ４０_２
及びアンド回路３６_２による４つの動作サイクルのうち
の第１動作サイクルにおいてデータｂ_０Ｐ_５＋ｂ_１Ｐ_１
をレジスタ４０_２に記憶し、第２動作サイクルにおいて
データｂ_０Ｐ_５＋ｂ_１Ｐ_１−ｂ_３Ｐ_５−ｂ_２Ｐ _１をレジ
スタ４０_２に記憶し、第３動作サイクルにおいてデータ
−ｂ_１Ｐ_５＋ｂ _０Ｐ_１をレジスタ４０_２に記憶し、第４
動作サイクルにおいてデータ−ｂ_１Ｐ_５＋ｂ_０Ｐ_１＋ｂ
_２Ｐ_５−ｂ_３Ｐ_１をレジスタ４０_２に記憶する（図５の
レジスタ４０_２）。

【０１２５】レジスタ４０_２に記憶されて出力されるデ
ータのうちの第１動作サイクル及び第３動作サイクルの
データｂ_０Ｐ_５＋ｂ_１Ｐ_１及びデータ−ｂ_１Ｐ_５＋ｂ_０
Ｐ_１は、離散コサイン変換上、不定値で変換係数データ
として用いられない。これらのデータは、図２では、レ
ジスタ４０_２の出力線の下方左側に＊で示してある。第
２動作サイクル及び第４動作サイクルのデータｂ_０Ｐ_５
＋ｂ_１Ｐ_１−ｂ_３Ｐ _５−ｂ_２Ｐ_１及びデータ−ｂ_１Ｐ_５
＋ｂ_０Ｐ_１＋ｂ_２Ｐ_５−ｂ_３Ｐ_１が、それぞれ式（５
１）の演算値のうちの変換係数データＦ_１及びＦ_３とな
る。図２では、変換係数データＦ_１及びＦ_３をレジスタ
４０_２の出力線の下方左側に示してある。

【０１２６】レジスタ３０_４に順次記憶されて順次出力
されるデータｂ_４＋ｂ_５、データｂ _７＋ｂ_６、データｂ
_４−ｂ_５及びデータｂ_７−ｂ_６の各々（図６のレジスタ
３０ _４）は、Ｐ_６／Ｐ_３係数乗算回路３２_４で固定係数
Ｐ_３が乗ぜられる。４つの動作サイクルのうちの第１動
作サイクルにおいてＰ_６／Ｐ_３係数乗算回路３２_４から
出力されてレジスタ３４_４に記憶されたデータ（ｂ_４＋
ｂ_５）Ｐ_３（図６のレジスタ３４_４）は、アンド回路３
６_３から出力される“０″と 加算されてレジスタ４０
_３に記憶される（図６のレジスタ４０_３）。この第１動
作サイクルにおいてレジスタ４０_３に供給されたデータ
は、２−４−８ＤＣＴの変換係数データとして用いられ
ない。図２では、レジスタ４０_３の出力線の下方左側に
＊で示してある。

【０１２７】４つの動作サイクルのうちの第２動作サイ
クルにおいてアンド回路３６_３を経て入力されるデータ
（ｂ_４＋ｂ_５）Ｐ_３と、第２動作サイクルにおいてレジ
スタ３４_４から出力されるデータ（ｂ_７＋ｂ_６）Ｐ_３と
が加算回路３８_３に供給され、加算回路３８_３からデー
タ（ｂ_４＋ｂ_５）Ｐ_３＋（ｂ_７＋ｂ_６）Ｐ_３が出力され
てレジスタ４０_３に記憶される（図６のレジスタ４
０_３）。この第２動作サイクルにおいてレジスタ４０_３
に供給されたデータは、２−４−８ＤＣＴの変換係数デ
ータＦ_４として用いられる。図２では、変換係数データ
Ｆ_４をレジスタ４０ _３の出力線の下方左側に示してあ
る。

【０１２８】４つの動作サイクルのうちの第３動作サイ
クルにおいてデータ（ｂ_４− ｂ_５）Ｐ_３と“０″と
が、加算回路３８_３に供給され、データ（ｂ_４−ｂ_５）
Ｐ_３が加算回路３８_３から出力されてレジスタ４０_３に
記憶される（図６のレジス タ４０_３）。この第３動作
サイクルにおいてレジスタ４０_３に供給されたデータ
は、２−４−８ＤＣＴの変換係数データとして用いられ
ない。図２では、このデータをレジスタ４０_３の出力線
の下方左側に＊で示してある。そして、４つの動作サイ
クルのうちの第４動作サイクルにおいてアンド回路３６
_３を経て入力されるデータ（ｂ_４−ｂ_５）Ｐ_３と、第４
動作サイクルにおいてレジスタ３４_４から出力されるデ
ータ（ｂ_７−ｂ_６）Ｐ_３とが加算回路３８_３に供給さ
れ、加算回路３８_３からデータ（ｂ_４−ｂ_５）Ｐ_３＋
（ｂ_７−ｂ_６）Ｐ_３が出力されてレジスタ４０_３に記憶
される（図６のレジスタ４０_３）。この第４動作サイク
ルにおいてレジスタ４０_３に供給されたデータは、２−
４−８ＤＣＴの変換係数データＦ_６として用いられる。
図２では、この変換係数データＦ_６をレジスタ４０_３の
出力線の下方左側に示してある。

【０１２９】レジスタ３０_５に４つの動作サイクルのう
ちの第１動作サイクル〜第４動作サイクル毎に記憶され
て順次出力される４つのデータｂ_４、ｂ_７、ｂ_５及びｂ
_６（図６のレジスタ３０_５）は、Ｐ_４／Ｐ_５係数乗算回
路３２_５で固定係数Ｐ_５が乗ぜられる。レジスタ３０_６
に４つの動作サイクルのうちの第１動作サイクル〜第４
動作サイクル毎に記憶されて順次出力される４つの
“０″（図６のレジスタ３０_６）は、Ｐ_２係数乗算回路
３２_５で固定係数Ｐ_５が乗ぜられる。レジスタ３０ _７
に４つの動作サイクルのうちの第１動作サイクル〜第４
動作サイクル毎に記憶されて順次出力される４つのデー
タｂ_５、ｂ_６、ｂ_４及びｂ_７（図６のレジスタ３０_７）
は、Ｐ_０／Ｐ_１係数乗算回路３２_７で固定係数Ｐ_１が乗
ぜられる。

【０１３０】２−４−８ＤＣＴにおいては、アンド回路
３６_４の他方の入力に４つの動作サイクルのうちの第１
動作サイクル〜第４動作サイクル毎に“０″が供給され
ており、Ｐ_６／Ｐ_３係数乗算回路３２_４から出力される
データは、加算回路３８_４に供給されないから、Ｐ_４／
Ｐ_５係数乗算回路３２_５から順次出力されレジスタ３４
_５に順次記憶されるデータｂ_４Ｐ_５、ｂ_７Ｐ_５、ｂ_５Ｐ
_５及びｂ_６Ｐ_５（図６のレジスタ３４_５）と、Ｐ_０／Ｐ
_１係数乗算回路３２_７から順次出力されレジスタ３４_７
に順次記憶されるデータｂ_５Ｐ_１、ｂ_６Ｐ_１、ｂ_４Ｐ_１
及びｂ_７Ｐ_１（図６のレジスタ３４_７）とが、加算回路
３８_４に各動作サイクル毎に供給される。

【０１３１】４つのの動作サイクルのうちの第１動作サ
イクルにおいてデータｂ_４Ｐ_５＋ｂ _５Ｐ_１が、加算回路
３８_４から出力されてレジスタ４０_４に記憶される（図
６のレジスタ４０_４）。この第１動作サイクルにおいて
レジスタ４０_４に供給されたデータは、２−４−８ＤＣ
Ｔの変換係数データとして用いられない。図２では、こ
のデータをレジスタ４０_４の出力線の下方左側に＊で示
してある。

【０１３２】４つの動作サイクルのうちの第２動作サイ
クルにおいてアンド回路３６_５を経て入力されるデータ
ｂ_４Ｐ_５＋ｂ_５Ｐ_１と、第２動作サイクルにおいてレジ
スタ３４_５及びレジスタ３４_７のそれぞれから出力され
るデータ−ｂ_７Ｐ_５、−ｂ_６Ｐ_１とが加算回路３８_４に
供給され、加算回路３８_４からデータｂ_４Ｐ_５＋ｂ_５Ｐ
_１−ｂ_７Ｐ_５−ｂ_６Ｐ_１が出力されてレジスタ４０_４に
記憶される（図６のレジスタ４０_４）。この第２動作サ
イクルにおいてレジスタ４０_４に供給されたデータは、
２−４−８ＤＣＴの変換係数データＦ_５として用いられ
る。図２では、この 変換係数データＦ_５をレジスタ４
０_４の出力線の下方左側に示してある。

【０１３３】４つの動作サイクルのうちの第３動作サイ
クルにおいてデータ−ｂ_５Ｐ_５＋ｂ _４Ｐ_１が、加算回路
３８_４から出力されてレジスタ４０_４に記憶される（図
６のレジスタ４０_４）。この第３動作サイクルにおいて
レジスタ４０_４に供給されたデータは、２−４−８ＤＣ
Ｔの変換係数データとして用いられない。図２では、こ
のデータをレジスタ４０_４の出力線の下方左側に＊で示
してある４つの動作サイクルのうちの第４動作サイクル
においてアンド回路３６_５を経て入力されるデータ−ｂ
_５Ｐ_５＋ｂ_４Ｐ_１と、第４動作サイクルにおいてレジス
タ３４_５及びレジスタ３４_７のそれぞれから出力される
データｂ_６Ｐ_５、−ｂ_７Ｐ_１とが加算回路３８_４に供給
され、加算回路３８_４からデータ−ｂ_５Ｐ_５＋ｂ _４Ｐ_１
＋ｂ_６Ｐ_５−ｂ_７Ｐ_１が出力されてレジスタ４０_４に記
憶される（図６のレジスタ４０_４）。この第４動作サイ
クルにおいてレジスタ４０_４に供給されたデータは、２
−４−８ＤＣＴの変換係数データＦ_７として用いられ
る。図２では、Ｄ ＣＴ係数Ｆ_７をレジスタ４０_４の出
力線の下方左側に示してある。

【０１３４】以上の演算により、８×８データの１つの
行内の８つのデータについての一次の２−４−８ＤＣＴ
が終了する。そして、８×８データの次行以降の各行に
ついても、同様の演算を行ってそれら各行の一次の２−
４−８ＤＣＴを終了する。これら８行についての一次の
２−４−８ＤＣＴが完了した後の８×８データの各列毎
に同様の２−４−８ＤＣＴを行って二次の２−４−８Ｄ
ＣＴを完了する。この二次の２−４−８ＤＣＴを完了し
て得られた変換係数データを入力された８×８画素デー
タの圧縮に用いられる。そして、伝送しようとする画像
データ内の同様の８×８画素データの各々に順次上述し
た一次及び二次の２−４−８ＤＣＴを施すことにより、
その画像データを圧縮して伝送することができる。

【０１３５】このように、この実施例の構成によれば、
８ー８ＤＣＴで用いられる固定係数乗算回路の一部を固
定係数の切り替えで２ー４ー８ＤＣＴで必要な固定係数
乗算回路として用い得るように構成したので、従来の８
−８ＤＣＴのパイプライン形式の演算による演算の高速
性を２−４−８ＤＣＴでも享受し得ると同時に、この高
速性を８−８ＤＣＴ及び２−４−８ＤＣＴ全体の回路規
模の小型化の下で享受し得る。

【０１３６】◇第２実施例 図７は、この発明の第２実施例である８−８／２−４−
８ＩＤＣＴ装置の電気的構成を部分的に示すブロック
図、図８は、同８−８／２−４−８ＩＤＣＴ装置の電気
的構成を部分的に示すブロック図、図９は、同８−８／
２−４−８ＩＤＣＴ装置の８−８ＩＤＣＴについての動
作タイミングチャートの一部、図１０は、同８−８／２
−４−８ＩＤＣＴ装置の８−８ＩＤＣＴについての動作
タイミングチャートの残部、図１１は、同８−８／２−
４−８ＩＤＣＴ装置の２−４−８ＩＤＣＴについての動
作タイミングチャートの一部、また、図１２は、同８−
８／２−４−８ＩＤＣＴ装置の２−４−８ＤＣＴについ
ての動作タイミングチャートの残部である。なお、図７
のII−II線と図８のII−II線とを合わせることにより、
同８−８／２−４−８ＩＤＣＴ装置の全体を構成するこ
とができる。

【０１３７】この実施例の８−８ＩＤＣＴ／２−４−８
ＩＤＣＴ装置は、８−８ＩＤＣＴ回路の一部を２−４−
８ＩＤＣＴに用いてパイプライン形式の演算で得られる
演算の高速性を継受しつつ小規模の回路で８−８ＩＤＣ
Ｔと２−４−８ＩＤＣＴとを行うようにした装置であ
る。この８−８ＩＤＣＴ／２−４−８ＩＤＣＴ装置の構
成を説明するのに先だって、先ず、８×８画素データの
１行分又は１列分について８−８ＩＤＣＴを行う演算式
について説明する。「従来の技術」の項で述べた、二次
元で示される式（１８）を一次元の式（５２）で表わ
し、式（５２）のｈ及びｘについて展開して得られるｆ
（０）、ｆ（１）、ｆ（２）、ｆ（３）、ｆ（４）、ｆ
（５）、ｆ（６）及びｆ（７）と、Ｆ（０，ｖ）、Ｆ
（１，ｖ）、Ｆ（２，ｖ）、Ｆ（３，ｖ）、Ｆ（４，
ｖ）、Ｆ（５，ｖ）、Ｆ（６，ｖ）及びＦ（７，ｖ）と
について、式（４０）と同様に、ｆ（０）＝ｆ_０、ｆ
（１）＝ｆ_１、ｆ（２）＝ｆ_２、ｆ（３）＝ｆ_３、ｆ
（４）＝ｆ_４、ｆ（５）＝ｆ_５、ｆ（６）＝ｆ_６、ｆ
（７）＝ｆ_７と置き、かつ、Ｆ（０，ｖ）＝Ｆ_０、Ｆ
（１，ｖ）＝Ｆ_１、Ｆ（２，ｖ）＝Ｆ_２、Ｆ（３，ｖ）
＝Ｆ_３、Ｆ（４，ｖ）＝Ｆ_４、Ｆ（５，ｖ）＝Ｆ_５、Ｆ
（６，ｖ）＝Ｆ_６、Ｆ（７，ｖ）＝Ｆ_７と置いて変形す
ると、式（５３）が得られる。なお、式（５３）中のＰ
_０〜Ｐ_６は、式（４０）と同じ値である。

【０１３８】

【数５２】

【０１３９】

【数５３】

【０１４０】上記式（５３）の右辺を変形して式（５
４）を得、この式（５４）の右辺を整理して式（５５）
を得る。

【０１４１】

【数５４】

【０１４２】

【数５５】

【０１４３】式（５５）の右辺をさらに整理して式（５
６）を得る。そして、式（５６）中のＦ_０、Ｆ_１、
Ｆ_２、Ｆ_３、Ｆ_４、Ｆ_５、Ｆ_６及びＦ_７を式（５７）の
ように置くと、式（５８）が得られる。

【０１４４】

【数５６】

【０１４５】

【数５７】

【０１４６】

【数５８】

【０１４７】この実施例の８−８ＩＤＣＴ／２−４−８
ＩＤＣＴ装置の８−８ＩＤＣＴは、式（５８）に基づい
て行うようにしたものである。

【０１４８】次に、８×８画素データの１行分又は１列
分について２−４−８ＩＤＣＴを行う演算式について説
明する。「従来の技術」の項で述べた、二次元で示され
る式（２２）を一次元の式（５９）で表わし、式（５
９）のｈ及びｘについて展開して得られるｆ（０）、ｆ
（１）、ｆ（２）、ｆ（３）、ｆ（４）、ｆ（５）、ｆ
（６）及びｆ（７）と、ｆ（０，ｚ）、ｆ（１，ｚ）、
ｆ（２，ｚ）、ｆ（３，ｚ）、ｆ（４，ｚ）、ｆ（５，
ｚ）、ｆ（６，ｚ）及びｆ（７，ｚ）とについて、式
（４０）と同様に、ｆ（０）＝ｆ_０、ｆ（１）＝ｆ_１、
ｆ（２）＝ｆ_２、ｆ（３）＝ｆ_３、ｆ（４）＝ｆ_４、ｆ
（５）＝ｆ_５、ｆ（６）＝ｆ_６、ｆ（７）＝ｆ_７と置
き、かつ、Ｆ（０，ｖ）＝Ｆ_０、Ｆ（１，ｖ）＝Ｆ_１、
Ｆ（２，ｖ）＝Ｆ_２、Ｆ（３，ｖ）＝Ｆ_３、Ｆ（４，
ｖ）＝Ｆ_４、Ｆ（５，ｖ）＝Ｆ_５、Ｆ（６，ｖ）＝
Ｆ_６、Ｆ（７，ｖ）＝Ｆ_７と置いて変形すると、式（６
０）が得られる。なお、式（６０）中のＰ_０〜Ｐ_６は、
式（４０）と同じ値である。

【０１４９】

【数５９】

【０１５０】

【数６０】

【０１５１】上記式（６０）の右辺を変形して式（６
１）を得、この式（６１）の右辺をさらに変形して式
（６２）を得る。

【０１５２】

【数６１】

【０１５３】

【数６２】

【０１５４】式（６２）中のＦ_０＋Ｆ_４、Ｆ_３＋Ｆ_７、
Ｆ_１＋Ｆ_５、Ｆ_２＋Ｆ_６、Ｆ_０−Ｆ _４、Ｆ_３−Ｆ_７、Ｆ
_１−Ｆ_５、Ｆ_２−Ｆ_６をそれぞれ式（６３）のように置
くと、式（６４）が得られる。この実施例の８−８ＩＤ
ＣＴ／２−４−８ＩＤＣＴ装置の２−４−８ＩＤＣＴ
は、式（６４）に基づいて行うようにしたものである。

【０１５５】

【数６３】

【０１５６】

【数６４】

【０１５７】ＭＵＸ１１２は、８−８ＩＤＣＴにおいて
は、８−８ＩＤＣＴの対象となる８×８変換係数データ
（以下、データという）のうちの一次ＩＤＣＴのための
各列の８つのデータ又は一次ＩＤＣＴで得られた８×８
データの各行の８つのデータＦ_０〜Ｆ_７の各々を対応す
るレジスタ１４_１〜１４_８に選択的に出力し、２−４−
８ＩＤＣＴにおいては、前記８つのデータＦ_０〜Ｆ_７の
うちのデータＦ_０を第１のレジスタ群１１３のレジスタ
１４_１に、データＦ_１をレジスタ１４_５に、データＦ_２
をレジスタ１４_３に、データＦ_３をレジスタ１４_７に、
データＦ_４をレジスタ１４_２に、データＦ_５をレジスタ
１４_６に、データＦ_６をレジスタ１４_４に、データＦ_７
をレジスタ１４_８に選択的に出力する。

【０１５８】第１のＭＵＸ群１５のＭＵＸ１６_１２、１
６_２、１６_３２、１６_４〜１６_８は、８−８ＩＤＣＴに
おいては“０″を選択し、ＭＵＸ１６_１１、１６
_３１は、８−８ＩＤＣＴにおいては、それぞれレジスタ
１４_２、１４_４を選択する。ＭＵＸ１６_２、１６_４〜１
６_８は、２−４−８ＩＤＣＴにおいては、それぞれ対応
するレジスタ１４_２、１４_４〜１４_８を選択する。ま
た、ＭＵＸ１６_１１、１６_１２、１６_３１、１６
_３２は、２−４−８ＩＤＣＴにおいては、それぞれレジ
スタ１４_１、１４_２、１４_３、１４_４を選択する。

【０１５９】第２のＭＵＸ群１２３のＭＵＸ１２４
_１は、レジスタ２２_１、２２_２、２２_３及び２２_４の出
力に接続され、８−８ＩＤＣＴにおいてはも、また、２
−４−８ＩＤＣＴにおいても、レジスタ２２_１を４回選
択して４つのデータを順次出力する。ＭＵＸ１２４
_２は、レジスタ２２_１、２２_２、２２_３及び２２_４の出
力に接続され、８−８ＩＤＣＴにおいては、レジスタ２
２_３を４回選択して４つのデー タを順次出力し、２−
４−８ＩＤＣＴにおいては、レジスタ２２_２を４回選択
して４つのデータを順次出力する。ＭＵＸ１２４_３は、
レジスタ２２_１、２２ _２、２２_３及び２２_４の出力に接
続され、８−８ＩＤＣＴにおいては、レジスタ２２_２、
２２_４、２２_４及び２２_２の順で選択して４つのデータ
を順次出力し、２−４−８ＩＤＣＴにおいては、レジス
タ２２_３、２２_４、２２_４及び２２_３の順でこれらのレ
ジスタを選択して４つのデータを順次出力する。ＭＵＸ
１２４_４は、レジスタ２２_１、２２_２、２２_３及び２２
_４の出力に接続され、８−８ＩＤＣＴにおいては、レジ
スタ２２_４、２２_２、２２_２及びレジスタ２２_４の順で
これらのレジスタを選択して４つのデータを順次出力
し、２−４−８ＩＤＣＴにおいては、レジスタ２２_４、
２２_３、２２_３及び２２_４の順でこれらのレジスタを選
択して４つのデータを順次出力する。

【０１６０】ＭＵＸ１２４_５は、レジスタ２２_５、２２
_６、２２_７及び２２_８の出力に接続され、８−８ＩＤＣ
Ｔにおいては、レジスタ２２_５、２２_７、２２_６及び２
２_８の順で選択して４つのデータを順次出力し、２−４
８ＩＤＣＴにおいて、レジスタ２２_５を４回選択して４
つのデータを順次出力する。ＭＵＸ１２４_６は、レジス
タ２２_５、２２_６、２２_７及び２２_８の出力に接続さ
れ、８−８ＩＤＣＴにおいては、レジスタ２２_６、２２
_５、２２_８及び２２_７をこの順で選択して４つのデータ
を順次出力し、２−４−８ＩＤＣＴにおいては、レジス
タ２２_７、タ２２_８、２２_８及び２２_７の順でこれらの
レジスタを選択して４つのデータを順次出力する。ＭＵ
Ｘ１２４_７は、レジスタ２２_５、２２_６、２２_７及び２
２_８の出力に接続され、８−８ＩＤＣＴにおいては、レ
ジスタ２２_７、２２_８、２２_５及び２２_６の順でこれら
のレジスタを選択して４つのデータを順次出力し、２−
４− ８ＩＤＣＴにおいては、レジスタ２２_６を４回選
択して４つのデータを順次出力する。ＭＵＸ５０は、レ
ジスタ２２_５、２２_６、２２_７及び２２_８の出力に接続
され、８−８ＩＤＣＴにおいては、レジスタ２２_８、２
２_６、２２_７及びレジスタ２２_５をこの順で選択して４
つのデータを順次出力し、２−４−８ＩＤＣＴに おい
ては、レジスタ２２_８、２２_７、２２_７及びレジスタ２
２_８をこの順で選択して４つのデータを順次出力する。

【０１６１】第１の加減算回路群１２５のうちの加減算
回路１２６_１は、ＭＵＸ１２４_１から順次出力される４
つのデータとＭＵＸ１２４_２から順次出力される４つの
データとをその出力順の第１番目及び第４番目のデータ
に対しては加算を行い、出力順の第２番目及び第３番目
のデータに対しては減算を行う。加減算回路１２６_１で
の減算は、ＭＵＸ１２４_１から出力されるデータからＭ
ＵＸ１２４_２から出力されるデータを差し引いて行う。

【０１６２】第１の加減算回路群１２５のうちの加減算
回路１２６_２は、ＭＵＸ１２４_５から順次出力される４
つのデータとＭＵＸ１２４_７から順次出力される４つの
データとをその出力順の第１番目及び第４番目のデータ
に対しては加算を行い、出力順の第２番目及び第３番目
のデータに対しては減算を行う。加減算回路１２６_２で
の減算は、ＭＵＸ１２４_５から出力されるデータからＭ
ＵＸ１２４_７から出力されるデータを差し引いて行う。

【０１６３】第４のレジスタ群１３３のうちのレジスタ
１３４_２は、８−８ＩＤＣＴにおいても、また、２−４
−８ＩＤＣＴにおいても、Ｐ_５係数乗算回路３２_１から
順次出力される４つのデータ（以下、データという。）
の各々を順次記憶し、その第１番目及び第３番目のデー
タを正の値として出力し、第２番目及び第４番目のデー
タを負の値として出力する。レジスタ１３４_３は、８−
８ＩＤＣＴにおいても、また、２−４−８ＩＤＣＴにお
いても、Ｐ_１係数乗算回路３２_３から順次出力される４
つのデータの各々を順次記憶し、その第１番目及び第２
番目のデータを正の値として出力し、第３番目及び第４
番目のデータを負の値として出力する。

【０１６４】レジスタ１３４_４は、Ｐ_６／Ｐ_３係数乗算
回路３２_４から順次出力される４つのデータの各々を順
次記憶し、８−８ＩＤＣＴにおいてはその第１番目、第
２番目及び第４番目のデータを正の値として出力し第３
番目のデータを負の値として出力し、２−４−８ＩＤＣ
Ｔにおいてはその各データを正の値として出力する。レ
ジスタ１３４_５は、Ｐ_４／Ｐ_５係数乗算回路３２_５から
順次出力される４つのデータの各々を順次記憶し、８−
８ＩＤＣＴにおいてはその第１番目及び第２番目のデー
タを正の値として出力し第３番目及び第４番目のデータ
を負の値として出力し、２−４−８ＩＤＣＴにおいては
その第１番目及び第３番目のデータを正の値として出力
し、第２番目及び第４番目のデータを負の値として出力
する。

【０１６５】レジスタ１３４_６は、Ｐ_２係数乗算回路３
２_６から順次出力される４つのデータの各々を順次記憶
し、その第１番目及び第４番目のデータを負の値として
出力し第２番目及び第３番目のデータを正の値として出
力する。レジスタ１３４_７は、Ｐ_０／Ｐ_１係数乗算回路
３２_７から順次出力される４つのデータの各々を順次記
憶 し、８−８ＩＤＣＴにおいてはその第１番目〜第３
番目のデータを負の値として出力し第４番目のデータを
正の値として出力し、２−４−８ＩＤＣＴにおいてはそ
の第１番目及び第２番目のデータを正の値として出力
し、第３番目及び第４番目のデータを負の値として出力
する。

【０１６６】加算回路１３８_３は、レジスタ１３４_１の
データと、レジスタ１３４_２のデータとレジスタ１３４
_３のデータとを加算する。加算回路１３８_３から順次出
力されるデータは、レジスタ４０_２に順次記憶される。

【０１６７】また、加算回路１３８_４は、レジスタ１３
４_４のデータと、レジスタ１３４_５のデータと、レジス
タ１３４_６のデータと、レジスタ１３４_７のデータとを
加算する。加算回路１３８_４から出力されるデータは、
レジスタ４０_４に記憶される。

【０１６８】レジスタ４０_２のデータは、加算回路４４
の被加算入力及び減算回路４２の被減算入力に供給さ
れ、レジスタ４０_４のデータは、加算回路４４の加算入
力及び減算回路４２の減算入力に供給される。減算回路
４２から出力されるデータは、第６のレジスタ群４５の
うちのレジスタ４６に供給され、加算回路４４から出力
されるデータは、第６のレジスタ群４５のうちのレジス
タ４８に供給される。なお、これ以外の点では、この実
施例の構成は、第１実施例と同一構成であるので、図７
及び図８においては、図１及び図２の構成部分と同一の
各部には同一の符号を付してその説明を省略する。

【０１６９】次に、図７乃至図１２を参照して、この実
施例の動作について説明する。先ず、８−８ＩＤＣＴの
動作について説明する。ＭＵＸ１１２から順次、８×８
画素データに対して８−８ＤＣＴを施して圧縮された８
×８画像データのうちの列方向の８つのデータＦ_０〜Ｆ
_７の各々が、８つのデータＦ_０〜Ｆ_７対応に、第１のレ
ジスタ群１３のレジスタ１４_１〜１４_８に記憶される。

【０１７０】ＭＵＸ１６_１２、１６_２、１６_３２、１６
_４〜１６_８は、“０″ を選択し、ＭＵＸ１６_１１、１
６_３１は、それぞれレジスタ１４_２、１４_４を選択して
出力しているから、加算回路１８_１からデータＦ_０＝ａ
_０が出力され、加算回路１８ _２からデータＦ_２＝ａ_２が
出力され、加算回路１８_３からデータＦ_４＝ａ_３が出力
され、加算回路１８_４からデータＦ_６＝ａ_１が出力さ
れ、減算回路２０_１からデータＦ_１＝ａ_５が出力され、
減算回路２０_２からデータＦ_３＝ａ_７が出力され、減算
回路２０_３からデータ−Ｆ_５＝ａ_６が出力され、減算回
路２０_４からデータ−Ｆ_７＝ａ_４が出力される。

【０１７１】加算回路１８_１〜加算回路１８_４から出力
されたデータａ_０〜ａ_３は、レジスタ２２_１〜２２_４を
経てＭＵＸ１２４_１〜１２４_４に入力される。ＭＵＸ１
２４_１から４つの動作サイクルのうちの第１動作サイク
ル〜第４動作サイクル毎に順次出力されるデータａ
_０と、ＭＵＸ１２４_２から４つの動作サイクルのうちの
第１動作サイクル〜第４動作サイクル毎に順次出力され
るデータａ _３とが、順次加減算回路１２６_１で加減算さ
れてデータａ_０＋ａ_３、データａ_０−ａ_３、データａ_０
−ａ_３及びデータａ_０＋ａ_３が順次出力される。

【０１７２】加減算回路１２６_１から順次出力されるデ
ータａ_０＋ａ_３、データａ_０−ａ_３、データａ_０−ａ_３
及びデータａ_０＋ａ_３は、順次レジスタ３０_１に記憶さ
れる（図９のレジスタ３０_１）。ＭＵＸ１２４_３から４
つの動作サイクルのうちの第１動作サイクル〜第４動作
サイクル毎に出力されるデータａ_２、ａ_１、ａ_１、ａ_２
は、レジスタ３０_２に順次記憶され（図９のレジスタ３
０_２）、ＭＵＸ１２４_４から４つの動作サイクルのうち
の第１動作サイクル〜第４動作サイクル毎に出力される
データａ_１、ａ_２、ａ_２、ａ_１は、レジスタ３０_３に順
次記憶される（図９のレジスタ３０_３）。

【０１７３】ＭＵＸ１２４_５から４つの動作サイクルの
第１動作サイクル〜第４動作サイクル毎に出力されるデ
ータａ_５、ａ_６、ａ_７、ａ_４は、レジスタ３０_４に順次
記憶され（図１０のレジスタ３０_４）、ＭＵＸ１２４_６
から４つの第２の動作サイクルの第１動作サイクル〜第
４動作サイクル毎に出力されるデータａ_７、ａ_５、
ａ _４、ａ_６は、レジスタ３０_５に順次記憶され（図１０
のレジスタ３０_５）、ＭＵＸ１２４_７から４つの動作サ
イクルのうちの第１動作サイクル〜第４動作サイクル毎
に出力されるデータａ_６、ａ_４、ａ_５、ａ_７は、レジス
タ３０_６に順次記憶され（図１０のレジスタ３０_６）、
ＭＵＸ１２４_８から４つの動作サイクルのうちの第１動
作サイクル〜第４動作サイクル毎に順次出力されるデー
タａ_４、ａ_７、ａ_６、ａ_５は、レジスタ３０_７に順次記
憶される（図１０のレジスタ３０_７）。

【０１７４】レジスタ３０_１に順次記憶されるデータに
固定係数Ｐ_３がＰ_３係数乗算回路３２_１で乗ぜられ、そ
のデータは、順次レジスタ１３４_１に記憶され（図９の
レジスタ１３４_１）、レジスタ３０_２に順次記憶される
データに固定係数Ｐ_５がＰ_５係数乗算回路３２_２で乗ぜ
られ、そのデータは、順次レジスタ１３４_２に順次記憶
され（図９のレジスタ１３４_２）、レジスタ３０_３に順
次記憶されるデータに固定係数Ｐ_１がＰ_１係数乗算回路
３２_３で乗ぜられ、そのデータは、順次レジスタ１３４
_３に記憶され（図９のレジスタ１３４_３）、レジスタ３
０_４に順次記憶されるデータに固定係数Ｐ_６がＰ_６係数
乗算回路３２_４で乗ぜられてデータは、順次レジスタ１
３４_４に記憶され（図１０のレジスタ１３４_４）、レジ
スタ３０ _５に順次記憶されるデータに固定係数Ｐ_４がＰ
_４／Ｐ_１係数乗算回路３２_５で乗ぜられ、そのデータ
は、順次レジスタ１３４_５に記憶され（図１０のレジス
タ１３４_５）、レジスタ３０_６に順次記憶されるデータ
に固定係数Ｐ_２がＰ_２係数乗算回路３２_６で乗ぜられ、
そのデータは、順次レジスタ１３４_６に記憶され（図１
０のレジスタ１３４_６）、レジスタ３０_７に順次記憶さ
れるデータに固定係数Ｐ_０がＰ_０／Ｐ_１係数乗算回路３
２_７で乗ぜられ、そのデータは、順次レジスタ１３４_７
に記憶される（図１０のレジスタ１３４_７）。

【０１７５】加算回路１２６_１は、レジスタ１３４_１、
レジスタ１３４_２及びレジスタ１３４_３から４つの動作
サイクルのうちの第１動作サイクル〜第４動作サイクル
の順で供給される各データを加算し、出力されるデータ
（ａ_０＋ａ_３）Ｐ_３＋ａ_２Ｐ _５＋ａ_１Ｐ_１、（ａ_０−ａ
_３）Ｐ_３−ａ_１Ｐ_５＋ａ_２Ｐ_１、（ａ_０−ａ_３）Ｐ_３＋
ａ_１Ｐ_５−ａ_２Ｐ_１、（ａ_０＋ａ_３）Ｐ_３−ａ_２Ｐ_５−
ａ_１Ｐ_１は、レジスタ４０_２に順次記憶される（図９の
レジスタ４０_２）。

【０１７６】また、加算回路１３８_４は、レジスタ１３
４_４、レジスタ１３４_５、レジスタ１３４_６及びレジス
タ１３４_７から４つの動作サイクルのうちの第１動作サ
イクル〜第４動作サイクルの順で供給される各データを
加算し、出力されるデータａ _５Ｐ_６＋ａ_７Ｐ_４−ａ_６Ｐ
_２−ａ_４Ｐ_０、ａ_６Ｐ_６＋ａ_５Ｐ_４＋ａ_４Ｐ_２−ａ_７Ｐ
_０、−ａ_７Ｐ_６−ａ_４Ｐ_４＋ａ_５Ｐ_２−ａ_６Ｐ_０、ａ_４
Ｐ_６−ａ_６Ｐ_４−ａ_７Ｐ_２＋ａ_５Ｐ_０は、レジスタ４０
_４に順次記憶される（図９のレジスタ４０_４）。

【０１７７】レジスタ４０_２に順次記憶される第２の動
作サイクル毎のデータと、レジスタ４０_４に順次記憶さ
れる第２の動作サイクル毎のデータとが、加算回路４４
で加算されることにより、入力された８×８データの列
方向の８つのデータＦ_０〜Ｆ _７に対する圧縮前のデータ
ｆ_０〜ｆ_７のうちのデータｆ_０が第１動作サイクルにお
いて得られ、入力された８つのデータＦ_０〜Ｆ_７に対す
る圧縮前のデータｆ_０〜ｆ_７のうちのデータｆ_１が第２
動作サイクルにおいて得られ、入力された８つのデータ
Ｆ_０〜Ｆ_７に対する圧縮前のデータｆ_０〜ｆ_７のうちの
データｆ_２が第３動作サイクルにおいて得られ、入力さ
れた８つのデータＦ_０〜Ｆ_７に対する圧縮前のデータｆ
_０〜ｆ_７のうちのデータｆ_３が第４動作サイクルにおい
て得られる。データｆ_０、データｆ_１、データｆ_２及び
データｆ_３は、順次レジスタ４８に記憶される。レジス
タ４８に順次記憶される、８つのデータＦ_０〜Ｆ_７に対
する画像データｆ_０〜ｆ_３は、図８では、レジスタ４８
の出力線の下方に示してある。

【０１７８】また、レジスタ４０_２に順次記憶される第
２の動作サイクル毎のデータからレジスタ４０_４に順次
記憶される第２の動作サイクル毎のデータが、減算回路
４２で減算されることにより、入力された８×８データ
の列方向の８つのデータＦ_０〜Ｆ_７に対する圧縮前のデ
ータｆ_０〜ｆ_７のうちのデータｆ_４が第１動作サイクル
において得られ、入力された８つのデータＦ_０〜Ｆ_７に
対する圧縮前のデータｆ_０〜ｆ_７のうちのデータｆ_５が
第２動作サイクルにおいて得られ、入力された８つのデ
ータＦ_０〜Ｆ_７に対する圧縮前のデータｆ_０〜ｆ_７のう
ちのデータｆ_６が第３動作サイクルにおいて得られ、入
力された８つのデータＦ_０〜Ｆ_７に対する圧縮前のデー
タｆ_０〜ｆ_７のうちのデータｆ_７が第４動作サイクルに
おいて得られる。データｆ_４、データｆ_５、データｆ_６
及びデータｆ_７は、順次レジスタ４６に記憶される（図
１０のレジスタ４６）。レジスタ４６に順次記憶され
る、８つのデータＦ_０〜Ｆ_７に対する画像データｆ_４〜
ｆ_７は、図８では、レジスタ４６の出力線の下方に示し
てある。

【０１７９】以上の演算により、圧縮された８×８デー
タの１つの列内の８つのデータについての一次の８−８
ＩＤＣＴが終了する。そして、８×８データの次列以降
の各列についても、同様の一次の８−８ＩＤＣＴを行っ
てそれら各列の一次の８−８ＩＤＣＴの終了で８×８デ
ータに対する一次の８−８ＩＤＣＴが終了する。これら
８列についての一次の８−８ＩＤＣＴが完了した後の８
×８データの各行毎の８つのデータ（ＩＤＣＴ転置デー
タ）についても、同様の８−８ＩＤＣＴを行って二次の
８−８ＩＤＣＴを完了する。このような一次及び二次の
８−８ＩＤＣＴを各８×８データ毎に完了することによ
り、８−８ＤＣＴを施して圧縮され伝送されて来た画像
データを画像データを再現することができる。

【０１８０】次に、２−４−８ＩＤＣＴの動作について
説明する。ＭＵＸ１１２から順次、８×８画素に対して
２−４−８ＤＣＴを施して圧縮され伝送されて来た８×
８変換係数データ（以下、データという）の列方向の８
つのデータＦ_０〜Ｆ_７の各々（ＩＤＣＴ入力データ）
が、第１のレジスタ群１１３のレジスタ１４_１〜１４_８
に次のようにして記憶される。レジスタ１４_１にＦ
_０が、レジスタ１４_１にＦ_４が、レジスタ１４_３にＦ_２
が、レジスタ１４_４にＦ_６が、レジスタ１４_５にＦ
_１が、レジスタ１４_６にＦ_５が、レジスタ１４_７にＦ_３
が、レジスタ１４_８にＦ_７が記憶される。

【０１８１】第１のＭＵＸ群１５のＭＵＸ１６_２、１６
_４〜１６_８は、それぞれ対応するレジスタ１４_１、１４
_４〜１４_８を選択し、ＭＵＸ１６_１１、１６_１２、１６
_３１、１６_３２は、それぞれレジスタ１４_１、１４_３、
１４_３、１４_４を選択出力しているから、加算回路１８
_１からデータＦ_０＋Ｆ_４＝ｂ_０が出力され、加算回路１
８_２からデータＦ_２＋Ｆ_６＝ｂ_３が出力され、加算回路
１８_３からデータＦ_１＋Ｆ_５＝ｂ_２が出力され、加算回
路１８_４からデータＦ_３＋Ｆ_７＝ｂ_１が出力され、減算
回路２０_１からデータＦ_０−Ｆ_４＝ｂ_４が出力され、減
算回路２０_２からデータＦ_２−Ｆ_６＝ｂ_７が出力され、
減算回路２０_３からデータＦ_１−Ｆ_５＝ｂ_６が出力さ
れ、減算回路２０_４からデータＦ_３−Ｆ_７＝ｂ_５が出力
される。

【０１８２】加算回路１８_１〜加算回路１８_４から出力
されたデータｂ_０〜ｂ_３は、レジスタ２２_１〜２２_４を
経てＭＵＸ１２４_１〜１２４_４に入力される。ＭＵＸ１
２４_１から４つの動作サイクルのうちの第１動作サイク
ル〜第４動作サイクル毎に出力されるデータｂ_０と、Ｍ
ＵＸ１２４_２から４つの動作サイクルのうちの第１動作
サイクル〜第４動作サイクル毎に出力されるデータｂ_３
とが、順次加減算回路１２６_１で加減算されてデータｂ
_０＋ｂ_３、データｂ_０−ｂ_３、データｂ_０−ｂ_３及びデ
ータｂ_０＋ｂ_３が順次出力される。加減算回路１２６_１
から順次出力されるデータｂ_０＋ｂ_３、データｂ_０−ｂ
_３、データｂ_０−ｂ_３及びデータｂ_０＋ｂ_３は、順次レ
ジスタ３０_１に記憶される（図１１のレジスタ３
０_１）。

【０１８３】ＭＵＸ１２４_３から４つの動作サイクルの
うちの第１動作サイクル〜第４動作サイクル毎に出力さ
れるデータｂ_２、ｂ_１、ｂ_１、ｂ_２は、レジスタ３０_２
に順次記憶 され（図１１のレジスタ３０_２）、ＭＵＸ
１２４_４から４つの動作サイクルのうちの第１動作サイ
クル〜第４動作サイクル毎に出力されるデータｂ_１、ｂ
_２、ｂ_２、ｂ_１は、レジスタ３０_３に順次記憶される
（図１１のレジスタ３０ _３）。

【０１８４】ＭＵＸ１２４_５から４つの動作サイクルの
うちの第１動作サイクル〜第４動作サイクル毎に出力さ
れるデータｂ_４、ｂ_４、ｂ_４、ｂ_４と、ＭＵＸ１２４_７
から４つの動作サイクルのうちの第１動作サイクル〜第
４動作サイクル毎に順次出力されるデータｂ_７、ｂ_７、
ｂ_７、ｂ_７とが、４つの動作サイクル毎に加減算回路１
２６_２で加減算されてデータｂ_４＋ｂ_７、データｂ_４−
ｂ_７、データｂ_４−ｂ _７及びデータｂ_４＋ｂ_７が、加減
算回路１２６_２から順次出力される。加減算回路１２６
_２から順次出力されるデータｂ_４＋ｂ_７、データｂ_４−
ｂ_７、データｂ _４−ｂ_７及びデータｂ_４＋ｂ_７は、順次
レジスタ３０_４に記憶される（図１１のレジスタ３
０_４）。

【０１８５】ＭＵＸ１２４_６から４つの動作サイクルの
うちの第１動作サイクル〜第４動作サイクル毎に出力さ
れるデータｂ_６、ｂ_５、ｂ_５、ｂ_６は、順次レジスタ３
０_５に記憶され（図１１レジスタ３０_５）、ＭＵＸ１２
４_７から４つの動作サイクルのうちの第１動作サイクル
〜第４動作サイクル毎に出力されるデータｂ_７、ｂ_７、
ｂ_７、ｂ_７は、ＭＵＸ２８_２で選択されず、“０″がＭ
ＵＸ２８_２で選択されてレジスタ３０_６に順次記憶され
（レジスタ３０_６）、ＭＵＸ１２４_８から４つの動作サ
イクルのうちの第１動作サイクル〜第４動作サイクル毎
に出力されるデータｂ_５、ｂ_６、ｂ_６、ｂ_５は、順次レ
ジスタ３０_７に記憶される（レジスタ３０_７）。

【０１８６】レジスタ３０_１に順次記憶されるデータに
固定係数Ｐ_３がＰ_３係数乗算回路３２_１で乗ぜられ、そ
のデータは、順次レジスタ１３４_１に記憶され（図１１
のレジスタ１３４_１）、レジスタ３０_２に順次記憶され
るデータに固定係数Ｐ_５がＰ _５係数乗算回路３２_２で乗
ぜられ、そのデータは、順次レジスタ１３４_２に順次記
憶され（レジスタ１３４_２）、レジスタ３０_３に順次記
憶されるデータに固定係数Ｐ_１がＰ_１係数乗算回路３２
_１で乗ぜられ、そのデータは、順次レジスタ１３４_３に
記憶され（図１１のレジスタ１３４_３）、レジスタ３０
_４に順次記憶されるデータに固定係数Ｐ_３がＰ_６／Ｐ_３
係数乗算回路３２_４で乗ぜられてデータは、順次レジス
タ１３４_４に記憶され（図１２のレジスタ１３４_４）、
レジスタ３０_５に順次記憶されるデータに固定係数Ｐ_５
がＰ_４／Ｐ_５係数乗算回路３２_５で乗ぜられ、そのデー
タは、順次レジスタ１３４_５に記憶され（図１２のレジ
スタ１３４_５）、レジスタ３０_６に順次記憶されるデー
タに固定係数Ｐ_２がＰ_２係数乗算回路３２_６で乗ぜら
れ、そのデータは、順次レジスタ１３４_６に記憶され
（図１２のレジスタ１３４_６）、レジスタ３０_７に順次
記憶されるデータに固定係数Ｐ_０がＰ_０／Ｐ_１係数乗算
回路３２_７で乗ぜられ、そのデータは、順次レジスタ１
３４_７に記憶 される（図１２のレジスタ１３４_７）。

【０１８７】レジスタ１３４_１ 、１３４_２ 及び１３
４_３から４つの動作サイクルのうちの第１動作サイクル
〜第４動作サイクル毎に出力されるデータは、加算回路
１３８_２で加算され、加算回路１３８_２からその第１動
作サイクルのデータとして（ｂ_０＋ ｂ_３）Ｐ_３＋ｂ_２
Ｐ_５＋ｂ_１Ｐ_１が出力され、第２動作サイクルのデータ
として（ｂ_０−ｂ_３）Ｐ_３−ｂ_１Ｐ_５＋ｂ_２Ｐ_１が出力
され、第３動作サイクルのデータとして（ｂ_０−ｂ_３）
Ｐ_３＋ｂ_１Ｐ_５−ｂ_２Ｐ_１が出力され、第４動作サイク
ルのデータとして（ｂ_０＋ｂ_３）Ｐ_３−ｂ_２Ｐ_５−ｂ_１
Ｐ_１が出力され、それら各データは、レジスタ４０_２に
順次記憶される。レジスタ４０_２に順次記憶されるデー
タは、その記憶順序に従って、入力された８つのデータ
Ｆ_０〜Ｆ _７に対する画素データｆ_０〜ｆ_７のうちの
ｆ_０、ｆ_２、ｆ_４、ｆ_６（式（６４）中のｆ_０、ｆ_２、
ｆ_４、ｆ_６）を表している。これらの画素データｆ_０、
ｆ_２、ｆ_４、ｆ_６は、図８では、レジスタ４０_２の出力
線の下方に示してある。

【０１８８】レジスタ１３４_４、１３４_５、１３４_６及
び１３４_７から４つの動作サイクル毎に出力されるデー
タは、加算回路１３８_４で加算され、加算回路１３８_４
からその第１動作サイクルのデータとして（ｂ_４＋
ｂ_７）Ｐ_３＋ｂ_６Ｐ_５＋ｂ_５Ｐ_１が出力され、第２動作
サイクルのデータとして（ｂ_４−ｂ_７）Ｐ_３−ｂ_５Ｐ_５
＋ｂ_６Ｐ_１が出力され、第３動作サイクルのデータとし
て（ｂ_４−ｂ_７）Ｐ_３＋ｂ _５Ｐ_５−ｂ_６Ｐ_１が出力さ
れ、第４動作サイクルのデータとして（ｂ_４＋ｂ_７）Ｐ
_３−ｂ_６Ｐ_５−ｂ_５Ｐ_１が出力され、これらの各データ
は、レジスタ４０_４に順次記憶される。レジスタ４０_４
に順次記憶されるデータは、その記憶順序に従って、入
力された８つのデータＦ_０〜Ｆ_７に対する画像データｆ
_０〜ｆ_７のうちのｆ_１、ｆ_３、ｆ_５、ｆ_７（式（６４）
中のｆ_１、ｆ_３、ｆ_５、ｆ_７）を表している。これらの
画像データｆ_１、ｆ_３、ｆ_５、ｆ_７は、図８では、レジ
スタ４０_４の出力線の下方に示してある。

【０１８９】以上の演算により、圧縮された８×８デー
タの１つの列内の８つのデータについての一次の２−４
−８ＩＤＣＴが終了する。そして、８×８データの次列
以降の各列についても、同様の一次の２−４−８ＩＤＣ
Ｔを行ってそれら各列の一次の２−４−８ＩＤＣＴの終
了で８×８データに対する一次の２−４−８ＩＤＣＴが
終了する。これら８列についての一次の２−４−８ＩＤ
ＣＴが完了した後の８×８データの各行毎の８つのデー
タ（ＩＤＣＴ転置データ）についても、同様の２−４−
８ＩＤＣＴを行って二次の２−４−８ＩＤＣＴを完了す
る。これらの一次及び二次の２−４−８ＩＤＣＴを各８
×８データ毎に完了することにより、２−４−８ＤＣＴ
を施して圧縮され伝送されて来た画像データを原画像デ
ータを再現することができる。

【０１９０】このように、この実施例の構成によれば、
８ー８ＩＤＣＴで用いられる固定係数乗算回路の一部を
２ー４ー８ＩＤＣＴで必要な固定係数乗算回路として用
い得るように構成したので、従来の８−８ＩＤＣＴのパ
イプライン形式の演算による演算の高速性を２−４−８
ＩＤＣＴでも享受し得ると同時に、この高速性を８−８
ＩＤＣＴ及び２−４−８ＩＤＣＴ全体の回路規模の小型
化の下で享受し得る。

【０１９１】◇第３実施例 図１３は、この発明の第３実施例である１６−１６／２
−８−１６ＤＣＴ装置の電気的構成を部分的に示すブロ
ック図、また、図１４は、同１６−１６／２−８−１６
ＤＣＴ装置の電気的構成を部分的に示すブロック図であ
る。なお、図１３のIII−III線と図１４のIII−III線と
を合わせることにより、同１６−１６／２−８−１６Ｄ
ＣＴ装置の全体を構成することができる。この実施例の
構成が、上述の第１実施例のそれと大きく異なるところ
は、入力される１６×１６画素データに対して１６−１
６ＤＣＴ又は２−８−１６ＤＣＴを施すようにした点で
ある。

【０１９２】この実施例の１６−１６ＤＣＴ／２−８−
１６ＤＣＴ装置１０Ｂは、１６−１６ＤＣＴについて
は、式（１７）を展開整理して得た行列式（６５）の演
算を行い、また、２−８−１６ＤＣＴについては、式
（２１）を展開整理して得た行列式（６６）の演算を行
うように構成したものである。行列式（６５）中のｅ_０
〜ｅ_１５は、式（６７）で示され、行列式（６６）中の
ｇ_０ 〜ｇ_１５は、式（６８）で示される。

【０１９３】

【数６５】

【０１９４】

【数６６】

【０１９５】

【数６７】

【０１９６】

【数６８】

【０１９７】但し、式（６５）及び式（６６）中のＰ_０
〜Ｐ_１５は、以下に示す通りである。 Ｐ_０＝COS（１５π／３２） ＝−COS（１７π／３２）＝０．０９８０１７１４０３４… Ｐ_１＝COS（１４π／３２） ＝−COS（１８π／３２）＝０．１９５０９０３２２… Ｐ_２＝COS（１３π／３２） ＝−COS（１９π／３２）＝０．２９０２８４６７７３… Ｐ_３＝COS（１２π／３２） ＝−COS（２０π／３２）＝０．３８２６８３４３２４… Ｐ_４＝COS（１１π／３２） ＝−COS（２１π／３２）＝０．４７１３９６７３６８… Ｐ_５＝COS（１０π／３２） ＝−COS（２２π／３２）＝０．５５５５７０２３３… Ｐ_６＝COS（９π／３２） ＝−COS（２３π／３２）＝０．６３４３９３２８４２… Ｐ_７＝COS（８π／３２） ＝−COS（２４π／３２）＝０．７０７１０６７８１… Ｐ_８＝COS（７π／３２） ＝−COS（２５π／３２）＝０．７７３０１０４５３４… Ｐ_９＝COS（６π／３２） ＝−COS（２６π／３２）＝０．８３１４６９６１２３… Ｐ_１０＝COS（５π／１６） ＝−COS(２７π／３２）＝０．８８１９２１２６４４… Ｐ_１１＝COS（４π／３２） ＝−COS（２８π／３２）＝０．９２３８７９５３２５… Ｐ_１２＝COS（３π／３２） ＝−COS（２９π／３２）＝０．９５６７４０３３５７… Ｐ_１３＝COS（２π／３２） ＝−COS（３０π／３２）＝０．９８０７８５２８０４… Ｐ_１４＝COS（π／１６） ＝−COS(３１π／３２）＝０．９９５１８４７２７６… Ｐ_１５＝COS（０π）＝−COS（π）＝１

【０１９８】この実施例の１６−１６ＤＣＴ／２−８−
１６ＤＣＴ装置２１０は、固定係数乗算回路の一部を１
６−１６ＤＣＴ及び２−８−１６ＤＣＴで共用してパイ
プライン形式で演算を高速に行い、かつ、小規模の回路
で１６−１６ＤＣＴと２−８−１６ＤＣＴとを行うよう
にした装置であり、この１６−１６ＤＣＴ／２−８−１
６ＤＣＴ装置２１０は、ＭＵＸ２１２と、第１のレジス
タ群２１３の１６個のレジスタ１４_１〜１４_１６と、第
１の加算回路群２１７の８個の加算回路１８_１〜１８_８
と、減算回路群２１９の８個の減算回路２０_１〜２０_８
と、第２のレジスタ群２２１の１６個のレジスタ２２_１
〜２２_１６と、第１のＭＵＸ群２２３の１６個のＭＵＸ
２２４_１〜２２４_１６と、第１の加減算回路群２２５の
２つの加減算回路２２６_１、２２６_２と、第２のＭＵＸ
群２２７の２個のＭＵＸ２８_１、２８_２と、第３のレジ
スタ群２２９の１５個のレジスタ３０_１〜３０_１５と、
Ｐ _７係数乗算回路２３２_１と、Ｐ_１１係数乗算回路２３
２_２と、Ｐ_３係数乗算回路２３２_３と、Ｐ_１３係数乗算
回路２３２_４と、Ｐ_９係数乗算回路２３２_５と、Ｐ _５係
数乗算回路２３２_６と、Ｐ_１係数乗算回路２３２_７と、
Ｐ_１４／Ｐ_７係数乗算回路２３２_８と、Ｐ_１２／Ｐ_１１
係数乗算回路２３２_９と、Ｐ_１０／Ｐ_３係数乗算回路２
３２_１０と、Ｐ_８／Ｐ_１３係数乗算回路２３２_１１と、
Ｐ_６／Ｐ_９係数乗算回路２３２_１２と、Ｐ_４／Ｐ_５係数
乗算回路２３２_１３と、Ｐ_２係数乗算回路２３２
_１４と、Ｐ_０／Ｐ_１係数乗算回路２３２_１５と、第４の
レジスタ群２３３の１５個のレジスタ２３４_１〜２３４
_１５と、第２の加算回路群２３７の６個の加算回路２３
８_１〜２３８_６と、８個のアンド回路２３６_１〜２３６
_９と、第５のレジスタ群３９の６個のレジスタ４０_１〜
４０_６とから構成されている。なお、レジスタ１４_１〜
１４_１６は、図１３では、Ｒで示す。

【０１９９】ＭＵＸ２１２は、１６×１６画素データの
各行の１６画素データについての一次ＤＣＴのための１
６個の画素データ又は一次ＤＣＴで得られた１６×１６
データの各列の１６個の画素データを次のように選択的
に出力するものである。以下、ＭＵＸ１２Ｂから出力さ
れる１６個のデータの各々をｆ_０〜 ｆ_１６で参照す
る。ＭＵＸ２１２は、１６−１６ＤＣＴにおいては第１
のレジスタ群２１３のレジスタ１４_１にデータｆ_０を、
レジスタ１４_２にｆ_１５を、レジスタ１４_３にｆ _１を、
レジスタ１４_４にｆ_１４を、レジスタ１４_５にｆ_２を、
レジスタ１４_６にｆ_１３を、レジスタ１４_７にｆ_３を、
レジスタ１４_８にｆ_１２を記憶させ、レジスタ１４_９に
データｆ_４を、レジスタ１４_１０にｆ_１１を、レジスタ
１４_１１にｆ_５を、レジスタ１４_１２にｆ_１０を、レジ
スタ１４_１３にｆ_６を、レジスタ１４_１４にｆ_９を、レ
ジスタ１４_１５にｆ_７を、データレジ スタ１４_１６に
ｆ_８を記憶させ、２−４−８ＤＣＴにおいてはデータｆ
_０〜ｆ_１５を これらデータｆ_０〜ｆ_１５対応にレジス
タ１４_１〜１４_１６に記憶させる。

【０２００】第１の加算回路群２１７のうちの加算回路
１８_１〜１８_８は、いずれも、１６−１６ＤＣＴにおい
ても、また、２−８−１６ＤＣＴにおいても、２つのレ
ジスタに記憶されているデータを加算する。すなわち、
加算回路１８_１は、レジスタ１４_１に記憶されているデ
ータとレジスタ１４_２に記憶されているデータとを加算
する。加算回路１８_２は、レジスタ１４_３ に記憶され
ているデータとレジスタ１４_４に記憶されているデータ
とを加算する。加算回路１８_３は、レジスタ１４_５に記
憶されているデータとレジスタ１４_６に記憶されている
データとを加算する。加算回路１８_４は、デー タレジ
スタ１４_７に記憶されているデータとレジスタ１４_８に
記憶されているデータとを加算する。

【０２０１】１８_５は、レジスタ１４_９に記憶されてい
るデ ータとレジスタ１４_１０に記憶されているデータ
とを加算する。加算回路１８_６は、レジスタ１４_１１に
記憶されているデータとレジスタ１４_１２に記憶されて
いるデータとを加算する。加算回路１８_７は、レジスタ
１４_１３に記憶されているデータとレジスタ１４_１４に
記憶されているデータとを加算する。加算回路１８
_８は、レジスタ１４_１５に記憶されているデータとレジ
スタ１４_１６に記憶されているデータとを加算する。

【０２０２】減算回路群２１９のうちの減算回路２０_１
〜２０_８は、いずれも、１６−１６ＤＣＴにおいても、
また、２−８−１６ＤＣＴにおいても、２つのレジスタ
に記憶されているデータを減算する。すなわち、減算回
路２０_１は、レジスタ１４_１から記憶されているデータ
からレジスタ１４_２に記憶されているデータを減算す
る。減算回路２０_２は、レジスタ１４_３に記憶されてい
るデータからレジスタ１４_４に記憶されているデータを
減算する。減算回路２０_３は、レジスタ１４_５に記憶さ
れているデータからレジスタ１４_６に記憶されているデ
ータを減算する。減算回路２０_４は、レジスタ１４_７に
記憶されているデータからレジスタ１４_８に記憶されて
いるデータを減算する。

【０２０３】減算回路２０_５は、レジスタ１４_９から記
憶されているデータからレジスタ１４_１０に記憶されて
いるデータを減算する。減算回路２０_６は、レジスタ１
４_{１ １}に記憶されているデータからレジスタ１４_１２に
記憶されているデータを減算する。減算回路２０_７は、
レジスタ１４_１３に記憶されているデータからレジスタ
１４_１４に記憶されているデータを減算する。減算回路
２０_８は、レジスタ１４_１５に記憶されているデータか
らレジスタ１４_１６に記憶されているデータを減算す
る。

【０２０４】第２のレジスタ群２２１のうちのレジスタ
２２_１は、加算回路１８_１から出力されるデータを一時
記憶する。レジスタ２２_２は、加算回路１８_２から出力
されるデータを一時記憶する。レジスタ２２_３は、加算
回路１８_３から出力されるデータを一時記憶する。レジ
スタ２２_４は、加算回 路１８_４から出力されるデータ
を一時記憶する。レジスタ２２_５は、加算回路１８_５か
ら出力されるデータを一時記憶する。レジスタ２２
_６は、加算回路１８_６から出力されるデータを一時記憶
する。レジスタ２２_７は、加算回路１８_７から出力され
るデータを一時記憶する。レジスタ２２_８は、加算回路
１８_８から出力されるデータを一時記憶する。

【０２０５】レジスタ２２_１は、減算回路２０_１から出
力されるデータを一時記憶する。レジスタ２２_２は、減
算回路２０_２から出力されるデータを一時記憶 する。
レジスタ２２_３は、減算回路２０_３から出力されるデー
タを一時記 憶する。レジスタ２２_４は、減算回路２０
_４から出力されるデータを一時 記憶する。レジスタ２
２_５は、減算回路２０_５から出力されるデータを一 時
記憶する。レジスタ２２_６は、減算回路２０_６から出力
されるデータを 一時記憶する。レジスタ２２ _７は、減
算回路２０_７から出力されるデータ を一時記憶する。
レジスタ２２_８は、減算回路２０_８から出力されるデー
タを一時記憶する。

【０２０６】第１のＭＵＸ群２２３のＭＵＸ２２４_１〜
２２４_８におけるデータの選択動作は、１６−１６ＤＣ
Ｔにおいても、また、２−８−１６ＤＣＴにおいても、
同じである。すなわち、ＭＵＸ２２４_１は、レジスタ２
２_１〜２２_８の出力に接続され、レジスタ２２_１、２２
_４ 、２２_５、２２_８、２２_１、２２_４、２２_５、２２
_８の順でこれらのレジスタを選択して８個のデータを順
次出力する。ＭＵＸ２２４_２は、レジスタ２２_１〜２２
_８の出力に接続され、レジスタ２２_２、２２_３、２
２_６、２２_７、２２_２、２２_３、２２_６、２２_７の順で
これらのレジスタを選択して８個のデータを順次出力す
る。ＭＵＸ２２４_３は、レジスタ２２_１〜２２_８の出力
に接続され、レジスタ２２_１、２２_４、２２_５、２
２_８、２２_２、２２_３、２２_６、２２_７の順でこれらの
レジスタを選択して８個のデータを順次出力する。ＭＵ
Ｘ２２４_４は、レジスタ２２_１〜２２_８の出力に接続さ
れ、レジスタ２２_２、２２_３ 、２２_６、２２_７、２２
_１、２２_４、２２_５、２２_８の順でこれらのレジスタを
選択して８個のデータを順出力する。

【０２０７】ＭＵＸ２２４_５は、レジスタ２２_１〜２２
_８の出力に接続され、レジスタ２２ _１、２２_８、２
２_６、２２_３、２２_７、２２_２、２２_５、２２_４の順で
これらのレジスタを選択して８個のデータを順次出力す
る。ＭＵＸ２２４_６は、レジスタ２２_１〜２２_８の出力
に接続され、レジスタ２２_２、２２_７、２２_１、２
２_７、２２_４、２２_５、２２_３、２２_６の順でこれらの
レジスタを選択して８個のデータを順次出力する。ＭＵ
Ｘ２２４_７は、レジスタ２２_１〜２２_８の出力に接続さ
れ、レジスタ２２_３、２２_６、２２_４、２２_５、２
２_１、２２_８、２２_２、２２ _７の順でこれらのレジスタ
を選択して８個のデータを順次出力する。ＭＵＸ２２４
_８は、レジスタ２２_１〜２２_８の出力に接続され、レジ
スタ２２_４、２２_５、２２_７ 、２２_２ 、２２_３、２
２_６、２２_１、２２_８の順でこれらのレジスタを選択し
て８個のデータを順出力する。

【０２０８】第１のＭＵＸ群２２３のＭＵＸ２２_９〜２
２_１６におけるデータの選択動作は、１６−１６ＤＣＴ
の場合と２−８−１６ＤＣＴの場合とでは次のように異
なる。１６−１６ＤＣＴの場合におけるＭＵＸ２２_９〜
２２_１６でのデータの選択動作は、次の通りである。

【０２０９】ＭＵＸ２２４_９は、レジスタ２２_９〜２２
_１６の出力に接続され、レジスタ２２_９、２２_１４、２
２_１５、２２_１３、２２_１２、２２_１０、２２_１１、２
２_{１ ６}の順でこれらのレジスタを選択して８個のデータ
を順次出力する。ＭＵＸ２２４_１０は、レジスタ２２_９
〜２２_１６の出力に接続され、レジスタ２２_１０、２２
_９、２２_１２、２２_１１、２２_１４、２２_１３、２２
_１６、２２_１５の順でこれらのレジスタを選択して８個
のデータを順次出力する。ＭＵＸ２２４_１１は、レジス
タ２２_９〜２２_１６の出力に接続され、レジスタ２２
_１１、２２_１３、２２_９、２２_１５、２２_１０、２２
_１６、２２_１２、２２_１４の順でこれらのレジスタを選
択して８個のデータを順次出力する。ＭＵＸ２２
_１２は、レジスタ２２ _９〜２２_１６の出力に接続され、
レジスタ２２_１２、２２_１５、２２_１１、２２ _９、２２
_１６、２２_１４、２２_１０、２２_１３の順でこれらのレ
ジスタを選択して８個のデータを順次出力する。

【０２１０】ＭＵＸ２２４_１３は、レジスタ２２_９〜２
２_１６の出力に接続され、レジスタ２２_１３、２
２_１０、２２_１４、２２_１６、２２_９、２２_１１、２２
_１５、２２ _１２の順でこれらのレジスタを選択して８個
のデータを順次出力する。ＭＵＸ２２４_１４は、レジス
タ２２_９〜２２_１６の出力に接続され、レジスタ２２
_１４、２２_１２、２２_１６、２２_１０、２２_１５、２２
_９、２２_１３、２２_１１の順でこれらのレジスタを選択
して８個のデータを順次出力する。ＭＵＸ２２４
_１５は、レジスタ２２_９〜２２_１６の出力に接続され、
レジスタ２２_１５、２２_１６、２２_１３、２２_１４、２
２_１１、２２_１２、２２_９、２２_１０の順でこれらのレ
ジスタを選択して８個のデータを順次出力する。ＭＵＸ
２２_１６は、レジスタ２２_９〜２２_１６の出力に接続さ
れ、レジスタ２２_１６、２２_１１、２２_１０、２
２_１２、２２_１３、２２_１５、２２_１４、２２_９の順で
これらのレジスタを選択して８個のデータを順次出力す
る。

【０２１１】２−４−８ＤＣＴの場合におけるＭＵＸ２
２_９〜２２_１６でのデータの選択動作は、次の通りであ
る。ＭＵＸ２２４_９は、レジスタ２２_９〜２２_１６の出
力に接続され、レジスタ２２_９、２２_１２、２２_１３、
２２_１６、２２_９、２２_１２、２２_１３、２２_１６の順
でこれらのレジスタを選択して８個のデータを順次出力
する。ＭＵＸ２２４ _１０は、レジスタ２２_９〜２２_１６
の出力に接続され、レジスタ２２_９、２２_{１ ６}、２２
_１２、２２_１３、２２_１０、２２_１１、２２_１４、２２
_１５の順でこれらのレジスタを選択して８個のデータを
順次出力する。ＭＵＸ２２４_１１は、レジスタ２２_９〜
２２_１６の出力に接続され、レジスタ２２_１０、２２
_１１、２２ _１４、２２_１５、２２_９、２２_１２、２２
_１３、２２_１６の順でこれらのレジスタを選択して８個
のデータを順次出力する。ＭＵＸ２２_１２は、レジスタ
２２_９〜２２_１６の出力に接続され、レジスタ２２_９、
２２_１６、２２_１１、２２_１４、２２_１０、２２_１５、
２２_１２、２２_１３の順でこれらのレジスタを選択して
８個のデータを順次出力する。

【０２１２】ＭＵＸ２２４_１３は、レジスタ２２_９〜２
２_１６の出力に接続され、レジスタ２２_１０、２
２_１５、２２_９、２２_１６、２２_１２、２２_１３、２２
_１１、２２ _１４の順でこれらのレジスタを選択して８個
のデータを順次出力する。ＭＵＸ２２４_１４は、レジス
タ２２_９〜２２_１６の出力に接続され、レジスタ２２
_１１、２２_１４、２２_１２、２２_１３、２２_９、２２
_１６、２２_１０、２２_１５の順でこれらのレジスタを選
択して８個のデータを順次出力する。ＭＵＸ２２４_１５
は、レジスタ２２_９〜２２_１６の出力に接続され、レジ
スタ２２_１０、２２_１１、２２_１２、２２_１１、２２
_１０、２２_１１、２２_１２、２２_１１の順でこれらのレ
ジスタを選択して８個のデータを順次出力する。ＭＵＸ
２２_１６は、レジスタ２２_９〜２２_１６の出力に接続さ
れ、レジスタ２２_１２、２２_１３、２２_１０、２
２_１５、２２_１１、２２_１４、２２_９、２２_１６の順で
これらのレジスタを選択して８個のデータを順次出力す
る。

【０２１３】第１の加減算回路群２５のうちの加減算回
路２２６_１は、１６−１６ＤＣＴにおいても、また、２
−８−１６ＤＣＴにおいても、ＭＵＸ２２４_１から順次
出力される８個のデータとＭＵＸ２２４_２から順次出力
される８個のデータとをその出力順の第１番目乃至第４
番目のデータに対しては加算を行い、出力順の第５番目
乃至第８番目のデータに対しては減算を行う。加減算回
路２２６_１での減算は、ＭＵＸ２２４_１から出力される
データからＭＵＸ２２４_２ら出力されるデータを差し引
いて行う。加減算回路２２６_２は、１６−１６ＤＣＴに
おいても、また、２−８−１６ＤＣＴにおいても、ＭＵ
Ｘ２２４_９から順次出力される８個のデータとＭＵＸ２
２４_１５から順次出力される８個のデータとをその出力
順の第１番目乃至第４番目のデータに対しては加算を行
い、出力順の第５番目及び第８番目のデータに対しては
減算を行う。加減算回路２２６_２での減算は、ＭＵＸ２
２４_９から出力されるデータからＭＵＸ２２_１５から出
力されるデータを差し引いて行う。

【０２１４】第２のＭＵＸ群２７のうちのＭＵＸ２８_１
は、１６−１６ＤＣＴにおいては、ＭＵＸ２２_９から順
次出力される８個のデータを順次選択し、２−８−１６
ＤＣＴにおいては、加減算回路２２６_２から順次出力さ
れるデータを選択する。また、ＭＵＸ２８_２は、１６−
１６ＤＣＴにおいては、ＭＵＸ２２４_１５から順次出力
される８個のデータを順次選択し、２−８−１６ＤＣＴ
においては、ＭＵＸ２２４_１５が８個のデータを順次出
力するのに対応して８回（８つの動作サイクル）“０″
のデータを選択する。

【０２１５】第３のレジスタ群２２９のレジスタ３０_１
は、加減算回路２２６_１から順次出力される８個の演算
結果のデータを順次記憶する。レジスタ３０_２は、ＭＵ
Ｘ２２４_３から順次選択されて出力される８個のデータ
を順次記憶する。レジスタ３０_３は、ＭＵＸ２２４_４か
ら順次選択されて出力される８個のデータを順次記憶す
る。レジスタ３０_４は、ＭＵＸ２２４_５から順次選択さ
れて出力される８個のデータを順次記憶する。レジスタ
３０_５は、ＭＵＸ２２４_６から順次選択されて出力され
る８個のデータを順次記憶する。レジスタ３０_６は、Ｍ
ＵＸ２２４_７から順次選択されて出力される８個のデー
タを順次記憶する。レジスタ３０_７は、ＭＵＸ２２４_８
から順次選択されて出力される８個のデータを順次記憶
する。

【０２１６】レジスタ３０_８は、ＭＵＸ２２４_９から順
次出力される８個の演算結果のデータを順次記憶する。
レジスタ３０_９は、ＭＵＸ２２４_１０から順次選択され
て出力される８個のデータを順次記憶する。レジスタ３
０_１０は、ＭＵＸ２２４_１１から順次選択されて出力さ
れる８個のデータを順次記憶する。レジスタ３０
_１１は、ＭＵＸ２２４_１２から順次選択されて出力され
る８個のデータを順次記憶する。レジスタ３０_１２は、
ＭＵＸ２２４_１３から順次選択されて出力される８個の
データを順次記憶する。レジスタ３０_１３は、ＭＵＸ２
２４_１４から順次選択されて出力される８個のデータを
順次記憶する。レジスタ３０_１５は、ＭＵＸ２２４_１６
から順次選択されて出力される８個のデータを順次記憶
する。

【０２１７】Ｐ_７係数乗算回路２３２_１〜２３２_７は、
いずれも、１６−１６ＤＣＴにおいても 、また、２−
８−１６ＤＣＴにおいても、レジスタから出力されるデ
ータに対して同じ固定係数を乗ずる。すなわち、Ｐ_７係
数乗算回路２３２_１は、データ レジスタ３０_１から順
次出力される８個のデータの各々に固定係数Ｐ_７を乗ず
る。Ｐ_１１係数乗算回路２３２_２は、レジスタ３０_２か
ら順次出力される８個のデータの各々に固定係数Ｐ_１１
を乗ずる。Ｐ_３係数乗算回路２３２_３は、データレジ
スタ３０_３から順次出力される８個のデータの各々に固
定係数Ｐ_３を乗ずる。Ｐ_１３係数乗算回路２３２_４は、
レジスタ３０_４から順次出力される８個のデータの各々
に固定係数Ｐ_１３を乗ずる。Ｐ_９係数乗算回路２３２_５
は、レジスタ３０_５から順次出力される８個のデータの
各々に固定係数Ｐ_９を乗ずる。Ｐ _５係数乗算回路２３２
_６は、レジスタ３０_６から順次出力される８個のデータ
の各々に固定係数Ｐ_５を乗ずる。Ｐ_１係数乗算回路２３
２_７は、レジスタ３０_７から順次出力される８個のデー
タの各々に固定係数Ｐ_１を乗ずる。

【０２１８】Ｐ_１４／Ｐ_７係数乗算回路２３２_８〜２３
２_１５は、いずれも、８−８ＤＣＴと２−４ −８ＤＣ
Ｔとで固定係数の切り替えが行われて固定係数の乗算が
行われる。すなわち、Ｐ_１４／Ｐ_７係数乗算回路２３２
_８は、１６−１６ＤＣＴにおいてはデータレジスタ３０
_８から順次出力される８個のデータの各々に固定係数Ｐ
_１４を乗じ、２−８−１６ＤＣＴにおいてはレジスタ３
０_８から順次出力される８個のデータの各々に固定係数
Ｐ_７を乗ずる。Ｐ_１２／Ｐ_１１係数乗算回路２３２
_９は、１６− １６ＤＣＴにおいてはレジスタ３０_９か
ら順次出力される８個のデータの各々に固定係数Ｐ_１２
を乗じ、２−８−１６ＤＣＴにおいてはレジスタ３０_９
から順次出力される８個のデータの各々に固定係数Ｐ
_１１を乗ずる。

【０２１９】Ｐ_１０／Ｐ_３係数乗算回路２３２_１０は、
１６−１６ＤＣＴにおいてはレジスタ３０_１０から順次
出力される８個のデータの各々に固定係数Ｐ_１０を乗
じ、２−８−１６ＤＣＴにおいてはレジスタ３０_１０か
ら順次出力される８個のデータの各々に固定係数Ｐ_３を
乗ずる。Ｐ_８／Ｐ_１３係数乗算回路２３２_１１は、１６
−１６ＤＣＴにおい てはレジスタ３０_１１から順次出
力される８個のデータの各々に固定係数Ｐ_８を乗じ、２
−８−１６ＤＣＴにおいてはレジスタ３０_１１から順次
出力される８個のデータの各々に固定係数Ｐ_１３を乗ず
る。

【０２２０】Ｐ_６／Ｐ_９係数乗算回路２３２_１２は、１
６−１６ＤＣＴにおいてはレジスタ３０_１２から順次出
力される８個のデータの各々に固定係数Ｐ_６を乗じ、２
−８−１６ＤＣＴにおいてはレジスタ３０_１２から順次
出力される８個のデータの各々に固定係数Ｐ_９を乗ず
る。Ｐ_４／Ｐ_５係数乗算回路２３２_１３は、１６−１６
ＤＣＴにおいてはレジスタ３０_１３から順次出力される
８個のデータの各々に固定係数Ｐ_４を乗じ、２−８−１
６ＤＣＴにおいてはレジスタ３０_１３から順次出力され
る８個のデータの各々に固定係数Ｐ_５を乗ずる。Ｐ_２係
数乗算回路２３２_１４は、レジスタ３０_１４から順次出
力される８個のデータの各々に固定係数Ｐ_２を乗ずる。
Ｐ_０／Ｐ_１係数乗算回路２３２_１５は、１６−１６ＤＣ
Ｔにおいてはレジスタ３０_１５から順次出力される８個
のデータの各々に固定係数Ｐ_０を乗じ、２−８−１６Ｄ
ＣＴにおいてはレジスタ３０_１５から順次出力 される
８個のデータの各々に固定係数Ｐ_１を乗ずる。

【０２２１】第４のレジスタ群２３３のレジスタ２３４
_１、２３４_３、２３４_５、２３４_{１ ４}は、いずれも、１
６−１６ＤＣＴにおいても、また、２−８−１６ＤＣＴ
においても、順次記憶されるデータの符号を以下に述べ
る符号で出力する。すなわち、レジスタ２３４_１は、Ｐ
_７係数乗算回路２３２_１から順次出力される８個のデー
タの各々を順次記憶し、その各データを正の値として順
次出力する。レジスタ２３４_３は、Ｐ_３係数乗算回路２
３２_３から順次出力される８個のデータの各々を順次記
憶し、その第１番目、第４番目、第５番目及び第８番目
のデータを正の値として出力し、第２番目、第３番目、
第６番目及び第７番目のデータを負の値として出力す
る。

【０２２２】レジスタ２３４_５は、Ｐ_９係数乗算回路２
３２_５から順次出力される８個のデータの各々を順次記
憶し、その第１番目、第３番目、第５番目及び第７番目
のデータを正の値として出力し、第２番目、第４番目、
第６番目及び第８番目のデータを負の値として出力す
る。レジスタ２３４_１４は、Ｐ_２係数乗算回路２３２_１
４から順次出力される８個のデータの各々を順次記憶
し、その第１番目、第４番目、第６番目及び第７番目の
データを正の値として出力し、第２番目、第３番目、第
５番目及び第８番目のデータを負の値として出力する。

【０２２３】レジスタ２３４_２は、Ｐ_１１係数乗算回路
２３４_２から順次出力される８個のデータの各々を順次
記憶し、１６−１６ＤＣＴにおいてはその第１番目、第
４番目及び第６番目のデータを正の値として出力し、第
２番目、第３番目、第５番目、第７番目及び第８番目の
データを負の値として出力し、２−８−１６ＤＣＴにお
いてはその第１番目、第２番目、第６番目及び第７番目
のデータを正の値として出力し、第３番目〜第５番目及
び第８番目のデータを負の値として出力する。

【０２２４】レジスタ２３４_４は、Ｐ_１３係数乗算回路
２３２_４から順次出力される８個のデータの各々を順次
記憶し、１６−１６ＤＣＴにおいてはその第１番目、第
３番目、第５番目及び第７番目のデータを正の値として
出力し、第２番目、第４番目、第６番目及び第８番目の
データを負の値として出力し、２−８−１６ＤＣＴにお
いてはその第２番目、第４番目、第５番目及び第８番目
のデータを正の値として出力し、第１番目、第３番目、
第６番目及び第７番目のデータを負の値として出力す
る。

【０２２５】レジスタ２３４_６は、Ｐ_５係数乗算回路２
３２_６から順次出力される８個のデータの各々を順次記
憶し、１６−１６ＤＣＴにおいてはその第１番目、第３
番目、第５番目及び第７番目のデータを正の値として出
力し、第２番目、第４番目、第６番目及び第８番目のデ
ータを負の値として出力し、２−８−１６ＤＣＴにおい
てはその第２番目、第３番目、第５番目及び第８番目の
データを正の値として出力し、第１番目、第４番目、第
６番目及び第７番目のデータを負の値として出力する。

【０２２６】レジスタ２３４_７は、Ｐ_１係数乗算回路２
３２_７から順次出力される８個のデータの各々を順次記
憶し、１６−１６ＤＣＴにおいてはその第１番目、第３
番目、第５番目及び第７番目のデータを正の値として出
力し、第２番目、第４番目、第６番目及び第８番目のデ
ータを負の値として出力し、２−８−１６ＤＣＴにおい
てはその第２番目、第３番目、第５番目及び第７番目の
データを正の値として出力し、第１番目、第４番目、第
６番目及び第８番目のデータを負の値として出力する。

【０２２７】レジスタ２３４_８は、Ｐ_１４／Ｐ_７ 係数
乗算回路２３２_８から順次出力される８個のデータの各
々を順次記憶し、１６−１６ＤＣＴにおいてはその第１
番目、第３番目、第４番目、第５番目及び第７番目のデ
ータを正の値として出力し、第２番目、第６番目及び第
８番目のデータを負の値として出力し、２−８−１６Ｄ
ＣＴにおいてはその各データを正の値として出力する。

【０２２８】レジスタ２３４_９は、Ｐ_１２／Ｐ_１１係数
乗算回路２３２_９から順次出力される８個のデータの各
々を順次記憶し、１６−１６ＤＣＴにおいてはその第１
番目、第２番目、第７番目及び第８番目のデータを正の
値として出力し、第３番目〜第６番目のデータを負の値
として出力し、２−８−１６ＤＣＴにおいてはその第１
番目、第２番目、第４番目、第６番目及び第７番目のデ
ータを正の値として出力し、第３番目、第５番目及び第
８番目のデータを負の値として出力する。

【０２２９】レジスタ２３４_１０は、Ｐ_１０／Ｐ_３係数
乗算回路２３２_１０から順次出力される８個のデータの
各々を順次記憶し、１６−１６ＤＣＴにおいてはその第
１番目及び第３番目のデータを正の値として出力し、第
２番目、第４番目〜第８番目のデータを負の値として出
力し、２−８−１６ＤＣＴにおいてはその第１番目及び
第４番目〜第８番目のデータを正の値として出力し、第
２番目及び第３番目のデータを負の値として出力する。

【０２３０】レジスタ２３４_１１は、Ｐ_８／Ｐ_１３係数
乗算回路２３２_１１から順次出力される８個のデータの
各々を順次記憶し、１６−１６ＤＣＴにおいてはその第
１番目及び第４番目〜第６番目のデータを正の値として
出力し、第２番目、第３番目、第７番目及び第８番目の
データを負の値として出力し、２−８−１６ＤＣＴにお
いてはその第１番目、第４番目、第６番目及び第８番目
のデータを正の値として出力し、第２番目、第３番目、
第５番目及び第７番目のデータを負の値として出力す
る。

【０２３１】また、レジスタ２３４_１２は、Ｐ_６／Ｐ_９
係数乗算回路２３２_１２から順次出力される８個のデー
タの各々を順次記憶し、１６−１６ＤＣＴにおいてはそ
の第１番目〜第３番目、第５番目及び第６番目のデータ
を正の値として出力し、第４番目、第７番目及び第８番
目のデータを負の値として出力し、２−８−１６ＤＣＴ
においてはその第１番目、第３番目、第５番目及び第７
番目のデータを正の値として出力し、第２番目、第４番
目、第６番目及び第８番目のデータを負の値として出力
する。

【０２３２】レジスタ２３４_１３は、Ｐ_４／Ｐ_５係数乗
算回路２３２_１３から順次出力される８個のデータの各
々を順次記憶し、１６−１６ＤＣＴにおいてはその第１
番目、第３番目及び第５番目〜第８番目のデータを正の
値として出力し、第２番目及び第４番目のデータを負の
値として出力し、２−８−１６ＤＣＴにおいてはその第
１番目、第４番目、第５番目及び第８番目のデータを正
の値として出力し、第２番目、第３番目、第６番目及び
第７番目のデータを負の値として出力する。

【０２３３】レジスタ２３４_１４は、Ｐ_２係数乗算回路
２３２_１４から順次出力される８個のデータの各々を順
次記憶し、１６−１６ＤＣＴにおいても、また、２−８
−１６ＤＣＴにおいても、その第１番目、第４番目、第
６番目及び第７番目のデータを正の値として出力し、第
２番目、第３番目、第５番目及び第８番目のデータを負
の値として出力する。

【０２３４】レジスタ２３４_１５は、Ｐ_０／Ｐ_１係数乗
算回路２３２_１５から順次出力される８個のデータの各
々を順次記憶し、１６−１６ＤＣＴにおいてはその第１
番目〜第４番目及び第６番目〜第８番目のデータを正の
値として出力し、第５番目のデータを負の値として出力
し、２−８−１６ＤＣＴにおいてはその第１番目、第４
番目、第５番目及び第７番目のデータを正の値として出
力し、第２番目、第３番目、第６番目及び第８番目のデ
ータを負の値として出力する。

【０２３５】第２の加算回路群３５のうちの加算回路２
３８_１は、第５のレジスタ群２３９のうちのレジスタ４
０_１とアンド回路２３６_１と共にデータの累算回路を構
成している。アンド回路２３６_１は、その一方の入力に
でレジスタ４０_１のデータが供給され、１６−１６ＤＣ
Ｔにおいても、また、２−８−１６ＤＣＴにおいても、
その他方の入力に８つの動作サイクルのうちの第１動作
サイクルから第８動作サイクルまでの順に“０″、
“１″、“１″、“１″、“０″、“１″、“１″、
“１″が供給される。すなわち、レジスタ２３４_１から
出力され加算回路４０_１の一方の入力に供給されるデー
タと１つ前のクロックでレジスタ４０_１に記憶され次の
クロックでアンド回路２３６_１を経て加算回路２３８_１
の他方の入力に供給される１クロック前のデータとが加
算回路２３８_１で加算された累算値がレジスタ４０_１か
ら出力される。

【０２３６】また、加算回路２３８_２も、レジスタ４０
_２とアンド回路２３６_２と共にデータの累算回路を構成
している。アンド回路２３６_２の一方の入力にはレジス
タ４０_２のデータが供給され、その他方の入力に、１６
−１６ＤＣＴにおいても、また、２−８−１６ＤＣＴに
おいても、８つの動作サイクルのうちの第１動作サイク
ルから第８動作サイクルまでの順に“０″、“１″、
“１″、“１″、“０″、“１″、“１″、“１″が、
図示しない２進値列発生回路から供給される。すなわ
ち、レジスタ２３４_２及びレジスタ２３４_３から出力さ
れ加算回路２３８_２の第１及び第２の入力に供給される
データと１つ前のクロックでレジスタ４０_２に記憶され
次のクロックでアンド回路２３６_２を経て加算回路２３
８_２の第３の入力に供給される１クロック前のデータと
が加算回路２３８_２で加算された累算値がレジスタ４０
_２から出力される。

【０２３７】また、加算回路２３８_３も、レジスタ４０
_３及びアンド回路２３６_３と共にデータの累算回路を構
成している。アンド回路２３６_３は、その一方の入力に
レジスタ４０_３のデータが供給され、その他方の入力
に、１６−１６ＤＣＴにおいても、また、２−８−１６
ＤＣＴにおいても、８つの動作サイクルのうちの第１動
作サイクルから第８動作サイクルまでの順で“０″、
“１″、“０″、“１″、“０″、“１″、“０″、
“１″が、図示しない２進値列発生回路から供給され
る。すなわち、レジスタ２３４_４〜２３４_７から出力さ
れ加算回路２３８_３の４つの入力に供給されるデータと
１つ前のクロックでレジスタ４０_３に記憶され次のクロ
ックでアンド回路２３６_３を経て加算回路２３８_３の一
方の入力に供給される１クロック前のデータとが加算回
路２３８_３で加算された累算値がレジスタ４０_３から出
力される。

【０２３８】また、加算回路２３８_４は、１６−１６Ｄ
ＣＴにおいては、レジスタ２３４_８〜２３４_１５のデー
タを加算してレジスタ４０_４に記憶し、また、２−８−
１６ＤＣＴにおいては、レジスタ２３４_８〜２３４_１５
及びアンド回路２３６_５と共にデータの累算回路を構成
している。すなわち、アンド回路２３６_５ の一方の入
力には、レジスタ４０_５のデータが供給され、その他方
の入力には、１６−１６ＤＣＴにおいては、８つの動作
サイクルのうちの第１動作サイクルから第８動作サイク
ルまで“０″が、図示しない２進値列発生回路から供給
される一方、２−８−１６ＤＣＴにおいては、８つの動
作サイクルのうちの第１動作サイクルから第８動作サイ
クルまでの順で“０″、“１″、“０″、“１″、
“０″、“１″、“０″、“１″が、図示しない２進値
列発生回路から供給される。

【０２３９】また、アンド回路２３６_７は、一方の入力
にレジスタ３０_８のデータが供給され、アンド回路２３
６_８は、一方の入力にレジスタ３０_９のデータが供給さ
れ、アンド回路２３６_９は、一方の入力にレジスタ３０
_１０のデータが供給される。また、アンド回路２３
６_７、２３６_８、２３６_９のいずれの他方の入力には、
１６−１６ＤＣＴにおいては、８つの動作サイクルのう
ちの第１動作サイクルから第８動作サイクルまで“０″
が、図示しない２進値列発生回路から供給される一方、
２−８−１６ＤＣＴにおいては、８つの動作サイクルの
うちの第１動作サイクルから第８動作サイクルまでの順
で“１″が、図示しない２進値列発生回路から供給され
る。

【０２４０】すなわち、１６−１６ＤＣＴにおいては、
レジスタ２３４_８〜２３４_１５から８つの動作サイクル
毎に順次出力されるデータが、動作サイクル毎に加算回
路２３８_４の第１〜第８の入力に供給されて加算され、
その各データはレジスタ４０ _４に順次記憶される一方、
２−８−１６ＤＣＴにおいては、レジスタ２３４_１１〜
２３４_１５から８つの動作サイクル毎に順次出力され加
算回路２３８_４の第４〜第８の入力に供給されるデータ
と１つ前のクロックでレジスタ４０_４に記憶され次のク
ロックでアンド回路２３６_５を経て加算回路２３８_４の
第９の入力に供給される１クロック前のデータとが加算
回路２３８_４で加算され、そのデータがレジスタ４０_４
から出力される。

【０２４１】次に、図１３及び図１４を参照して、この
実施例の動作について説明する。先ず、１６−１６ＤＣ
Ｔの動作について説明する。ＭＵＸ２１２から順次、１
６×１６画素データの各行の１６個の画素データ（ＤＣ
Ｔ入力データ）ｆ_０〜ｆ_１５の各々が、第１のレジスタ
群１３ Ａのレジスタ１４_０〜１４_１５に、次のように
記憶される。すなわち、第１のレジスタ群２１３のレジ
スタ１４_１にデータｆ_０を、レジスタ１４_２にｆ
_１５を、レジスタ１４_３にｆ_１を、レジスタ１４_４にｆ
_１４を、レジスタ１４_５にｆ_２を、レジスタ１４_６にｆ
_１３を、レジスタ１４_７にｆ_３を、レジスタ１４ _８にｆ
_１２を記憶させ、レジスタ１４_９にデータｆ_４を、レジ
スタ１４_１０にｆ _１１を、レジスタ１４_１１にｆ_５を、
レジスタ１４_１２にｆ_１０を、レジスタ１４_１３にｆ_６
を、レジスタ１４_１４にｆ_９を、レジスタ１４_１５にｆ
_７を、レジスタ１４_１６にｆ_８を記憶させる。

【０２４２】このように、レジスタ１４_１〜１４_１６に
１６個の画素データｆ_０〜ｆ_１５が記憶されると、加算
回路１８_１からデータｆ_０＋ｆ_１５＝ｅ_０が出力され、
加算回路１８_２からデータｆ_１＋ｆ_１４＝ｅ_１が出力さ
れ、加算回路１８_３からデータｆ_２＋ｆ_１３＝ｅ_２が出
力され、加算回路１８_４からデータｆ_３＋ｆ_１２＝ｅ _３
が出力され、加算回路１８_５からデータｆ_４＋ｆ_１１＝
ｅ_４が出力され、加算回路１８_６から加 算値ｆ_５＋ｆ
_１０＝ｅ_５が出力され、加算回路１８_７からデータｆ_６
＋ｆ_９＝ｅ_６が出力され、加算回路１８_８からデータｆ
_７＋ｆ_８＝ｅ_７が出力される。

【０２４３】減算回路２０_１からデータｆ_０−ｆ_１５＝
ａ_８が出力され、減算回路２０_２から データｆ_１−ｆ
_１４＝ｅ_９が出力され、減算回路２０_３からデータｆ_２
−ｆ _１３＝ｅ_１０が出力され、減算回路２０_４からデー
タｆ_３−ｆ_１２＝ｅ_１１が出力され、減算回路２０_５か
らデータｆ_４−ｆ_１１＝ｅ_１２が出力され、減算回路２
０_６からデータｆ_５−ｆ_１０＝ｅ_１３が出力され、減算
回路１８_７からデータｆ_６−ｆ_９＝ｅ_１４が出力され、
減算回路１８_８からデータｆ_７−ｆ_８＝ｅ_１５が出力さ
れる。

【０２４４】加算回路１８_１から出力されたｅ_０は、レ
ジスタ２２_１に記憶され、加算回路１８_２から出力され
たｅ_１は、レジスタ２２_２に記憶され、加算回路１８_３
から出力されたｅ_２は、レジスタ２２_３に記憶され、加
算回路１８_４から出力されたｅ_３は、レジスタ２２_４に
記憶され、加算回路１８_５から出力されたｅ_４は、レジ
スタ２２_５に記憶され、加算回路１８_６から出力された
ｅ_５は、レジスタ２２ _６に記憶され、加算回路１８_７か
ら出力されたｅ_６は、レジスタ２２_７に記憶され、加算
回路１８_８から出力されたｅ_７は、レジスタ２２_８に記
憶される。

【０２４５】減算回路２０_１から出力されたｅ_８は、レ
ジスタ２２_９に記憶され、減算回路２０_２から出力され
たｅ_９は、レジスタ２２_１０に記憶され、減算回路２０
_３から出力されたｅ_１０は、レジスタ２２_１１に記憶さ
れ、減算回路２０_４から出力されたｅ_１１は、レジスタ
２２_１２に記憶され、減算回路２０_５から出力されたｅ
_１２は、レジスタ２２_１３に記憶され、減算回路２０_６
から出力されたｅ_１３は、レジスタ２２_１４に記憶さ
れ、減算回路１８_７から出力されたｅ_１４は、レジスタ
２２_１５に記憶され、減算回路２０_８から出力されたｅ
_１５は、レジスタ２２_１６に記憶される。

【０２４６】加算回路１８_１〜加算回路１８_８から出力
されたデータｅ_０〜ｅ_７が、レジスタ２２_１〜２２_８を
経てＭＵＸ２２４_１〜２２４_８に入力されると、ＭＵＸ
２２４_１〜２２４_８から次のようなデータが出力され
る。ＭＵＸ２２４_１から８つの動作サイクルのうちの各
動作サイクル毎に順次出力される８個のデータｅ_０、ｅ
_３、ｅ_４、ｅ_７、ｅ_０、ｅ_３、ｅ_４、ｅ_７が、加減算回
路２２６_１に供給されると共に、ＭＵＸ２２４_２から８
つの動作サイクルのうちの各動作サイクル毎に順次出力
される８個のデータｅ_１、ｅ_２、ｅ_５、ｅ_６、ｅ_１、ｅ
_２、ｅ_５、ｅ_６が、加減算回路２２６_１に供給されて加
減算回路２２６_１から８つの動作サイクルのうちの各動
作サイクル毎にデータｅ_０＋ｅ_１、ｅ _３＋ｅ_２、ｅ_４＋
ｅ_５、ｅ_７＋ｅ_６、及びデータｅ_０−ｅ_１、ｅ_３−
ｅ_２、ｅ_４−ｅ_５、ｅ_７−ｅ_６が順次出力されてレジス
タ３０_１に記憶される。

【０２４７】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたデータｅ
_０、ｅ_１、ｅ_２、ｅ_３、ｅ_４、ｅ_５、ｅ_６、ｅ_７は、Ｍ
ＵＸ２２４_３で８つの動作サイクルのうちの各動作サイ
クル毎に選択されてＭＵＸ２２４_３からデータｅ_０、ｅ
_３、ｅ_４、ｅ_７、ｅ_１、ｅ_２、ｅ_５、ｅ_６が順次出力さ
れてレジスタ３０_２ に記憶される。レジスタ２２_１
〜２２_８ から８つの動作サイクルのうちの各動作サイ
クル毎に出力されたデータｅ_０、ｅ_１、ｅ_２、ｅ_３、ｅ
_４、ｅ_５、ｅ_６、ｅ_７は、ＭＵＸ２２４_４で８つの動作
サイクルのうちの各動作サイクル毎に選択されてＭＵＸ
２２４_４からｅ_１、ｅ_２、ｅ_５、ｅ_６、ｅ_０、ｅ_３ 、
ｅ_４ 、ｅ_７が順次出力されてレジスタ３０_３に記憶さ
れる。

【０２４８】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたデータｅ
_０ 、ｅ_１、ｅ_２、ｅ_３、ｅ_４、ｅ_５、ｅ_６、ｅ_７は、
ＭＵＸ２２４_５ で８つの動作サイクルのうちの各動作
サイクル毎に選択されてＭＵＸ２２４_５ からデータｅ
_０、ｅ_７、ｅ_５、ｅ_２、ｅ_６、ｅ_１、ｅ_４、ｅ_３が順次
出力されてレジスタ３０_４に記憶される。レジスタ２２
_１〜２２_８から８つの動作サイクルのうちの各動作サイ
クル毎に出力されたデータｅ_０、ｅ_１、ｅ_２、ｅ_３、ｅ
_４、ｅ_５、ｅ_６、ｅ_７は、ＭＵＸ２２４_６で８つの動作
サイクルのうちの各動作サイクル毎に選択されてＭＵＸ
２２４_６からデータｅ_１、ｅ_６、ｅ_０、ｅ_６、ｅ_３、ｅ
_４、ｅ_２、ｅ_５が順次出力されてレジスタ３０_５に記憶
される。

【０２４９】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたデータｅ
_０、ｅ_１、ｅ_２、ｅ_３、ｅ_４、ｅ_５、ｅ_６、ｅ_７は、Ｍ
ＵＸ２２４_７で８つの動作サイクルのうちの各動作サイ
クル毎に選択されてＭＵＸ２２４_７からデータｅ_２、ｅ
_５、ｅ_３、ｅ_４、ｅ_０、ｅ_７、ｅ_６、ｅ_１が順次出力さ
れてレジスタ３０_６に記憶される。レジスタ２２_１〜２
２_８から８つの動作サイクルのうちの各動作サイクル毎
に出力されたデータｅ_０、ｅ_１、ｅ_２、ｅ_３、ｅ_４、ｅ
_５、ｅ_６、ｅ_７は、ＭＵＸ２２４_８で８つの動作サイク
ルのうちの各動作サイクル毎に選択されてＭＵＸ２２４
_８からデータｅ_３、ｅ_４、ｅ_６、ｅ_１、ｅ_２、ｅ_５、ｅ
_０、ｅ_７が順次出力されてレジスタ３０_７に記憶され
る。

【０２５０】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたデータ
ｅ_８、ｅ_９、ｅ_１０、ｅ_１１、ｅ_１２、ｅ_１２、
ｅ_１３、ｅ _１４、ｅ_１５は、ＭＵＸ２２４_９で８つの動
作サイクルのうちの各動作サイクル毎に選択されてＭＵ
Ｘ２２４_９からデータｅ_８、ｅ_１３、ｅ_１４、ｅ_１２、
ｅ_{１ １}、ｅ_９、ｅ_１０、ｅ_１５が順次出力されてレジス
タ３０_８に記憶される。レジスタ２２_９〜２２_１６から
８つの動作サイクルのうちの各動作サイクル毎に出力さ
れたデータｅ_８、ｅ_９、ｅ_１０、ｅ_１１、ｅ_１２、ｅ
_１３、ｅ_１４、ｅ _１５は、ＭＵＸ２２４_１０で８つの動
作サイクルのうちの各動作サイクル毎に選択されてＭＵ
Ｘ２２４_１０からデータｅ_９、ｅ_８、ｅ_１１、ｅ_１０、
ｅ_１３、ｅ _１２、ｅ_１５、ｅ_１４が順次出力されてレジ
スタ３０_９に記憶される。

【０２５１】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたデータ
ｅ_８、ｅ_９、ｅ_１０、ｅ_１１、ｅ_１２、ｅ_１３、
ｅ_１４、ｅ _１５は、ＭＵＸ２２４_１１で８つの動作サイ
クルのうちの各動作サイクル毎に選択されてＭＵＸ２２
４_１１からｅ_１０、ｅ_１２、ｅ_８、ｅ_１４、ｅ_９、ｅ
_１５、ｅ_１１、ｅ_１３が順次出力されてレジスタ３０
_１０に記憶される。レジスタ２２_９〜２２_１６から８つ
の動作サイクルのうちの各動作サイクル毎に出力された
データｅ_８、ｅ_９、ｅ_１０、ｅ_１１、ｅ_１２、ｅ_１３、
ｅ_１４、ｅ _１５は、ＭＵＸ２２４_１２で８つの動作サイ
クルのうちの各動作サイクル毎に選択されてＭＵＸ２２
４_１２からデータｅ_１１、ｅ_１４、ｅ_１０、ｅ_８、ｅ
_１５、ｅ_１３、ｅ_９、ｅ_１２が順次出力されてレジスタ
３０_１１に記憶される。

【０２５２】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたデータ
ｅ_８、ｅ_９、ｅ_１０、ｅ_１１、ｅ_１２、ｅ_１３、
ｅ_１４、ｅ _１５は、ＭＵＸ２２４_１３で８つの動作サイ
クルのうちの各動作サイクル毎に選択されてＭＵＸ２２
４_１３からｅ_１２、ｅ_９、ｅ_１３、ｅ_１５、ｅ_８、ｅ
_１０、ｅ_１４、ｅ_１１が順次出力されてレジスタ３０
_１２に記憶される。レジスタ２２_９〜２２_１６から８つ
の動作サイクルのうちの各動作サイクル毎に出力された
データｅ_８、ｅ_９、ｅ_１０、ｅ_１１、ｅ_１２、ｅ_１３、
ｅ_１４、ｅ _１５は、ＭＵＸ２２４_１４で８つの動作サイ
クルのうちの各動作サイクル毎に選択されてＭＵＸ２２
４_１４からデータｅ_１３、ｅ_１１、ｅ_１５、ｅ_９、ｅ
_１４、ｅ_８、ｅ_１２、ｅ_１０が順次出力されてレジスタ
３０_１３に記憶される。

【０２５３】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたデータ
ｅ_８、ｅ_９、ｅ_１０、ｅ_１１、ｅ_１２、ｅ_１３、
ｅ_１４、ｅ _１５は、ＭＵＸ２２４_１５で８つの動作サイ
クルのうちの各動作サイクル毎に選択されてＭＵＸ２２
４_１５からｅ_１４、ｅ_１５、ｅ_１２、ｅ_１３、ｅ_１０、
ｅ_{１ １}、ｅ_８、ｅ_９が順次出力されてレジスタ３０_１４
に記憶される。レジスタ２２_９〜２２_１６から８つの動
作サイクルのうちの各動作サイクル毎に出力された
ｅ_１、ｅ_３、ｅ_５、ｅ_７、ｅ_９、ｅ_１１、ｅ_１３、ｅ
_１５は、ＭＵＸ２２４_１６で８つの動作サイクルのうち
の各動作サイクル毎に選択されてＭＵＸ２２４_１６から
ｅ_１５、ｅ_１０、ｅ_９、ｅ_１１、ｅ_１２、ｅ_１４、ｅ
_１３、ｅ _８が順次出力されてレジスタ３０_１５に記憶さ
れる。

【０２５４】レジスタ３０_１〜３０_７から８つの動作サ
イクルのうちの各動作サイクル毎に出力されるデータの
各々は、８つの動作サイクルのうちの各動作サイクル毎
に、対応する固定係数乗算回路２３２_１〜２３２_７で対
応する固定係数Ｐ_７、Ｐ_１１、Ｐ_３、Ｐ_１３、Ｐ_９、Ｐ
_５、Ｐ_１ が乗ぜられて対応するレジスタ２３４_１〜２
３４_７に記憶される。すなわち、レジスタ２３４_１に順
次記憶されたデータの各々は、８つの動作サイクルのう
ちの各動作サイクル毎に、加算回路２３８_１で加算され
てレジスタ４０_１に記憶される。

【０２５５】加算回路２３８_１から８つの動作サイクル
のうちの第１動作サイクルで出力されるデータは（ｅ_０
＋ｅ_１）Ｐ_７で、第２動作サイクルで出力されるデータ
は、（ｅ_０＋ｅ_１＋ｅ_３＋ｅ_２）Ｐ_７で、第３動作サイ
クルで出力されるデータは、（ｅ_０＋ｅ_１＋ｅ_３＋ｅ_２
＋ｅ_４＋ｅ_５）Ｐ_７で、第４動作サイクルで出力される
データは、（ｅ_０＋ｅ_１＋ｅ_３＋ｅ_２＋ｅ_４＋ｅ_５＋ｅ
_７＋ｅ_６）Ｐ_７、第５動作サイクルで出力されるデータ
は（ｅ_０＋ｅ_１）Ｐ_７で、第６動作サイクルで出力され
るデータは、（ｅ_０−ｅ_１＋ｅ_３−ｅ_２）Ｐ_７で、第７
動作サイクルで出力されるデータは、（ｅ_０−ｅ_１＋ｅ
_３−ｅ_２＋ｅ_４−ｅ_５）Ｐ_７で、第４動作サイクルで出
力されるデータは、（ｅ_０−ｅ_１＋ｅ_３−ｅ_２＋ｅ_４−
ｅ_５＋ｅ _７−ｅ_６）Ｐ_７である。加算回路２３８_１から
８つの動作サイクルの各動作サイクル毎に出力されるデ
ータのうち、第４動作サイクル及び第８動作サイクルで
出力されるデータが、式（６５）の演算値Ｆ_０及びＦ_８
であり、図１４ではレジスタ４０_１の出力線の下方右側
にＦ_０及びＦ_８で示し、第１動作サイクル乃至第３動作
サイクル及び第５動作サイクル乃至第７動作サイクルで
出力されるデータは不定値で、図１４ではレジスタ４０
_１の出力線の下方右側に＊で示す。

【０２５６】レジスタ２３４_２及びレジスタ２３４_３に
順次記憶されたデータの各々は、８つの動作サイクルの
うちの各動作サイクル毎に、加算回路２３８_２で加算さ
れてレジスタ４０_２に記憶される。

【０２５７】加算回路２３８_２から８つの動作サイクル
のうちの第１動作サイクルで出力されるデータはｅ_０Ｐ
_１１＋ｅ_１Ｐ_３ で、第２動作サイクルで出力されるデ
ータは、ｅ_０Ｐ_１１＋ｅ_１Ｐ_３−ｅ_３Ｐ_１１−ｅ_２Ｐ_３
で、第３動作サイクルで出力されるデータは、ｅ_０Ｐ
_１１＋ｅ_１Ｐ_３−ｅ_３Ｐ_１１−ｅ_２Ｐ_３−ｅ_４Ｐ_１１−
ｅ_５Ｐ_３で、第４動作サイクルで出力されるデータは、
ｅ_０Ｐ_１１＋ｅ_１Ｐ_３−ｅ_３Ｐ_１１−ｅ_２Ｐ_３−ｅ_４Ｐ
_１１−ｅ_５Ｐ_３＋ｅ_７Ｐ_１１＋ｅ_６Ｐ_３、第５動作サイ
クルで出力されるデータは−ｅ_１Ｐ_１１＋ｅ_０Ｐ_３で、
第６動作サイクルで出力されるデータは、−ｅ_１Ｐ_１１
＋ｅ_０Ｐ_３＋ｅ_２Ｐ_１１−ｅ_３Ｐ_３で、第７動作サイク
ルで出力されるデータは、−ｅ_１Ｐ_１１＋ｅ_０Ｐ_３＋ｅ
_２Ｐ_１１−ｅ_３Ｐ_３−ｅ_５Ｐ_１１−ｅ_４Ｐ_３で、第８動
作サイクルで出力されるデータは、−ｅ_１Ｐ_１１＋ｅ_０
Ｐ_３＋ｅ_２Ｐ_１１−ｅ_３Ｐ_３−ｅ_５Ｐ_１１−ｅ_４Ｐ_３−
ｅ_６Ｐ_１１＋ｅ_７Ｐ_３である。加算回路２３８_１ から
８つの動作サイクルの各動作サイクル毎に出力されるデ
ータのうち、第４動作サイクル及び第８動作サイクルで
出力されるデータが、式（６５）の演算値Ｆ_２及びＦ_６
であり、図１４ではレジスタ４０_２の出力線の下方右側
にＦ_２及びＦ_６で示し、第１動作サイクル乃至第３動作
サイクル及び第５動作サイクル乃至第７動作サイクルで
出力されるデータは不定値で、図１４ではレジスタ４０
_２の出力線の下方右側に＊で示す。

【０２５８】レジスタ２３４_４〜２３４_７に順次記憶さ
れたデータの各々は、８つの動作サイクルのうちの各動
作サイクル毎に、加算回路２３８_３で加算されてレジス
タ４０_３に記憶される。

【０２５９】加算回路２３８_３から８つの動作サイクル
のうちの第１動作サイクルで出力されるデータはｅ_０Ｐ
_１３＋ｅ_１Ｐ_９＋ｅ_２Ｐ_５＋ｅ_３Ｐ_１で、第２動作サイ
クルで出力されるデータは、ｅ_０Ｐ_１３＋ｅ_１Ｐ_９＋ｅ
_２Ｐ_５＋ｅ_３Ｐ_１−ｅ_７Ｐ_{１ ３}−ｅ_６Ｐ_９−ｅ_５Ｐ_５−
ｅ_４Ｐ_１で、第３動作サイクルで出力されるデータは、
ｅ_５Ｐ_１３＋ｅ_０Ｐ_９＋ｅ_３Ｐ_５＋ｅ_６Ｐ_１で、第４動
作サイクルで出力されるデータは、ｅ_５Ｐ_１３＋ｅ_０Ｐ
_９＋ｅ_３Ｐ_５＋ｅ_６Ｐ_１−ｅ_２Ｐ_１３−ｅ_６Ｐ _９−ｅ_４
Ｐ_５−ｅ_１Ｐ_１、第５動作サイクルで出力されるデータ
はｅ_６Ｐ_１３＋ｅ_２Ｐ_９＋ｅ_０Ｐ_５＋ｅ_３Ｐ_１で、第６
動作サイクルで出力されるデータはｅ_６Ｐ_１３＋ｅ_２Ｐ
_９＋ｅ_０Ｐ_５＋ｅ_３Ｐ_１−ｅ_１Ｐ_１３−ｅ_４Ｐ_９−ｅ_７
Ｐ_５−ｅ _５Ｐ_１で、第７動作サイクルで出力されるデー
タはｅ_４Ｐ_１３＋ｅ_２Ｐ_９−ｅ_１Ｐ_５＋ｅ_０Ｐ_１で、第
８動作サイクルで出力されるデータはｅ_４Ｐ_１３＋ｅ_２
Ｐ _９−ｅ_１Ｐ_５＋ｅ_０Ｐ_１−ｅ_３Ｐ_１３−ｅ_５Ｐ_９＋ｅ
_６Ｐ_５−ｅ_７Ｐ_１である。加算回路２３８_３から８つの
動作サイクルの各動作サイクル毎に出力されるデータの
うち、第２動作サイクル、第４動作サイクル、第６動作
サイクル及び第８動作サイクルで出力されるデータが、
式（６５）の演算値Ｆ_１０、Ｆ_１４、Ｆ_４びＦ_１２であ
り、図１４ではレジスタ４０_３の出力線の下方右側にＦ
_１０、Ｆ_１４、Ｆ_４びＦ_１２で示し、第１動作サイク
ル、第３動作サイクル、第５動作サイクル及び第７動作
サイクルで出力されるデータは不定値で、図１４ではレ
ジスタ４０_３の出力線の下方右側に＊で示す。

【０２６０】レジスタ２３４_８〜２３４_１５に順次記憶
されたデータの各々は、８つの動作サイクルのうちの各
動作サイクル毎に、加算回路２３８_４で加算されてレジ
スタ４０_４に記憶される。

【０２６１】加算回路２３８_４から８つの動作サイクル
のうちの第１動作サイクルで出力されるデータはｅ_８Ｐ
_１４＋ｅ_９Ｐ_１２＋ｅ_１０Ｐ_１０＋ｅ_１１Ｐ_８＋ｅ_１２
Ｐ_６＋ｅ_１３Ｐ_４＋ｅ_１４Ｐ_２＋ｅ_１５Ｐ_０で、第２動
作サイクルで出力されるデータは−ｅ_１３Ｐ_１４＋ｅ_８
Ｐ_１２−ｅ_１２Ｐ_１０−ｅ_１４Ｐ_８＋ｅ_９Ｐ_６−ｅ_{１ １}
Ｐ_４−ｅ_１５Ｐ_２＋ｅ_１０Ｐ_０で、第３動作サイクルで
出力されるデータはｅ _１４Ｐ_１４−ｅ_１１Ｐ_１２＋ｅ_８
Ｐ_１０−ｅ_１０Ｐ_８＋ｅ_１３Ｐ_６＋ｅ_１５Ｐ_４−ｅ_１２
Ｐ_２＋ｅ_９Ｐ_０で、第４動作サイクルで出力されるデー
タはｅ_１２Ｐ_{１ ４}−ｅ_１０Ｐ_１２−ｅ_１４Ｐ_１０＋ｅ_８
Ｐ_８−ｅ_１５Ｐ_６−ｅ_９Ｐ_４＋ｅ_１３Ｐ _２＋ｅ_１１Ｐ_０
で、第５動作サイクルで出力されるデータはｅ_１１Ｐ
_１４−ｅ_{１ ３}Ｐ_１２−ｅ_９Ｐ_１０＋ｅ_１５Ｐ_８＋ｅ_８Ｐ
_６＋ｅ_１４Ｐ_４−ｅ_１０Ｐ_２−ｅ_{１ ２}Ｐ_０で、第６動作
サイクルで出力されるデータは−ｅ_９Ｐ_１４−ｅ_１２Ｐ
_１２−ｅ_１５Ｐ_１０＋ｅ_１３Ｐ_８＋ｅ_１０Ｐ_６＋ｅ_８Ｐ
_４＋ｅ_１１Ｐ_２＋ｅ_１４Ｐ_０で、第７動作サイクルで出
力されるデータはｅ_１０Ｐ_１４＋ｅ_１５Ｐ_１２−ｅ_{１ １}
Ｐ_１０−ｅ_９Ｐ_８−ｅ_１４Ｐ_６＋ｅ_１２Ｐ_４＋ｅ_８Ｐ_２
＋ｅ_１３Ｐ_０で、第８動作サイクルで出力されるデータ
は−ｅ_１５Ｐ_１４＋ｅ_１４Ｐ_１２−ｅ_１３Ｐ_{１ ０}−ｅ
_１２Ｐ_８−ｅ_１１Ｐ_６＋ｅ_１０Ｐ_４−ｅ_９Ｐ_２＋ｅ_８Ｐ
_０である。加算回路２３８_４から８つの動作サイクルの
各動作サイクル毎に出力されるデータが、式（６５）の
演算値Ｆ_１、Ｆ_３、Ｆ_５、Ｆ_７、Ｆ_９、Ｆ_１１、
Ｆ_１３、Ｆ_１５であり、図１４ではレジスタ４０_４の出
力線の下方右側にＦ_１、Ｆ_３、Ｆ_５、Ｆ_７、Ｆ_９、Ｆ
_１１、Ｆ_１３、Ｆ_１５で示す。

【０２６２】以上の演算により、１６×１６データの１
つの行内の８つのデータについての一次の１６−１６Ｄ
ＣＴが終了する。そして、１６×１６データの次行以降
の各行についても、同様の演算を行ってそれら各行の一
次の１６−１６ＤＣＴを終了する。これら８行について
の一次の１６−１６ＤＣＴが完了した後の１６×１６デ
ータの各列毎に同様の１６−１６ＤＣＴを行って二次の
１６−１６ＤＣＴを完了する。この二次の１６−１６Ｄ
ＣＴを完了して得られたＤＣＴ係数を入力された１６×
１６画素データの圧縮に用いられる。そして、伝送しよ
うとする画像データ内の同様の１６×１６画素データの
各々に順次上述した一次及び二次の１６−１６ＤＣＴを
施すことにより、その画像データを圧縮して伝送するこ
とができる。

【０２６３】次に、２−８−１６ＤＣＴの動作について
説明する。ＭＵＸ２１２から順次、１６×１６画素デー
タの各行の１６個の画素データ（ＤＣＴ入力データ）ｆ
_０〜ｆ_１５の各々は、データｆ_０〜ｆ_１５をこれらデー
タｆ_０〜ｆ_１５対応に第１のレジスタ群１３Ａのレジス
タ１４_１〜１４_１６に記憶させる。

【０２６４】このように、レジスタ１４_１〜１４_１６に
１６個の画素データｆ_０〜ｆ_１５が記憶されると、加算
回路１８_１からデータｆ_０＋ｆ_１＝ｇ_０が出力され、加
算回路１８からデータｆ_２＋ｆ_３＝ｇ_１が出力され、加
算回路１８_３からデータｆ_４＋ｆ_５ ＝ｇ_２が出力さ
れ、加算回路１８_４からデータｆ_６＋ｆ_７＝ｇ_３が出力
され、加算回路１８_５からデータｆ_８＋ｆ_９＝ｇ_４が出
力され、加算回路１８_６から加 算値ｆ_１０＋ｆ_１１＝
ｇ_５が出力され、加算回路１８_７からデータｆ_{１ ２}＋ｆ
_１３＝ｇ_６が出力され、加算回路１８_８からデータｆ
_１４＋ｆ_１５＝ｇ_７が出力される。

【０２６５】減算回路２０_１からデータｆ_０−ｆ_１＝ｇ
_８が出力され、減算回路２０_２からデータｆ_２−ｆ_３＝
ｇ_９が出力され、減算回路２０_３からデータｆ_４−ｆ_５
＝ｇ _１０が出力され、減算回路２０_４からデータｆ_６−
ｆ_７＝ｇ_１１が出力され、減算回路２０_５からデータｆ
_８−ｆ_９＝ｇ_１２が出力され、減算回路２０_６からデー
タｆ_１０−ｆ_１１＝ｇ_１３が出力され、減算回路１８_７
からデータｆ_１２−ｆ _１３＝ｇ_１４が出力され、減算回
路１８_８からデータｆ_１４−ｆ_１５＝ｇ_１５が出力され
る。

【０２６６】加算回路１８_１から出力されたｇ_０は、レ
ジスタ２２_１に記憶され、加算回路１８_２から出力され
たｇ_１は、レジスタ２２_２に記憶され、加算回路１８_３
から出力されたｇ_２は、レジスタ２２_３に記憶され、加
算回路１８_４から出力されたｇ_３は、レジスタ２２_４に
記憶され、加算回路１８_５から出力されたｇ_４は、レジ
スタ２２_５に記憶され、加算回路１８_６から出力された
ｇ_５は、レジスタ２２ _６に記憶され、加算回路１８_７か
ら出力されたｇ_６は、レジスタ２２_７に記憶され、加算
回路１８_８から出力されたｇ_７は、レジスタ２２_８に記
憶される。

【０２６７】減算回路２０_１から出力されたｇ_８は、レ
ジスタ２２_９に記憶され、減算回路２０_２から出力され
たｇ_９は、レジスタ２２_１０に記憶され、減算回路２０
_３から出力されたｇ_１０は、レジスタ２２_１１に記憶さ
れ、減算回路２０_４から出力されたｇ_１１は、レジスタ
２２_１２に記憶され、減算回路２０_５から出力されたｇ
_１２は、レジスタ２２_１３に記憶され、減算回路２０_６
から出力されたｇ_１３は、レジスタ２２_１４に記憶さ
れ、減算回路１８_７から出力されたｇ_１４は、レジスタ
２２_１５に記憶され、減算回路２０_８から出力されたｇ
_１５は、レジスタ２２_１６に記憶される。

【０２６８】加算回路１８_１〜加算回路１８_８から出力
されたデータｇ_０〜ｇ_７が、レジスタ２２_１〜２２_８を
経てＭＵＸ２２４_１〜２２４_８に入力されると、ＭＵＸ
２２４_１〜２２４_８から次のようなデータが出力され
る。ＭＵＸ２２４_１から８つの動作サイクルのうちの各
動作サイクル毎に順次出力される８個のデータｇ_０、ｇ
_３、ｇ_４、ｇ_７、ｇ_０、ｇ_３、ｇ_４、ｇ_７が、加減算回
路２２６_１に供給されると共に、ＭＵＸ２２４_２から８
つの動作サイクルのうちの各動作サイクル毎に順次出力
される８個のデータｇ_１、ｇ_２、ｇ_５、ｇ_６、ｇ_１、ｇ
_２、ｇ_５、ｇ_６が、加減算回路２２６_１に供給されて加
減算回路２２６_１から８つの動作サイクルのうちの各動
作サイクル毎にデータｇ_０＋ｇ_１、ｇ _３＋ｇ_２、ｇ_４＋
ｇ_５、ｇ_７＋ｇ_６、及びデータｇ_０−ｇ_１、ｇ_３−
ｇ_２、ｇ_４−ｇ_５、ｇ_７−ｇ_６が順次出力されてレジス
タ３０_１に記憶される。

【０２６９】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたデータｇ
_０、ｇ_１、ｇ_２、ｇ_３、ｇ_４、ｇ_５、ｇ_６、ｇ_７は、Ｍ
ＵＸ２２４_３で８つの動作サイクルのうちの各動作サイ
クル毎に選択されてＭＵＸ２２４_３からデータｇ_０、ｇ
_７、ｇ_３、ｇ_４、ｇ_１、ｇ_２、ｇ_５、ｇ_６が順次出力さ
れてレジスタ３０_２に記憶される。レジスタ２２_１〜２
２_８から８つの動作サイクルのうちの各動作サイクル毎
に出力されたデータｇ_０、ｇ_１、ｇ_２、ｇ_３、ｇ_４、ｇ
_５、ｇ_６、ｇ_７は、ＭＵＸ２２４_４で８つの動作サイク
ルのうちの各動作サイクル毎に選択されてＭＵＸ２２４
_４からｇ_１、ｇ_２、ｇ_５、ｇ_６、ｇ_０、ｇ_３、ｇ_４、ｇ
_７が順次出力されてレジスタ３０_３に記憶される。

【０２７０】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたデータｇ
_０、ｇ_１、ｇ_２、ｇ_３、ｇ_４、ｇ_５、ｇ_６、ｇ_７は、Ｍ
ＵＸ２２４_５で８つの動作サイクルのうちの各動作サイ
クル毎に選択されてＭＵＸ２２４_５からデータｇ_２、ｇ
_５、ｇ_１、ｇ_６、ｇ_０、ｇ_７、ｇ_３、ｇ_４が順次出力さ
れてレジスタ３０_４に記憶される。レジスタ２２_１〜２
２_８から８つの動作サイクルのうちの各動作サイクル毎
に出力されたデータｇ_０、ｇ_１、ｇ_２、ｇ_３、ｇ_４、ｇ
_５、ｇ_６、ｇ_７は、ＭＵＸ２２４_６で８つの動作サイク
ルのうちの各動作サイクル毎に選択されてＭＵＸ２２４
_６からデータｇ_０、ｇ_７、ｇ_３、ｇ_４、ｇ_１、ｇ_６、ｇ
_２、ｇ_５が順次出力されてレジスタ３０_５に記憶され
る。

【０２７１】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたデータｇ
_０、ｇ_１、ｇ_２、ｇ_３、ｇ_４、ｇ_５、ｇ_６、ｇ_７は、Ｍ
ＵＸ２２４_７で８つの動作サイクルのうちの各動作サイ
クル毎に選択されてＭＵＸ２２４_７からデータｇ_３、ｇ
_４、ｇ_０、ｇ_７、ｇ_２、ｇ_５、ｇ_１、ｇ_６が順次出力さ
れてレジスタ３０_６に記憶される。レジスタ２２_１〜２
２_８から８つの動作サイクルのうちの各動作サイクル毎
に出力されたデータｇ_０、ｇ_１、ｇ_２、ｇ_３、ｇ_４、ｇ
_５、ｇ_６、ｇ_７は、ＭＵＸ２２４_８で８つの動作サイク
ルのうちの各動作サイクル毎に選択されてＭＵＸ２２４
_８からデータｇ_１、ｇ_６、ｇ_２、ｇ_５、ｇ_３、ｇ_４、ｇ
_０、ｇ_７が順次出力されてレジスタ３０_７に記憶され
る。

【０２７２】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたデータ
ｇ_８、ｇ_９、ｇ_１０、ｇ_１１、ｇ_１２、ｇ_１２、
ｇ_１３、ｇ _１４、ｇ_１５は、ＭＵＸ２２４_９で８つの動
作サイクルのうちの各動作サイクル毎に選択されてＭＵ
Ｘ２２４_９からデータｇ_８、ｇ_１１、ｇ_１２、ｇ_１５、
ｇ_８、ｇ_１１、ｇ_１２、ｇ_１５が順次出力されてレジス
タ３０_８に記憶される。レジスタ２２_９〜２２_１６から
８つの動作サイクルのうちの各動作サイクル毎に出力さ
れたデータｇ_８、ｇ_９、ｇ_１０、ｇ_１１、ｇ_１２、ｇ
_１３、ｇ_１４、ｇ _１５は、ＭＵＸ２２４_１０で８つの動
作サイクルのうちの各動作サイクル毎に選択されてＭＵ
Ｘ２２４_１０からデータｇ_８、ｇ_１５、ｇ_１１、
ｇ_１２、ｇ_９、ｇ _１０、ｇ_１３、ｇ_１４が順次出力され
てレジスタ３０_９に記憶される。

【０２７３】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたデータ
ｇ_８、ｇ_９、ｇ_１０、ｇ_１１、ｇ_１２、ｇ_１３、
ｇ_１４、ｇ _１５は、ＭＵＸ２２４_１１で８つの動作サイ
クルのうちの各動作サイクル毎に選択されてＭＵＸ２２
４_１１からｇ_９、ｇ_１０、ｇ_１３、ｇ_１４、ｇ_８、ｇ
_１１、ｇ_１２、ｇ_１５が順次出力されてレジスタ３０
_１０に記憶される。レジスタ２２_９〜２２_１６から８つ
の動作サイクルのうちの各動作サイクル毎に出力された
データｇ_８、ｇ_９、ｇ_１０、ｇ_１１、ｇ_１２、ｇ_１３、
ｇ_１４、ｇ _１５は、ＭＵＸ２２４_１２で８つの動作サイ
クルのうちの各動作サイクル毎に選択されてＭＵＸ２２
４_１２からデータｇ_８、ｇ_１５、ｇ_１０、ｇ_１３、
ｇ_９、ｇ _１４、ｇ_１１、ｇ_１２が順次出力されてレジス
タ３０_１１に記憶される。

【０２７４】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたデータ
ｇ_８、ｇ_９、ｇ_１０、ｇ_１１、ｇ_１２、ｇ_１３、
ｇ_１４、ｇ _１５は、ＭＵＸ２２４_１３で８つの動作サイ
クルのうちの各動作サイクル毎に選択されてＭＵＸ２２
４_１３からｇ_９、ｇ_１４、ｇ_８、ｇ_１５、ｇ_１１、ｇ
_１２、ｇ_１０、ｇ_１３が順次出力されてレジスタ３０
_１２に記憶される。レジスタ２２_９〜２２_１６から８つ
の動作サイクルのうちの各動作サイクル毎に出力された
データｇ_８、ｇ_９、ｇ_１０、ｇ_１１、ｇ_１２、ｇ_１３、
ｇ_１４、ｇ _１５は、ＭＵＸ２２４_１４で８つの動作サイ
クルのうちの各動作サイクル毎に選択されてＭＵＸ２２
４_１４からデータｇ_１０、ｇ_１３、ｇ_１１、ｇ_１２、ｇ
_８、ｇ_１５、ｇ_９、ｇ_１４が順次出力されてレジスタ３
０_１３に記憶される。

【０２７５】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたデータ
ｇ_８、ｇ_９、ｇ_１０、ｇ_１１、ｇ_１２、ｇ_１３、
ｇ_１４、ｇ _１５は、ＭＵＸ２２４_１５で８つの動作サイ
クルのうちの各動作サイクル毎に選択されずＭＵＸ２２
４_１５で“０”が８回選択され順次出力されてレジスタ
３０ _１４に記憶される。レジスタ２２_９〜２２_１６から
８つの動作サイクルのうちの各動作サイクル毎に出力さ
れたｇ_８、ｇ_９、ｇ_１０、ｇ_１１、ｇ_１２、ｇ_１３、ｇ
_１４、ｇ_１５は、ＭＵＸ２２４_１６で８つの動作サイク
ルのうちの各動作サイクル毎に選択されてＭＵＸ２２４
_１６からｇ_１１、ｇ_１２、ｇ_９、ｇ_１４、ｇ_１０、ｇ
_１３、ｇ_８、ｇ_１５が順次出力されてレジスタ３０_１５
に記憶される。

【０２７６】レジスタ３０_１〜３０_７から８つの動作サ
イクルのうちの各動作サイクル毎に出力されるデータの
各々は、８つの動作サイクルのうちの各動作サイクル毎
に、対応する固定係数乗算回路２３２_１〜２３２_７で対
応する固定係数Ｐ_７、Ｐ_１１、Ｐ_３、Ｐ_１３、Ｐ_９、Ｐ
_５、Ｐ_１が乗ぜられて対応するレジスタ２３４_１〜２３
４_７に記憶される。すなわち、レジスタ２３４_１に順次
記憶されたデータの各々は、８つの動作サイクルのうち
の各動作サイクル毎に、加算回路２３８_１で加算されて
レジスタ４０_１に記憶される。

【０２７７】加算回路２３８_１から８つの動作サイクル
のうちの第１動作サイクルで出力されるデータは（ｇ_０
＋ｇ_１）Ｐ_７で、第２動作サイクルで出力されるデータ
は、（ｇ_０＋ｇ_１＋ｇ_３＋ｇ_２）Ｐ_７で、第３動作サイ
クルで出力されるデータは、（ｇ_０＋ｇ_１＋ｇ_３＋ｇ_２
＋ｇ_４＋ｇ_５）Ｐ_７で、第４動作サイクルで出力される
データは、（ｇ_０＋ｇ_１＋ｇ_３＋ｇ_２＋ｇ_４＋ｇ_５＋ｇ
_７＋ｇ_６）Ｐ_７、第５動作サイクルで出力されるデータ
は（ｇ_０−ｇ_１）Ｐ_７で、第６動作サイクルで出力され
るデータは、（ｇ_０−ｇ_１＋ｇ_３−ｇ_２）Ｐ_７で、第７
動作サイクルで出力されるデータは、（ｇ_０−ｇ_１＋ｇ
_３−ｇ_２＋ｇ_４−ｇ_５）Ｐ_７で、第８動作サイクルで出
力されるデータは、（ｇ_０−ｇ_１＋ｇ_３−ｇ_２＋ｇ_４−
ｇ_５＋ｇ _７−ｇ_６）Ｐ_７である。加算回路２３８_１から
８つの動作サイクルの各動作サイクル毎に出力されるデ
ータのうち、第４動作サイクル及び第８動作サイクルで
出力されるデータが、式（６６）の演算値Ｆ_０及びＦ_４
であり、図１４ではレジスタ４０_１の出力線の下方左側
にＦ_０及びＦ_４で示し、第１動作サイクル乃至第３動作
サイクル及び第５動作サイクル乃至第７動作サイクルで
出力されるデータは不定値で、図１４ではレジスタ４０
_１の出力線の下方左側に＊で示す。

【０２７８】レジスタ２３４_２及びレジスタ２３４_３に
順次記憶されたデータの各々は、８つの動作サイクルの
うちの各動作サイクル毎に、加算回路２３８_２で加算さ
れてレジスタ４０_２に記憶される。

【０２７９】加算回路２３８_２から８つの動作サイクル
のうちの第１動作サイクルで出力されるデータはｇ_０Ｐ
_１１＋ｇ_１Ｐ_３で、第２動作サイクルで出力されるデー
タは、ｇ_０Ｐ_１１＋ｇ_１Ｐ_３＋ｇ_７Ｐ_１１−ｇ_２Ｐ
_３で、第３動作サイクルで出力されるデータは、ｇ_０Ｐ
_１１＋ｇ_１Ｐ_３＋ｇ_７Ｐ_１１−ｇ_２Ｐ_３−ｇ_３Ｐ_１１−
ｇ _５Ｐ_３で、第４動作サイクルで出力されるデータは、
ｇ_０Ｐ_１１＋ｇ_１Ｐ_３＋ｇ _７Ｐ_１１−ｇ_２Ｐ_３−ｇ_３Ｐ
_１１−ｇ_５Ｐ_３−ｇ_４Ｐ_１１＋ｇ_６Ｐ_３、第５動作サイ
クルで出力されるデータは−ｇ_１Ｐ_１１＋ｇ_０Ｐ_３で、
第６動作サイクルで出力されるデータは、−ｇ_１Ｐ_１１
＋ｇ_０Ｐ_３＋ｇ_２Ｐ_１１−ｇ_３Ｐ_３で、第７動作サイク
ルで出力されるデータは、−ｇ_１Ｐ_１１＋ｇ_０Ｐ_３＋ｇ
_２Ｐ_１１−ｇ _３Ｐ_３＋ｇ_５Ｐ_１１−ｇ_４Ｐ_３で、第８動
作サイクルで出力されるデータは、−ｇ_１Ｐ_１１＋ｇ_０
Ｐ_３＋ｇ_２Ｐ_１１−ｇ_３Ｐ_３＋ｇ_５Ｐ_１１−ｇ_４Ｐ_３−
ｇ_６Ｐ _１１＋ｇ_７Ｐ_３である。加算回路２３８_１から８
つの動作サイクルの各動作サイクル毎に出力されるデー
タのうち、第４動作サイクル及び第８動作サイクルで出
力されるデータが、式（６６）の演算値Ｆ_２及びＦ_６で
あり、図１４ではレジスタ４０_２の出力線の下方左側に
Ｆ_２及びＦ_６で示し、第１動作サイクル乃至第３動作サ
イクル及び第５動作サイクル乃至第７動作サイクルで出
力されるデータは不定値で、図１４ではレジスタ４０_２
の出力線の下方左側に＊で示す。

【０２８０】レジスタ２３４_４〜２３４_７に順次記憶さ
れたデータの各々は、８つの動作サイクルのうちの各動
作サイクル毎に、加算回路２３８_３で加算されてレジス
タ４０_３に記憶される。

【０２８１】加算回路２３８_３から８つの動作サイクル
のうちの第１動作サイクルで出力されるデータは−ｇ_２
Ｐ_１３＋ｇ_０Ｐ_９−ｇ_３Ｐ_５−ｇ_１Ｐ_１で、第２動作サ
イクルで出力されるデータは、−ｇ_２Ｐ_１３＋ｇ_０Ｐ_９
−ｇ_３Ｐ_５−ｇ_１Ｐ_１＋ｇ_５Ｐ_１３−ｇ_７Ｐ_９＋ｇ_４Ｐ
_５＋ｇ_６Ｐ_１で、第３動作サイクルで出力されるデータ
は、−ｇ_１Ｐ_１３＋ｇ_３Ｐ_９＋ｇ_０Ｐ_５＋ｇ_２Ｐ_１で、
第４動作サイクルで出力されるデータは、−ｇ_１Ｐ_１３
＋ｇ_３Ｐ_９＋ｇ_０Ｐ_５＋ｇ_２Ｐ_１＋ｇ_６Ｐ_１３−ｇ_４Ｐ
_９−ｇ_７Ｐ_５−ｇ_５Ｐ_１、第５動作サイクルで出力され
るデータはｇ_０Ｐ_１３＋ｇ_１Ｐ_９＋ｇ_２Ｐ_５＋ｇ_３Ｐ_１
で、第６動作サイクルで出力されるデータはｇ_０Ｐ_１３
＋ｇ_１Ｐ_９＋ｇ_２Ｐ_５＋ｇ_３Ｐ_１−ｇ_７Ｐ_１３−ｇ_６Ｐ
_９−ｇ_５Ｐ_５−ｇ_４Ｐ_１で、第７動作サイクルで出力さ
れるデータは−ｇ_３Ｐ_１３＋ｇ_２Ｐ_９−ｇ_１Ｐ_５＋ｇ_０
Ｐ_１で、第８動作サイクルで出力されるデータは−ｇ_３
Ｐ _１３＋ｇ_２Ｐ_９ −ｇ_１Ｐ_５＋ｇ_０Ｐ_１＋ｇ_４Ｐ_１３
−ｇ_５Ｐ_９＋ｇ_６Ｐ_５−ｇ _７Ｐ_１である。加算回路２３
８_３から８つの動作サイクルの各動作サイクル毎に出力
されるデータのうち、第２動作サイクル、第４動作サイ
クル、第６動作サイクル及び第８動作サイクルで出力さ
れるデータが、式（６６）の演算値Ｆ_３、Ｆ _５、Ｆ_１び
Ｆ_７であり、図１４ではレジスタ４０_３の出力線の下方
左側にＦ_３、Ｆ_５、Ｆ_１びＦ_７で示し、第１動作サイク
ル、第３動作サイクル、第５動作サイクル及び第７動作
サイクルで出力されるデータは不定値で、図１４ではレ
ジスタ４０_３の出力線の下方左側に＊で示す。

【０２８２】ＭＵＸ２２４_９及びＭＵＸ２２４_１５から
８つの動作サイクルのうちの各動作サイクル毎に出力さ
れて加減算回路２２６_１で加減算されＭＵＸ２８_１を経
てレジスタ３０_８に記憶され、Ｐ_１４／Ｐ_７Ｒ固定係数
乗算回路２３２_８で固定係数Ｐ_７を乗ぜられた後、レジ
スタ２３４_８に順次記憶されたデータの各々は、８つの
動作サイクルのうちの各動作サイクル毎に、加算回路２
３８_５で加算されてレジスタ４０_５に記憶される。

【０２８３】加算回路２３８_５から８つの動作サイクル
のうちの第１動作サイクルで出力されるデータは（ｇ_８
＋ｇ_９）Ｐ_７で、第２動作サイクルで出力されるデータ
は、（ｇ_８＋ｇ_９＋ｇ_１１＋ｇ_１０）Ｐ_７で、第３動作
サイクルで出力されるデータは、（ｇ_８＋ｇ_９＋ｇ_１１
＋ｇ_１０＋ｇ_１２＋ｇ_１３）Ｐ_７で、第４動作サイクル
で出力されるデータは、（ｇ_８＋ｇ_９＋ｇ_１１＋ｇ_１０
＋ｇ_１２＋ｇ_１３＋ｇ _１５＋ｇ_１４）Ｐ_７、第５動作サ
イクルで出力されるデータは（ｇ_８−ｇ_９）Ｐ _７で、第
６動作サイクルで出力されるデータは、（ｇ_８−ｇ_９＋
ｇ_１１−ｇ_１０）Ｐ_７で、第７動作サイクルで出力され
るデータは、（ｇ_８−ｇ_９＋ｇ_１１−ｇ _１０＋ｇ_１２−
ｇ_１３）Ｐ_７で、第８動作サイクルで出力されるデータ
は、（ｇ _８−ｇ_９＋ｇ_１１−ｇ_１０＋ｇ_１２−ｇ_１３＋
ｇ_１５−ｇ_１４）Ｐ_７である。加算回路２３８_５から８
つの動作サイクルの各動作サイクル毎に出力されるデー
タのうち、第４動作サイクル及び第８動作サイクルで出
力されるデータが、式（６６）の演算値Ｆ_８及びＦ_１２
であり、図１４ではレジスタ４０_５の出力線の下方にＦ
_８及びＦ_１２で示し、第１動作サイクル乃至第３動作サ
イクル及び第５動作サイクル乃至第７動作サイクルで出
力されるデータは不定値で、図１４ではレジスタ４０_５
の出力線の下方に＊で示す。

【０２８４】レジスタ２３４_９及びレジスタ２３４_１０
に順次記憶されたデータの各々は、８つの動作サイクル
のうちの各動作サイクル毎に、加算回路２３８_６で加算
されてレジスタ４０_６に記憶される。

【０２８５】加算回路２３８_６から８つの動作サイクル
のうちの第１動作サイクルで出力されるデータはｇ_８Ｐ
_１１＋ｇ_９Ｐ_３で、第２動作サイクルで出力されるデー
タは、ｇ_８Ｐ_１１＋ｇ_９Ｐ_３＋ｇ_１５Ｐ_１１−ｇ_１０Ｐ
_３で、第３動作サイクルで出力されるデータは、ｇ_８Ｐ
_１１＋ｇ_９Ｐ_３＋ｇ_１５Ｐ_１１−ｇ_１０Ｐ_３−ｇ_１１Ｐ
_１１−ｇ_１３Ｐ_３で、第４動作サイクルで出力されるデ
ータは、ｇ_８Ｐ_１１＋ｇ_９Ｐ_３＋ｇ_１５Ｐ_１１−ｇ_１０
Ｐ_３−ｇ_１１Ｐ_１１−ｇ_１３Ｐ_３−ｇ_１２Ｐ_{１ １}＋ｇ
_１４Ｐ_３、第５動作サイクルで出力されるデータは−ｇ
_９Ｐ_１１＋ｇ_８Ｐ _３で、第６動作サイクルで出力される
データは、−ｇ_９Ｐ_１１＋ｇ_８Ｐ_３＋ｇ_{１ ０}Ｐ_１１＋ｇ
_１１Ｐ_３で、第７動作サイクルで出力されるデータは、
−ｇ_９Ｐ_{１ １}＋ｇ_８Ｐ_３＋ｇ_１０Ｐ_１１＋ｇ_１１Ｐ_３＋
ｇ_１３Ｐ_１１＋ｇ_１２Ｐ_３で、第８動作サイクルで出力
されるデータは、−ｇ_９Ｐ_１１＋ｇ_８Ｐ_３＋ｇ_１０Ｐ
_１１＋ｇ_１１Ｐ_３＋ｇ_１３Ｐ_１１＋ｇ_１２Ｐ_３−ｇ_１４
Ｐ_１１＋ｇ_１５Ｐ_３である。加算回路２３８_６から８つ
の動作サイクルの各動作サイクル毎に出力されるデータ
のうち、第４動作サイクル及び第８動作サイクルで出力
されるデータが、式（６６）の演算値Ｆ_１０及びＦ_１４
であり、図１４ではレジスタ４０_６の出力線の下方にＦ
_１０及びＦ_１４で示し、第１動作サイクル乃至第３動作
サイクル及び第５動作サイクル乃至第７動作サイクルで
出力されるデータは不定値で、図１４ではレジスタ４０
_６の出力線の下方に＊で示す。

【０２８６】ＭＵＸ２２４_１２、ＭＵＸ２２４_１３、Ｍ
ＵＸ２２４_１４及びＭＵＸ２２４_{１ ６}から出力され、そ
れぞれ対応するレジスタ３０_１１、３０_１２、３０_１３
及び３０_１５に記憶されたデータは、それぞれ対応する
Ｐ_８／Ｐ_１３固定係数乗算回路２３２_１１、Ｐ_６／Ｐ_９
固定係数乗算回路２３２_１２、Ｐ_４／Ｐ_５固定係数乗算
回路２３２_１３、Ｐ_０／Ｐ_１固定係数乗算回路２３２
_１５で固定係数Ｐ_１３、Ｐ_９、Ｐ_５、Ｐ_１が乗ぜられた
後、レジスタ２３４_１１〜２３４_１５に順次記憶された
データの各々は、８つの動作サイクルのうちの各動作サ
イクル毎に、加算回路２３８_４で加算されてレジスタ４
０_４に記憶される。

【０２８７】加算回路２３８_４から８つの動作サイクル
のうちの第１動作サイクルで出力されるデータはｇ_８Ｐ
_１３＋ｇ_９Ｐ_９＋ｇ_１０Ｐ_５＋ｇ_１１Ｐ_１で、第２動作
サイクルで出力されるデータはｇ_８Ｐ_１３＋ｇ_９Ｐ_９＋
ｇ_１０Ｐ_５＋ｇ_１１Ｐ_１−ｇ _１５Ｐ_１３−ｇ_１４Ｐ_９−
ｇ_１３Ｐ_５−ｇ_１２Ｐ_１で、第３動作サイクルで出力さ
れるデータは−ｇ_１０Ｐ_１３＋ｇ_８Ｐ_９−ｇ_１１Ｐ_５−
ｇ_９Ｐ_１で、第４動作サイクルで出力されるデータは−
ｇ_１０Ｐ_１３＋ｇ_８Ｐ_９−ｇ_１１Ｐ_５−ｇ_９Ｐ _１＋ｇ
_１３Ｐ_１３−ｇ_１５Ｐ_９＋ｇ_１２Ｐ_５＋ｇ_１４Ｐ_１で、
第５動作サイクルで出力されるデータは−ｇ_９Ｐ_１３＋
ｇ_１１Ｐ_９＋ｇ_８Ｐ_３＋ｇ_１０Ｐ_１で、第６動作サイク
ルで出力されるデータは−ｇ_９Ｐ_１３＋ｇ_１１Ｐ_９＋ｇ
_８Ｐ_５＋ｇ _１０Ｐ_１＋ｇ_１４Ｐ_１３−ｇ_１２Ｐ_９−ｇ
_１５Ｐ_５−ｇ_１３Ｐ_１で、第７動作サイクルで出力され
るデータは−ｇ_１１Ｐ_１３＋ｇ_１０Ｐ_９−ｇ_９Ｐ_５＋ｇ
_８Ｐ_１で、第８動作サイクルで出力されるデータは−ｇ
_１１Ｐ_１３＋ｇ_１０Ｐ_９−ｇ_９Ｐ_５＋ｇ_８Ｐ_１＋ｇ_１２
Ｐ_１３−ｇ_１３Ｐ_９＋ｇ_１４Ｐ_５−ｇ_１５Ｐ_１である。
加算回路２３８_４ から８つの動作サイクルのうちの第
２動作サイクル、第４動作サイクル、第６動作サイクル
及び第８動作サイクルで出力されるデータが、式（６
６）の演算値Ｆ_９、Ｆ_１１、Ｆ_１３、Ｆ_１５であり、図
１４ではレジスタ４０_４の出力線の下方左側にＦ_９、Ｆ
_１１、Ｆ_１３、Ｆ_１５で示し、第１動作サイクル、第３
動作サイクル、第５動作サイクル及び第７動作サイクル
で出力されるデータは不定値で、図１４ではレジスタ４
０_４の出力線の下方左側に＊で示す。

【０２８８】以上の演算により、１６×１６データの１
つの行内の１６個のデータについての一次の２−８−１
６ＤＣＴが終了する。そして、１６×１６データの次行
以降の各行についても、同様の演算を行ってそれら各行
の一次の２−８−１６ＤＣＴを終了する。これら１６行
についての一次２−８−１６ＤＣＴが完了した後の１６
×１６データの各列毎に同様の２−８−１６ＤＣＴを行
って二次の２−８−１６ＤＣＴを完了する。この二次の
２−８−１６ＤＣＴを完了して得られた変換係数データ
を入力された１６×１６画素データの圧縮に用いられ
る。そして、伝送しようとする画像データ内の同様の１
６×１６画素データの各々について順次上述した一次及
び二次の２−８−１６ＤＣＴを施すことにより、その画
像データを圧縮して伝送することができる。

【０２８９】このように、この実施例の構成によれば、
１６−１６ＤＣＴで用いられる固定係数乗算回路の一部
を２ー８ー１６ＤＣＴで必要な固定係数乗算回路として
用い得るように構成したので、１６−１６ＤＣＴのパイ
プライン形式の演算による演算の高速性を２−８−１６
ＤＣＴでも享受し得ると同時に、この高速性を１６−１
６ＤＣＴ及び２−８−１６ＤＣＴ全体の回路規模の小型
化の下で享受し得る。

【０２９０】◇第４実施例図１５は、この発明の第４実
施例である１６−１６／２−８−１６ＩＤＣＴ装置の電
気的構成を部分的に示すブロック図、図１６は、同１６
−１６／２−８−１６ＩＤＣＴ装置の電気的構成を部分
的に示すブロック図である。なお、図１５のIV−IV線と
図１６のIV−IV線とを合わせることにより、同１６−１
６／２−８−１６ＩＤＣＴ装置の全体を構成することが
できる。

【０２９１】この実施例の構成が、上述の第３実施例の
それと大きく異なるところは、上述の第３実施例の１６
−１６／２−８−１６ＤＣＴ装置で入力画像データに対
して１６−１６ＤＣＴ又は２−８−１６ＤＣＴを施して
圧縮された画像データから元の画像データを得るための
１６−１６ＩＤＣＴ又は２−８−１６ＩＤＣＴを施され
て圧縮された画像データに対して施すようにした点であ
る。

【０２９２】この実施例の１６−１６ＩＤＣＴ／２−８
−１６ＩＤＣＴ装置３１０は、１６−１６ＩＤＣＴにつ
いては、式（１８）を展開整理して得た行列式（６９）
の演算を行い、また、２−８−１６ＩＤＣＴについて
は、式（２２）を展開整理して得た行列式（７０）の演
算を行うように構成したものである。行列式（６９）中
のｈ_０ 〜ｈ_１５は式（７１）で示され、行列式（７
０）中のｇ_０ 〜ｇ_１５は式（７２）で示される。

【０２９３】

【数６９】

【０２９４】

【数７０】

【０２９５】

【数７１】

【０２９６】

【数７２】 また、式（６９）及び（７０）中のＰ_０ 〜Ｐ_１５は、
式（６５）及び（６６）中のＰ_０ 〜Ｐ_１５と同じであ
る。

【０２９７】ＭＵＸ３１２は、１６−１６ＩＤＣＴにお
いては、１６−１６ＩＤＣＴの対象となる１６×１６変
換係数データ（以下、データという）のうちの一次のＩ
ＤＣＴのための各列の１６個のデータ又は一次のＩＤＣ
Ｔで得られた１６×１６データの各行の１６個のデータ
Ｆ_０〜Ｆ_１５の各々のデータを対応するレジスタ１４ _０
〜１４_１５に選択的に出力し、２−８−１６ＩＤＣＴに
おいては、前記１６個のデータＦ_０〜Ｆ_１５のうちのデ
ータＦ_０を第１のレジスタ群３１３のレジスタ１４
_１に、データＦ_８をレジスタ１４_２に、データＦ_１をレ
ジスタ１４_３に、データＦ_９をレジスタ１４_４に、デー
タＦ_２をレジスタ１４_５に、データＦ_１０をレジスタ１
４_６に、データＦ_３をレジスタ１４_７に、データＦ_１１
をレジスタ１４_８に、データＦ_５をレジスタ１４_９に、
データＦ_１３をレジスタ１４_１０に、データＦ_６をレジ
スタ１４_１１に、データＦ_１４をレジスタ１４_１２に、
データＦ_７をレジスタ１４_１３に、データＦ_１５をレジ
スタ１４_１４に、データＦ_４をレジスタ１４_１５に、そ
してデータＦ_１２をレジスタ１４_１６に記憶する。

【０２９８】ＭＵＸ１６_１〜１６_８、１６_９２、１６
_１０２、１６_１１２、１６_１２２、１６_１３２、１６
_１４２、１６_１５２、１６_１６２ は、１６−１６ＩＤ
ＣＴにおいてはそれぞれ“０″を選択し、２−８−１６
ＩＤＣＴにおいては、それぞれレジスタ１４_２、１ ４
_４、 １４_６、１４_８、１４_１０、 １４_１２、１４
_１４、１４_１６を選択する。１６_９１、１６_１０１、１
６_１１１、１６_１２１、１６ _１３１、１６_１４１、１６
_１５１、１６_１６１は、１６−１６ＩＤＣＴにおいて
は、それぞれレジスタ１４_３、１４_７、１４_９ 、１４
_１３、１４_４、１４_８、１４_１０、１４_１４を選択し、
２−８−１６ＩＤＣＴにおいては、それぞれ１４ _１、１
４_３、 １４_５、１４_７、１４_９、１４_１１、１
４_１３、１４_１５を選択する。

【０２９９】第１の加算回路群３１７の加算回路１８_１
は、レジスタ１４_１から出力されるデータとＭＵＸ１６
_１から出力されるデータとを加算し、加算回路１８
_２は、レジスタ１４_３から出力されるデータとＭＵＸ１
６_２から出力されるデータとを加算し、加算回路１８_３
は、レジスタ１４_５から出力されるデータとＭＵＸ１６
_３から出力されるデータとを加算し、加算回路１８
_４は、レジスタ１４_７から出力されるデータとＭＵＸ１
６_４から出力されるデータとを加算し、加算回路１８_５
は、レジスタ１４_９から出力されるデータとＭＵＸ１６
_５から出力されるデータとを加算し、加算回路１８
_６は、レジスタ１４_１１から出力されるデータとＭＵＸ
１６_６から出力されるデータとを加算し、加算回路１８
_７は、レジスタ１４_{１ ３}から出力されるデータとＭＵＸ
１６_７から出力されるデータとを加算し、加算回路１８
_８は、レジスタ１４_１５から出力されるデータとＭＵＸ
１６_８から出力されるデータとを加算する。

【０３００】減算回路群３１９の減算回路２０_１は、Ｍ
ＵＸ１６_９１から出力されるデータとＭＵＸ１６_９２か
ら出力されるデータとを減算し、減算回路２０_２は、Ｍ
ＵＸ１６_１０１から出力されるデータとＭＵＸ１６
_１０２から出力されるデータとを減算し、減算回路２０
_３は、ＭＵＸ１６_１１１から出力されるデータとＭＵＸ
１６_１１２から出力されるデータとを減算し、減算回路
２０_４は、ＭＵＸ１６_{１２ １}から出力されるデータとＭ
ＵＸ１６_１２２から出力されるデータとを減算し、減算
回路２０_５は、ＭＵＸ１６_１３１から出力されるデータ
とＭＵＸ１６_１３２から出力されるデータとを減算し、
減算回路２０_６は、ＭＵＸ１６_１４１から出力されるデ
ータとＭＵＸ１６_１４２から出力されるデータとを減算
し、減算回路２０_７は、ＭＵＸ１６_１５１から出力され
るデータとＭＵＸ１６_１５２から出力されるデータとを
減算し、減算回路２０_８は、ＭＵＸ１６_１６１から出力
されるデータとＭＵＸ１６_１６２から出力されるデータ
とを減算する。

【０３０１】加算回路１８_１〜１８_８から出力されるデ
ータは、それぞれ第２のレジスタ群２１中の対応するレ
ジスタ２２_１〜２２_８に記憶され、減算回路２０_１〜２
０_８から出力されるデータは、それぞれ対応するレジス
タ２２_９〜２２_１６に記憶される。

【０３０２】第２のＭＵＸ群３２３のＭＵＸ３２４
_１は、レジスタ２２_１〜２２_８の出力に接続され、１６
−１６ＩＤＣＴにおいてはも、また、２−８−１６ＩＤ
ＣＴにおいても、レジスタ２２_１を８回選択して８個の
データを順次出力する。Ｍ ＵＸ３２４_２は、１６−１
６ＩＤＣＴにおいては、レジスタ２２_５を８回選択して
８個のデータを順次出力し、また、２−８−１６ＩＤＣ
Ｔにおいては、レジスタ２２_８を８回選択して８個のデ
ータを順次出力する。

【０３０３】ＭＵＸ３２４_３は、１６−１６ＩＤＣＴに
おいては、レジスタ２２_３、２２_７、２２_７、２２_３、
２２_３、２２_７、２２_７、２２_３をこの順で選択して８
個のデータを順次出力し、また、２−８−１６ＩＤＣＴ
においては、レジスタ２２_３、２２_６、２２_６、２
２_３、２２_３、２２_６、２２_６、２２_３をこの順で選択
して８個のデータを順次出力する。

【０３０４】ＭＵＸ３２４_４は、１６−１６ＩＤＣＴに
おいては、レジスタ２２_７、２２_３、２２_３、２２_７、
２２_７、２２_３、２２_３、２２_７をこの順で選択して８
個のデータを順次出力し、また、２−８−１６ＩＤＣＴ
においては、レジスタ２２_６、２２_３、２２_３、２
２_６、２２_６、２２_３、２２_３、２２_６をこの順で選択
して８個のデータを順次出力する。

【０３０５】ＭＵＸ３２４_５は、１６−１６ＩＤＣＴに
おいては、レジスタ２２_２、２２_６、２２_４、２２_８、
２２_８、２２_４、２２_６、２２_２をこの順で選択して８
個のデータを順次出力し、また、２−８−１６ＩＤＣＴ
においては、レジスタ２２_２、２２_５、２２_４、２
２_７、２２_７、２２_４、２２_５、２２_２をこの順で選択
して８個のデータを順次出力する。

【０３０６】ＭＵＸ３２４_６は、１６−１６ＩＤＣＴに
おいては、レジスタ２２_４、２２_２、２２_８、２２_６、
２２_６、２２_８、２２_２、２２_４をこの順で選択して８
個のデータを順次出力し、また、２−８−１６ＩＤＣＴ
においては、レジスタ２２_４、２２_２、２２_７、２
２_５、２２_５、２２_７、２２_２、２２_４をこの順で選択
して８個のデータを順次出力する。

【０３０７】ＭＵＸ３２４_７は、１６−１６ＩＤＣＴに
おいては、レジスタ２２_６、２２_８、２２_２、２２_４、
２２_４、２２_２、２２_８、２２_６をこの順で選択して８
個のデータを順次出力し、また、２−８−１６ＩＤＣＴ
においては、レジスタ２２_５、２２_７、２２_２、２
２_４、２２_４、２２_２、２２_７、２２_５をこの順で選択
して８個のデータを順次出力する。

【０３０８】ＭＵＸ３２４_８は、１６−１６ＩＤＣＴに
おいては、レジスタ２２_８、２２_４、２２_６、２２_２、
２２_２、２２_６、２２_４、２２_８をこの順で選択して８
個のデータを順次出力し、また、２−８−１６ＩＤＣＴ
においては、レジスタ２２_７、２２_４、２２_５、２
２_２、２２_２、２２_５、２２_４、２２_７をこの順で選択
して８個のデータを順次出力する。

【０３０９】ＭＵＸ３２４_９は、１６−１６ＩＤＣＴに
おいては、レジスタ２２_９、２２_{１ ４}、２２_１５、２２
_１３、２２_１２、２２_１０、２２_１１、２２_１６をこの
順で選択して８個のデータを順次出力し、また、２−８
−１６ＩＤＣＴにおいては、レジスタ２２_１６を８回繰
り返して選択し、８個のデータを順次出力する。ＭＵＸ
３２４_１０は、１６−１６ＩＤＣＴにおいては、レジス
タ２２_１０、２２_９、２２_１２、２２_１１、２２_１４、
２２_１３、２２_１６、２２_１５をこの順で選択して８個
のデータを順次出力し、また、２−８−１６ＩＤＣＴに
おいては、レジスタ２２_１１、２２_１４、２２_１４、２
２_１１、２２_１１、２２_１４、２２_１４、２２_１１をこ
の順で選択し、８個のデータを順次出力する。

【０３１０】ＭＵＸ３２４_１１は、１６−１６ＩＤＣＴ
においては、レジスタ２２_１１、２２_１３、２２_９、２
２_１５、２２_１０、２２_１６、２２_１２、２２_１４をこ
の順で選択して８個のデータを順次出力し、また、２−
８−１６ＩＤＣＴにおいては、レジスタ２２_１４、２２
_１１、２２_１１、２２_１４、２２_１４、２２_１１、２２
_１１、２２_１４をこの順で選択し、８個のデータを順次
出力する。ＭＵＸ３２４_１２は、１６−１６ＩＤＣＴに
おいては、レジスタ２２_１２、２２_１５、２２_１１、２
２_９、２２_１６、２２_１４、２２_１０、２２_１３をこの
順で選択して８個のデータを順次出力し、また、２−８
−１６ＩＤＣＴにおいては、レジスタ２２_１０、２２
_１３、２２_１３、２２_１５、２２_１５、２２_１２、２２
_１３、２２_１０をこの順で選択し、８個のデータを順次
出力する。

【０３１１】ＭＵＸ３２４_１３は、１６−１６ＩＤＣＴ
においては、レジスタ２２_１３、２２_１０、２２_１４、
２２_１６、２２_９、２２_１１、２２_１５、２２_１２をこ
の順で選択して８個のデータを順次出力し、また、２−
８−１６ＩＤＣＴにおいては、レジスタ２２_１２、２２
_１０、２２_１５、２２_１３、２２_１３、２２_１５、２２
_１０、２２_１２をこの順で選択して８個のデータを順次
出力する。ＭＵＸ３２４_１４は、１６−１６ＩＤＣＴに
おいては、レジスタ２２_１４、２２_１２、２２_１６、２
２_１０、２２_１５、２２_９、２２_１３、２２_１１をこの
順で選択して８個のデータを順次出力し、また、２−８
−１６ＩＤＣＴにおいては、レジスタ２２_１３、２２
_１５、２２_１０、２２_１２、２２_１２、２２_１０、２２
_１５、２２_１３をこの順で選択して８個のデータを順次
出力する。

【０３１２】ＭＵＸ３２４_１５は、１６−１６ＩＤＣＴ
においては、レジスタ２２_１５、２２_１６、２２_１３、
２２_１４、２２_１１、２２_１２、２２_９、２２_１０をこ
の順で選択して８個のデータを順次出力し、また、２−
８−１６ＩＤＣＴにおいては、レジスタ２２_１５、２２
_１２、２２_１３、２２_１０、２２_１０、２２_１３、２２
_１２、２２_１５をこの順で選択て８個のデータを順次出
力する。ＭＵＸ３２４_１６は、１６−１６ＩＤＣＴにお
いては、レジスタ２２_１６、２２_１１、２２_１０、２２
_１２、２２_１３、２２_１５、２２_１４、２２_９をこの順
で選択して８個のデータを順次出力し、また、２−８−
１６ＩＤＣＴにおいては、レジスタ２２_１６を繰り返し
て選択し、８個のデータを順次出力する。

【０３１３】第１の加減算回路群３２５のうちの加減算
回路３２６_１は、ＭＵＸ３２４_１から順次出力される８
個のデータとＭＵＸ３２４_２から順次出力される８個の
データとをその出力順の第１番目、第４番目、第５番目
及び第８番目のデータに対しては加算を行い、出力順の
第２番目、第３番目、第６番目及び第７番目のデータに
対しては減算を行う。加減算回路３２６_１での減算は、
ＭＵＸ３２４_１から出力されるデータからＭＵＸ３２４
_２から出力されるデータを差し引いて行う。

【０３１４】第１の加減算回路群３２５のうちの加減算
回路３２６_２は、ＭＵＸ３２４_９から順次出力される８
個のデータとＭＵＸ３２４_１６から順次出力される８個
のデータとをその出力順のの第１番目、第４番目、第５
番目及び第８番目のデータに対しては加算を行い、出力
順の第２番目、第３番目、第６番目及び第７番目のデー
タに対しては減算を行う。加減算回路３２６_２での減算
は、ＭＵＸ３２４_９から出力されるデータからＭＵＸ３
２４_１６から出力されるデータを差し引いて行う。

【０３１５】第２のＭＵＸ群３２７ののうちのＭＵＸ２
８_１は、１６−１６ＩＤＣＴにおいては、ＭＵＸ３２４
_９から出力される８個のデータを順次選択し、２−８−
１６ＩＤＣＴにおいては、加減算回路３２６_２から出力
される８個のデータを順次選択する。ＭＵＸ２８_２は、
１６−１６ＩＤＣＴにおいては、ＭＵＸ３２４_１５から
出力される８個のデータを順次選択し、２−８−１６Ｉ
ＤＣＴにおいては、“０”を８回選択して出力する。Ｍ
ＵＸ２８_３は、１６−１６ＩＤＣＴにおいては、ＭＵＸ
３２４_１６から出力される８個のデータを順次選択して
出力し、２−８−１６ＩＤＣＴにおいては、加減算回路
３２４_１５から出力される８個のデータを順次選択して
出力する。順次選択する。

【０３１６】第２のレジスタ群３２９のうちのレジスタ
３０_１は、加減算回路３２６_１から順次出力される８個
の演算結果のデータを順次記憶する。レジスタ３０
_２は、ＭＵＸ３２４_３から順次選択されて出力される８
個のデータを記憶する。レジスタ３０_３は、ＭＵＸ３２
４_４から順次選択されて出力される８個のデータを記憶
する。レジスタ３０_４は、ＭＵＸ３２４_５から順次選択
されて出力される８個のデータを記憶する。レジスタ３
０_５は、ＭＵＸ３２４_６から順次選択されて出力される
８個のデータを記憶する。レジスタ３０_６は、ＭＵＸ３
２４_７から順次選択されて出力される８個のデータを記
憶する。レジスタ３０_７は、ＭＵＸ３２４_８から順次選
択されて出力される８個のデータを記憶する。

【０３１７】レジスタ３０_８は、ＭＵＸ３２８_１から順
次選択されて出力される８個のデータを記憶する。レジ
スタ３０_９は、ＭＵＸ３２４_１０から順次選択されて出
力される８個のデータを記憶する。レジスタ３０
_１０は、ＭＵＸ３２４_１１から順次選択されて出力され
る８個のデータを記憶する。レジスタ３０_１１は、ＭＵ
Ｘ３２４_１２から順次選択されて出力される８個のデー
タを記憶する。レジスタ３０ _１２は、ＭＵＸ３２４_１３
から順次選択されて出力される８個のデータを記憶す
る。レジスタ３０_１３は、ＭＵＸ３２４_１４から順次選
択されて出力される８個のデータを記憶する。レジスタ
３０_１４は、ＭＵＸ２８_２から順次選択されて出力され
る８個のデータを記憶する。レジスタ３０_１５は、ＭＵ
Ｘ３２４_１６から順次選択されて出力される８個のデー
タを記憶する。

【０３１８】Ｐ_７係数乗算回路２３２_１は、レジスタ３
０_１から順次出力される８個のデータの各々に固定係数
Ｐ_７を乗ずる。Ｐ_１１係数乗算回路２３２_２は、レジス
タ３０_２から順次出力される８個のデータの各々に固定
係数Ｐ_１１を乗ずる。Ｐ_３係数乗算回路２３２_３は、レ
ジスタ３０_３から順次出力される８個のデータの各々に
固定係数Ｐ_３を乗ずる。Ｐ_１３係数乗算回路２３２
_４は、レジスタ３０_４から順次出力される８個のデータ
の各々に固定係数Ｐ_１３を乗ずる。Ｐ_９係数乗算回路２
３２_５は、レジスタ３０_５から順次出力される８個のデ
ータの各々に固定係数Ｐ_９を乗ずる。Ｐ_５係数乗算回路
２３２_６は、レジスタ３０_６から順次出力される８個の
データの各々に固定係数Ｐ_５を乗ずる。Ｐ_１係数乗算回
路２３２_７は、レジスタ３０_７から順次出力される８個
のデータの各々に固定係数Ｐ_１を乗ずる。

【０３１９】Ｐ_１４／Ｐ_７係数乗算回路２３２_８は、１
６−１６ＤＣＴにおいては、レジスタ３０_８から順次出
力される８個のデータの各々に固定係数Ｐ_１４を乗じ、
２−８−１６ＤＣＴにおいては、レジスタ３０_８から順
次出力される８個のデータの各々に固定係数Ｐ_７を乗ず
る。Ｐ_１２／Ｐ_１１係数乗算回路２３２_９は、１６−１
６ＤＣＴにおいては、レジスタ３０_９から順次出力され
る８個のデータの各々に固定係数Ｐ_１２を乗じ、２−８
−１６ＤＣＴにおいては、レジスタ３０_８から順次出力
される８個のデータの各々に固定係数Ｐ_１１を乗ずる。

【０３２０】Ｐ_１０／Ｐ_３係数乗算回路２３２_１０は、
１６−１６ＤＣＴにおいては、レジスタ３０_１０から順
次出力される８個のデータの各々に固定係数Ｐ_１０を乗
じ、２−８−１６ＤＣＴにおいては、レジスタ３０_１０
から順次出力される８個のデータの各々に固定係数Ｐ_３
を乗ずる。Ｐ_８／Ｐ_１３係数乗算回路２３２_１１は、１
６−１６ＤＣＴにおいては、レジスタ３０_１１から順次
出力される８個のデータの各々に固定係数Ｐ_８を乗じ、
２−８−１６ＤＣＴにおいては、レジスタ３０_１１から
順次出力される８個のデータの各々に固定係数Ｐ_１３を
乗ずる。

【０３２１】Ｐ_６／Ｐ_９係数乗算回路２３２_１２は、１
６−１６ＤＣＴにおいては、レジスタ３０_１２から順次
出力される８個のデータの各々に固定係数Ｐ_６を乗じ、
２−８−１６ＤＣＴにおいては、レジスタ３０_１２から
順次出力される８個のデータの各々に固定係数Ｐ_９を乗
ずる。Ｐ_４／Ｐ_５係数乗算回路２３２_１３は、１６−１
６ＤＣＴにおいては、レジスタ３０_１３から順次出力さ
れる８個のデータの各々に固定係数Ｐ_４を乗じ、２−８
−１６ＤＣＴにおいては、レジスタ３０_１３から順次出
力される８個のデータの各々に固定係数Ｐ_５を乗ずる。

【０３２２】Ｐ_２係数乗算回路２３２_１４は、１６−１
６ＤＣＴにおいては、レジスタ３０ _１４から順次出力さ
れる８個のデータの各々に固定係数Ｐ_２を乗ずる。Ｐ_０
／Ｐ_１係数乗算回路２３２_１５は、１６−１６ＤＣＴに
おいては、レジスタ３０_１５から順次出力される８個の
データの各々に固定係数Ｐ_０を乗じ、２−８−１６ＤＣ
Ｔにおいては、レジスタ３０_１５から順次出力される８
個のデータの各々に固定係数Ｐ_１を乗ずる。

【０３２３】第４のレジスタ群３３３のレジスタ３３４
_１は、１６−１６ＩＤＣＴにおいても、また、２−８−
１６ＩＤＣＴにおいても、Ｐ_７係数乗算回路２３２_１か
ら順次出力される８個のデータの各々を順次記憶し、順
次記憶される第１番目〜第８番目のデータを正の値とし
て出力する。レジスタ３３４_２は、１６−１６ＩＤＣＴ
においても、また、２−８−１６ＩＤＣＴにおいても、
Ｐ_１１係数乗算回路２３２_２から順次出力される８個の
データの各々を順次記憶し、その第１番目、第３番目、
第６番目及び第８番目のデータを正の値として出力し第
２番目、第４番目、第５番目及び第７番目のデータを負
の値として出力する。

【０３２４】レジスタ３３４_３は、１６−１６ＩＤＣＴ
においても、また、２−８−１６ＩＤＣＴにおいても、
Ｐ_３係数乗算回路２３２_３から順次出力される８個のデ
ータの各々を順次記憶し、その第１番目、第２番目及び
第７番目のデータを正の値として出力し第３番目〜第６
番目及び第８番目のデータを負の値として出力する。

【０３２５】レジスタ３３４_４は、Ｐ_１３係数乗算回路
２３２_４から順次出力される８個のデータの各々を順次
記憶し、１６−１６ＩＤＣＴにおいてはその第１番目、
第４番目〜第７番目のデータを正の値として出力し第２
番目、第３番目及び第８番目のデータを負の値として出
力し、２−８−１６ＩＤＣＴにおいてはその第１番目、
第５番目〜第７番目のデータを正の値として出力し第２
番目〜第４番目及び第８番目のデータを負の値として出
力する。レジスタ３３４_５は、Ｐ_９係数乗算回路２３２
_５から順次出力される８個のデータの各々を順次記憶
し、１６−１６ＩＤＣＴにおいてはその第１番目〜第４
番目及び第７番目のデータを正の値として出力し第５番
目及び第６番目及び第８番目のデータを負の値として出
力し、２−８−１６ＩＤＣＴにおいてはその第１番目〜
第４番目のデータを正の値として出力し第５番目〜第８
番目のデータを負の値として出力する。

【０３２６】レジスタ３３４_６は、Ｐ_５係数乗算回路２
３２_６から順次出力される８個のデータの各々を順次記
憶し、１６−１６ＩＤＣＴにおいてはその第１番目、第
５番目、第７番目及び第８番目のデータを正の値として
出力し第２番目〜第４番目及び第６番目のデータを負の
値として出力し、２−８−１６ＩＤＣＴにおいてはその
第１番目、第３番目、第５番目及び第７番目のデータを
正の値として出力し第２番目、第４番目、第６番目及び
第８番目のデータを負の値として出力する。レジスタ３
３４_７は、Ｐ_１係数乗算回路２３２_７から順次出力され
る８個のデータの各々を順次記憶し、１６−１６ＩＤＣ
Ｔにおいてはその第１番目、第３番目、第４番目、第７
番目及び第８番目のデータを正の値として出力し第２番
目、第５番目及び第６番目のデータを負の値として出力
し、２−８−１６ＩＤＣＴにおいてはその第１番目、第
３番目、第４番目及び第７番目のデータを正の値として
出力し第２番目、第５番目、第６番目及び第８番目のデ
ータを負の値として出力する。

【０３２７】レジスタ３３４_８は、Ｐ_１４／Ｐ_７係数乗
算回路２３２_８から順次出力される８個のデータの各々
を順次記憶し、１６−１６ＩＤＣＴにおいてはその第１
番目、第３番目〜第５番目及び第７番目のデータを正の
値として出力し第２番目、第６番目及び第８番目のデー
タを負の値として出力し、２−８−１６ＩＤＣＴにおい
てはその第１番目〜第８番目のデータを正の値として出
力する。レジスタ３３４_９は、Ｐ_１２／Ｐ_１１係数乗算
回路２３２_９から順次出力される８個のデータの各々を
順次記憶し、１６−１６ＩＤＣＴにおいてはその第１番
目、第２番目、第７番目及び第８番目のデータを正の値
として出力し第２番目〜第６番目のデータを負の値とし
て出力し、２−８−１６ＩＤＣＴにおいてはその第１番
目、第３番目、第６番目及び第８番目のデータを正の値
として出力し第２番目、第４番目、第５番目及び第７番
目のデータを負の値として出力する。

【０３２８】レジスタ３３４_１０は、Ｐ_１０／Ｐ_３係数
乗算回路２３２_１０から順次出力される８個のデータの
各々を順次記憶し、１６−１６ＩＤＣＴにおいてはその
第１番目及び第３番目のデータを正の値として出力し第
２番目、第４番目〜第８番目のデータを負の値として出
力し、２−８−１６ＩＤＣＴにおいてはその第１番目、
第２番目、第７番目及び第８番目のデータを正の値とし
て出力し、第３番目〜第６番目のデータを負の値として
出力する。レジスタ３３４_１１は、Ｐ_８／Ｐ_１３係数乗
算回路２３２_１１から順次出力される８個のデータの各
々を順次記憶し、１６−１６ＩＤＣＴにおいてはその第
１番目、第４番目〜第６番目及び第８番目のデータを正
の値として出力し第２番目、第３番目及び第７番目のデ
ータを負の値として出力し、２−８−１６ＩＤＣＴにお
いてはその第１番目及び第５番目〜第７番目のデータを
正の値として出力し第２番目〜第４番目及び第８番目の
データを負の値として出力する。

【０３２９】レジスタ３３４_１２は、Ｐ_６／Ｐ_９係数乗
算回路２３２_１２から順次出力される８個のデータの各
々を順次記憶し、１６−１６ＩＤＣＴにおいてはその第
１番目〜第３番目、第５番目及び第６番目のデータを正
の値として出力し第４番目、第７番目及び第８番目のデ
ータを負の値として出力し、２−８−１６ＩＤＣＴにお
いてはその第１番目〜第４番目のデータを正の値として
出力し、第５番目〜第８番目第８番目のデータを負の値
として出力する。レジスタ３３４_１３は、Ｐ_４／Ｐ_５係
数乗算回路２３２_１３から順次出力される８個のデータ
の各々を順次記憶し、１６−１６ＩＤＣＴにおいてはそ
の第１番目、第３番目、第５番目〜第８番目のデータを
正の値として出力し第２番目及び第４番目のデータを負
の値として出力し、２−８−１６ＩＤＣＴにおいてはそ
の第１番目、第３番、第５番目及び第７番目のデータを
正の値として出力し第２番目、第４番目、第６番目及び
第８番目のデータを負の値として出力する。

【０３３０】レジスタ３３４_１４は、Ｐ_２係数乗算回路
２３２_１４から順次出力される８個のデータの各々を順
次記憶し、１６−１６ＩＤＣＴにおいても、また、２−
８−１６ＩＤＣＴにおいても、その第１番目、第４番
目、第６番目及び第７番目のデータを正の値として出力
し第２番目、第３番目、第５番目及び第８番目のデータ
を負の値として出力する。レジスタ３３４_１５は、Ｐ_０
／Ｐ_１係数乗算回路２３２_１５から順次出力される８個
のデータの各々を順次記憶し、１６−１６ＩＤＣＴにお
いてはその第１番目〜第４番目及び第６番目〜第８番目
のデータを正の値として出力し第５番目のデータを負の
値として出力し、２−８−１６ＩＤＣＴにおいてはその
第１番目、第３番、第４番目及び第７番目のデータを正
の値として出力し第２番目、第５番目、第６番目及び第
８番目のデータを負の値として出力する。

【０３３１】加算回路３３８_３は、１６−１６ＩＤＣＴ
においても、また、２−８−１６ＩＤＣＴにおいても、
レジスタ３３４_１〜３３４_７から順次出力される７個の
データの各々を出力順番の順に加算する。レジスタ４０
_３は、加算回路３６_３から出力されるデータを記憶す
る。

【０３３２】加算回路３３８_４は、１６−１６ＩＤＣＴ
においても、また、２−８−１６ＩＤＣＴにおいても、
レジスタ３３４_８〜３３４_１５から順次出力される８個
のデータの各々を出力順番の順に加算する。レジスタ４
０_４は、加算回路３６_４から出力されるデータを記憶す
る。

【０３３３】レジスタ４０_３のデータは、加算回路４４
の被加算入力及び減算回路４２の被減算入力に供給さ
れ、レジスタ４０_４のデータは、加算回路４４の加算入
力及び減算回路４２の減算入力に供給される。減算回路
４２から出力されるデータは、第６のレジスタ群４５の
うちのレジスタ４６に供給され、加算回路４４から出力
されるデータは、第６のレジスタ群４５のうちのレジス
タ４８に供給される。なお、これ以外の点では、この実
施例の構成は、第１実施例と同一構成であるので、図１
５及び図１６においては、図１３及び図１４の構成部分
と同一の各部には同一の符号を付してその説明を省略す
る。

【０３３４】次に、図１５及び図１６を参照して、この
実施例の動作について説明する。先ず、１６−１６ＩＤ
ＣＴの動作について説明する。ＭＵＸ３１２から順次、
１６×１６画素データに対して１６−１６ＤＣＴを施し
て圧縮され伝送されて来た１６×１６変換係数データ
（以下、データという）のうちの列方向の１６個のデー
タＦ_０〜Ｆ_１５の各々が、１６個のデータＦ_０〜Ｆ_１５
対応に、第１のレジスタ群３１３のレジスタ１４_１〜１
４_１６に記憶される。

【０３３５】ＭＵＸ１６_１〜１６_８、１６_９２、１６
_１０２、１６_１１２、１６_１２２、１６_１２３２、１６
_１４２、１６_１５２、１６_１６２は、それぞれ“０″を
選択し、１６_９１、１６_１０１、１６_１１１、１６
_１２１、１６_１３１、１６_１４１、１６_１５１、１６
_１６１は、それぞれレジスタ１４_３、１４_７、１４_９、
１４_{１ ３}、１４_４、１４_８、１４_１０、１４_１４を選択
しているから、加算回路１８_１からＦ_０＝ｈ_０が出力さ
れ、加算回路１８_２からＦ_２＝ｈ_２が出力され、加算回
路１８_３からＦ_４＝ｈ_４が出力され、加算回路１８_４か
らＦ_６＝ｈ_６が出力され、加算回路１８_５からＦ_８＝ｈ
_８が出力され、加算回路１８_６からＦ_１０＝ｈ_{１ ０}が出
力され、加算回路１８_７からＦ_１２＝ｈ_１２が出力さ
れ、加算回路１８_８からＦ_１４＝ｈ_１４が出力され、減
算回路２０_１からＦ_１＝ｈ_１が出力され、減算回路２０
_２からＦ_３＝ｈ_３が出力され、減算回路２０_３からＦ_５
＝ｈ_５が出力され、減算回路２０_４からＦ_７＝ｈ_７が出
力され、減算回路２０_５からＦ_９＝ｈ _９が出力され、減
算回路２０_６からＦ_１１＝ｈ_１１が出力され、減算回路
１８_７からＦ_１３＝ｈ_１３が出力され、減算回路２０_８
からＦ_１５＝ｈ_１５が出力される。

【０３３６】加算回路１８_１から出力されたｈ_０は、レ
ジスタ２２_１に記憶され、加算回路１８_２から出力され
たｈ_２は、レジスタ２２_２に記憶され、加算回路１８_３
から出力されたｈ_４は、レジスタ２２_３に記憶され、加
算回路１８_４から出力されたｈ_６は、レジスタ２２_４に
記憶され、加算回路１８_５から出力されたｈ_８は、レジ
スタ２２_５に記憶され、加算回路１８_６から出力された
ｈ_１０は、レジスタ２２_６に記憶され、加算回路１８_７
から出力されたｈ_１２は、レジスタ２２_７に記憶され、
加算回路１８_８から出力されたｈ_１４は、レジスタ２２
_８に記憶される。

【０３３７】減算回路２０_１から出力されたｈ_１は、レ
ジスタ２２_９に記憶され、減算回路２０_２から出力され
たｈ_３は、レジスタ２２_１０に記憶され、減算回路２０
_３から出力されたｈ_５は、レジスタ２２_１１に記憶さ
れ、減算回路２０_４から出力されたｈ_７は、レジスタ２
２_１２に記憶され、減算回路２０_５から出力されたｈ_９
は、レジスタ２２_１３に記憶され、減算回路２０_６から
出力されたｈ_１１は、レジスタ２２_１４に記憶され、減
算回路１８_７から出力されたｈ_１３は、レジスタ２２
_１５に記憶され、減算回路２０_８から出力されたｈ_１５
は、レジスタ２２_{１ ６}に記憶される。

【０３３８】レジスタ２２_１から出力されたｈ_０は、Ｍ
ＵＸ２３２４_１で８つの動作サイクルのうちの各動作サ
イクル毎に選択されて加減算回路３２６_１に供給される
と共に、レジスタ２２_５から出力されたｈ_８は、ＭＵＸ
３２４_２で８つの動作サイクルのうちの各動作サイクル
毎に選択されて加減算回路３２６_１に供給されて加減算
回路３２６_１から８つの動作サイクルのうちの各動作サ
イクル毎にｈ_０＋ｈ_８、ｈ_０−ｈ_８、ｈ_０−ｈ_８、ｈ_０
＋ｈ_８、ｈ_０＋ｈ_８、ｈ_０−ｈ_８、ｈ_０−ｈ_８、ｈ_０＋
ｈ_８が８つの動作サイクルのうちの各動作サイクル毎に
順次出力されてレジスタ３０_１に記憶される。

【０３３９】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたｈ_０、ｈ
_２、ｈ_４、ｈ_６、ｈ_８、ｈ_１０、ｈ_１２、ｈ_１４は、Ｍ
ＵＸ３２４_３で８つの動作サイクルのうちの各動作サイ
クル毎に選択されてＭＵＸ３２４_３からｈ_４、ｈ_１２、
ｈ_１２、ｈ_４、ｈ_４、ｈ_１２、ｈ_１２、ｈ_４が順次出力
されてレジスタ３０_２に記憶される。また、レジスタ２
２_１〜２２_８から８つの動作サイクルのうちの各動作サ
イクル毎に出力されたｈ_０、ｈ_２、ｈ_４、ｈ_６、ｈ_８、
ｈ_１０、ｈ_１２、ｈ_１４は、ＭＵＸ３２４_４で８つの動
作サイクルのうちの各動作サイクル毎に選択されてＭＵ
Ｘ３２４_４からｈ_１２、ｈ_４、ｈ_４、ｈ_１２、ｈ_１２、
ｈ_４、ｈ_４、ｈ_１２が順次出力されてレジスタ３０_３に
記憶される。

【０３４０】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたｈ_０、ｈ
_２、ｈ_４、ｈ_６、ｈ_８、ｈ_１０、ｈ_１２、ｈ_１４は、Ｍ
ＵＸ３２４_５で８つの動作サイクルのうちの各動作サイ
クル毎に選択されてＭＵＸ３２４_５からｈ_２、ｈ_１０、
ｈ_６、ｈ_１４、ｈ_１４、ｈ_６、ｈ_１０、ｈ_２が順次出力
されてレジスタ３０_４に記憶される。また、レジスタ２
２_１〜２２_８から８つの動作サイクルのうちの各動作サ
イクル毎に出力されたｈ_０、ｈ_２、ｈ_４、ｈ_６、ｈ_８、
ｈ_１０、ｈ_１２、ｈ_１４は、ＭＵＸ３２４_６で８つの動
作サイクルのうちの各動作サイクル毎に選択されてＭＵ
Ｘ３２４_６からｈ_６、ｈ_２、ｈ_１４、ｈ_１０、ｈ_１０、
ｈ_１４、ｈ_２、ｈ_６が順次出力されてレジスタ３０_５に
記憶される。

【０３４１】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたｈ_０、ｈ
_２、ｈ_４、ｈ_６、ｈ_８、ｈ_１０、ｈ_１２、ｈ_１４は、Ｍ
ＵＸ３２４_７で８つの動作サイクルのうちの各動作サイ
クル毎に選択されてＭＵＸ３２４_７からｈ_１０、
ｈ_１４、ｈ_２、ｈ_６、ｈ_６、ｈ_２、ｈ_１４、ｈ_１０が順
次出力されてレジスタ３０_６に記憶される。また、レジ
スタ２２_１〜２２_８から８つの動作サイクルのうちの各
動作サイクル毎に出力されたｈ_０、ｈ_２、ｈ_４、ｈ_６、
ｈ_８、ｈ_１０、ｈ_１２、ｈ_１４は、ＭＵＸ３２４_８で８
つの動作サイクルのうちの各動作サイクル毎に選択され
てＭＵＸ３２４_８からｈ_１４、ｈ_６、ｈ_１０、ｈ_２、ｈ
_２、ｈ_１０、ｈ_６、ｈ_１４が順次出力されてレジスタ３
０_７に記憶される。

【０３４２】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたｈ_１、
ｈ_３、ｈ_５、ｈ_７、ｈ_９、ｈ_１１、ｈ_１３、ｈ_１５は、
ＭＵＸ３２４_９で８つの動作サイクルのうちの各動作サ
イクル毎に選択されてＭＵＸ３２４_６からｈ_１、
ｈ_１１、ｈ_１３、ｈ_９、ｈ_７、ｈ_３、ｈ_５、ｈ_１５が順
次出力されてレジスタ３０_８に記憶される。また、レジ
スタ２２_９〜２２_１６から８つの動作サイクルのうちの
各動作サイクル毎に出力されたｈ_１、ｈ_３、ｈ_５、
ｈ_７、ｈ_９、ｈ_１１、ｈ_１３、ｈ_１５は、ＭＵＸ３２４
_１０で８つの動作サイクルのうちの各動作サイクル毎に
選択されてＭＵＸ３２４_１０からｈ_３、ｈ_１、ｈ_７、ｈ
_５、ｈ_１１、ｈ_９、ｈ_１５、ｈ_{１ ３}が順次出力されてレ
ジスタ３０_９に記憶される。

【０３４３】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたｈ_１、
ｈ_３、ｈ_５、ｈ_７、ｈ_９、ｈ_１１、ｈ_１３、ｈ_１５は、
ＭＵＸ３２４_１１で８つの動作サイクルのうちの各動作
サイクル毎に選択されてＭＵＸ３２４_１１からｈ_５、ｈ
_９、ｈ_１、ｈ_１３、ｈ_３、ｈ_１５、ｈ_７、ｈ_１１が順次
出力されてレジスタ３０_１０に記憶される。レジスタ２
２_９〜２２_１６から８つの動作サイクルのうちの各動作
サイクル毎に出力されたｈ_１、ｈ_３、ｈ_５、ｈ_７、
ｈ_９、ｈ_１１、ｈ_１３、ｈ_１５は、ＭＵＸ３２４_１２で
８つの動作サイクルのうちの各動作サイクル毎に選択さ
れてＭＵＸ３２４_１２からｈ_７、ｈ_１３、ｈ_５、ｈ_１、
ｈ_１５、ｈ_１１、ｈ_３、ｈ_９が順次出力されてレジスタ
３０_１１に記憶される。

【０３４４】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたｈ_１、
ｈ_３、ｈ_５、ｈ_７、ｈ_９、ｈ_１１、ｈ_１３、ｈ_１５は、
ＭＵＸ３２４_１３で８つの動作サイクルのうちの各動作
サイクル毎に選択されてＭＵＸ３２４_１３からｈ_９、ｈ
_３、ｈ_１１、ｈ_１５、ｈ_１、ｈ_５、ｈ_１３、ｈ_７が順次
出力されてレジスタ３０_１２に記憶される。レジスタ２
２_９〜２２_１６から８つの動作サイクルのうちの各動作
サイクル毎に出力されたｈ_１、ｈ_３、ｈ_５、ｈ_７、
ｈ_９、ｈ_１１、ｈ_１３、ｈ_１５は、ＭＵＸ３２４_１４で
８つの動作サイクルのうちの各動作サイクル毎に選択さ
れてＭＵＸ３２４_１４からｈ_１１、ｈ_７、ｈ_１５、
ｈ_３、ｈ_１３、ｈ_１、ｈ_９、ｈ_５が順次出力されてレジ
スタ３０_１３に記憶される。

【０３４５】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたｈ_１、
ｈ_３、ｈ_５、ｈ_７、ｈ_９、ｈ_１１、ｈ_１３、ｈ_１５は、
ＭＵＸ３２４_１５で８つの動作サイクルのうちの各動作
サイクル毎に選択されてＭＵＸ３２４_１５からｈ_１３、
ｈ_１５、ｈ_９、ｈ_１１、ｈ_５、ｈ_７、ｈ_１、ｈ_３が順次
出力されてレジスタ３０_１４に記憶される。レジスタ２
２_９〜２２_１６から８つの動作サイクルのうちの各動作
サイクル毎に出力されたｈ_１、ｈ_３、ｈ_５、ｈ_７、
ｈ_９、ｈ_１１、ｈ_１３、ｈ_１５は、ＭＵＸ３２４_１６で
８つの動作サイクルのうちの各動作サイクル毎に選択さ
れてＭＵＸ３２４_１６からｈ_１５、ｈ_５、ｈ_３、ｈ_７、
ｈ_９、ｈ_１３、ｈ_１１、ｈ_１が順次出力されてレジスタ
３０_１５に記憶される。

【０３４６】レジスタ３０_１〜３０_７から８つの動作サ
イクルのうちの各動作サイクル毎に出力されるデータの
各々は、８つの動作サイクルのうちの各動作サイクル毎
に、対応する固定係数乗算回路２３２_１〜２３２_７で対
応する固定係数Ｐ_７、Ｐ_１１、 Ｐ_３、Ｐ_１３、Ｐ_９、
Ｐ_５、Ｐ_１が乗ぜられて対応するレジスタ３３４_１〜３
３４_７に記憶される。そして、レジスタ３３４_１〜３３
４_７に記憶されたデータの各々は、８つの動作サイクル
のうちの各動作サイクル毎に、加算回路３３８ _３で加算
されてレジスタ４０_３に記憶される。

【０３４７】８つの動作サイクルのうちの第１動作サイ
クルで加算回路３３８_３で加算されてレジスタ４０_３に
記憶されるデータは、（ｈ_０＋ｈ_８）Ｐ_７＋ｈ_４Ｐ_１１
＋ｈ _１２Ｐ_３＋ｈ_２Ｐ_１３＋ｈ_６Ｐ_９＋ｈ_１０Ｐ_５＋ｈ
_１４Ｐ_１である。レジスタ４０_３に第１動作サイクルで
記憶されるデータが、式（６９）の演算値のｆ_ｏ＋ｆ _８
である。第２動作サイクルで加算回路３３８_３で加算さ
れてレジスタ４０_３に記憶されるデータは、（ｈ_０−ｈ
_８）Ｐ_７−ｈ_１２Ｐ_１１＋ｈ_４Ｐ_３−ｈ_１０Ｐ_１３＋ｈ
_２Ｐ_９−ｈ_１４Ｐ_５−ｈ_６Ｐ_１である。レジスタ４０_３
に第２動作サイクルで記憶されるデータが、式（６９）
の演算値のｆ_１＋ｆ_９である。第３動作サイクルで加算
回路３３８_３で加算されてレジスタ４０_３に記憶される
データは、（ｈ_０−ｈ_８）Ｐ_７＋ｈ_１２Ｐ_１１−ｈ_４Ｐ
_３−ｈ_６Ｐ_１３＋ｈ_{１ ４}Ｐ_９−ｈ_２Ｐ_５＋ｈ_１０Ｐ_１で
ある。レジスタ４０_３に第２動作サイクルで記憶される
データが、式（６９）の演算値のｆ_２＋ｆ_１０である。

【０３４８】第４動作サイクルで加算回路３３８_３で加
算されてレジスタ４０_３に記憶されるデータは、（ｈ_０
＋ｈ_８）Ｐ_７−ｈ_４Ｐ_１１−ｈ_１２Ｐ_３＋ｈ_１４Ｐ_１３
＋ｈ _１０Ｐ_９−ｈ_６Ｐ_５＋ｈ_２Ｐ_１である。レジスタ４
０_３に第４動作サイクルで記憶されるデータが、式（６
９）の演算値のｆ_３＋ｆ_１１である。第５動作サイクル
で加算回路３３８_３で加算されてレジスタ４０_３に記憶
されるデータは、（ｈ_０＋ｈ_８）Ｐ_７−ｈ_４Ｐ_１１−ｈ
_１２Ｐ_３＋ｈ_１４Ｐ_１３−ｈ _１０Ｐ_９＋ｈ_６Ｐ_５−ｈ_２
Ｐ_１である。レジスタ４０_３に第５動作サイクルで記憶
されるデータが、式（６９）の演算値のｆ_４＋ｆ_１２で
ある。第６動作サイクルで加算回路３３８_３で加算され
てレジスタ４０_３に記憶されるデータは、（ｈ_０−
ｈ_８）Ｐ_７＋ｈ_１２Ｐ_１１−ｈ_４Ｐ_３＋ｈ_６Ｐ_１３−ｈ
_{１ ４}Ｐ_９−ｈ_２Ｐ_５−ｈ_１０Ｐ_１である。レジスタ４０
_３に第６動作サイクルで記憶されるデータが、式（６
９）の演算値のｆ_５＋ｆ_１３である。

【０３４９】第７動作サイクルで加算回路３３８_３で加
算されてレジスタ４０_３に記憶されるデータは、（ｈ_０
−ｈ_８）Ｐ_７−ｈ_１２Ｐ_１１＋ｈ_４Ｐ_３＋ｈ_１０Ｐ_１３
＋ｈ _２Ｐ_９＋ｈ_１４Ｐ_５＋ｈ_６Ｐ_１である。レジスタ４
０_３に第７動作サイクルで記憶されるデータが、式（６
９）の演算値のｆ_６＋ｆ_１４である。第８動作サイクル
で加算回路３３８_３で加算されてレジスタ４０_３に記憶
されるデータは、（ｈ_０＋ｈ_８）Ｐ_７＋ｈ_４Ｐ_１１−ｈ
_１２Ｐ_３−ｈ_２Ｐ_１３−ｈ_６Ｐ_９＋ｈ_１０Ｐ_５＋ｈ_１４
Ｐ_１である。レジスタ４０_３に第８動作サイクルで記憶
されるデータが、式（６９）の演算値のｆ_７＋ｆ_１５で
ある。

【０３５０】レジスタ３０_８〜３０_１５から８つの動作
サイクルのうちの各動作サイクル毎に出力されるデータ
の各々は、８つの動作サイクルのうちの各動作サイクル
毎に、対応する固定係数乗算回路２３２_８〜２３２_１５
で対応する固定係数Ｐ_１４、Ｐ_１２、Ｐ_１０、Ｐ_８、Ｐ
_６、Ｐ_４、Ｐ_２、Ｐ_０が乗ぜられて対応するレジスタ３
３４_８〜３３４_１５に記憶される。そして、レジスタ３
３４_８〜３３４_１５に記憶されたデータの各々は、８つ
の動作サイクルのうちの各動作サイクル毎に、加算回路
３３８_４で加算されてレジスタ４０_４に記憶される。

【０３５１】８つの動作サイクルのうちの第１動作サイ
クルで加算回路３３８_４で加算されてレジスタ４０_４に
記憶されるデータは、ｈ_１Ｐ_１４＋ｈ_３Ｐ_１２＋ｈ_５Ｐ
_１０＋ｈ_７Ｐ_８＋ｈ_９Ｐ_６＋ｈ_１１Ｐ_４＋ｈ_１３Ｐ_２＋
ｈ_１５５Ｐ_０である。レジスタ４０_４に第１動作サイク
ルで記憶されるデータが、式（６９）の演算値のｆ_ｏ−
ｆ_８である。

【０３５２】第２動作サイクルで加算回路３３８_４で加
算されてレジスタ４０_４に記憶されるデータは、−ｈ
_１１Ｐ_１４＋ｈ_１Ｐ_１２−ｈ_９Ｐ_１０−ｈ_１３Ｐ_８＋ｈ
_３Ｐ_６−ｈ_７Ｐ_４＋ｈ_１５Ｐ_２＋ｈ_５Ｐ_０である。レジ
スタ４０_４に第２動作サイクルで記憶されるデータが、
式（６９）の演算値のｆ_１−ｆ_９である。第３動作サイ
クルで加算回路３３８_４で加算されてレジスタ４０_４に
記憶されるデータは、ｈ_１３Ｐ_１４−ｈ_７Ｐ_１２＋ｈ_１
Ｐ_１０−ｈ_５Ｐ_８＋ｈ_１１Ｐ_６＋ｈ_１５Ｐ_４−ｈ_９Ｐ_２
＋ｈ_３Ｐ_０である。レジスタ４０_４に第３動作サイクル
で記憶されるデータが、式（６９）の演算値のｆ_２−ｆ
_１０である。

【０３５３】第４動作サイクルで加算回路３３８_４で加
算されてレジスタ４０_４に記憶されるデータは、ｈ_９Ｐ
_１４−ｈ_５Ｐ_１２−ｈ_１３Ｐ_１０＋ｈ_１Ｐ_８−ｈ_１５Ｐ
_６−ｈ_３Ｐ_４＋ｈ_１１Ｐ_２＋ｈ_７Ｐ_０である。レジスタ
４０_４に第４動作サイクルで記憶されるデータが、式
（６９）の演算値のｆ_３−ｆ_１１である。第５動作サイ
クルで加算回路３３８_４で加算されてレジスタ４０_４に
記憶されるデータは、ｈ_７Ｐ_１４−ｈ_１１Ｐ_１２−ｈ_３
Ｐ_１０＋ｈ_１５Ｐ_８＋ｈ_１Ｐ_６＋ｈ_１３Ｐ_４−ｈ_５Ｐ_２
−ｈ_９Ｐ_０である。レジスタ４０_４に第５動作サイクル
で記憶されるデータが、式（６９）の演算値のｆ_４−ｆ
_１２である。

【０３５４】第６動作サイクルで加算回路３３８_４で加
算されてレジスタ４０_４に記憶されるデータは、−ｈ_３
Ｐ_１４−ｈ_９Ｐ_１２−ｈ_１５Ｐ_１０＋ｈ_１１Ｐ_８＋ｈ_５
Ｐ_６＋ｈ_１Ｐ_４＋ｈ_７Ｐ_２＋ｈ_１３Ｐ_０である。レジス
タ４０_４に第６動作サイクルで記憶されるデータが、式
（６９）の演算値のｆ_５−ｆ_１３である。第７動作サイ
クルで加算回路３３８_４で加算されてレジスタ４０_４に
記憶されるデータは、ｈ_５Ｐ_１４＋ｈ_１５Ｐ_１２−ｈ_７
Ｐ_１０−ｈ_３Ｐ_８−ｈ_１３Ｐ_６＋ｈ_９Ｐ_４＋ｈ_１Ｐ_２＋
ｈ_１１Ｐ_０である。レジスタ４０_４に第７動作サイクル
で記憶されるデータが、式（６９）の演算値のｆ_６−ｆ
_１４である。

【０３５５】第８動作サイクルで加算回路３３８_４で加
算されてレジスタ４０_４に記憶されるデータは、−ｈ
_１５Ｐ_１４＋ｈ_１３Ｐ_１２−ｈ_１１Ｐ_１０＋ｈ_９Ｐ_８−
ｈ_７Ｐ _６＋ｈ_５Ｐ_４−ｈ_３Ｐ_２＋ｈ_１Ｐ_０である。レジ
スタ４０_４に第８動作サイクルで記憶されるデータが、
式（６９）の演算値のｆ_７−ｆ_１５である。

【０３５６】レジスタ４０_３から順次出力される８個の
データとレジスタ４０_４から順次出力される８個のデー
タとが、順次加算回路４４で加算されて加算回路４４か
ら順次データｆ_０、ｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ
_６、ｆ_７が出力され、これらのデータが、順次レジスタ
４６に記憶される。データｆ_０、ｆ_１、ｆ_２、ｆ_３、ｆ
_４、ｆ_５、ｆ_６、ｆ_７は、図１６では、レジスタ４６の
出力線の下方に示す。また、レジスタ４０_３から順次出
力される８個のデータとレジスタ４０_４から順次出力さ
れる８個のデータとが、順次減算回路４４で減算されて
減算回路４４から順次データｆ_８、ｆ_９、ｆ_１０、ｆ
_１１、ｆ_１２、ｆ_１３、ｆ_１４、ｆ_１５が出力され、こ
れらのデータが、順次レジスタ４８に記憶される。デー
タｆ_８、ｆ_９、ｆ_１０、ｆ_１１、ｆ_１２、ｆ_１３、ｆ
_１４、ｆ_１５は、図１６では、レジスタ４８の出力線の
下方に示す。

【０３５７】以上の演算により、ＤＣＴを施されて伝送
されて来た１６×１６データの１つの列内の１６個のデ
ータについての一次の１６−１６ＩＤＣＴが終了する。
そして、１６×１６データの次列以降の各列について
も、同様の１６−１６ＩＤＣＴを行ってそれら各列の一
次の１６−１６ＩＤＣＴの終了で１６×１６データに対
する一次の１６−１６ＩＤＣＴが終了する。これら１６
列についての一次の１６−１６ＩＤＣＴが完了した後の
１６×１６データの各行毎の１６個のデータ（ＩＤＣＴ
転置データ）についても、同様の１６−１６ＩＤＣＴを
行って二次の１６−１６ＩＤＣＴを完了する。この二次
の１６−１６ＩＤＣＴを完了することにより、１６−１
６ＤＣＴを施されて伝送されて来た画像データを原画像
データを再現することができる。

【０３５８】次に、２−８−１６ＩＤＣＴの動作につい
て説明する。ＭＵＸ３１２によって、順次、１６×１６
データに対して１６−１６ＤＣＴを施されて伝送されて
来た１６×１６データのうちの列方向の１６個のデータ
Ｆ_０〜Ｆ_１５が、第１のレジスタ群１３Ａのレジスタ１
４_１〜１４_１６に次のように記憶される。１６個のデー
タＦ_０〜Ｆ_１５うちのデータＦ_０は第１のレジスタ群１
３のレジスタ１４_１に、データＦ_８はレジスタ１４
_２に、データＦ_１はレジスタ１４_３に、データＦ_９はレ
ジスタ１４_４に、データＦ_２はレジスタ１４_５に、デー
タＦ_{１ ０}はレジスタ１４_６に、データＦ_３はレジスタ１
４_７に、データＦ_１１はレジスタ１４_８に、データＦ_５
はレジスタ１４_９に、データＦ_１３はレジスタ１４_１０
に、データＦ_６はレジスタ１４_１１に、データＦ_１４は
レジスタ１４_１２に、データＦ_７はレジスタ１４
_１３に、データＦ_１５はレジスタ１４_１４に、データＦ
_４はレジスタ１４_１５に、そしてデータＦ_１２はレジス
タ１４_１６に記憶される。

【０３５９】ＭＵＸ１６_１〜１６_８、１６_９２、 １６
_１０２、１６_１１２、１６_１２２、１６_１３２、１６
_１４２、１６_１５２、１６_１６２は、それぞれレジスタ
１４_２、１４_４、 １４_６、１４_８、１４_１０、１４
_１２、１４_１４、１４_１６を選択し、ＭＵＸ１６_９１、
１６_１０１、１６_１１１、１６_１２１、１６_１３１、
１６_１４１、１６_１５１、１６_１６１は、それぞれ１４
_１、１４ _３、１４_５、１４_７、１４_９、１４_１１、１
４_１３、１４_１５を選択しているから、加算回路１８_１
からＦ_０＋Ｆ_８＝ｉ_０が出力され、加算回路１８_２から
Ｆ_１＋Ｆ_９＝ｉ_１が出力され、加算回路１８_３からＦ_２
＋Ｆ_１０＝ｉ_２が出力され、加算回路１８_４からＦ_３＋
Ｆ_１１＝ｉ_３が出力され、加算回路１８_５からＦ_５＋Ｆ
_１３＝ｉ_４が出力され、加算回路１８_６からＦ_６＋Ｆ
_１４＝ｉ_５が出力され、加算回路１８_７からＦ_７＋Ｆ
_１５＝ｉ_６が出力され、加算回路１８_８からＦ_４＋Ｆ
_１２＝ｉ_７が出力され、減算回路２０_１からＦ_０−Ｆ_８
＝ｉ_８が出力され、減算回路２０_２からＦ_１−Ｆ_９＝ｉ
_９が出力され、加算回路１８_３からＦ_２−Ｆ_１０＝ｉ
_１０が出力され、加算回路１８_４からＦ_３−Ｆ_１１＝ｉ
_１１が出力され、加算回路１８_５からＦ_５−Ｆ_１３＝ｉ
_１２が出力され、加算回路１８_６からＦ_６−Ｆ_１４＝ｉ
_{１ ３}が出力され、加算回路１８_７からＦ_７−Ｆ_１５＝ｉ
_１４が出力され、加算回路１８_８からＦ_４−Ｆ_１２＝ｉ
_１５が出力される。

【０３６０】加算回路１８_１から出力されたｉ_０は、レ
ジスタ２２_１に記憶され、加算回路１８_２から出力され
たｉ_１は、レジスタ２２_２に記憶され、加算回路１８_３
から出力されたｉ_２は、レジスタ２２_３に記憶され、加
算回路１８_４から出力されたｉ_３は、レジスタ２２_４に
記憶され、加算回路１８_５から出力されたｉ_４は、レジ
スタ２２_５に記憶され、加算回路１８_６から出力された
ｉ_５は、レジスタ２２ _６に記憶され、加算回路１８_７か
ら出力されたｉ_６は、レジスタ２２_７に記憶され、加算
回路１８_８から出力されたｉ_７は、レジスタ２２_８に記
憶される。

【０３６１】減算回路２０_１から出力されたｉ_８は、レ
ジスタ２２_９に記憶され、減算回路２０_２から出力され
たｉ_９は、レジスタ２２_１０に記憶され、減算回路２０
_３から出力されたｉ_１０は、レジスタ２２_１１に記憶さ
れ、減算回路２０_４から出力されたｉ_１１は、レジスタ
２２_１２に記憶され、減算回路２０_５から出力されたｉ
_１２は、レジスタ２２_１３に記憶され、減算回路２０_６
から出力されたｉ_１３は、レジスタ２２_１４に記憶さ
れ、減算回路１８_７から出力されたｉ_１４は、レジスタ
２２_１５に記憶され、減算回路２０_８から出力されたｉ
_１５は、レジスタ２２_１６に記憶される。

【０３６２】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたｉ_０〜ｉ
_８が、ＭＵＸ３２４_１で８つの動作サイクルのうちの各
動作サイクル毎に選択されてＭＵＸ３２４_１からｉ_０が
８回順次出力され加減算回路３２６_１に供給されると共
に、レジスタ２２_１〜２２_８から８つの動作サイクルの
うちの各動作サイクル毎に出力されたｉ_０〜ｉ_７が、Ｍ
ＵＸ３２４_２で８つの動作サイクルのうちの各動作サイ
クル毎に選択されてＭＵＸ３２４_９からｉ_７が８回順次
出力され加減算回路３２６_１に供給されて加減算回路３
２６_１から８つの動作サイクルのうちの各動作サイクル
毎にｉ_０＋ｉ_７、ｉ_０−ｉ_７、ｉ_０−ｉ _７、ｉ_０＋
ｉ_７、ｉ_０＋ｉ_７、ｉ_０−ｉ_７、ｉ_０−ｉ_７、ｉ_０＋ｉ
_７が各動作サイクル毎に順次出力されてレジスタ３０_１
に記憶される。

【０３６３】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたｉ_０〜ｉ
_７が、ＭＵＸ３２４_３で８つの動作サイクルのうちの各
動作サイクル毎に選択されてＭＵＸ３２４_３からｉ_２、
ｉ_５、ｉ_５、ｉ_２、ｉ_２、ｉ _５、ｉ_５、ｉ_２が順次出力
されてレジスタ３０_２に記憶される。レジスタ２２_１〜
２２_８から８つの動作サイクルのうちの各動作サイクル
毎に出力されたｉ_０〜ｉ_７が、ＭＵＸ３２４_４で８つの
動作サイクルのうちの各動作サイクル毎に選択されてＭ
ＵＸ３２４_４からｉ_５、ｉ_２、ｉ_２、ｉ_５、ｉ_５、
ｉ _２、ｉ_２、ｉ_５が順次出力されてレジスタ３０_３に記
憶される。

【０３６４】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたｉ_０〜ｉ
_７が、ＭＵＸ３２４_５で８つの動作サイクルのうちの各
動作サイクル毎に選択されてＭＵＸ３２４_５からｉ_１、
ｉ_４、ｉ_３、ｉ_６、ｉ_６、ｉ _３、ｉ_４、ｉ_１が順次出力
されてレジスタ３０_４に記憶される。レジスタ２２_１〜
２２_８から８つの動作サイクルのうちの各動作サイクル
毎に出力されたｉ_０〜ｉ_７が、ＭＵＸ３２４_６で８つの
動作サイクルのうちの各動作サイクル毎に選択されてＭ
ＵＸ３２４_６からｉ_３、ｉ_１、ｉ_６、ｉ_４、ｉ_４、
ｉ _６、ｉ_１、ｉ_３が順次出力されてレジスタ３０_５に記
憶される。

【０３６５】レジスタ２２_１〜２２_８から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたｉ_０〜ｉ
_７が、ＭＵＸ３２４_７ で８つの動作サイクルのうちの
各動作サイクル毎に選択されてＭＵＸ３２４_７から
ｉ_４、ｉ_６、ｉ_１、ｉ_３、ｉ_３、ｉ_１、ｉ_６、ｉ_４が順
次出力されてレジスタ３０_６に記憶される。レジスタ２
２_１〜２２_８から８つの動作サイクルのうちの各動作サ
イクル毎に出力されたｉ_０〜ｉ_７が、ＭＵＸ３２４_８で
８つの動作サイクルのうちの各動作サイクル毎に選択さ
れてＭＵＸ３２４_８からｉ_６、ｉ_３、ｉ_４、ｉ_１、
ｉ_１、ｉ _４、ｉ_３、ｉ_６が順次出力されてレジスタ３０
_７に記憶される。

【０３６６】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたｉ_８〜
ｉ_１５が、ＭＵＸ３２４_９で８つの動作サイクルのうち
の各動作サイクル毎に選択されてＭＵＸ３２４_９からｉ
_８が８回順次出力され加減算回路３２６_１に供給される
と共に、レジスタ２２_９〜２２_１６から８つの動作サイ
クルのうちの各動作サイクル毎に出力されたｉ_８〜ｉ
_１５が、ＭＵＸ３２４_{１ ６}で８つの動作サイクルのうち
の各動作サイクル毎に選択されてＭＵＸ３２４_{１ ６}から
ｉ_１５が８回順次出力され加減算回路３２６_１に供給さ
れて加減算回路３２６_２から８つの動作サイクルのうち
の各動作サイクル毎にｉ_８＋ｉ_１５、ｉ_８−ｉ_１５、ｉ
_８−ｉ_１５、ｉ_８＋ｉ_１５、ｉ_８＋ｉ_１５、ｉ_８−ｉ
_１５、ｉ_８−ｉ_１５、ｉ_８＋ｉ_１５が各動作サイクル毎
に順次出力され、ＭＵＸ２８_１を経てレジスタ３０_８に
記憶される。レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたｉ_８〜
ｉ_１５が、ＭＵＸ３２４_１０で８つの動作サイクルのう
ちの各動作サイクル毎に選択されてＭＵＸ３２４_１０か
らｉ_１０、ｉ_１３、ｉ_１３、ｉ_１０、ｉ_１０、ｉ_１３、
ｉ_１３、ｉ_１０が順次出力されてレジスタ３０_９に記憶
される。

【０３６７】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたｉ_８〜
ｉ_１５が、ＭＵＸ３２４_１１で８つの動作サイクルのう
ちの各動作サイクル毎に選択されてＭＵＸ３２４_１１か
らｉ_１３、ｉ_１０、ｉ_１０、ｉ_１３、ｉ_１３、ｉ_１０、
ｉ_１０、ｉ_１３が順次出力されてレジスタ３０_１０に記
憶される。レジスタ２２_９〜２２_１６から８つの動作サ
イクルのうちの各動作サイクル毎に出力されたｉ_８〜ｉ
_１５が、ＭＵＸ３２４_１２で８つの動作サイクルのうち
の各動作サイクル毎に選択されてＭＵＸ３２４_１２から
ｉ_９、ｉ_１２、ｉ_１１、ｉ _１４、ｉ_１４、ｉ_１１、ｉ
_１２、ｉ_９が順次出力されてレジスタ３０_１１に記憶さ
れる。

【０３６８】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたｉ_８〜
ｉ_１５が、ＭＵＸ３２４_１３で８つの動作サイクルのう
ちの各動作サイクル毎に選択されてＭＵＸ３２４_１３か
らｉ_１１、ｉ_９、ｉ_１４、ｉ _１２、ｉ_１２、ｉ_１４、ｉ
_９、ｉ_１１が順次出力されてレジスタ３０_１２に記憶さ
れる。レジスタ２２_９〜２２_１６から８つの動作サイク
ルのうちの各動作サイクル毎に出力されたデータｉ_８〜
ｉ_１５が、ＭＵＸ３２４_１４で８つの動作サイクルのう
ちの各動作サイクル毎に選択されてＭＵＸ３２４_１４か
らデータｉ_１２、ｉ_{１ ４}、ｉ_９、ｉ_１１、ｉ_１１、
ｉ_９、ｉ_１４、ｉ_１２が順次出力されてレジスタ３０
_１３に記憶される。

【０３６９】レジスタ２２_９〜２２_１６から８つの動作
サイクルのうちの各動作サイクル毎に出力されたデータ
ｉ_８〜ｉ_１５が、ＭＵＸ３２４_１５で８つの動作サイク
ルのうちの各動作サイクル毎に選択されてＭＵＸ３２４
_１５からデータｉ_１４、ｉ_{１ １}、ｉ_１２、ｉ_９、ｉ_９、
ｉ_１２、ｉ_１１、ｉ_１４が順次出力され、ＭＵＸ２８ _３
を経てレジスタ３０_１５に記憶される。ＭＵＸ３２４
_１５から出力されるいずれのデータも、ＭＵＸ２８_２が
“０”を選択しているため、レジスタ３３４_１４には
“０”が記憶される。

【０３７０】レジスタ３０_１〜３０_７から８つの動作サ
イクルのうちの各動作サイクル毎に出力されるデータの
各々は、８つの動作サイクルのうちの各動作サイクル毎
に加算回路３３８_３で加算されてレジスタ４０_３に記憶
される。８つの動作サイクルのうちの第１動作サイクル
で加算回路３３８_３で加算されてレジスタ４０_３に記憶
されるデータは、（ｉ_０＋ｉ_７）Ｐ_７＋ｉ_２Ｐ_１１＋ｉ
_５Ｐ_３＋ｉ_１Ｐ_１３＋ｉ_３Ｐ_９＋ｉ_４Ｐ_５＋ｉ_６Ｐ_１で
ある。レジスタ４０_３に第１動作サイクルで記憶される
データが、式（７０）の演算値のｆ_ｏであり、図１６で
はレジスタ４０_３の出力線の下方にｆ_ｏで示してある。
第２動作サイクルで加算回路３３８_３で加算されてレジ
スタ４０_３に記憶されるデータは、（ｉ_０−ｉ_７）Ｐ_７
−ｉ_５Ｐ_１１＋ｉ_２Ｐ_３−ｉ_４Ｐ_１３＋ｉ_１Ｐ _９−ｉ_６
Ｐ_５−ｉ_３Ｐ_１である。レジスタ４０_３に第２動作サイ
クルで記憶されるデータが、式（７０）の演算値のｆ_２
であり、図１６ではレジスタ４０_３の出力線の下方にｆ
_２で示してある。

【０３７１】第３動作サイクルで加算回路３３８_３で加
算されてレジスタ４０_３に記憶されるデータは、（ｉ_０
−ｉ_７）Ｐ_７＋ｉ_５Ｐ_１１−ｉ_２Ｐ_３−ｉ_３Ｐ_１３＋ｉ
_６Ｐ _９＋ｉ_１Ｐ_５ ＋ｉ_４Ｐ_１である。レジスタ４０_３
に第２動作サイクルで記憶されるデータが、式（７０）
の演算値のｆ_４であり、図１６ではレジスタ４０_３の出
力線の下方にｆ_４で示してある。第４動作サイクルで加
算回路３３８_３で加算されてレジスタ４０_３に記憶され
るデータは、（ｉ_０＋ｉ_７）Ｐ_７−ｉ_２Ｐ_１１−ｉ_５Ｐ
_３−ｉ_６Ｐ_１３＋ｉ_４Ｐ _９−ｉ_３Ｐ_５＋ｉ_１Ｐ_１であ
る。レジスタ４０_３に第４動作サイクルで記憶されるデ
ータが、式（７０）の演算値のｆ_６であり、図１６では
レジスタ４０_３の出力線の下方にｆ_６で示してある。ま
た、第５動作サイクルで加算回路３３８_３で加算されて
レジスタ４０_３に記憶されるデータは、（ｉ_０＋ｉ_７）
Ｐ_７−ｉ_２Ｐ_１１−ｉ_５Ｐ_３＋ｉ_６Ｐ_１３−ｉ_４Ｐ_９＋
ｉ_３Ｐ_５−ｉ_１Ｐ_１である。レジスタ４０_３に第５動作
サイクルで記憶されるデータが、式（７０）の演算値の
ｆ_８であり、図１６ではレジスタ４０ _３の出力線の下方
にｆ_８で示してある。

【０３７２】第６動作サイクルで加算回路３３８_３で加
算されてレジスタ４０_３に記憶されるデータは、（ｉ_０
−ｉ_７）Ｐ_７＋ｉ_５Ｐ_１１−ｉ_２Ｐ_３＋ｉ_３Ｐ_１３−ｉ
_６Ｐ _９−ｉ_１Ｐ_５−ｉ_４Ｐ_１である。レジスタ４０_３に
第６動作サイクルで記憶されるデータが、式（７０）の
演算値のｆ_１０であり、図１６ではレジスタ４０_３の出
力線の下方にｆ_１０で示してある。第７動作サイクルで
加算回路３３８_３で加算されてレジスタ４０_３に記憶さ
れるデータは、（ｉ_０−ｉ_７）Ｐ_７−ｉ_５Ｐ_１１＋ｉ_２
Ｐ_３＋ｉ_４Ｐ_１３−ｉ_１Ｐ _９＋ｉ_６Ｐ_５＋ｉ_３Ｐ_１であ
る。レジスタ４０_３に第７動作サイクルで記憶されるデ
ータが、式（７０）の演算値のｆ_１２であり、図２２で
はレジスタ４０_３の出力線の右側にｆ_１２で示してあ
る。第８動作サイクルで加算回路３３８_３で加算されて
レジスタ４０_３に記憶されるデータは、（ｉ_０＋ｉ_７）
Ｐ_７＋ｉ_２Ｐ_１１−ｉ_５Ｐ_３−ｉ_１Ｐ_１３−ｉ_３Ｐ _９−
ｉ_４Ｐ_５−ｉ_６Ｐ_１である。レジスタ４０_３に第８動作
サイクルで記憶されるデータが、式（７０）の演算値の
ｆ_１４であり、図１６ではレジスタ４０_３の出力線の下
方にｆ_１４で示してある。

【０３７３】レジスタ３３４_８〜３３４_１５から８つの
動作サイクルのうちの各動作サイクル毎に出力されるデ
ータの各々は、８つの動作サイクルのうちの各動作サイ
クル毎に加算回路３３８_４で加算されてレジスタ４０_４
に記憶される。８つの動作サイクルのうちの第１動作サ
イクルで加算回路３３８_４で加算されてレジスタ４０_４
に記憶されるデータは、（ｉ_８＋ｉ_１５）Ｐ_７＋ｉ_１０
Ｐ_１１＋ｉ_１３Ｐ_３＋ｉ_９Ｐ_１３＋ｉ_１１Ｐ_９＋ｉ_１２
Ｐ_５＋ｉ_１４Ｐ_１である。レジスタ４０_４に第１動作サ
イクルで記憶されるデータが、式（７０）の演算値のｆ
_１であり、図１６ではレジスタ４０_４の出力線の下方に
ｆ_１で示してある。

【０３７４】第２動作サイクルで加算回路３３８_４で加
算されてレジスタ４０_４に記憶されるデータは、（ｉ_８
−ｉ_１５）Ｐ_７−ｉ_１３Ｐ_１１＋ｉ_１０Ｐ_３−ｉ_１２Ｐ
_１３＋ｉ_９Ｐ_９−ｉ_１４Ｐ_５−ｉ_１１Ｐ_１である。レジ
スタ４０_４に第２動作サイクルで記憶されるデータが、
式（７０）の演算値のｆ_３であり、図１６ではレジスタ
４０_４の出力線の下方にｆ_３で示してある。第３動作サ
イクルで加算回路３３８_４で加算されてレジスタ４０_４
に記憶されるデータは、（ｉ_８−ｉ_１５）Ｐ_７＋ｉ_１３
Ｐ_１１−ｉ_１０Ｐ_３−ｉ_１１Ｐ_１３＋ｉ_１４Ｐ_９＋ｉ_９
Ｐ_５＋ｉ_１２Ｐ_１である。レジスタ４０_４に第３動作サ
イクルで記憶されるデータが、式（７０）の演算値のｆ
_５であり、図１６ではレジスタ４０_４の出力線の下方に
ｆ_５で示してある。

【０３７５】第４動作サイクルで加算回路３３８_４で加
算されてレジスタ４０_４に記憶されるデータは、（ｉ_８
＋ｉ_１５）Ｐ_７−ｉ_１０Ｐ_１１−ｉ_１３Ｐ_３−ｉ_１４Ｐ
_１３＋ｉ_１２Ｐ_９−ｉ_１１Ｐ_５＋ｉ_９Ｐ_１である。レジ
スタ４０_４に第４動作サイクルで記憶されるデータが、
式（７０）の演算値のｆ_７であり、図１６ではレジスタ
４０_４の出力線の下方にｆ_７で示してある。第５動作サ
イクルで加算回路３３８_４で加算されてレジスタ４０_４
に記憶されるデータは、（ｉ_８＋ｉ_１５）Ｐ_７−ｉ_１０
Ｐ_１１−ｉ_１３Ｐ_３＋ｉ_１４Ｐ_１３−ｉ_１２Ｐ_９＋ｉ
_１１Ｐ_５ −ｉ_９Ｐ_１である。レジスタ４０_４に第５動
作サイクルで記憶されるデータが、式（７０）の演算値
のｆ_９であり、図１６ではレジスタ４０_４の出力線の下
方にｆ_９で示してある。

【０３７６】第６動作サイクルで加算回路３３８_４で加
算されてレジスタ４０_４に記憶されるデータは、（ｉ_８
−ｉ_１５）Ｐ_７＋ｉ_１３Ｐ_１１−ｉ_１０Ｐ_３＋ｉ_１１Ｐ
_１３−ｉ_１４Ｐ_９−ｉ_９Ｐ_５−ｉ_１２Ｐ_１である。レジ
スタ４０_４に第６動作サイクルで記憶されるデータが、
式（７０）の演算値のｆ_１１であり、図１６ではレジス
タ４０_４の出力線の下方にｆ_１１で示してある。第７動
作サイクルで加算回路３３８_４で加算されてレジスタ４
０_４に記憶されるデータは、（ｉ_８−ｉ_１５）Ｐ_７−ｉ
_１３Ｐ_１１＋ｉ_１０Ｐ_３＋ｉ_１２Ｐ_１３−ｉ_９Ｐ_９＋ｉ
_１４Ｐ_５＋ｉ_１１Ｐ_１である。レジスタ４０_４に第７動
作サイクルで記憶されるデータが、式（７０）の演算値
のｆ_１３であり、図２２ではレジスタ４０_４の出力線の
下方にｆ_１３で示してある。第８動作サイクルで加算回
路３３８_４で加算されてレジスタ４０_４に記憶されるデ
ータは、（ｉ_８＋ｉ_１５）Ｐ_７＋ｉ_１０Ｐ_１１＋ｉ_１３
Ｐ_３−ｉ_９Ｐ_１３−ｉ_１１Ｐ_９−ｉ_１２Ｐ_５−ｉ_１４Ｐ
_１である。レジスタ４０_４に第８動作サイクルで記憶さ
れるデータが、式（７０）の演算値のｆ_１５であり、図
１６ではレジスタ４０_４の出力線の下方にｆ_１５で示し
てある。

【０３７７】以上の演算により、２−８−１６ＤＣＴを
施されて伝送されて来た１６×１６データの１つの列内
の１６個のデータについての一次の２−８−１６ＩＤＣ
Ｔが終了する。そして、１６×１６データの次列以降の
各列についても、同様の一次の２−８−１６ＩＤＣＴを
行ってそれら各列の一次の２−８−１６ＩＤＣＴの終了
で１６×１６データに対する一次の２−８−１６ＩＤＣ
Ｔが終了する。これら１６列についての一次の２−８−
１６ＩＤＣＴが完了した後の１６×１６データの各行毎
の１６個のデータ（ＩＤＣＴ転置データ）についても、
同様の２−８−１６ＩＤＣＴを行って二次の２−８−１
６ＩＤＣＴを完了する。これらの一次及び二次の２−８
−１６ＩＤＣＴを各１６×１６データ毎に完了すること
により、２−８−１６ＤＣＴを施されて伝送されて来た
画像データを原画像データを再現することができる。

【０３７８】このように、この実施例の構成によれば、
１６ー１６ＩＤＣＴで用いられる固定係数乗算回路の一
部を２ー８ー１６ＩＤＣＴで必要な固定係数乗算回路と
して用い得るように構成したので、１６−１６ＩＤＣＴ
のパイプライン形式の演算による演算の高速性を２−８
−１６ＩＤＣＴでも享受し得ると同時に、この高速性を
１６−１６ＩＤＣＴ及び２−８−１６ＩＤＣＴ全体の回
路規模の小型化の下で享受し得る。

【０３７９】以上、この発明の実施例を図面を参照して
詳述してきたが、この発明の具体的な構成は、これらの
実施例に限られるものではなく、この発明の要旨を逸脱
しない範囲の設計の変更等があってもそれらはこの発明
に含まれる。上述した第１実施例乃至第４実施例のほ
か、画素データを３２×３２個とする場合及び変換係数
データを３２×３２個とする場合についても、第１実施
例乃至第４実施例と同等に、第１実施例乃至第４実施例
から把握し得る発明を実施し得ることを確かめることが
できた。

【０３８０】そして、これらのことから、次の内容を帰
結し得ることの確信を得た。第１には、第１実施例及び
第２実施例並びに画素データの数を３２×３２とする場
合のことから、式（７３）を第１実施例及び第３実施例
について説明したと同様にしてＮについて展開整理して
式（７４）を得、２^Ｎ×２^Ｎ画素データの各行又は列毎
に、式（７４）に示す演算を第１実施例及び第２実施例
と同様にして施すことにより、２−２^Ｎ−１−２^ＮＤＣ
Ｔの演算を行うことができる。

【０３８１】

【数７３】

【０３８２】

【数７４】

【０３８３】説明の都合上、先ず、式（７４）の右辺の
右側の行列について説明する。式（７４）の右辺右側の
行列のうち、最終番目の成分Ｐ_１、Ｐ_５、Ｐ_９、
Ｐ_１３、…、式（７５）で示す成分は、式（７６）で示
される固定係数Ｐi（ｉ＝０、１、２、…、２^Ｎ−１−
１）からｉについてｉ＝１からｉ＝２^Ｎ−１−１までの
ｉを１つ置きに選んだ固定係数であり、ｉ＝２^Ｎ−３か
らｉ＝２^Ｎ−１−１までの固定係数については、ｉ＝１
からｉ＝２^Ｎ−１−１までのｉを１つ置きに選んだ固定
係数を除いた固定係数のうちから、残っているｉについ
て、当該ｉを１つ置きに選んだ固定係数を選び、順次、
残っているｉについて、当該ｉを１つ置きに選んだ固定
係数を選ぶことにより、式（７４）の右辺の右側の行列
の各成分を確定することができる。そして、このように
確定することのできる固定係数Ｐ_ｉを本明細書では離散
コサイン変換規則から決められる固定係数と呼ぶ。

【０３８４】

【数７５】

【０３８５】

【数７６】

【０３８６】式（７４）の右辺左側の上側の行列の第１
行第１列を式（７７）で与えられ、式（７７）の各項ｋ
_ｊ（ｊ＝０、１、２、…、２^Ｎ−１−１）の値は、式
（７８）で与えられる。

【０３８７】式（７４）の右辺左側の下側の行列の第１
行第１列を式（７９）で与えられ、式（７９）の各項ｋ
_ｊ（ｊ＝２^Ｎ−１、２^Ｎ−１＋１、２^Ｎ−１＋２、…、
２^Ｎ−１）の値は、式（８０）で与えられる。式（７
４）の右辺左側の上側の行列内の各成分のうち、式（７
４）中に示す枡は、それぞれ１つの成分を示す。枡で示
さない成分は、すべて０である。式（７４）に示すよう
に、第２行第１列も、１つの成分である。この成分から
の右下に向かって２^１×２^１で示す枠から２^Ｎ−３×２
^Ｎ−３で示す枠までと、２^Ｎ−３×２^Ｎ−３で示す枠か
ら右下に向かってもう１つの２^Ｎ−２×２^Ｎ−２で示す
枠がある。２^１×２^１で示す枠内には、第３行及び第４
行、かつ、第２列第３列で示す枠内に２^１×２^１の成分
（２^１×２^１個の枡）があり、２^２×２^２で示す枠内に
は、第５行及び第８行、かつ、第４列第７列で示す枠内
に２^２×２^２の成分（２^２×２^２個の枡）があり、以下
同様に、２^Ｎ−３×２^Ｎ−３で示す枠内には２^{Ｎ− ３}×
２^Ｎ−３個の成分（２^Ｎ−３×２^Ｎ−３個の枡）があ
り、２^Ｎ−２×２^{Ｎ− ２}で示す枠内には、２^Ｎ−２×２
^Ｎ−２個の成分（２^Ｎ−２×２^Ｎ−２個の枡）がある。

【０３８８】

【数７７】

【０３８９】

【数７８】

【０３９０】

【数７９】

【０３９１】

【数８０】

【０３９２】また、上述の上側の行列の第２行第１列の
１つの成分並びに２^１×２^１で示す枠から２^Ｎ−２×２
^Ｎ−２で示す枠までの各枠内の各成分は、いずれも、式
（７８）で与えられる各ｋ_ｊの加減算式［ｋ_ｊｍ］
_Ｎ−２（ｍ＝ｊのうちの選ばれた添字ｊ以外の値）で与
えられる。また、上述の下側の行列の第２行第１列の１
つの成分並びに２^１×２^１で示す枠から２^Ｎ−２×２
^Ｎ−２で示す枠までの各枠内の各成分は、いずれも、式
（８０）で与えられる各ｋ_ｊの加減算式［ｋ_ｊｎ］
_Ｎ−２（ｎ＝ｊのうちの選ばれた添字ｊ以外の値）で与
えられる。

【０３９３】そして、式（７４）の右辺の左側の行列と
右側の行列との行列演算の関係について述べると、第１
行第１列及び第２行第１列の成分は、右側の行列の第１
番目の成分と乗算され、２^１×２^１で示す枠の各列内の
各成分は、それぞれ右側の行列の第２番目の成分及び第
３番目の成分と乗算され、２^２×２^２で示す枠内の各列
の各成分は、それぞれ右側の行列の第４番目の成分乃至
第７番目の成分と乗算され、以下同様に、２^Ｎ−３×２
^Ｎ−３で示す枠内の各列の各成分は、それぞれ右側の行
列の第２^Ｎ−３番目の成分乃至第（１＋２^１＋２^２＋…
＋２^Ｎ−４）番目の成分と乗算される。２^Ｎー２×２
^Ｎー２で示す枠内の各列の各成分は、それぞれ右側の行
列の第２^Ｎ−２番目の成分乃至第（１＋２^１＋２^２＋…
＋２^Ｎ−３）番目の成分と乗算される。この関係は、上
側の行列についても、また、下側の行列についても、同
じである。

【０３９４】最後に、式（７４）の右辺の左側の行列と
右側の行列との行列演算によって各行毎に得られる各成
分と各成分との各積の和が、式（７４）の左辺に示す行
列式の対応する成分（変換係数データ）（式（７４）中
の各Ｆてせ示すデータ）を表している。

【０３９５】上述した各成分は、上述した奇数番目の固
定係数Ｐ_ｉと乗ぜられる画素データ（式（７８）、（８
０）中の各ｆで示すデータ）であ。そして、上述した行
列を構成する成分としてｋ_ｊのうちのいずれが来るか
は、現在のところ一般式乃至一般的表示形式で示すこと
はできないが、式（５１）、（６６）を導いたと同様に
して式（７３）をＮの特定の値について展開整理するこ
とにより、Ｎの特定の値について上述した加減算式［ｋ
_ｊｍ］_Ｎ−２、［ｋ_{ｊ ｎ}］_Ｎ−２を特定することができ
る。

【０３９６】第２には、第２実施例及び第４実施例並び
に変換係数データの数を３２×３２とするについて場合
のことから、式（８１）を第２実施例及び第４実施例に
ついて説明したと同様にしてＮについて展開整理して式
（８２）を得、２^Ｎ×２^Ｎ変換係数データの各行又は列
毎に、式（８２）に示す演算を第２実施例及び第４実施
例と同様にして施すことにより、２−２^Ｎ−１−２^ＮＩ
ＤＣＴの演算を行うことができる。但し、式（８２）中
のＮは自然数である。また、式（８２）の上側行列式の
左辺に示す行列は、奇数番目の画素データであり、式
（８２）の下側行列式の左辺に示す行列は、偶数番目の
画素データである。また、式（８２）の右辺左側の上側
の行列［ｌ_ｏｐ］及び下側の行列［ｌ_ｏｑ］の第１列
は、変換係数データＦ_０と式（８３）で示される変換係
数データとの和若しくは差で表され、他の成分は変換係
数データＦ_０及び式（８３）で示される変換係数データ
を除くＦ_ｋ（１≦ｋ≦２^Ｎ−１−２）を成分とする行列
で表される。

【０３９７】

【数８１】

【０３９８】

【数８２】

【０３９９】

【数８３】

【０４００】また、２^Ｎ−２^ＮＤＣＴは、式（８４）で
与えられ、２^Ｎ−２^ＮＩＤＣＴは、式（８５）で与えら
れる。式（８４）の左辺の行列及び右辺の行列で用いら
れている文字及び表記及び式（８５）の左辺の行列及び
右辺の行列で用いられている文字及び表記は、概略、式
（７４）及び式（８２）に対応する。式（８４）及び式
（８５）の右辺左側の行列は、各成分が、次のように式
（７４）及び式（８２）と相違する。

【０４０１】

【数８４】

【０４０２】

【数８５】

【０４０３】式（８４）の各成分［Ａ_ｓｔ］_Ｎ−２、
［Ｂ_ｓｕ］_Ｎ−１は、式（８６）で与えられる。各成分
［Ａ_ｓｔ］_Ｎ−２、［Ｂ_ｓｕ］_Ｎ−１で使用するｓ、
ｔ、ｕの意味は、式（７４）のｊ、ｍ、ｎの意味に対応
する。式（８６）中の画素データｆ_０乃至式（８７）で
与えられる画素データである。式（８５）の各成分［Ｃ
_{ｖ ｗ}］、［Ｄ_ｖｘ］は、２^Ｎ−２^ＮＩＤＣＴにおける変
換係数データで与えられる。各成分［Ｃ_ｖｗ］、［Ｄ
_ｖｘ］で使用するｖ、ｗ、ｘは、式（８２）のｏ、ｐ、
ｑの意味に対応する。

【０４０４】

【数８６】

【０４０５】

【数８７】

【０４０６】したがって、２^Ｎ−２^Ｎ画素データについ
て、２^Ｎ−２^ＮＤＣＴを施す回路の一部を用いて２−２
^Ｎ−１−２^ＮＤＣＴを行うように構成し得る。また、２
^Ｎ−２^Ｎ変換係数データについて、２^Ｎ−２^ＮＩＤＣＴ
を施す回路の一部を用いて２−２^Ｎ−１−２^ＮＩＤＣＴ
を行うように構成し得る。

【０４０７】また、上述した第１実施例では、８−８Ｄ
ＣＴ及び２−４−８ＤＣＴについて説明し、第２実施例
では、８−８ＩＤＣＴ及び２−４−８ＩＤＣＴについて
説明し、第３実施例では１６−１６ＤＣＴ及び２−８−
１６ＤＣＴについて説明し、第４実施例では、１６−１
６ＩＤＣＴ及び２−８−１６ＩＤＣＴについて説明した
が、２−４−８ＤＣＴ、２−４−８ＩＤＣＴ、２−８−
１６ＤＣＴ及び２−８−１６ＩＤＣＴについて単独で実
施し得ることは、勿論である。

【０４０８】また、８−８ＤＣＴ及び２−４−８ＤＣＴ
と、８−８ＩＤＣＴ及び２−４−８ＩＤＣＴとを別々の
装置を設けることなしに、ＭＵＸの切り替え、レジスタ
から出力されるデータの符号の切り替え等を行うことに
より、１つの装置の中に構成し得る。また、画像信号の
離散コサイン変換速度を左程問題にしない場合には、前
記各実施例に示した発明をソフトウェアによる処理で行
うように構成することもできる。また、各実施例におけ
るＭＵＸの前と以後、例えば、第１実施例におけるＭＵ
Ｘ２４_１〜２４_８の入力までとＭＵＸ２４_１〜２４_８以
後とのタイミングを１対２^Ｎ−１としも良い。また、上
記各実施例のように、和及び差の形式以外に、特開平５
−１８１８９６号公報に記載される信号の選択形式にお
いても、本発明を同等に実施し得る。

【０４０９】

【発明の効果】以上説明したように、この発明の構成に
よれば、画像データ内の２^Ｎ×２^Ｎ個（Ｎは自然数）の
画素データのうちの１行又は１列の２^Ｎ個の画素データ
から、離散コサイン変換規則で決められる固定係数Ｐ_ｋ
（０≦ｋ≦２^Ｎ−１）のうちのｋについて奇数番目の固
定係数に乗ぜられるべき２^Ｎ個の画素データから成る第
１及び第２の組であって、該第１及び第２の組の画素デ
ータをそれぞれ同一又は異なる順番で選択し、選択され
た第１の組の画素データについても、選択された前記第
２の組の画素データについても、前記奇数番目の固定係
数を該奇数番目の固定係数対応に選択された前記第１及
び第２の組の画素データに乗じて前記積を出力し、出力
された積を対応する固定係数について加算し、加算され
た加算値に基づいて加算値対応に変換係数データＰ_ｋの
うちの所定数の変換係数データを出力するように構成し
たので、２−２^Ｎ−１−２^ＮＤＣＴをパイプライン形式
で高速に行うことができる。また、２^Ｎ×２^Ｎ個の変換
係数データについて、２−２^Ｎ−１−２^ＮＤＣＴと同様
にして、２−２^Ｎ−１−２^ＮＩＤＣＴを構成したので、
２−２^Ｎ−１−２^ＮＩＤＣＴをパイプライン形式で高速
に行うことができる。

【０４１０】そして、２^Ｎ−２^ＮＤＣＴで用いられる固
定係数乗算回路の一部を切り替えて２−２^Ｎ−１−２^Ｎ
ＤＣＴで必要な固定係数乗算回路として用い得るように
構成したので、２^Ｎ−２^ＮＤＣＴでのパイプライン形式
の演算による演算の高速性を２−２^Ｎ−１−２^ＮＤＣＴ
でも享受し得ると同時に、この高速性を２^Ｎ−２^ＮＤＣ
Ｔ及び２−２^Ｎ−１−２^ＮＤＣＴ全体の回路規模の小型
化の下で享受し得る。また、この効果は、２^Ｎ−２^ＮＩ
ＤＣＴと２−２^Ｎ−１−２^ＮＩＤＣＴとを行う場合につ
いても言えることである。

【図面の簡単な説明】

【図１】この発明の第１実施例である８−８ＤＣＴ／２
−４−８ＤＣＴ装置の電気的構成を部分的に示すブロッ
ク図である。

【図２】同８−８ＤＣＴ／２−４−８ＤＣＴ装置の電気
的構成を部分的に示すブロック図である。

【図３】同８−８／２−４−８ＤＣＴ装置の８−８ＤＣ
Ｔについての動作タイミングチャートの一部である。

【図４】同８−８／２−４−８ＤＣＴ装置の８−８ＤＣ
Ｔについての動作タイミングチャートの残部である。

【図５】同８−８／２−４−８ＤＣＴ装置の２−４−８
ＤＣＴについての動作タイミングチャートの一部であ
る。

【図６】同８−８／２−４−８ＤＣＴ装置の２−４−８
ＤＣＴについての動作タイミングチャートの残部であ
る。

【図７】この発明の第２実施例である８−８／２−４−
８ＩＤＣＴ装置の電気的構成を部分的に示すブロック図
である。

【図８】同８−８／２−４−８ＩＤＣＴ装置の電気的構
成を部分的に示すブロック図である。

【図９】同８−８／２−４−８ＩＤＣＴ装置の８−８Ｉ
ＤＣＴについての動作タイミングチャートの一部であ
る。

【図１０】同８−８／２−４−８ＩＤＣＴ装置の８−８
ＩＤＣＴについての動作タイミングチャートの残部であ
る。

【図１１】同８−８／２−４−８ＩＤＣＴ装置の２−４
−８ＩＤＣＴについての動作タイミングチャートの一部
である。

【図１２】同８−８／２−４−８ＩＤＣＴ装置の２−４
−８ＤＣＴについての動作タイミングチャートの残部で
ある。

【図１３】この発明の第３実施例である１６−１６／２
−８−１６ＤＣＴ装置の電気的構成を部分的に示すブロ
ック図である。

【図１４】同１６−１６／２−８−１６ＤＣＴ装置の電
気的構成を部分的に示すブロック図である。

【図１５】この発明の第４実施例である１６−１６／２
−８−１６ＩＤＣＴ装置の電気的構成を部分的に示すブ
ロック図である。

【図１６】同１６−１６／２−８−１６ＩＤＣＴ装置の
電気的構成を部分的に示すブロック図である。

【符号の説明】

１２、１１２、２１２、３１２ ＭＵＸ（選択手段
の一部） １４_１〜１４_１６ レジスタ（選択手段の一部） １８_１〜１８_８ 加算回路（選択手段の一部） ２０_１〜２０_８ 減算回路（選択手段の一部） ２２_１〜２２_１６ レジスタ（選択手段の一部） ２４_１〜２４_８、１２４_１〜１２４_８、２２４_１〜２２
４_１６、３２４_１〜３２４_１６
ＭＵＸ（選択手段の一部） ２６_１，２６_２、１２６_１，１２６_２、２２６_１，２２
６_２、３２６_１，３２６_２
加減算回路（選択手段の一部） ２８_１，２８_２ ＭＵＸ（選択手段の一部） ３０_１〜３０_１５ レジスタ（選択手段の残部） ３２_１〜３２_１５ 固定係数乗算回路（乗算手段） ３４_１〜３４_７、１３４_１〜１３４_７、２３４_１〜２３
４_１５、３３４_１〜３３４_１５
レジスタ（加算手段の一部） ３６_１〜３６_５、２３６_１〜２３６_９ アンド回路
（加算手段の一部） ３８_１〜３８_４、１３８_２，１３８_４、２３８_１〜２３
８_６、３３８_２，３３８_４加算回路（加算手段の残部） ４０_１〜４０_６ レジスタ ４２ 減算回路 ４４ 加算回路 ４６，４８ レジスタ

フロントページの続き (56)参考文献 特開 平５−181896（ＪＰ，Ａ) 特開 平６−243160（ＪＰ，Ａ) 特開 平７−93294（ＪＰ，Ａ) 特開 平８−44708（ＪＰ，Ａ) 特開 平６−35952（ＪＰ，Ａ) 特開 平７−200539（ＪＰ，Ａ) 特開 平８−44704（ＪＰ，Ａ) 特開 平10−283343（ＪＰ，Ａ) 特開 平11−41601（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 7/30 G06F 17/14 H04N 7/30

Claims (22)

(57)【特許請求の範囲】
1. 【請求項１】 画像データを構成する２^Ｎ×２^Ｎ個（Ｎ
   は自然数）の画素データのうちの任意の１行分又は１列
   分の２^Ｎ個の前記画素データｆ_ｊ（０≦ｊ≦２^Ｎ−１）
   を離散コサイン変換規則で決められ、式（１）及び式
   （２）で与えられる固定係数Ｐ_ｋ毎に選択する選択処理
   と、 前記選択処理で選択された前記画素データの各々と対応
   する前記固定係数Ｐ_ｋとの積を得る乗算処理と、 該乗算処理で得られ離散コサイン変換規則で決められた
   積同士を加減算する処理と、 該加減算処理により得られた加減算値を変換係数データ
   Ｆ_ｊとして出力する処理とを前記２^Ｎ×２^Ｎ個の画素デ
   ータの各行又は各列について行う画像信号の圧縮処理方
   法であって、 前記選択処理は、 前記２^Ｎ×２^Ｎ個の画素データの１行分又は１列分の２
   ^Ｎ個の画素データから構成され、２^Ｎ個の画素データか
   ら成る第１及び第２の組の画素データを前記固定係数Ｐ
   _ｋのうちの式（１）及び式（２）のｋを奇数とする固定
   係数毎に所定の順番で選択する処理であり、かつ、 前記乗算処理は、 前記式（１）及び式（２）のｋを奇数とする固定係数対
   応に選択された前記第１及び第２の組の画素データと前
   記式（１）及び式（２）のｋを奇数とする固定係数との
   積を得る処理であることを特徴とする画像信号の圧縮処
   理方法。 【数１】 【数２】
2. 【請求項２】 前記選択処理で選択される前記第１の組
   は、２^Ｎ個の変換係数データｆ_ｊのうちのｊについて若
   番から順番の２つずつの画素データの和を選択するもの
   であり、 前記選択処理で選択される前記第２の組は、画素データ
   ｆ_ｊのうちのｊについて若番から順番の２つずつの画素
   データの差を選択するものであることを特徴とする請求
   項１記載の画像信号の圧縮処理方法。
3. 【請求項３】 離散コサイン変換されて伝送されて来た
   変換係数データを構成する２^Ｎ×２^Ｎ個（Ｎは自然数）
   の変換係数データのうちの任意の１行分又は１列分の２
   ^Ｎ個の変換係数データＦ_ｊ（０≦ｊ≦２^Ｎ−１）を離散
   コサイン変換規則で決められ、式（３）及び式（４）で
   与えられる固定係数Ｐ_ｋ毎に選択する選択処理と、 該選択処理で選択された変換係数データの各々と対応す
   る前記固定係数Ｐ_ｋとの積を得る乗算処理と、 該乗算処理から得られ離散コサイン変換規則で決められ
   た所定の積同士を加減算する処理と、 該加減算処理し加減算値を画素データＦ_ｊとして出力す
   る処理とを前記２^Ｎ×２^Ｎ個の変換係数データの各行又
   は各列について行う画像信号の伸長処理方法であって、 前記選択処理は、 前記２^Ｎ×２^Ｎ個の変換係数データの１行分又は１列分
   の２^Ｎ個の変換係数データから構成され、２^Ｎ個の変換
   係数データから成る第１及び第２の組の変換係数データ
   を前記固定係数Ｐ_ｋのうちの式（３）及び式（４）のｋ
   を奇数とする固定係数毎に所定の順番で選択する処理で
   あり、 前記乗算処理は、 前記式（３）及び式（４）のｋを奇数とする固定係数対
   応に選択された前記第１及び第２の組の変換係数データ
   と前記式（３）及び式（４）のｋを奇数とする固定係数
   との積を得る処理であることを特徴とする画像信号の伸
   長処理方法。 【数３】 【数４】
4. 【請求項４】 前記第１の組の変換係数データは、前記
   ２^Ｎ個の変換係数データＦ_ｊのうちのｊについて前半で
   あり２^Ｎ−１個の変換係数データから成る第１の変換係
   数データ組とｊについて後半であり２^Ｎ−１個の変換係
   数データから成る第２の変換係数データ組とから１つず
   つ選択された変換係数データの和であり、 前記第２の組の変換係数データは、前記第１の変換係数
   データ組と前記第２の変換係数データ組とから１つずつ
   選択された変換係数データの差であることを特徴とする
   請求項３記載の画像信号の伸長処理方法。
5. 【請求項５】 画像データを構成する２^Ｎ×２^Ｎ個（Ｎ
   は自然数）の画素データのうちの任意の１行分又は１列
   分の２^Ｎ個の画素データｆ_ｊ（０≦ｊ≦２^Ｎ−１）を離
   散コサイン変換規則で決められ、式（５）及び式（６）
   で与えられる固定係数Ｐ_ｋ毎に選択する選択処理と、 該選択処理で選択された画素データの各々と対応する前
   記固定係数Ｐ_ｋとの積を得る乗算処理と、 該乗算処理で得られ離散コサイン変換規則で決められた
   積同士を加減算する処理と、 該加減算処理した加減算値を変換係数データＦ_ｊとして
   出力する処理とを前記２^Ｎ×２^Ｎ個の画素データの各行
   又は各列について行う画像信号の圧縮処理方法であっ
   て、 前記選択処理は、 ２^Ｎ−２^Ｎ離散コサイン変換においては、前記２^Ｎ×２
   ^Ｎ個の画素データの１行分又は１列分の２^Ｎ個の画素デ
   ータから２^Ｎ個の画素データを２^Ｎ−２^Ｎ離散コサイン
   変換規則で決められた前記固定係数Ｐ_ｋ毎に所定の順番
   で選択する一方、 ２−２^Ｎ−１−２^Ｎ離散コサイン変換においては、前記
   ２^Ｎ×２^Ｎ個の画素データの１行分又は１列分の２^Ｎ個
   の画素データから前記固定係数Ｐ_ｋのうちの式（５）及
   び式（６）のｋを奇数とする固定係数に乗ぜられるべき
   ２^Ｎ個の画素データから成る第１及び第２の組の画素デ
   ータを所定の順番で選択する処理であり、 前記乗算処理は、 前記２^Ｎ−２^Ｎ離散コサイン変換においては、前記選択
   処理で選択された２^Ｎ個の画素データと前記固定係数Ｐ
   _ｋのうちの対応する固定係数との積を得る一方、 前記２−２^Ｎ−１−２^Ｎ離散コサイン変換においては、
   前記式（５）及び式（６）のｋを奇数とする固定係数対
   応に選択された前記第１及び第２の組の画素データと前
   記式（５）及び式（６）のｋを奇数とする固定係数との
   積を得る処理であり、かつ、 前記加減算処理は、 前記２^Ｎ−２^Ｎ離散コサイン変換においては、前記乗算
   処理で得られ２^Ｎ−２ ^Ｎ離散コサイン変換規則で決めら
   れた積同士を加減算する一方、 前記２−２^Ｎ−１−２^Ｎ離散コサイン変換においては、
   前記乗算処理で得られ２−２^Ｎ−１−２^Ｎ離散コサイン
   変換規則で決められた積同士を加減算する処理であるこ
   とを特徴とする画像信号の圧縮処理方法。 【数５】 【数６】
6. 【請求項６】 前記２^Ｎ−２^Ｎ離散コサイン変換におい
   て選択される画素データは、前記２^Ｎ×２^Ｎ個の画素デ
   ータの１行分又は１列分の２^Ｎ個の画素データから前記
   固定係数Ｐ_ｋのうちの式（５）及び式（６）のｋを奇数
   とする固定係数に乗ぜられるべき２^Ｎ個の画素データか
   ら成る第１の組の画素データ及び前記固定係数Ｐ_ｋのう
   ちの式（５）及び式（６）のｋを偶数とする固定係数に
   乗ぜられるべき２^Ｎ個の画素データから成る第２の組の
   画素データであることを特徴とする請求項５記載の画像
   信号の圧縮処理方法。
7. 【請求項７】 前記選択処理で選択される画素データ
   は、所定の対となる画素データの和及び差であることを
   特徴とする請求項５又は６記載の画像信号の圧縮処理方
   法。
8. 【請求項８】 前記所定の対となる画素データは、２−
   ２^Ｎ−１−２^Ｎ離散コサイン変換においては、２^Ｎ個の
   画素データｆ_ｊのうちのｊについて若番から順番の２つ
   ずつの画素データであることを特徴とする請求項７記載
   の画像信号の圧縮処理方法。
9. 【請求項９】 前記所定の対となる画素データは、２^Ｎ
   −２^Ｎ離散コサイン変換においては、２^Ｎ個の画素デー
   タｆ_ｊのうちのｊについて前半であり２^{Ｎ− １}個の画素
   データから成る第１の画素データ組とｊについて後半で
   あり２^Ｎ−１個の画素データから成る第２の画素データ
   組とから１つずつ選択された画素データであることを特
   徴とする請求項７記載の画像信号の圧縮処理方法。
10. 【請求項１０】 離散コサイン変換されて伝送されて来
    た変換係数データを構成する２^Ｎ×２^Ｎ個（Ｎは自然
    数）の変換係数データのうちの任意の１行分又は１列分
    の２^Ｎ個の変換係数データＦ_ｊ（０≦ｊ≦２^Ｎ−１）を
    離散コサイン変換規則で決められ、式（７）及び式
    （８）で与えられる固定係数Ｐ_ｋ毎に選択する選択処理
    と、 該選択処理で選択された変換係数データの各々と対応す
    る前記固定係数Ｐ_ｋとの積を得る乗算処理と、 該乗算処理で得られ離散コサイン変換規則で決められた
    所定の積同士を加減算する処理と、 該加減算処理した加減算値を画素データｆ_ｊとして出力
    する処理とを前記２^Ｎ×２^Ｎ個の変換係数データの各行
    又は各列について行う画像信号の伸長処理方法であっ
    て、 前記選択処理は、 ２^Ｎ−２^Ｎ離散コサイン逆変換においては、前記２^Ｎ×
    ２^Ｎ個の変換係数データの１行分又は１列分の２^Ｎ個の
    変換係数データから２^Ｎ個の変換係数データを２^Ｎ−２
    ^Ｎ離散コサイン逆変換規則で決められた前記固定係数Ｐ
    _ｋ毎に所定の順番で選択する一方、 ２−２^Ｎ−１−２^Ｎ離散コサイン逆変換においては、前
    記２^Ｎ×２^Ｎ個の変換係数データの１行分又は１列分の
    ２^Ｎ個の変換係数データから構成され２^Ｎ個の変換係数
    データから成る第１及び第２の組の変換係数データを前
    記固定係数Ｐ_ｋのうちの式（７）及び式（８）のｋを奇
    数とする固定係数毎に所定の順番で選択する処理であ
    り、 前記乗算処理は、 ２^Ｎ−２^Ｎ離散コサイン逆変換においては、前記選択処
    理で選択された２^Ｎ個の画素データと前記固定係数Ｐ_ｋ
    のうちの対応する固定係数との積を得る一方、 ２−２^Ｎ−１−２^Ｎ離散コサイン逆変換においては、前
    記式（７）及び式（８）のｋを奇数とする固定係数対応
    に選択された前記第１及び第２の組の変換係数データと
    前記式（７）及び式（８）のｋを奇数とする固定係数と
    の積を得る処理であり、かつ、 前記加減算処理は、 前記２^Ｎ−２^Ｎ離散コサイン逆変換においては、前記乗
    算処理で得られ２^Ｎ−２^Ｎ離散コサイン変換規則で決め
    られた積同士を加減算する一方、 前記２−２^Ｎ−１−２^Ｎ離散コサイン逆変換において
    は、前記乗算処理で得られ２−２^Ｎ−１−２^Ｎ離散コサ
    イン変換規則で決められた積同士を加減算する処理であ
    ることを特徴とする画像信号の伸長処理方法。 【数７】 【数８】
11. 【請求項１１】 前記２^Ｎ−２^Ｎ離散コサイン逆変換に
    おいて選択される変換係数データは、前記２^Ｎ×２^Ｎ個
    の変換係数データの１行分又は１列分の２^Ｎ個の変換係
    数データから前記固定係数Ｐ_ｋのうちの式（７）及び式
    （８）のｋを奇数とする固定係数に乗ぜられるべき２^Ｎ
    個の変換係数データから成る第１の組の変換係数データ
    及び前記固定係数Ｐ_ｋのうちの式（７）及び式（８）の
    ｋを偶数とする固定係数に乗ぜられるべき２^Ｎ個の変換
    係数データから成る第２の組の変換係数データであるこ
    とを特徴とする請求項１０記載の画像信号の伸長処理方
    法。
12. 【請求項１２】 画像データを構成する２^Ｎ×２^Ｎ個
    （Ｎは自然数）の画素データのうちの任意の１行分又は
    １列分の２^Ｎ個の前記画素データｆ_ｊ（０≦ｊ≦２^Ｎ−
    １）を離散コサイン変換規則で決められ、式（９）及び
    式（１０）で与えられる固定係数Ｐ_ｋ毎に選択する選択
    手段と、 前記選択手段で選択された前記画素データの各々と対応
    する前記固定係数Ｐ_ｋとの積を得る乗算手段と、 該乗算手段で得られ離散コサイン変換規則で決められた
    積同士を加減算する手段と、 該加減算処理した加減算値を変換係数データＦ_ｊとして
    出力する手段とを前記２^Ｎ×２^Ｎ個の画素データの各行
    又は各列について行う画像信号の圧縮処理装置であっ
    て、 前記選択手段は、 前記２^Ｎ×２^Ｎ個の画素データの１行分又は１列分の２
    ^Ｎ個の画素データから構成され、２^Ｎ個の画素データか
    ら成る第１及び第２の組の画素データを前記固定係数Ｐ
    _ｋのうちの式（９）及び式（１０）のｋを奇数とする固
    定係数毎に所定の順番で選択する手段であり、かつ、 前記乗算手段は、 前記式（９）及び式（１０）のｋを奇数とする固定係数
    対応に選択された前記第１及び第２の組の画素データと
    前記式（９）及び式（１０）のｋを奇数とする固定係数
    との積を得る手段であることを特徴とする画像信号の圧
    縮処理装置。 【数９】 【数１０】
13. 【請求項１３】 前記選択手段は、２^Ｎ個の変換係数デ
    ータｆ_ｊのうちのｊについて若番から順番の２つずつの
    画素データの和を前記第１の組として選択し、 画素データｆ_ｊのうちのｊについて若番から順番の２つ
    ずつの画素データの差を前記第２の組として選択するこ
    とを特徴とする請求項１２記載の画像信号の圧縮処理装
    置。
14. 【請求項１４】 離散コサイン変換されて伝送されて来
    た変換係数データを構成する２^Ｎ×２^Ｎ個（Ｎは自然
    数）の変換係数データのうちの任意の１行分又は１列分
    の２^Ｎ個の変換係数データＦ_ｊ（０≦ｊ≦２^Ｎ−１）を
    離散コサイン変換規則で決められ、式（１１）及び式
    （１２）で与えられる固定係数Ｐ_ｋ毎に選択する選択手
    段と、 該選択手段で選択された変換係数データの各々と対応す
    る前記固定係数Ｐ_ｋとの積を得る乗算手段と、 該乗算手段から得られ離散コサイン変換規則で決められ
    た所定の積同士を加減算する手段と、 該加減算処理し加減算値を画素データＦ_ｊとして出力す
    る手段とを前記２^Ｎ×２^Ｎ個の変換係数データの各行又
    は各列について行う画像信号の伸長処理装置であって、 前記選択手段は、 前記２^Ｎ×２^Ｎ個の変換係数データの１行分又は１列分
    の２^Ｎ個の変換係数データから構成され、２^Ｎ個の変換
    係数データから成る第１及び第２の組の変換係数データ
    を前記固定係数Ｐ_ｋのうちの式（１１）及び式（１２）
    のｋを奇数とする固定係数毎に所定の順番で選択する手
    段であり、かつ、 前記乗算手段は、 前記式（１１）及び式（１２）のｋを奇数とする固定係
    数対応に選択された前記第１及び第２の組の変換係数デ
    ータと前記式（１１）及び式（１２）のｋを奇数とする
    固定係数との積を得る手段であることを特徴とする画像
    信号の伸長処理装置。 【数１１】 【数１２】
15. 【請求項１５】 前記選択手段は、前記２^Ｎ個の変換係
    数データＦ_ｊのうちのｊについて前半であり２^Ｎ−１個
    の変換係数データから成る第１の変換係数データ組とｊ
    について後半であり２^Ｎ−１個の変換係数データから成
    る第２の変換係数データ組とから１つずつ選択された変
    換係数データの和を前記第１の組の変換係数データとし
    て選択し、 前記第１の変換係数データ組と前記第２の変換係数デー
    タ組とから１つずつ選択された変換係数データの差を前
    記第２の組の変換係数データとして選択することを特徴
    とする請求項１４記載の画像信号の伸長処理装置。
16. 【請求項１６】 画像データを構成する２^Ｎ×２^Ｎ個
    （Ｎは自然数）の画素データのうちの任意の１行分又は
    １列分の２^Ｎ個の画素データｆ_ｊ（０≦ｊ≦２ ^Ｎ−１）
    を離散コサイン変換規則で決められ、式（１３）及び式
    （１４）で与えられる固定係数Ｐ_ｋ毎に選択する選択手
    段と、 該選択手段で選択された画素データの各々と対応する前
    記固定係数Ｐ_ｋとの積を得る乗算手段と、 該乗算手段で得られ離散コサイン変換規則で決められた
    積同士を加減算する手段と、 該加減算処理した加減算値を変換係数データＦ_ｊとして
    出力する手段とを前記２^Ｎ×２^Ｎ個の画素データの各行
    又は各列について行う画像信号の圧縮処理装置であっ
    て、 前記選択手段は、 ２^Ｎ−２^Ｎ離散コサイン変換においては、前記２^Ｎ×２
    ^Ｎ個の画素データの１行分又は１列分の２^Ｎ個の画素デ
    ータから２^Ｎ個の画素データを２^Ｎ−２^Ｎ離散コサイン
    変換規則で決められた前記固定係数Ｐ_ｋ毎に所定の順番
    で選択する一方、 ２−２^Ｎ−１−２^Ｎ離散コサイン変換においては、前記
    ２^Ｎ×２^Ｎ個の画素データの１行分又は１列分の２^Ｎ個
    の画素データから前記固定係数Ｐ_ｋのうちの式（１３）
    及び式（１４）のｋを奇数とする固定係数に乗ぜられる
    べき２^Ｎ個の画素データから成る第１及び第２の組の画
    素データを所定の順番で選択する手段であり、 前記乗算手段は、 前記２^Ｎ−２^Ｎ離散コサイン変換においては、前記選択
    手段で選択された２^Ｎ個の画素データと前記固定係数Ｐ
    _ｋのうちの対応する固定係数との積を得る一方、 前記２−２^Ｎ−１−２^Ｎ離散コサイン変換においては、
    前記式（１３）及び式（１４）のｋを奇数とする固定係
    数対応に選択された前記第１及び第２の組の画素データ
    と前記式（１３）及び式（１４）のｋを奇数とする固定
    係数との積を得る手段であり、かつ、 前記加減算手段は、 前記２^Ｎ−２^Ｎ離散コサイン変換においては、前記乗算
    手段で得られ２^Ｎ−２ ^Ｎ離散コサイン変換規則で決めら
    れた積同士を加減算する一方、 前記２−２^Ｎ−１−２^Ｎ離散コサイン変換においては、
    前記乗算手段で得られ２−２^Ｎ−１−２^Ｎ離散コサイン
    変換規則で決められた積同士を加減算する手段であるこ
    とを特徴とする画像信号の圧縮処理装置。 【数１３】 【数１４】
17. 【請求項１７】 前記２^Ｎ−２^Ｎ離散コサイン変換にお
    いて選択される画素データは、前記２^Ｎ×２^Ｎ個の画素
    データの１行分又は１列分の２^Ｎ個の画素データから前
    記固定係数Ｐ_ｋのうちの式（１３）及び式（１４）のｋ
    を奇数とする固定係数に乗ぜられるべき２^Ｎ個の画素デ
    ータから成る第１の組の画素データ及び前記固定係数Ｐ
    _ｋのうちの式（１３）及び式（１４）のｋを偶数とする
    固定係数に乗ぜられるべき２^Ｎ個の画素データから成る
    第２の組の画素データであることを特徴とする請求項１
    ６記載の画像信号の圧縮処理装置。
18. 【請求項１８】 前記選択手段は、所定の対となる画素
    データの和及び差を前記画素データとして選択すること
    を特徴とする請求項１６又は１７記載の画像信号の圧縮
    処理装置。
19. 【請求項１９】 前記選択手段は、２−２^Ｎ−１−２^Ｎ
    離散コサイン変換においては、２^Ｎ個の画素データｆ_ｊ
    のうちのｊについて若番から順番の２つずつの画素デー
    タを前記所定の対となる画素データとして選択すること
    を特徴とする請求項１８記載の画像信号の圧縮処理装
    置。
20. 【請求項２０】 前記選択手段は、^Ｎ−２^Ｎ離散コサイ
    ン変換においては、２^Ｎ個の画素データｆ_ｊのうちのｊ
    について前半であり２^Ｎ−１個の画素データから成る第
    １の画素データ組とｊについて後半であり２^Ｎ−１個の
    画素データから成る第２の画素データ組とから１つずつ
    選択された画素データを前記所定の対となる画素データ
    として選択することを特徴とする請求項１８記載の画像
    信号の圧縮処理装置。
21. 【請求項２１】 離散コサイン変換されて伝送されて来
    た変換係数データを構成する２^Ｎ×２^Ｎ個（Ｎは自然
    数）の変換係数データのうちの任意の１行分又は１列分
    の２^Ｎ個の変換係数データＦ_ｊ（０≦ｊ≦２^Ｎ−１）を
    離散コサイン変換規則で決められ、式（１５）及び式
    （１６）で与えられる固定係数Ｐ_ｋ毎に選択する選択手
    段と、 該選択手段で選択された変換係数データの各々と対応す
    る前記固定係数Ｐ_ｋとの積を得る乗算手段と、 該乗算手段で得られ離散コサイン変換規則で決められた
    所定の積同士を加減算する手段と、 該加減算処理した加減算値を画素データｆ_ｊとして出力
    する手段とを前記２^Ｎ×２^Ｎ個の変換係数データの各行
    又は各列について行う画像信号の伸長処理装置であっ
    て、 前記選択手段は、 ２^Ｎ−２^Ｎ離散コサイン逆変換においては、前記２^Ｎ×
    ２^Ｎ個の変換係数データの１行分又は１列分の２^Ｎ個の
    変換係数データから２^Ｎ個の変換係数データを２^Ｎ−２
    ^Ｎ離散コサイン逆変換規則で決められた前記固定係数Ｐ
    _ｋ毎に所定の順番で選択する一方、 ２−２^Ｎ−１−２^Ｎ離散コサイン逆変換においては、前
    記２^Ｎ×２^Ｎ個の変換係数データの１行分又は１列分の
    ２^Ｎ個の変換係数データから構成され２^Ｎ個の変換係数
    データから成る第１及び第２の組の変換係数データを前
    記固定係数Ｐ_ｋのうちの式（１５）及び式（１６）のｋ
    を奇数とする固定係数毎に所定の順番で選択する手段で
    あり、 前記乗算手段は、 ２^Ｎ−２^Ｎ離散コサイン逆変換においては、前記選択手
    段で選択された２^Ｎ個の画素データと前記固定係数Ｐ_ｋ
    のうちの対応する固定係数との積を得る一方、 ２−２^Ｎ−１−２^Ｎ離散コサイン逆変換においては、前
    記式（１５）及び式（１６）のｋを奇数とする固定係数
    対応に選択された前記第１及び第２の組の変換係数デー
    タと前記式（１５）及び式（１６）のｋを奇数とする固
    定係数との積を得る手段であり、かつ、 前記加減算手段は、 前記２^Ｎ−２^Ｎ離散コサイン逆変換においては、前記乗
    算手段で得られ２^Ｎ−２^Ｎ離散コサイン変換規則で決め
    られた積同士を加減算する一方、 前記２−２^Ｎ−１−２^Ｎ離散コサイン逆変換において
    は、前記乗算手段で得られ２−２^Ｎ−１−２^Ｎ離散コサ
    イン変換規則で決められた積同士を加減算する手段であ
    ることを特徴とする画像信号の伸長処理装置。 【数１５】 【数１６】
22. 【請求項２２】 前記選択手段は、前記２^Ｎ−２^Ｎ離散
    コサイン逆変換において、前記２^Ｎ×２^Ｎ個の変換係数
    データの１行分又は１列分の２^Ｎ個の変換係数データか
    ら前記固定係数Ｐ_ｋのうちの式（１５）及び式（１６）
    のｋを奇数とする固定係数に乗ぜられるべき２^Ｎ個の変
    換係数データから成る第１の組の変換係数データ及び前
    記固定係数Ｐ_ｋのうちの式（１５）及び式（１６）のｋ
    を偶数とする固定係数に乗ぜられるべき２^Ｎ個の変換係
    数データから成る第２の組の変換係数データを前記変換
    係数データとして選択することを特徴とする請求項２１
    記載の画像信号の伸長処理装置。