JP3354146B2 - 光プリントヘッド - Google Patents

光プリントヘッド

Info

Publication number
JP3354146B2
JP3354146B2 JP20888190A JP20888190A JP3354146B2 JP 3354146 B2 JP3354146 B2 JP 3354146B2 JP 20888190 A JP20888190 A JP 20888190A JP 20888190 A JP20888190 A JP 20888190A JP 3354146 B2 JP3354146 B2 JP 3354146B2
Authority
JP
Japan
Prior art keywords
wiring
light emitting
emitting diode
substrate
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20888190A
Other languages
English (en)
Other versions
JPH06312533A (ja
Inventor
高須  広海
稲葉  昌治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tottori Sanyo Electric Co Ltd
Priority to JP20888190A priority Critical patent/JP3354146B2/ja
Publication of JPH06312533A publication Critical patent/JPH06312533A/ja
Application granted granted Critical
Publication of JP3354146B2 publication Critical patent/JP3354146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】
本発明はいわゆるダイナミック駆動に係る発光ダイオ
ードを用いた光プリントヘッドに関する。
【0002】
【従来の技術】
発光ダイオードを用いた光プリントヘッドは、印字ド
ットに1対1に対応した発光領域をもっており、主走査
方向に一斉に印字制御できる。そこでその長所を生かす
ため、発光ダイオードの発光領域の数と同じビット数を
持つ駆動素子を用いたスタティック駆動方式を採用した
光プリントヘッドが実用化されている。
【0003】 しかし乍ら、発光ダイオードを用いる長所は上述した
以外にも多く、例えば印字ドットの形状やドット位置制
御の正確さ、機械的走査手段が不要なこと等があげられ
る。そこで、分割点灯方式となるダイナミック駆動につ
いても古くから検討が進められており、例えば特開昭51
−16272号公報、特開平1−210360号公報など、枚挙に
暇がない。
【0004】
【発明が解決しようとする課題】
この様な発光ダイオードを用いたダイナミック駆動の
光プリントヘッドは、ヘッド基板上で高密度配線を行わ
なければならず、特には発光ダイオードアレイの発光領
域毎の配線がマトリクス配線となる。
【0005】 例えば64ビット毎8組のダイナミック駆動を例にとる
と、駆動素子から発光領域までの64パラレルの信号配線
と、64個の発光領域毎(概ね発光ダイオード単位)8本
のコモン配線が必要となる。この内信号配線は、64本の
信号線(橋絡用配線)が64の発光領域を持つ発光ダイオ
ード8個分の長さにわたって平行に設けられ、その各々
の橋絡用配線から発光領域とほぼ同じ配線密度で発光ダ
イオードに向かうリード配線が64本周期で設けられなけ
ればならない。
【0006】 信号配線は上述のような一種のマトリクス配線を発光
ダイオードと駆動素子の間で行わなければならないが、
特開昭63−254068号公報に示される如く、印刷配線技術
でヘッド基板にマトリクス配線を行うと、発光ダイオー
ドと平行な橋絡用配線の為に基板の幅が著しく広くな
る。光プリンタの感光体の周囲にはヘッドのほかに現像
器や転写器と言った多くの部品が配置されることを考え
ると、光プリントヘッドの幅が広いことは装置の大型化
を意味するので好ましくない。
【0007】 また上述したリード配線は発光領域のピッチで設けな
ければならないので微細加工を要求されるが、発光ダイ
オードを利用した光プリントヘッドの長所はプリンタの
主走査長にわたって発光領域が整列されることであり、
そのためヘッドの長さが長くなるが、このような長尺の
基板の全面にわたってファインパターンを短絡事故や断
線事故の生じないように設けること、あるいはリード配
線のファインパターンと橋絡用配線とを精度良く接続す
ることは困難である。リード配線を省略して発光ダイオ
ードと橋絡用配線を直接接続する方法も考えられるが、
発光領域は、例えば100μmの印字ドットに対して5μ
m以内の誤差というように、主走査方向に対して直線性
よく整列することが要求され、それに対して上述の橋絡
用配線は長尺になればなる程直線性が悪い。これにより
発光ダイオードを橋絡用配線に近接配置できなくなっ
て、接続手段の長さが長くなり、断線事故や短絡事故を
生じやすい。
【0008】 そして高度な配線技術を要求されるにもかかわらず、
印字長さなどのわずかな変更に対しても新たな基板を準
備する必要がある等、設計の自由度が低く、しかも高価
である。
【0009】 印刷配線技術以外の方法、例えばプリントパターンあ
るいは蒸着やスパッタでも配線パターンを形成すること
ができるが、200mmを越える長尺の橋絡用配線とファイ
ンパターンとなるリード配線の形成に当っては、基板と
の密着性、基板表面の凹凸によるパターン崩れ、パター
ニング処理過程における他のパターンの損傷などの原因
により、上述したと同様の欠点、即ち基板の幅が広くな
ったり断線・短絡事故や、両配線の接続不良等の不都合
が生じ、あるいはパターニングの為の大型の精密な装置
が必要となるなど、好ましいものではない。
【0010】 さらに斯るリード配線と発光ダイオードの接続は、例
えばワイヤボンドとかバンプを用いたテープキャリヤリ
ード等の配線手段で行われるが、配線手段の導体は細い
上に、接続する2点の高さが異なるので、接続不良が生
じやすい。
【0011】
【課題を解決するための手段】
本発明はこのような問題点を考慮してなされたもの
で、整列された複数の発光領域を有する発光ダイオード
と、その発光ダイオードの駆動素子と、表面に信号線や
電源用のパターンを有した基板と、ガラスまたは半導体
からなる基台の上に前記発光ダイオードの長さの略整数
倍の長さを持つ複数の橋絡用配線と橋絡用配線の各々に
接続されると共に橋絡用配線と交差して設けられたリー
ド配線とを有した配線素子とを具備し、前記基板上に複
数の前記発光ダイオードを整列して配置するとともに、
前記基板上に前記発光ダイオードと前記駆動素子の間に
位置して複数の前記配線素子を整列して配置し、前記発
光ダイオードと前記配線素子間、前記配線素子と前記駆
動素子間を各々接続手段によって接続し、前記配線素子
間を整列した前記配線素子とは別の配線素子を経由して
接続したことを特徴とする。
【0012】 また、前記リード配線の密度は、前記橋絡用配線の密
度よりも荒いことを特徴とする。
【0013】
【作用】
これにより信号配線のマトリクス配線が半導体プロセ
スと同様に微細加工配線として一定の線幅で平行度よく
且つ断線すること無く形成出来、マトリクス交点の導通
も確実で、これにより配線素子は幅狭く、そして発光ダ
イオードに平行に配置して接続をすることができる。
【0014】 更に発光ダイオードの長さ単位で配線が行えるから、
駆動回路は接続する複数の発光ダイオードのいずれに対
向しても、あるいは複数の駆動素子を電気的に接続され
た一連の配線素子に対しても接続することが出来、配線
素子の長さも任意の長さとして延長することもできる。
【0015】 そして配線素子においては、平面上にファインパター
ンを形成し、その上を絶縁膜で平坦性良くしてマトリク
ス配線をするので、狭い面積に対して一定の線幅で平行
度良く断線することなく配線を形成することが出来る。
そしてこのような配線素子を発光ダイオードの近傍に配
置することができ、しかも高さの差が小さいので、配線
の接続も確実に行える。また配線素子の幅が狭いので光
プリントヘッドは狭い幅とすることができる。
【0016】
【実施例】
第1図は本発明の光プリンタの要部平面図で、第2図
はそのA−A断面図で、第3図はその等価回路図であ
り、第1図に於ては構成部品の説明上ワイヤボンド線等
の接続手段を省略して示してある。そしてこの図面では
10ビット単位のダイナミック駆動が示されているが、実
際には32ビットとか64ビット、128ビット単位のダイナ
ミック駆動がなされる。そこで、具体的な数値について
の説明は、例えば300dpi(1mm当り約12ドット)2048ド
ットの光プリンター用の光プリントヘッドに於て、64ビ
ット単位のダイナミック駆動をする場合を例にとる。
【0017】 図に於て、1はセラミック、紙エポキシ、アルミニウ
ムなどを基材とする基板で、光プリンターの主走査長よ
りも長く、表面に信号線や電源用のパターン等を有し、
より好ましくは基板の裏面を用い、スルホールで接続す
るなどして電源線の実質的な幅を広くし、電源用のパタ
ーンが長くなっても抵抗値が低くなるようにする。そし
てまた、ダイナミック駆動ではパルス性雑音が生じやす
いので、電源用パターンにはコンデンサ14等が設けられ
るのが好ましい。
【0018】 2は1列に整列された発光ダイオードで、各々の発光
ダイオード2は、表面に1列若しくは千鳥状2列に整列
された複数(64個)の発光領域22とその発光領域22の電
極23を、また裏面にはブロック電極24を有している。そ
してこの発光ダイオード2は、発光領域22が光プリンタ
の主走査長の全幅に亘って発光ダイオードの継ぎ目部分
においても同じピッチ(発光領域が一列の場合83μmピ
ッチ)で、且つ直線性良く整列するように32個配置さ
れ、各々の発光ダイオード2はその発光ダイオード2の
長さより短い長さのプリントパターン13上に導電性接着
剤などの固着剤で固着されている。
【0019】 このような構成は、発光ダイオード2毎にコモン線c
を分離しなければならないが、発光ダイオードの素子が
接触しても電流のリークは問題とならないが、固着剤が
接触するとコモン線cの分離が行えないということが分
かったために工夫されたものである。
【0020】 3はその発光ダイオード2の駆動素子で、シリアル入
力64ビットパラレル出力のシフトレジスタ、ラッチレジ
スタ、ドライバーアレー等からなるデータドライバーで
あり、コモン駆動素子31とペアで用いられる。
【0021】 このデータ用の駆動素子3は発光ダイオード2の列の
一番端に配置されているが、4系統ダイナミック駆動の
場合には8個の発光ダイオードを1つの駆動素子3で駆
動することとなり、1系列ダイナミック駆動では32個全
ての発光ダイオードを1つの駆動素子3で駆動すること
となる。このような1系列ダイナミック駆動の如き多く
の発光ダイオードを取り扱う場合、データ駆動素子1個
で極めて多数の発光領域22を駆動する為に、配線手段の
抵抗値が無視できない程度に大きくなるのでヘッドの中
央に配置するのがよい。そしてこの図の例においては、
電気的に接続され実質的に長尺な配線素子の両端に全く
同一な駆動素子3を配置して両者を一斉に駆動し、それ
によって配線素子の抵抗値による電圧降下(即ち輝度低
下)を少なくしようとするものである。長尺な配線素子
4については後述する。
【0022】 他方、コモン駆動素子31は発光ダイオード2のブロッ
ク電極24毎に接続される吸い込み型出力をもつ電力ドラ
イバで、ダイナミック駆動では1度に最大64個の発光領
域が点灯されるので、このコモン駆動素子31は発熱する
ことがある。従ってヘッド基板を狭くするため、および
放熱を良くしあるいはコモン駆動素子31の熱が発光ダイ
オード2に悪影響を与えないように、コモン駆動素子31
は基板1の裏側もしくは別の基板11に設けられるのが好
ましい。
【0023】 4は発光ダイオード2と駆動素子3の間に配置され、
平板状の基台40の表面に交差した配線を有する配線素子
で、発光ダイオード2と配線素子4、配線素子4と駆動
素子3とはワイヤボンド法により金属細線で接続が成さ
れている。このような接続はワイヤボンド法によるほ
か、特開昭63−128961号公報に示されるような絶縁シー
トに支持されたリード線集合体(いわゆるTAB:Tape Aut
omated Bonding)のような接続手段を用いることも出来
る。
【0024】 この配線素子4は、第4図に示すように発光ダイオー
ド2の長さの整数倍の長さを持つ平板状の基台40の上
に、橋絡用配線41(第一の配線)が発光ダイオード2の
長手方向に沿うように平行して設けてあり、その上に高
分子膜等の絶縁膜42を介してリード配線43(第二の配
線)が橋絡用配線41と直交するように設けてあり、リー
ド配線43と橋絡用配線41とが絶縁膜43に設けられた透孔
を介して選択的に一ケ所ずつ接続された縦横マトリクス
配線素子である。
【0025】 より詳細に説明する。基台40は厚さが0.5mm程度と発
光ダイオード2や駆動素子3の厚みと略等しい硝子基板
又はシリコン等の半導体基板の如き表面の平坦性よく、
また金属薄膜との密着性のよい微細加工に適した材料を
用い、必要に応じて表面に平坦化被膜を設けてもよい。
この基台40が透明であれば、配線部のパターン認識を行
いやすくし、又発光領域の光が不必要に反射しないよう
に、裏面を黒色塗装する等、遮光膜45を基台40の表面下
地層または裏面前面に設けるとよい。
【0026】 そして第一の配線としては、その上方に他の導体が積
層されることを考えれば一般的には薄膜がよいのでリー
ド配線を配置するのが好ましい。しかしながら、斯る配
線素子を用いる長所として、比較的狭い適当な面積で所
望の平面が得られることがあげられ、また橋絡用配線41
は長尺になることから、これを第一の配線とする。橋絡
用配線41はその抵抗値が高いと駆動素子から離れた位置
にある発光領域22の輝度低下を招くので、好ましくは5
Ω/cm程度以下にすべきである。この結果、例えば厚さ
3〜5μm、幅20〜25μmのアルミニウム導体が30〜40
μmピッチで64本整列されるという厚膜ファインパター
ンを形成することとなる。このような厚膜ファインパタ
ーンは、下地の平面性がよくなければひび割れを生じて
抵抗値が高くなったり断線事故を生じ、あるいは肩だれ
を生じて短絡事故を生じるが、前述のような平坦な基台
40の上に設けるときはこのような不良を伴わずに設ける
ことができる。
【0027】 そして絶縁膜42はこのような厚膜ファインパターンの
上方を平坦にするものが好ましい。スパッタ等による絶
縁膜は、厚膜ファインパターンの隙間においてピンホー
ルや膜切れを生じる上に、厚膜形成が困難であるが、高
分子材料であればパターン間を埋めるので好ましい。例
えば有機硅素化合物[RnSi(OH)x]及びガラス質形成
剤、有機バインダーの混合物をアルコール主成分、エス
テル、ケトンからなる溶剤に溶解した後スピンナーで塗
布して乾燥することにより表面が略平坦な硅素系の絶縁
層を得ることが出来る。このような有機高分子被膜は添
加物などが配線材料のアルミニウムを汚染することがあ
るのでその場合には予め無機質の薄膜421を設けておけ
ばよい。
【0028】 また、厚膜ファインパターンの上に直接設ける高分子
被膜としては例えばポリイミド系の材料がある。これは
Pフェニレンジアミンとピロメリット酸二無水物とジア
ミン系カルボンアミドとベンゾフェノンテトラカルボン
酸二無水物とによる粘度11ポアズ程度の溶液を2000〜30
00rpmで30秒間スピンオンし、200度で60分間プリベイク
し、ホトエッチング法によりスルホール用の透孔を設
け、350度で焼成して絶縁膜42を得る。このポリイミド
系の膜は1〜4μmの所望の厚みに形成出来、ピンホー
ルの発生もアルミニウムを汚染することもなく、厚膜体
に不必要なストレスを与えず、そして厚膜線間を充填し
て表面が平坦になるので好ましい。
【0029】 第二の配線となるリード配線43はこのように略平坦と
された絶縁層の上に設けられるアルミニウム薄膜からな
る例えば幅50μm、厚さ1〜2μmの配線で、そのピッ
チは発光領域22のピッチと略等しい78μmで、より好ま
しくは64本単位で間隔が広くなるようにグループ分けさ
れ、グループ内のピッチが少しばかり短くなるようにし
て設けられている。リード配線43の端部はワイヤボンド
パットなどの接続部431を形成しているが、接続衝撃で
剥離しないように直接基台40の上に設けられ、端縁を絶
縁膜44で覆ってある。この接続部431も必要に応じて2
〜4列の千鳥配置に整列させてよい。また接続部431は
リード配線43の両端に設けたものを図示しているが、必
要なのは発光ダイオード2と駆動素子3に対向する部分
のみである。しかしリード配線を素子の端縁まで延長
し、その両端に接続部を設けることで、駆動素子3をど
の発光ダイオード2と対向させても配置出来、さらに、
後述するように配線素子4を連接する場合には両端に設
けてあるほうが取り扱いやすい。
【0030】 このように第一の配線41の密度を第二の配線43の密度
よりも高くすることで、配線素子の幅を狭くし且つ第二
の配線の断線を少なくすることが出来、さらには第一の
配線の線間を充填できる絶縁膜を用いるときは第一の配
線の密度が高いほうが表面の安定化が行いやすい。
【0031】 このような配線素子には、発光ダイオードの電極と配
線素子の第二の配線、配線素子の第二の配線と駆動素子
を各々接続する前述の接続手段5(第1図では省略)で
配線を施す。この時、接続手段がワイヤボンド法であっ
てもTAB法であっても、両方の接続部の高さの差が少な
いので確実な接続が行える。また配線素子4は光プリン
トヘッドの全長にわたる長さとする必要はなく、第5図
に示すように、配線素子4を一列に並べた後、発光ダイ
オード2個分の長さの他の配線素子4aを整列した配線素
子4の継目部分に平行に配置して配線手段5で接続すれ
ば、接続部の位置ずれを生じること無く長尺にすること
ができる。そしてこのように任意の長さとする場合、フ
ォトリソに適した大きさの基台40にリード配線43を形成
するにあたって、1つの発光ダイオードに接続するため
の本数(64本)毎に、発光領域22の整列ピッチより短い
ピッチでリード配線43を複数のグループに分けて配置
し、もって各々のグループの幅が発光ダイオードの長さ
より短い幅に収まるようにまとめて設けておけば、発光
ダイオードの長さの略整数倍の任意の長さに切り出すこ
とは極めて容易であり、又発光ダイオード2と配線素子
4との配置位置決めや接続位置決めも容易となる。
【0032】
【発明の効果】
以上の如くガラス基板や半導体基板というような基台
は平面性がよく金属との密着性もよいから微細加工を繰
り返しても信号配線のマトリクス配線は細い線幅で精度
良くパターン形成出来、その場合配線素子に於ては、平
面上にファインパターンを形成し、その上を絶縁膜で平
坦性良くしてマトリクス配線をするので、狭い面積に対
して一定の線幅で平行度良く断線することなく配線を形
成することが出来る。
【0033】 またその配線素子の長さは発光素子の整数倍に選択出
来、発光ダイオードの長さ単位での取扱いが容易とな
り、位置合わせや駆動回路の配置、接続の認識、配線の
延長接続などが容易となり、解像度が異なる場合も第二
の配線のピッチのみ変化させればよいので設計の自由度
も高く、生産性もよい。
【0034】 そしてこのような配線素子は、スクライブとかダイシ
ングなどの発光ダイオード加工技術と同程度の精度で外
形を整えることができるので直線性がよく、発光ダイオ
ードの近傍に配置することができ、しかも高さの差が小
さいので、配線の接続も確実に行える。
【0035】 また配線素子の幅は64ビットダイナミック駆動で3mm
程度、128ビットダイナミック駆動でも4mm程度と狭いの
で光プリントヘッドは15〜30mmと狭い幅にすることが
で、これによりヘッド基板の幅も細くすることができ
る。
【図面の簡単な説明】
【図1】 本発明の実施例を示す光プリントヘッドの要部平面図で
ある。
【図2】 図1の短辺方向(A−A)の断面図である。
【図3】 図1の等価回路図である。
【図4】 配線素子の断面図である。
【図5】 光プリントヘッドの中央部の要部平面図である。
【符号の説明】
1……基板 2……発光ダイオード 3……駆動素子 4……配線素子 5……接続手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲葉 昌治 鳥取県鳥取市南吉方3丁目201番地 鳥 取三洋電機株式会社内 (56)参考文献 特開 昭59−184681(JP,A) 特開 昭61−234163(JP,A) 特開 昭56−148574(JP,A) 特開 昭58−203069(JP,A) 特開 昭63−254068(JP,A) 特開 昭55−84684(JP,A) 特開 昭62−152872(JP,A) 実開 昭62−178155(JP,U) (58)調査した分野(Int.Cl.7,DB名) B41J 2/45 H01L 33/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】整列された複数の発光領域を有する発光ダ
    イオードと、その発光ダイオードの駆動素子と、表面に
    信号線や電源用のパターンを有した基板と、ガラスまた
    は半導体からなる基台の上に前記発光ダイオードの長さ
    の略整数倍の長さを持つ複数の橋絡用配線と橋絡用配線
    の各々に接続されると共に橋絡用配線と交差して設けら
    れたリード配線とを有した配線素子とを具備し、前記基
    板上に複数の前記発光ダイオードを整列して配置すると
    ともに、前記基板上に前記発光ダイオードと前記駆動素
    子の間に位置して複数の前記配線素子を整列して配置
    し、前記発光ダイオードと前記配線素子間、前記配線素
    子と前記駆動素子間を各々接続手段によって接続し、前
    記配線素子間を整列した前記配線素子とは別の配線素子
    を経由して接続したことを特徴とする光プリントヘッ
    ド。
  2. 【請求項2】前記リード配線の密度は、前記橋絡用配線
    の密度よりも荒いことを特徴とする請求項1記載の光プ
    リントヘッド。
JP20888190A 1989-08-07 1990-08-06 光プリントヘッド Expired - Fee Related JP3354146B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20888190A JP3354146B2 (ja) 1989-08-07 1990-08-06 光プリントヘッド

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1-204471 1989-08-07
JP20447189 1989-08-07
JP2-60410 1990-03-12
JP6041090 1990-03-12
JP20888190A JP3354146B2 (ja) 1989-08-07 1990-08-06 光プリントヘッド

Publications (2)

Publication Number Publication Date
JPH06312533A JPH06312533A (ja) 1994-11-08
JP3354146B2 true JP3354146B2 (ja) 2002-12-09

Family

ID=27297181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20888190A Expired - Fee Related JP3354146B2 (ja) 1989-08-07 1990-08-06 光プリントヘッド

Country Status (1)

Country Link
JP (1) JP3354146B2 (ja)

Also Published As

Publication number Publication date
JPH06312533A (ja) 1994-11-08

Similar Documents

Publication Publication Date Title
WO2021160090A1 (zh) 显示面板以及显示装置
US11804431B2 (en) Laser-formed interconnects for redundant devices
KR960018724A (ko) 회로 어셈블리 및 그 제조 방법
WO2021160089A1 (zh) 显示面板以及显示装置
US5307089A (en) Optical printing head
CN114793473B (zh) 发光基板及其制备方法、阵列基板
US5870128A (en) Light-emitting device assembly having in-line light-emitting device arrays and manufacturing method therefor
CN110687727B (zh) 显示面板的制备方法
JP3354146B2 (ja) 光プリントヘッド
JP2978684B2 (ja) 液晶表示装置
JPS6221559A (ja) サ−マルヘツド
JPH06250591A (ja) Ledディスプレイ装置
JP2000330480A (ja) 表示装置
JPH09113562A (ja) 液晶マトリックス表示パネルの検査方法
JPH08310028A (ja) サーマルヘッド
JPS6225067A (ja) サ−マルヘツドの電極形成方法
JPH0428153B2 (ja)
JPH04340928A (ja) 半導体素子の実装構造および電子光学装置および電子印字装置
JP3462083B2 (ja) サーマルヘッド
JPH0781116A (ja) サーマルプリントヘッド
JPH0751810Y2 (ja) サーマルヘッド用印刷配線基板
JPH0632932B2 (ja) サーマルヘッドの製造方法
JPS5845974A (ja) サ−マルヘツド
JPH06218969A (ja) サーマルヘッド基板
JPS63118272A (ja) 長尺電子装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070927

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees