JP3350828B2 - 容量性溶着スイッチ及びそれを用いた半導体集積回路装置 - Google Patents
容量性溶着スイッチ及びそれを用いた半導体集積回路装置Info
- Publication number
- JP3350828B2 JP3350828B2 JP31383193A JP31383193A JP3350828B2 JP 3350828 B2 JP3350828 B2 JP 3350828B2 JP 31383193 A JP31383193 A JP 31383193A JP 31383193 A JP31383193 A JP 31383193A JP 3350828 B2 JP3350828 B2 JP 3350828B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fuse
- redundancy
- redundant
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、冗長性を与えて高い耐欠陥性を持つように
した半導体メモリ装置に関する。
関し、特に、冗長性を与えて高い耐欠陥性を持つように
した半導体メモリ装置に関する。
【０００２】
【従来の技術】近年、半導体メモリ装置の大容量化が急
速に進み、数メガビットもの大きな容量の半導体メモリ
装置が製品化されている。このように半導体メモリ装置
が大容量化されると、その中の一部に欠陥があった場合
に、そのチップを不良品とすると、生産性が非常に悪化
する。そこで、このような場合の救済手段として、欠陥
部分が選択されたときに、代替用のメモリ、つまり冗長
メモリセルが選択されるようにし、半導体メモリ装置に
冗長性を与えて、生産性の向上を計ることが行なわれて
いる。
速に進み、数メガビットもの大きな容量の半導体メモリ
装置が製品化されている。このように半導体メモリ装置
が大容量化されると、その中の一部に欠陥があった場合
に、そのチップを不良品とすると、生産性が非常に悪化
する。そこで、このような場合の救済手段として、欠陥
部分が選択されたときに、代替用のメモリ、つまり冗長
メモリセルが選択されるようにし、半導体メモリ装置に
冗長性を与えて、生産性の向上を計ることが行なわれて
いる。
【０００３】次に、半導体メモリ装置に冗長性を与える
冗長構成について説明する。図３は冗長構成の概略を示
すブロック図である。図３において、１ａ，１ｂ，１
ｃ，１ｄは冗長選択回路、２ａ，２ｂ，２ｃ，２ｄはメ
モリセルアレーで、１〜５１２は行（以下ワードライン
という。）を示している。ＳＸ１，ＳＸ２は冗長メモリ
セルアレーの行（以下ダミーワードラインという。）を
示している。３ａ，３ｂ，３ｃ，３ｄは冗長デコーダ、
４ａ，４ｂ，４ｃ，４ｄはデコーダである。図４〜図７
はブロック図の内部回路を示す回路図で、図４は冗長デ
コーダ選択回路を示す回路図、図５は冗長デコーダ回路
（１）を示す回路図、図６は冗長デコーダ回路（２）を
示す回路図、図７はデコーダ回路を示す回路図である。
なお、ブロック図において、１ａ，１ｂ，１ｃ，１ｄ及
び３ａ，３ｂ，３ｃ，３ｄは、それぞれ冗長デコーダ選
択回路、冗長デコーダ回路（１），（２）を簡略化して
示している。３ａ，３ｂ，３ｃ，３ｄに関しては、ブロ
ック選択信号Ｂを入力すると言うことで、別に表記して
いる。同様にして、４ａ，４ｂ，４ｃ，４ｄをデコーダ
回路として、簡略化して示してある。
冗長構成について説明する。図３は冗長構成の概略を示
すブロック図である。図３において、１ａ，１ｂ，１
ｃ，１ｄは冗長選択回路、２ａ，２ｂ，２ｃ，２ｄはメ
モリセルアレーで、１〜５１２は行（以下ワードライン
という。）を示している。ＳＸ１，ＳＸ２は冗長メモリ
セルアレーの行（以下ダミーワードラインという。）を
示している。３ａ，３ｂ，３ｃ，３ｄは冗長デコーダ、
４ａ，４ｂ，４ｃ，４ｄはデコーダである。図４〜図７
はブロック図の内部回路を示す回路図で、図４は冗長デ
コーダ選択回路を示す回路図、図５は冗長デコーダ回路
（１）を示す回路図、図６は冗長デコーダ回路（２）を
示す回路図、図７はデコーダ回路を示す回路図である。
なお、ブロック図において、１ａ，１ｂ，１ｃ，１ｄ及
び３ａ，３ｂ，３ｃ，３ｄは、それぞれ冗長デコーダ選
択回路、冗長デコーダ回路（１），（２）を簡略化して
示している。３ａ，３ｂ，３ｃ，３ｄに関しては、ブロ
ック選択信号Ｂを入力すると言うことで、別に表記して
いる。同様にして、４ａ，４ｂ，４ｃ，４ｄをデコーダ
回路として、簡略化して示してある。
【０００４】以下、図４〜図７を用いて説明する。冗長
デコーダ選択回路は、冗長を使用しない冗長非選択時、
つまり溶断スイッチ素子である冗長フューズ素子（以
下、単にフューズ素子と記す）Ｆを切断していない時に
出力信号Ｒｘとしてハイレベル（以下、Ｈという）の信
号を出力し、また、冗長を使用する冗長選択時、つまり
フューズ素子Ｆを切断した時に出力信号Ｒｘとしてロウ
レベル（以下、Ｌという）の信号を出力する。なお、フ
ューズ素子の切断は例えばレーザビームの照射によって
行なう。冗長デコーダ回路（１）は欠陥のある番地の記
憶回路である。冗長非選択時には、冗長デコーダ選択回
路の出力信号ＲｘがＨとなるので、アドレスの信号Ａに
Ｈ，Ｌどちらかが入力されていても出力信号ＲｍにはＨ
を出力する。冗長選択時には冗長デコーダ選択回路の出
力信号ＲｘがＬとなり、アドレスの信号Ａで指定されて
いる番地が選択されて出力信号ＲｍにＬを出力する。冗
長デコーダ回路（２）は、冗長非選択時は冗長デコーダ
選択回路の出力信号ＲｘがＨである為、冗長デコーダ回
路（１）の出力ＲｍもＨとなるので、冗長デコーダ３ａ
〜３ｄの出力はＬとなる。従って、冗長メモリセルアレ
ーのダミーワードラインは選択されない。冗長選択時は
冗長デコーダ選択回路の出力信号ＲｘがＬとなり、ま
た、冗長デコーダ回路（１）の出力信号ＲｍにＬが出力
されるので、３ａ〜３ｄのうち選択された冗長デコーダ
の出力はＨとなり冗長メモリセルアレーのダミーワード
ラインが選択される。通常のデコーダ回路は、アドレス
信号Ａとコントロール信号Ｄで選択された場所とブロッ
ク選択信号Ｂで選択された場所の一致によりメモリセル
アレーのワードラインを決定している。
デコーダ選択回路は、冗長を使用しない冗長非選択時、
つまり溶断スイッチ素子である冗長フューズ素子（以
下、単にフューズ素子と記す）Ｆを切断していない時に
出力信号Ｒｘとしてハイレベル（以下、Ｈという）の信
号を出力し、また、冗長を使用する冗長選択時、つまり
フューズ素子Ｆを切断した時に出力信号Ｒｘとしてロウ
レベル（以下、Ｌという）の信号を出力する。なお、フ
ューズ素子の切断は例えばレーザビームの照射によって
行なう。冗長デコーダ回路（１）は欠陥のある番地の記
憶回路である。冗長非選択時には、冗長デコーダ選択回
路の出力信号ＲｘがＨとなるので、アドレスの信号Ａに
Ｈ，Ｌどちらかが入力されていても出力信号ＲｍにはＨ
を出力する。冗長選択時には冗長デコーダ選択回路の出
力信号ＲｘがＬとなり、アドレスの信号Ａで指定されて
いる番地が選択されて出力信号ＲｍにＬを出力する。冗
長デコーダ回路（２）は、冗長非選択時は冗長デコーダ
選択回路の出力信号ＲｘがＨである為、冗長デコーダ回
路（１）の出力ＲｍもＨとなるので、冗長デコーダ３ａ
〜３ｄの出力はＬとなる。従って、冗長メモリセルアレ
ーのダミーワードラインは選択されない。冗長選択時は
冗長デコーダ選択回路の出力信号ＲｘがＬとなり、ま
た、冗長デコーダ回路（１）の出力信号ＲｍにＬが出力
されるので、３ａ〜３ｄのうち選択された冗長デコーダ
の出力はＨとなり冗長メモリセルアレーのダミーワード
ラインが選択される。通常のデコーダ回路は、アドレス
信号Ａとコントロール信号Ｄで選択された場所とブロッ
ク選択信号Ｂで選択された場所の一致によりメモリセル
アレーのワードラインを決定している。
【０００５】
【発明が解決しようとする課題】上記のような従来の半
導体集積回路装置では、半導体メモリ装置がアクティブ
の時、つまりチップセレクト信号ＣＳがＬの時で、冗長
非選択時に、冗長デコーダ選択回路１ａ，１ｂ，１ｃ，
１ｄそれぞれのフューズ素子Ｆを通して電源Ｖccと接地
ＧＮＤとの間に貫通電流が流れる。即ち、スイッチング
素子Ｑ1 とフューズ素子Ｆとが直列に接続されたフュー
ズ回路に貫通電流が流れる。それにともなって消費電流
がふえ、特に大容量化したＲＡＭ等においてはフューズ
素子Ｆの数も多大化し、平均動作時電源電流も大きくな
ってきている為、貫通電流が無視できなくなってきてい
るという問題があった。
導体集積回路装置では、半導体メモリ装置がアクティブ
の時、つまりチップセレクト信号ＣＳがＬの時で、冗長
非選択時に、冗長デコーダ選択回路１ａ，１ｂ，１ｃ，
１ｄそれぞれのフューズ素子Ｆを通して電源Ｖccと接地
ＧＮＤとの間に貫通電流が流れる。即ち、スイッチング
素子Ｑ1 とフューズ素子Ｆとが直列に接続されたフュー
ズ回路に貫通電流が流れる。それにともなって消費電流
がふえ、特に大容量化したＲＡＭ等においてはフューズ
素子Ｆの数も多大化し、平均動作時電源電流も大きくな
ってきている為、貫通電流が無視できなくなってきてい
るという問題があった。
【０００６】本発明は、かかる問題点を解決するために
なされたもので、Ｖcc−ＧＮＤ間に流れる貫通電流をな
くし、消費電流を少なくした半導体集積回路装置を得る
ことを目的とする。
なされたもので、Ｖcc−ＧＮＤ間に流れる貫通電流をな
くし、消費電流を少なくした半導体集積回路装置を得る
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体集積
回路装置は、記憶素子の製造過程で発生したチップ上の
欠陥部分を救済するための冗長メモリセル群と、記憶素
子がアクティブ状態のとき導通するスイッチング素子と
フューズ素子とが直列に接続されて電源と接地との間に
設けられたフューズ回路とを備え、フューズ素子を予め
切断しておくことにより、欠陥部分のメモリセルの選択
信号が出力された場合は代替用の冗長メモリセルが選択
されるようにした半導体集積回路装置において、フュー
ズ回路は、フューズ素子と容量性溶着スイッチ素子とを
直列に接続してなり、フューズ素子を予め切断しておく
と共に容量性溶着スイッチ素子を短絡しておくことによ
り、代替用の冗長メモリセルを選択するものである。
回路装置は、記憶素子の製造過程で発生したチップ上の
欠陥部分を救済するための冗長メモリセル群と、記憶素
子がアクティブ状態のとき導通するスイッチング素子と
フューズ素子とが直列に接続されて電源と接地との間に
設けられたフューズ回路とを備え、フューズ素子を予め
切断しておくことにより、欠陥部分のメモリセルの選択
信号が出力された場合は代替用の冗長メモリセルが選択
されるようにした半導体集積回路装置において、フュー
ズ回路は、フューズ素子と容量性溶着スイッチ素子とを
直列に接続してなり、フューズ素子を予め切断しておく
と共に容量性溶着スイッチ素子を短絡しておくことによ
り、代替用の冗長メモリセルを選択するものである。
【０００８】
【作用】本発明においては、フューズ素子と容量性溶着
スイッチ素子とが直列に接続されたフューズ回路を電源
と接地との間に設け、冗長選択時はフューズ素子を溶断
すると共に上記スイッチ素子を短絡するようにしたか
ら、冗長非選択時は容量性溶着スイッチ素子がコンデン
サとして作用し、電源から接地へ貫通電流が流れない。
スイッチ素子とが直列に接続されたフューズ回路を電源
と接地との間に設け、冗長選択時はフューズ素子を溶断
すると共に上記スイッチ素子を短絡するようにしたか
ら、冗長非選択時は容量性溶着スイッチ素子がコンデン
サとして作用し、電源から接地へ貫通電流が流れない。
【０００９】
【実施例】図１は本発明の一実施例における冗長デコー
ダ選択回路を示す回路図である。ＣＦは通常はコンデン
サとして作用し、二つの電極の一方にレーザビームを照
射して二つの電極間に物理的損傷を与えて短絡させるこ
とにより導通が得られるスイッチ素子である。この明細
書ではこの素子ＣＦを容量性溶着スイッチ素子と称する
ことにする。図２は容量性溶着スイッチ素子（以下、ス
イッチ素子と略記する）ＣＦを説明する説明図で、
（ａ）は平面図、（ｂ）は側面図である。スイッチ素子
ＣＦは、図２に示すように所定の配線材、例えばアルミ
ニウムやポリシリコン１０ａ，１０ｂによりチップ上に
形成する。１１は層間膜である。矢印１２はレーザビー
ムの照射方向及び位置を示している。なお、冗長構成は
図３のブロック図に示す構成と同じである。また、冗長
デコーダ回路（１）、冗長デコーダ回路（２）及びデコ
ーダ回路の回路構成は図５、図６及び図７に示す回路図
と同じである。
ダ選択回路を示す回路図である。ＣＦは通常はコンデン
サとして作用し、二つの電極の一方にレーザビームを照
射して二つの電極間に物理的損傷を与えて短絡させるこ
とにより導通が得られるスイッチ素子である。この明細
書ではこの素子ＣＦを容量性溶着スイッチ素子と称する
ことにする。図２は容量性溶着スイッチ素子（以下、ス
イッチ素子と略記する）ＣＦを説明する説明図で、
（ａ）は平面図、（ｂ）は側面図である。スイッチ素子
ＣＦは、図２に示すように所定の配線材、例えばアルミ
ニウムやポリシリコン１０ａ，１０ｂによりチップ上に
形成する。１１は層間膜である。矢印１２はレーザビー
ムの照射方向及び位置を示している。なお、冗長構成は
図３のブロック図に示す構成と同じである。また、冗長
デコーダ回路（１）、冗長デコーダ回路（２）及びデコ
ーダ回路の回路構成は図５、図６及び図７に示す回路図
と同じである。
【００１０】次に、動作を説明する。冗長デコーダ選択
回路は、冗長非選択時、つまり溶断スイッチ素子である
フューズ素子Ｆを切断していない時に、出力信号Ｒｘと
してＨの信号を出力する。また、冗長選択時は、フュー
ズ素子Ｆを切断すると共にスイッチ素子ＣＦを短絡させ
ると出力信号ＲｘとしてＬの信号が出力される。冗長デ
コーダ回路（１）、冗長デコーダ回路（２）及びデコー
ダ回路の動作は前述の従来例と同じである。
回路は、冗長非選択時、つまり溶断スイッチ素子である
フューズ素子Ｆを切断していない時に、出力信号Ｒｘと
してＨの信号を出力する。また、冗長選択時は、フュー
ズ素子Ｆを切断すると共にスイッチ素子ＣＦを短絡させ
ると出力信号ＲｘとしてＬの信号が出力される。冗長デ
コーダ回路（１）、冗長デコーダ回路（２）及びデコー
ダ回路の動作は前述の従来例と同じである。
【００１１】上記実施例は、フューズ素子Ｆとスイッチ
素子ＣＦとが直列に接続されたフューズ回路を電源と接
地との間に設け、冗長選択時はフューズ素子Ｆを溶断す
ると共にスイッチ素子ＣＦを短絡するようにしたから、
冗長非選択時はスイッチ素子がコンデンサとして作用
し、電源Ｖcc−接地ＧＮＤ間に貫通電流が流れない。従
って、消費電流が従来例のものより少なくなる。
素子ＣＦとが直列に接続されたフューズ回路を電源と接
地との間に設け、冗長選択時はフューズ素子Ｆを溶断す
ると共にスイッチ素子ＣＦを短絡するようにしたから、
冗長非選択時はスイッチ素子がコンデンサとして作用
し、電源Ｖcc−接地ＧＮＤ間に貫通電流が流れない。従
って、消費電流が従来例のものより少なくなる。
【００１２】また、上記実施例の冗長デコーダ選択回
路、つまり図１のものと図４に示す従来例とを比べる
と、トランジスタＱ1 がスイッチ素子ＣＦと置き換えら
れている。また、図４に示すトランジスタＱ2 はノード
Ｅのデータを保持しておくために必要なものであるが、
図１ではスイッチ素子ＣＦによってノードＥがコントロ
ールできる。従って、トランジスタＱ2 は不要となる。
また、上記実施例ではチップセレクト信号ＣＳが不要で
あるから回路構成が簡単になる。
路、つまり図１のものと図４に示す従来例とを比べる
と、トランジスタＱ1 がスイッチ素子ＣＦと置き換えら
れている。また、図４に示すトランジスタＱ2 はノード
Ｅのデータを保持しておくために必要なものであるが、
図１ではスイッチ素子ＣＦによってノードＥがコントロ
ールできる。従って、トランジスタＱ2 は不要となる。
また、上記実施例ではチップセレクト信号ＣＳが不要で
あるから回路構成が簡単になる。
【００１３】
【発明の効果】本発明は以上説明したとおり、フューズ
素子と容量性溶着スイッチ素子とが直列に接続されたフ
ューズ回路を電源と接地との間に設け、冗長選択時はフ
ューズ素子を溶断すると共にスイッチ素子を短絡するよ
うにしたから、冗長非選択時は容量性用着スイッチ素子
がコンデンサとして作用し、電源と接地との間に貫通電
流が流れない。従って、半導体メモリの容量が大きくな
っても、その消費電流を少なくできる。
素子と容量性溶着スイッチ素子とが直列に接続されたフ
ューズ回路を電源と接地との間に設け、冗長選択時はフ
ューズ素子を溶断すると共にスイッチ素子を短絡するよ
うにしたから、冗長非選択時は容量性用着スイッチ素子
がコンデンサとして作用し、電源と接地との間に貫通電
流が流れない。従って、半導体メモリの容量が大きくな
っても、その消費電流を少なくできる。
【図１】本発明の一実施例の冗長デコーダ選択回路の回
路図である。
路図である。
【図２】容量性溶着スイッチ素子の説明図である。
【図３】冗長構成の概略を示すブロック図である。
【図４】従来の冗長デコーダ選択回路を示す回路図であ
る。
る。
【図５】冗長デコーダ回路（１）を示す回路図である。
【図６】冗長デコーダ回路（２）を示す回路図である。
【図７】デコーダ回路を示す回路図である。
１ａ，１ｂ，１ｃ，１ｄ 冗長選択回路 ２ａ，２ｂ，２ｃ，２ｄ メモリセルアレー ３ａ，３ｂ，３ｃ，３ｄ 冗長デコーダ ４ａ，４ｂ，４ｃ，４ｄ デコーダ ＣＦ 容量性溶着スイッチ素子 Ｆ フューズ素子
フロントページの続き (56)参考文献 特開 平３−130999（ＪＰ，Ａ) 特開 平３−50849（ＪＰ，Ａ) 特開 昭61−46045（ＪＰ，Ａ) 特開 昭61−43446（ＪＰ，Ａ) 特開 昭63−300500（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 29/00 603
Claims (1)
- 【請求項１】 記憶素子の製造過程で発生したチップ上
の欠陥部分を救済するための冗長メモリセル群と、 記憶素子がアクティブ状態のとき導通するスイッチング
素子とフューズ素子とが直列に接続されて電源と接地と
の間に設けられたフューズ回路とを備え、 前記フューズ素子を予め切断しておくことにより、前記
欠陥部分のメモリセルの選択信号が出力された場合は代
替用の冗長メモリセルが選択されるようにした半導体集
積回路装置において、 前記フューズ回路は、前記フューズ素子と容量性溶着ス
イッチ素子とを直列に接続してなり、 前記フューズ素子を予め切断しておくと共に前記容量性
溶着スイッチ素子を短絡しておくことにより、代替用の
冗長メモリセルを選択することを特徴とする半導体集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31383193A JP3350828B2 (ja) | 1993-12-14 | 1993-12-14 | 容量性溶着スイッチ及びそれを用いた半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31383193A JP3350828B2 (ja) | 1993-12-14 | 1993-12-14 | 容量性溶着スイッチ及びそれを用いた半導体集積回路装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002193281A Division JP2003124322A (ja) | 2002-07-02 | 2002-07-02 | 容量性溶着スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169294A JPH07169294A (ja) | 1995-07-04 |
| JP3350828B2 true JP3350828B2 (ja) | 2002-11-25 |
Family
ID=18046038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31383193A Expired - Fee Related JP3350828B2 (ja) | 1993-12-14 | 1993-12-14 | 容量性溶着スイッチ及びそれを用いた半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3350828B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408418B1 (ko) * | 2001-11-22 | 2003-12-06 | 삼성전자주식회사 | 상부 크랙을 방지하고 레이저 빔의 에너지 윈도우를 넓힐수 있는 레이저 링크 구조 및 이를 이용하는 퓨즈박스 |
-
1993
- 1993-12-14 JP JP31383193A patent/JP3350828B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07169294A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555252B2 (ja) | 半導体メモリ装置 | |
| EP0110636B1 (en) | Improvements in or relating to semiconductor memories | |
| JP2888034B2 (ja) | 半導体メモリ装置 | |
| US5388076A (en) | Semiconductor memory device | |
| JPH0254500A (ja) | 半導体メモリセル | |
| JPS60103469A (ja) | 半導体記憶装置の冗長部 | |
| KR0157339B1 (ko) | 반도체 메모리의 불량셀 구제회로 | |
| JPH04182989A (ja) | 半導体メモリ | |
| EP0121394A2 (en) | Static semiconductor memory device incorporating redundancy memory cells | |
| JP3592885B2 (ja) | 半導体集積回路装置 | |
| US6891743B2 (en) | Semiconductor memory device having a capacitive plate to reduce soft errors | |
| US5390150A (en) | Semiconductor memory device with redundancy structure suppressing power consumption | |
| US5608685A (en) | Adjacent row shift redundancy circuit having signal restorer coupled to programmable links and a method thereof | |
| JP3350828B2 (ja) | 容量性溶着スイッチ及びそれを用いた半導体集積回路装置 | |
| JP4115045B2 (ja) | 半導体記憶装置 | |
| JP3292191B2 (ja) | 半導体記憶装置 | |
| JPH09213097A (ja) | ヒューズ装置及びそれを用いた半導体集積回路装置 | |
| JP3691749B2 (ja) | 半導体メモリ装置 | |
| US8217710B2 (en) | Fuse for use in high-integrated semiconductor device | |
| US5659510A (en) | Integrated circuit devices with reliable fuse-based mode selection capability and methods of operating same | |
| JP2003124322A (ja) | 容量性溶着スイッチ | |
| JPH0991991A (ja) | メモリモジュール | |
| JPH0393097A (ja) | 半導体記憶装置 | |
| US6680857B2 (en) | Unit-architecture with implemented limited bank-column-select repairability | |
| KR100649970B1 (ko) | 리던던시 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |