JP3346971B2 - Submount for optical semiconductor device and method of mounting the same - Google Patents

Submount for optical semiconductor device and method of mounting the same

Info

Publication number
JP3346971B2
JP3346971B2 JP33199995A JP33199995A JP3346971B2 JP 3346971 B2 JP3346971 B2 JP 3346971B2 JP 33199995 A JP33199995 A JP 33199995A JP 33199995 A JP33199995 A JP 33199995A JP 3346971 B2 JP3346971 B2 JP 3346971B2
Authority
JP
Japan
Prior art keywords
layer
submount
optical semiconductor
ausn
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33199995A
Other languages
Japanese (ja)
Other versions
JPH09172224A (en
Inventor
治彦 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33199995A priority Critical patent/JP3346971B2/en
Publication of JPH09172224A publication Critical patent/JPH09172224A/en
Application granted granted Critical
Publication of JP3346971B2 publication Critical patent/JP3346971B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光半導体素子用サ
ブマウントおよびそのマウント方法に係り、特に光半導
体素子チップ実装側の第1面および金属製放熱体ダイボ
ンド側の第2面の両面にAuSn半田層を有する光半導
体素子用サブマウントおよびそのマウント方法に関する
もので、例えば半導体レーザ装置などに使用されるもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a submount for an optical semiconductor device and a method of mounting the same, and in particular, AuSn on both the first surface on the optical semiconductor device chip mounting side and the second surface on the metal radiator die bond side. The present invention relates to a submount for an optical semiconductor element having a solder layer and a method of mounting the same, for example, used for a semiconductor laser device or the like.

【0002】[0002]

【従来の技術】光半導体素子、特に半導体レーザは光情
報処理や光通信の分野での実用化が進んでいるが、素子
の信頼性が極めて重要である。このような半導体レーザ
では、駆動電流が数十mAから数百mAの領域で使用さ
れるが、発熱量が大きいので、金属製放熱体をヒートシ
ンクとして用いるのが一般的である。さらに、金属製放
熱体と半導体レーザ素子基板材料の熱膨張係数差により
発生する応力の影響による信頼性低下を防止するため、
半導体レーザ基板材料と熱膨張係数が近い材料からなる
サブマウントをヒートシンク上に配置し、その上に半田
材料を介して半導体レーザ素子のチップをダイボンドす
る方法を用いる。
2. Description of the Related Art Optical semiconductor devices, particularly semiconductor lasers, have been put into practical use in the fields of optical information processing and optical communication, but the reliability of the devices is extremely important. In such a semiconductor laser, a driving current is used in a range of several tens mA to several hundred mA. However, since a large amount of heat is generated, a metal radiator is generally used as a heat sink. Furthermore, in order to prevent a decrease in reliability due to the influence of stress generated due to a difference in thermal expansion coefficient between the metal radiator and the semiconductor laser element substrate material,
A method is used in which a submount made of a material having a thermal expansion coefficient close to that of a semiconductor laser substrate material is arranged on a heat sink, and a semiconductor laser chip is die-bonded thereon via a solder material.

【0003】上記したように光半導体素子、サブマウン
トおよび金属製放熱体をマウントする方法としては、金
属製放熱体上にサブマウントをマウントした後、サブマ
ウント上に光半導体素子をマウントすることが一般的で
あり、さらに、光半導体素子に電流を流すために金線を
素子上面とサブマウント表面に形成する。
As described above, a method for mounting the optical semiconductor element, the submount, and the metal radiator is to mount the submount on the metal radiator and then mount the optical semiconductor element on the submount. In general, a gold wire is formed on the upper surface of the element and the surface of the submount in order to allow a current to flow through the optical semiconductor element.

【0004】従来の半導体レーザ用サブマウントの構造
の一例として、特開平1−138777号公報に示され
ているように、Si半導体基板両面にTi/Pt/半田
層を設ける構造があり、このうちTi/Pt層はバリア
金属層として機能する。
As one example of the structure of a conventional submount for a semiconductor laser, there is a structure in which a Ti / Pt / solder layer is provided on both surfaces of a Si semiconductor substrate as disclosed in Japanese Patent Application Laid-Open No. 1-138777. The Ti / Pt layer functions as a barrier metal layer.

【0005】しかし、上記構造は、サブマウントの最上
面全面が半田層であるので、サブマウントの上面に金線
をボンディングすることができず、半田層を除去すると
Pt層となるのでサブマウントに金線をボンディングす
ることができない。
However, in the above structure, since the entire upper surface of the submount is a solder layer, a gold wire cannot be bonded to the upper surface of the submount. If the solder layer is removed, a Pt layer is formed. Gold wire cannot be bonded.

【0006】一方、従来の半導体レーザ用サブマウント
の構造の他の例として、特開平2−128486号公報
に示されており、図4に示すように、サブマウント1の
両面にTi層2/Pt層3/Au層4/AuSn(金
錫)共晶半田層5aを設ける構造が知られている。この
場合、AuSn共晶半田層5aは通常のSn半田層に比
べて信頼性が高いことから、光半導体素子チップのマウ
ントに適している。
On the other hand, another example of the structure of a conventional submount for a semiconductor laser is disclosed in Japanese Unexamined Patent Publication No. 2-128486. As shown in FIG. A structure in which a Pt layer 3 / Au layer 4 / AuSn (gold tin) eutectic solder layer 5a is provided is known. In this case, since the AuSn eutectic solder layer 5a has higher reliability than a normal Sn solder layer, it is suitable for mounting an optical semiconductor element chip.

【0007】上記構造は、サブマウント両面にAuSn
共晶半田層5aを形成するので、サブマウントと光半導
体素子の位置調整は容易である。しかし、サブマウント
両面の半田層5a、5aの融点が同じであり、サブマウ
ントと光半導体素子を連続してマウントする際に、サブ
マウント両面の半田層5a、5aが同時に溶融するの
で、サブマウントと光半導体素子の一方を動かすと他方
が動いてしまう。また、サブマウント両面の全面に半田
層5a、5aがあるので、サブマウントに金線をボンデ
ィングすることができない。
The above structure employs AuSn on both sides of the submount.
Since the eutectic solder layer 5a is formed, the position adjustment between the submount and the optical semiconductor element is easy. However, since the melting points of the solder layers 5a and 5a on both surfaces of the submount are the same and the solder layers 5a and 5a on both surfaces of the submount are simultaneously melted when the submount and the optical semiconductor element are mounted successively, When one of the optical semiconductor elements is moved, the other moves. Further, since the solder layers 5a and 5a are provided on the entire surface of both sides of the submount, it is impossible to bond a gold wire to the submount.

【0008】[0008]

【発明が解決しようとする課題】上記したようにサブマ
ウントの両面に融点が同じAuSn共晶半田層を有する
従来の光半導体素子用サブマウントは、サブマウントと
光半導体素子を連続してマウントする際に一方を動かす
と他方が動いてしまうという問題、サブマウントに金線
をボンディングすることができないという問題があっ
た。
As described above, the conventional submount for an optical semiconductor device having the AuSn eutectic solder layers having the same melting point on both surfaces of the submount, the submount and the optical semiconductor device are mounted successively. At this time, there is a problem that when one is moved, the other is moved, and that a gold wire cannot be bonded to the submount.

【0009】本発明は上記の問題点を解決すべくなされ
たもので、信頼性が向上した光半導体素子用サブマウン
トおよびマウント位置調整が容易であってサブマウント
と光半導体素子のマウント作業の効率化が可能な光半導
体素子用サブマウントのマウント方法を提供することを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has improved reliability in mounting a submount for an optical semiconductor element and mounting the optical semiconductor element easily. It is an object of the present invention to provide a mounting method of a submount for an optical semiconductor device which can be realized.

【0010】[0010]

【課題を解決するための手段】本発明の光半導体素子用
サブマウントは、高熱伝導性の電気絶縁材料で構成され
た光半導体素子マウント用のサブマウント基体と、前記
サブマウント基体の光半導体素子チップが実装される側
の第1面および金属製放熱体にダイボンドされる側の第
2面の両面に対して、それぞれサブマウント基体表面か
ら順に形成された第1層目にTiまたはCrからなる接
着層、第2層目にPtからなる拡散バリア層、第3層目
のAu層および第4層目のAuSn半田層とを具備し、
前記第1面側に形成された第3層目のAu層および第4
層目のAuSn半田層のAuの総量に対するSnの含有
量が、前記第2面側に形成された第3層目のAu層およ
び第4層目のAuSn半田層のAuの総量に対するSn
の含有量より大きく、かつ前記第2面側の第3層目のA
u層および第4層目のAuSn半田層のAuの総量に対
するSnの重量パーセントが20%以下であることを特
徴とする。
A submount for an optical semiconductor device according to the present invention comprises a submount substrate for an optical semiconductor device mount made of an electrically insulating material having high thermal conductivity, and an optical semiconductor device of the submount substrate. Both the first surface on which the chip is mounted and the second surface on which the die is bonded to the metal radiator are made of Ti or Cr on the first layer formed in order from the surface of the submount substrate. An adhesive layer, a diffusion barrier layer made of Pt as a second layer, a third Au layer and a fourth AuSn solder layer,
A third Au layer formed on the first surface side and a fourth Au layer;
The content of Sn with respect to the total amount of Au in the AuSn solder layer of the layer is Sn with respect to the total amount of Au of the third Au layer and the fourth AuSn solder layer formed on the second surface side.
Third layer A of rather greater than the content, and the second surface side
with respect to the total amount of Au in the u layer and the fourth AuSn solder layer.
Wherein the weight percentage of Sn is not more than 20% .

【0011】また、本発明の光半導体素子用サブマウン
トのマウント方法は、本発明の光半導体素子用サブマウ
ントのサブマウント基体を金属製放熱体にダイボンドす
る工程と、この後、前記サブマウント基体の温度を一時
的に上昇させて前記サブマウント基体の第1面側の第3
層目のAu層および第4層目のAuSn半田層を溶融
後、前記サブマウント基体の温度を下降させて前記光半
導体素子チップを前記サブマウント基体のチップ実装領
域にダイボンドする工程とを具備することを特徴とす
る。
The method of mounting a submount for an optical semiconductor device according to the present invention includes a step of die-bonding a submount substrate of the submount for an optical semiconductor device according to the present invention to a metal radiator; The temperature of the third surface of the first surface side of the
Melting the Au layer and the fourth AuSn solder layer, lowering the temperature of the submount substrate, and die-bonding the optical semiconductor element chip to a chip mounting region of the submount substrate. It is characterized by the following.

【0012】[0012]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図1は、本発明の光半導体
素子用サブマウントの第1の実施の形態の係る断面構造
を示しており、そのマウント状態の一例を図2に示して
いる。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a cross-sectional structure according to a first embodiment of a submount for an optical semiconductor device of the present invention, and FIG. 2 shows an example of the mounted state.

【0013】本例のサブマウント1は、高熱伝導性の電
気絶縁材料である例えば窒化アルミニュウム;AlNで
構成された厚さが例えば300μmのサブマウント基体
が使用されている。
The submount 1 of the present embodiment uses a submount substrate having a thickness of, for example, 300 μm and made of, for example, aluminum nitride; AlN, which is an electrically insulating material having high thermal conductivity.

【0014】上記サブマウント1上にマウントされる光
半導体素子6は、例えば300μm×100μm□の半
導体レーザチップであり、そのマウント側(図面では下
面側)の表面はAu層で覆われている。
The optical semiconductor element 6 mounted on the submount 1 is, for example, a semiconductor laser chip of 300 μm × 100 μm □, and the surface on the mount side (lower side in the drawing) is covered with an Au layer.

【0015】前記サブマウント1の半導体レーザチップ
6が実装される側の第1面および金属製放熱体7にダイ
ボンドされる側の第2面の両面に対して、それぞれサブ
マウント基体表面から順に第1層目にTi(またはC
r)からなる接着層、第2層目にPtからなる拡散バリ
ア層、第3層目のAu層および第4層目のAuSn半田
層が形成されている。
The first surface of the sub-mount 1 on which the semiconductor laser chip 6 is mounted and the second surface of the sub-mount 1 on which the semiconductor laser chip 6 is die-bonded to the metal radiator 7 are arranged in order from the surface of the sub-mount substrate. Ti (or C
r), a diffusion barrier layer made of Pt as a second layer, an Au layer as a third layer, and an AuSn solder layer as a fourth layer.

【0016】即ち、図1に示すように、サブマウント1
の金属製放熱体側(図面ではサブマウント1の下面側)
には、サブマウント表面から順に、0.1μmの厚さの
Ti層2a、0.1μmの厚さのPt層3a、1μmの
厚さのAu層4aが形成されており、さらに、3.4μ
mの厚さAu(80wt%)Sn(20wt%)層5a
が全面に形成されている。
That is, as shown in FIG.
Side of the metal radiator (the lower side of the submount 1 in the drawing)
A Ti layer 2a having a thickness of 0.1 μm, a Pt layer 3a having a thickness of 0.1 μm, and an Au layer 4a having a thickness of 1 μm are formed in this order from the submount surface.
Au (80 wt%) Sn (20 wt%) layer 5 a
Are formed on the entire surface.

【0017】また、サブマウント1の半導体レーザチッ
プ6側(図面ではサブマウント1の上面側)には、サブ
マウント表面から順に、0.1μmの厚さのTi層(ま
たはCr層)2b、0.1μmの厚さのPt層3b、
0.5μmの厚さのAu層4bが形成されており、さら
に、半導体レーザチップ6をマウントする領域(300
μm□)に5μmの厚さのAu(77wt%)Sn(2
3wt%)層5bが形成されている。上記Au層4bお
よびAuSn(23wt%)層5bは、昇温して反応す
るとほぼAuSn(20wt%)が形成される量であ
る。
On the semiconductor laser chip 6 side of the submount 1 (the upper surface side of the submount 1 in the drawing), a Ti layer (or Cr layer) 2b, 0 .1 μm thick Pt layer 3b,
An Au layer 4b having a thickness of 0.5 μm is formed, and a region (300) for mounting the semiconductor laser chip 6 is formed.
5 μm thick Au (77 wt%) Sn (2 μm □).
3 wt%) layer 5b is formed. The Au layer 4b and the AuSn (23 wt%) layer 5b are formed in such an amount that almost AuSn (20 wt%) is formed when the Au layer 4b and the AuSn (23 wt%) layer are heated and reacted.

【0018】半導体レーザチップ6のマウントには、通
常、融点278℃のAu(80wt%)Sn(20wt
%)の共晶半田が用いられるが、本例では、サブマウン
ト1の金属製放熱体7側表面には、Au層4aとAu
(80wt%)Sn(20wt%)層5aが形成されて
おり、サブマウント1の光半導体素子6側表面には、A
u層4bとAu(77wt%)Sn(23wt%)層5
bの共晶半田が形成されている。
The mount of the semiconductor laser chip 6 is usually made of Au (80 wt%) Sn (20 wt%) having a melting point of 278 ° C.
%), An Au layer 4a and an Au layer 4a are provided on the surface of the submount 1 on the side of the metal radiator 7 in this example.
(80 wt%) Sn (20 wt%) layer 5 a is formed, and A
u layer 4b and Au (77 wt%) Sn (23 wt%) layer 5
The eutectic solder b is formed.

【0019】次に、上記光半導体素子用サブマウントを
用いた半導体レーザの組立工程の一例について、図2に
示す断面図および図3に示すAuSnの相図を参照しな
がら説明する。
Next, an example of an assembling process of a semiconductor laser using the submount for an optical semiconductor device will be described with reference to a sectional view shown in FIG. 2 and a phase diagram of AuSn shown in FIG.

【0020】先ず、前記したように各層が積み重ねられ
たサブマウント1の金属製放熱体7側表面のAuSn
(20wt%)半田層5aを金属製放熱板7に半田付け
する。この時、AuSn(20wt%)層5aとAu層
4aは、互いに反応し、ある時間経過するとAuリッチ
の状態となり、サブマウント1と金属製放熱板7を強固
に接着する。
First, the AuSn on the surface of the submount 1 on the side of the metal radiator 7 on which the layers are stacked as described above.
(20 wt%) The solder layer 5 a is soldered to the metal heat sink 7. At this time, the AuSn (20 wt%) layer 5a and the Au layer 4a react with each other and become Au-rich after a certain period of time, and the submount 1 and the metal heat sink 7 are firmly bonded.

【0021】即ち、サブマウント1の金属製放熱体側表
面のAuSn(20wt%)層5aの融点は278℃、
サブマウント1の半導体レーザチップ側表面のAuSn
(23wt%)層5bの融点は300℃程度である。従
って、金属製放熱体7とサブマウント1をマウントする
際、サブマウント1の金属製放熱体側表面のAuSn
(20wt%)層5aは278℃で溶融するが、サブマ
ウント1の半導体レーザチップ6側表面のAuSn(2
3wt%)層5bは溶融しない。
That is, the melting point of the AuSn (20 wt%) layer 5a on the metal radiator side surface of the submount 1 is 278 ° C.
AuSn on the surface of the submount 1 on the side of the semiconductor laser chip
The melting point of the (23 wt%) layer 5 b is about 300 ° C. Therefore, when mounting the metal radiator 7 and the submount 1, the AuSn on the metal radiator side surface of the submount 1 is mounted.
(20 wt%) layer 5a is melted at 278 ° C., but AuSn (2
(3 wt%) The layer 5b does not melt.

【0022】この際、サブマウント1の金属製放熱体側
表面のAuSn(20wt%)層5aとAu層4aが互
いに反応している時間は、サブマウントは動くので容易
に位置決めが可能である。
At this time, since the submount moves during the time when the AuSn (20 wt%) layer 5a and the Au layer 4a on the surface of the submount 1 on the side of the metal heat radiator react with each other, the submount can be easily positioned.

【0023】また、上記AuSn(20wt%)層5a
は、ある時間でAu層4aまで反応が進むとAuリッチ
の状態になり、図3から分かるように、急激に融点が上
昇(図3中、B方向)して金属製放熱体7とサブマウン
ト1とは固着される。
The AuSn (20 wt%) layer 5a
When the reaction progresses to the Au layer 4a for a certain time, the state becomes Au-rich, and as can be seen from FIG. 3, the melting point sharply rises (in the direction B in FIG. 3) and the metal radiator 7 and the submount 1 is fixed.

【0024】次に、サブマウント1がマウントされた金
属製放熱板7を固定するための支持台を約280℃に降
温しておく。そして、マウンタに半導体レーザチップ6
を吸着保持した状態で、マウンタを稼働させて半導体レ
ーザチップ6をサブマウント1の近傍で保持しておく。
金属製放熱板7上に固着されたサブマウント1表面のA
uSn層5bに加熱した窒素ガスを吹き付けることによ
り、AuSn(23wt%)層5bが溶融する300℃
程度まで一時的に温度を上昇(加熱)させると、AuS
n(23wt%)層5bとAu層4bとが反応して融点
が降下する。
Next, the temperature of the support for fixing the metal heat sink 7 on which the submount 1 is mounted is lowered to about 280.degree. Then, the semiconductor laser chip 6 is mounted on the mounter.
While holding the semiconductor laser chip 6, the mounter is operated to hold the semiconductor laser chip 6 near the submount 1.
A of the surface of the submount 1 fixed on the metal heat sink 7
By blowing heated nitrogen gas on the uSn layer 5b, the AuSn (23 wt%) layer 5b is melted at 300 ° C.
When the temperature is temporarily increased (heated) to the extent, AuS
The n (23 wt%) layer 5b reacts with the Au layer 4b to lower the melting point.

【0025】この際、両者の反応が進むと、AuSn
(23wt%)層5bがAu層4bまで反応が進んでA
uリッチになる。また、加熱した窒素ガスを止めてもA
uSn(23wt%)層5bは溶融状態にあるので、マ
ウンタに吸着保持した半導体レーザチップ6を容易に位
置決めすることができる。
At this time, when the reaction of both proceeds, AuSn
(23 wt%) The reaction proceeds from the layer 5b to the Au layer 4b,
u become rich. Even if the heated nitrogen gas is stopped, A
Since the uSn (23 wt%) layer 5b is in a molten state, the semiconductor laser chip 6 sucked and held by the mounter can be easily positioned.

【0026】また、前記AuSn(23wt%)層5b
とAu層4bとが反応して融点が下降(図3中、A方
向)して融点278℃のAu( 〜80wt%)Sn層と
なるので、マウント温度を下降させることができ、Au
Sn(20wt%)共晶の状態で半導体レーザチップ6
の位置決めに十分な時間だけ保持することが可能であ
る。
The AuSn (23 wt%) layer 5b
And the Au layer 4b react with each other to lower the melting point (in the direction A in FIG. 3) to form an Au (.about.80 wt%) Sn layer having a melting point of 278.degree.
Semiconductor laser chip 6 in the state of Sn (20 wt%) eutectic
Can be held for a time sufficient for the positioning of.

【0027】そして、半導体レーザチップ6をサブマウ
ント1上の所望位置に載せて半導体レーザチップ6を固
定し、冷却窒素ガスを吹き付けてAuSn層を急冷させ
て硬化させれば、半導体レーザチップ6とサブマウント
1は固着され、マウントが完了する。
Then, the semiconductor laser chip 6 is mounted on a desired position on the submount 1 to fix the semiconductor laser chip 6, and the AuSn layer is rapidly cooled by blowing a cooling nitrogen gas to be hardened. The submount 1 is fixed, and the mounting is completed.

【0028】この際、金属製放熱体7とサブマウントお
よび半導体レーザチップ6のそれぞれの位置決めは極め
て容易であり、金属製放熱体7とサブマウント間のAu
Snは、Auリッチになるとともに融点が下降(図3
中、A方向)するに対して極めて急激に融点が上昇(図
3中、B方向)するので、半導体レーザチップ6とサブ
マウント1のマウントの際に動くことはない。この結
果、位置調整の容易さを維持しながら一方を動かすと他
方が動いてしまう問題点は克服される。
At this time, the positioning of the metal radiator 7 and the submount and the semiconductor laser chip 6 is extremely easy, and the Au between the metal radiator 7 and the submount is very easy.
Sn becomes Au-rich and its melting point decreases (see FIG. 3).
Since the melting point rises very rapidly (in the direction B in FIG. 3) as compared with the case of the middle and the direction A, there is no movement when the semiconductor laser chip 6 and the submount 1 are mounted. As a result, the problem that one moves when the other moves while maintaining the ease of position adjustment can be overcome.

【0029】また、図1に示したように、AuSn半田
層5bを半導体レーザチップ6のマウント領域にのみに
形成することにより、光半導体レーザチップ端面へのA
uSn半田の盛り上がりが防止され、素子の信頼性が向
上する。また、サブマウント表面にAu層が露出してい
るので、Au線等によるボンディングが容易である。
Also, as shown in FIG. 1, by forming the AuSn solder layer 5b only on the mounting area of the semiconductor laser chip 6, the A
The rise of the uSn solder is prevented, and the reliability of the element is improved. In addition, since the Au layer is exposed on the surface of the submount, bonding using an Au wire or the like is easy.

【0030】上記したようなサブマウント1に半導体レ
ーザチップ6をマウントする一連の作業において、サブ
マウント1と金属製放熱板7とは、AuリッチのAuS
nで固着されており、融点が急上昇しているので動くこ
とがない。このため、サブマウント1に半導体レーザチ
ップ6をマウントする作業は、位置決め精度が良く、極
めて容易に作業を進めることができる。
In a series of operations for mounting the semiconductor laser chip 6 on the submount 1 as described above, the submount 1 and the metal heat sink 7 are Au-rich AuS
n and does not move because the melting point is rapidly rising. For this reason, the operation of mounting the semiconductor laser chip 6 on the submount 1 has excellent positioning accuracy and can be performed extremely easily.

【0031】また、半導体レーザチップ6のマウント領
域にのみAuSnを形成することにより、素子の信頼性
が向上されるだけでなく、Au層4bに金細線を容易に
ボンディングすることができる。
Further, by forming AuSn only in the mounting region of the semiconductor laser chip 6, not only the reliability of the element is improved, but also a gold wire can be easily bonded to the Au layer 4b.

【0032】即ち、上記実施の形態によれば、サブマウ
ントの金属製放熱体との固着側にはTi/Pt/Au/
AuSn(20wt%)[ 融点278℃] が形成されて
おり、光半導体素子とサブマウントと固着側にはTi/
Pt/Au/AuSn(23wt%)[ 融点300℃]
が形成されているので、金属製放熱体のマウントの際に
Au/AuSnが反応することにより、結果的にAuリ
ッチとなり融点が急上昇する。
That is, according to the above-described embodiment, the Ti / Pt / Au /
AuSn (20 wt%) [melting point 278 ° C.] is formed, and Ti /
Pt / Au / AuSn (23 wt%) [Melting point 300 ° C]
Are formed, Au / AuSn reacts when the metal heat radiator is mounted, resulting in Au-rich and a sharp rise in melting point.

【0033】これにより、光半導体素子のマウントの際
にサブマウントが動くことなく精度良くマウント位置調
整が可能となるとともに、一時的に昇温してAu/Au
Sn(23wt%)を反応させて融点を降下[ 融点27
8℃] させるので、AuSnが溶融した状態で長時間保
持でき、光半導体素子のマウント位置調整が可能で精度
良く所望とする場所にマウント可能となり、マウント作
業の効率化を図ることができる。
This makes it possible to accurately adjust the mounting position without moving the submount when mounting the optical semiconductor element, and to temporarily raise the temperature to Au / Au.
The melting point is lowered by reacting Sn (23 wt%) [melting point 27
8 ° C.], the AuSn can be held in a molten state for a long time, the mounting position of the optical semiconductor element can be adjusted, and the optical semiconductor element can be mounted at a desired place with high accuracy, and the efficiency of the mounting operation can be increased.

【0034】さらに、光半導体素子のマウント領域にの
みAuSnを形成するので、光半導体素子端面へのAu
Sn半田の盛り上がりが防止され、素子信頼性が向上す
る。また、サブマウント表面にAu層が露出しているの
で、Au線等によるボンディングが容易であるという効
果もある。
Further, since AuSn is formed only in the mounting region of the optical semiconductor element, the Au
The swelling of the Sn solder is prevented, and the element reliability is improved. Further, since the Au layer is exposed on the surface of the submount, there is also an effect that bonding by an Au wire or the like is easy.

【0035】なお、上記実施の形態では、サブマウント
1の材料としてAlNを用いたが、SiCやSi、ダイ
アモンド等の熱伝導率の良い材料を使用することも可能
である。さらに、半田についても、Auと反応し易い材
料(AuGe、AuSi、InPb等)も適用すること
が可能である。
In the above embodiment, AlN is used as the material of the submount 1. However, a material having good thermal conductivity, such as SiC, Si, or diamond, may be used. Further, as for the solder, a material that easily reacts with Au (AuGe, AuSi, InPb, or the like) can be used.

【0036】また、上記実施の形態では、AuSn(2
0wt%)とAuSn(23wt%)を一例として説明
したが、AuSn半田のSnの量はこれに限るものでは
ない。 即ち、本発明のサブマウントおよびそのマウン
ト方法においては、前記サブマウント1の第1面側に形
成された第3層目のAu層4bおよび第4層目のAuS
n半田層5bのAuの総量に対するSnの含有量が、前
記第2面側に形成された第3層目のAu層4aおよび第
4層目のAuSn半田層5aのAuの総量に対するSn
の含有量より大きい。
In the above embodiment, AuSn (2
Although 0% by weight and AuSn (23% by weight) have been described as examples, the amount of Sn in the AuSn solder is not limited to this. That is, in the submount and the mounting method of the present invention, the third Au layer 4b and the fourth AuS layer formed on the first surface side of the submount 1 are formed.
The content of Sn with respect to the total amount of Au in the n solder layer 5b is different from the total amount of Au in the third Au layer 4a and the fourth AuSn solder layer 5a formed on the second surface.
Greater than the content of

【0037】この場合、前記第1面側に形成された第3
層目のAu層4bおよび第4層目のAuSn半田層5b
のAuの総量に対するSnの重量パーセントが15%以
上40%以下であることが望ましい。また、前記第2面
側の第3層目のAu層4aおよび第4層目のAuSn半
田層5aのAuの総量に対するSnの重量パーセントが
20%以下であることが望ましい。なお、前記第3層目
のAu層および第4層目のAuSn半田層が入れ替えら
れてもよい。
In this case, the third surface formed on the first surface side
Au layer 4b as a fourth layer and AuSn solder layer 5b as a fourth layer
Is preferably 15% or more and 40% or less with respect to the total amount of Au. It is preferable that the weight percentage of Sn relative to the total amount of Au in the third Au layer 4a and the fourth AuSn solder layer 5a on the second surface side is 20% or less. The third Au layer and the fourth AuSn solder layer may be interchanged.

【0038】[0038]

【発明の効果】上述したように本発明によれば、信頼性
が向上した光半導体素子用サブマウントおよびマウント
位置調整が容易であってサブマウントと光半導体素子の
マウント作業の効率化が可能な光半導体素子用サブマウ
ントのマウント方法を提供することができる。
As described above, according to the present invention, the submount for an optical semiconductor device with improved reliability and the mounting position can be easily adjusted, and the mounting work of the submount and the optical semiconductor device can be made more efficient. A method for mounting a submount for an optical semiconductor element can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る光半導体素子
用サブマウントを示す断面図。
FIG. 1 is a sectional view showing a submount for an optical semiconductor device according to a first embodiment of the present invention.

【図2】図1の光半導体素子用サブマウントのマウント
状態の一例を示す断面図。
FIG. 2 is a cross-sectional view showing an example of a mounted state of the optical semiconductor element submount of FIG. 1;

【図3】AuSnの相図。FIG. 3 is a phase diagram of AuSn.

【図4】従来の光半導体素子用サブマウントの構造の一
例を示す断面図。
FIG. 4 is a sectional view showing an example of the structure of a conventional optical semiconductor element submount.

【符号の説明】[Explanation of symbols]

1…サブマウント基体、 2a、2b…Ti層、 3a、3b…Pt層、 4a、4b…Au層、 5a…AuSn(20Wt%)層、 5a…AuSn(23Wt%)層、 6…半導体レーザチップ、 7…金属製放熱板。 DESCRIPTION OF SYMBOLS 1 ... Submount base | substrate, 2a, 2b ... Ti layer, 3a, 3b ... Pt layer, 4a, 4b ... Au layer, 5a ... AuSn (20Wt%) layer, 5a ... AuSn (23Wt%) layer, 6 ... Semiconductor laser chip , 7 ... Metal radiator plate.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−190973(JP,A) 特開 平6−326210(JP,A) 特開 平5−48213(JP,A) 特開 平5−145181(JP,A) 特開 平2−128486(JP,A) 特開 平6−21577(JP,A) 特開 平4−25088(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 H01L 23/373 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-5-190973 (JP, A) JP-A-6-326210 (JP, A) JP-A-5-48213 (JP, A) 145181 (JP, A) JP-A-2-128486 (JP, A) JP-A-6-21577 (JP, A) JP-A-4-25088 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01S 5/00-5/50 H01L 23/373

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 高熱伝導性の電気絶縁材料で構成された
光半導体素子マウント用のサブマウント基体と、 前記サブマウント基体の光半導体素子チップが実装され
る側の第1面および金属製放熱体にダイボンドされる側
の第2面の両面に対して、それぞれサブマウント基体表
面から順に形成された第1層目にTiまたはCrからな
る接着層、第2層目にPtからなる拡散バリア層、第3
層目のAu層および第4層目のAuSn半田層とを具備
し、 前記第1面側に形成された第3層目のAu層および第4
層目のAuSn半田層のAuの総量に対するSnの含有
量が、前記第2面側に形成された第3層目のAu層およ
び第4層目のAuSn半田層のAuの総量に対するSn
の含有量より大きく、かつ前記第2面側の第3層目のA
u層および第4層目のAuSn半田層のAuの総量に対
するSnの重量パーセントが20%以下であることを特
徴とする光半導体素子用サブマウント。
1. A submount base for mounting an optical semiconductor element made of a high thermal conductive electrically insulating material, a first surface of the submount base on which an optical semiconductor element chip is mounted, and a metal radiator. A bonding layer made of Ti or Cr as a first layer, a diffusion barrier layer made of Pt as a second layer, and a second layer formed in order from the surface of the submount substrate. Third
A third Au layer formed on the first surface side and a fourth Au layer and a fourth AuSn solder layer.
The content of Sn with respect to the total amount of Au in the AuSn solder layer of the layer is Sn with respect to the total amount of Au of the third Au layer and the fourth AuSn solder layer formed on the second surface side.
Third layer A of rather greater than the content, and the second surface side
with respect to the total amount of Au in the u layer and the fourth AuSn solder layer.
Wherein the weight percentage of Sn is 20% or less .
【請求項2】 請求項1記載の光半導体素子用サブマウ
ントにおいて、前記第3層目のAu層および第4層目の
AuSn半田層が入れ替えられた構成であることを特徴
とする光半導体素子用サブマウント。
2. The optical semiconductor element submount according to claim 1, wherein the third Au layer and the fourth AuSn solder layer are interchanged. For submount.
【請求項3】 請求項1記載の光半導体素子用サブマウ
ントにおいて、前記第1面側の第3層目のAu層および
第4層目のAuSn半田層のAuの総量に対するSnの
重量パーセントが15%以上40%以下であることを特
徴とする光半導体素子用サブマウント。
3. The submount for an optical semiconductor device according to claim 1, wherein the weight percentage of Sn relative to the total amount of Au in the third Au layer and the fourth AuSn solder layer on the first surface side is A submount for an optical semiconductor device, wherein the submount is 15% or more and 40% or less.
【請求項4】 請求項1記載の光半導体素子用サブマウ
ントにおいて、前記第1面側の第4層目のAuSn半田
層は前記光半導体素子のチップを実装する領域に形成さ
れていることを特徴とする光半導体素子用サブマウン
ト。
4. The optical semiconductor device submount according to claim 1, wherein the fourth AuSn solder layer on the first surface is formed in a region where a chip of the optical semiconductor device is mounted. Characteristic submount for optical semiconductor devices.
【請求項5】 請求項1記載の光半導体素子用サブマウ
ント基体を金属製放熱体にダイボンドする工程と、この
後、前記サブマウント基体の温度を一時的に上昇させて
前記サブマウント基体の第1面側の第3層目のAu層お
よび第4層目のAuSn半田層を溶融後、前記サブマウ
ント基体の温度を下降させて前記光半導体素子のチップ
を前記サブマウント基体のチップ実装領域にダイボンド
する工程とを具備することを特徴とする光半導体素子用
サブマウントのマウント方法。
5. A step of die-bonding the optical semiconductor element submount base according to claim 1 to a metal radiator, and thereafter, temporarily increasing the temperature of the submount base to reduce the temperature of the submount base. After melting the third Au layer and the fourth AuSn solder layer on the first surface side, the temperature of the submount substrate is lowered to move the chip of the optical semiconductor element to the chip mounting area of the submount substrate. And a step of die bonding.
JP33199995A 1995-12-20 1995-12-20 Submount for optical semiconductor device and method of mounting the same Expired - Lifetime JP3346971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33199995A JP3346971B2 (en) 1995-12-20 1995-12-20 Submount for optical semiconductor device and method of mounting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33199995A JP3346971B2 (en) 1995-12-20 1995-12-20 Submount for optical semiconductor device and method of mounting the same

Publications (2)

Publication Number Publication Date
JPH09172224A JPH09172224A (en) 1997-06-30
JP3346971B2 true JP3346971B2 (en) 2002-11-18

Family

ID=18250015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33199995A Expired - Lifetime JP3346971B2 (en) 1995-12-20 1995-12-20 Submount for optical semiconductor device and method of mounting the same

Country Status (1)

Country Link
JP (1) JP3346971B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538920B2 (en) * 2000-08-10 2010-09-08 ソニー株式会社 Semiconductor laser and semiconductor device
JP2002335032A (en) * 2001-05-08 2002-11-22 Sony Corp Optical device and its manufacturing method
US6653741B2 (en) * 2001-05-24 2003-11-25 Fry's Metals, Inc. Thermal interface material and heat sink configuration
CN1894791B (en) 2001-05-24 2011-01-26 弗莱氏金属公司 Heat-conducting interface material and solder prefabricated product
JP3509809B2 (en) * 2002-04-30 2004-03-22 住友電気工業株式会社 Submount and semiconductor device
KR100826434B1 (en) * 2002-06-04 2008-04-29 삼성전기주식회사 Submount for loading optical device
US7247514B2 (en) 2003-04-11 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same
JP2006332435A (en) * 2005-05-27 2006-12-07 Sharp Corp Sub-mount, semiconductor laser device, manufacturing method thereof, hologram laser device, and optical pickup device
JP4699812B2 (en) * 2005-06-07 2011-06-15 株式会社デンソー Semiconductor device and manufacturing method thereof
JP2008117841A (en) * 2006-11-01 2008-05-22 Furukawa Electric Co Ltd:The Semiconductor power module, and method for manufacturing the same
JP2009130300A (en) * 2007-11-27 2009-06-11 Panasonic Electric Works Co Ltd Method of manufacturing light-emitting device
JP5381353B2 (en) * 2009-06-05 2014-01-08 三菱電機株式会社 Laser diode device
JP5962522B2 (en) 2012-03-22 2016-08-03 日亜化学工業株式会社 Semiconductor laser device
US11411369B2 (en) * 2018-04-03 2022-08-09 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH09172224A (en) 1997-06-30

Similar Documents

Publication Publication Date Title
JP3346971B2 (en) Submount for optical semiconductor device and method of mounting the same
JP3271475B2 (en) Electrical element joining material and joining method
KR100940164B1 (en) Submount and semiconductor device
KR20050061452A (en) Submount and semiconductor device
JPS5837713B2 (en) Manufacturing method of semiconductor laser device
JPS632332A (en) Die-bonding process
US4320412A (en) Composite material for mounting electronic devices
JP3190718B2 (en) Submount for semiconductor laser
JP2797958B2 (en) Optical semiconductor device bonding structure and bonding method
JP2002111083A (en) Thermoelectric module and its manufacturing method
JP3377553B2 (en) Semiconductor laser device
JP2002299744A (en) Semiconductor laser assembly
JP2001244548A (en) Semiconductor laser device
JP3269251B2 (en) Manufacturing method of stacked semiconductor device
JP2002359425A (en) Sub-mount and semiconductor device
JPH04315486A (en) Photoelectric device and manufacture thereof
JP5479667B2 (en) Semiconductor power module
JPH0637403A (en) Semiconductor laser device
JPH06188516A (en) Semiconductor device and fabrication thereof
JP3216620B2 (en) Semiconductor device
JP2619523B2 (en) LD chip carrier fixing structure
JP3222635B2 (en) Semiconductor laser device and mounting method thereof
JP2001217498A (en) Semiconductor laser
JPH0140514B2 (en)
JP2000183440A (en) Stem for semiconductor laser element and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070906

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130906

Year of fee payment: 11

EXPY Cancellation because of completion of term