JP5479667B2 - Semiconductor power module - Google Patents
Semiconductor power module Download PDFInfo
- Publication number
- JP5479667B2 JP5479667B2 JP2006285286A JP2006285286A JP5479667B2 JP 5479667 B2 JP5479667 B2 JP 5479667B2 JP 2006285286 A JP2006285286 A JP 2006285286A JP 2006285286 A JP2006285286 A JP 2006285286A JP 5479667 B2 JP5479667 B2 JP 5479667B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- group iii
- iii nitride
- power transistor
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Description
本発明は、半導体パワーモジュールに関し、より詳しくは、III族窒化物半導体パワートランジスタをパッケージに収納する構造を有する半導体パワーモジュールに関する。 The present invention relates to a semiconductor power module, and more particularly to a semiconductor power module having a structure in which a group III nitride semiconductor power transistor is housed in a package.
シリコンパワートランジスタをパッケージに実装した半導体モジュールとして例えば図6に示すような構造が採用される。
図6において、ベース101、中枠102及びカバー103からなるパッケージ104内には、シリコンパワートランジスタ105、ダイオード106が収納されている。
For example, a structure as shown in FIG. 6 is adopted as a semiconductor module in which a silicon power transistor is mounted in a package.
In FIG. 6, a silicon power transistor 105 and a
シリコンパワートランジスタ105は放熱性の高いAlN基板107を介してベース101上に取り付けられ、また、ダイオード106は薄膜基板108を介してベース101上に取り付けられる。また、シリコンパワートランジスタ105とAlN基板107、およびAlN基板107とベース101はそれぞれハンダ109、110により固定され、ダイオード106と薄膜基板108はハンダ111により固定されている。さらに、薄膜基板108とベース101は、非導電性接着剤112により固定されている。
The silicon power transistor 105 is attached on the
シリコンパワートランジスタ105とベース101とAlN基板107はそれぞれの熱膨張係数の差が大きいために、それらを固定するハンダ109、110の材料として応力を吸収するやわらかい鉛(Pb)系ハンダが使用されていて、その融点は300℃以下となっている。
なお、図6において符号113は金ワイヤ、114は枠102を貫通するリードピンを示している。
Since the silicon power transistor 105, the
In FIG. 6,
その他の半導体パワーモジュールとしては、下記の特許文献1に記載されているように、シリコンパワートランジスタをハンダによってAlN基板上に固定した構造があり、そのハンダの材料として鉛フリーであるSnAgCu、SnSbが使用されている。SnSbの融点は232〜240℃であり、また、SnAgCuの融点は一般に215〜220℃である。 Other semiconductor power modules have a structure in which a silicon power transistor is fixed on an AlN substrate by soldering as described in Patent Document 1 below, and lead-free SnAgCu and SnSb are used as the soldering material. It is used. The melting point of SnSb is 232 to 240 ° C, and the melting point of SnAgCu is generally 215 to 220 ° C.
以上のような半導体モジュールに用いられるシリコンパワートランジスタの特性が150℃以上の温度で劣化するために、200℃を超える環境は好ましくない。このため、シリコンパワートランジスタは、AlN基板に固定するための上記のハンダが溶けない環境下で使用されることを前提としている。
ところで、シリコンに比べて高耐圧のIII族窒化物、例えばGaN系材料を使用したパワートランジスタが開発され、このパワートランジスタは400℃以上の環境下での動作が可能なことが確認されている。 By the way, a power transistor using a Group III nitride having a higher breakdown voltage than silicon, for example, a GaN-based material has been developed, and it has been confirmed that this power transistor can operate in an environment of 400 ° C. or higher.
従って、図6に示すようなパッケージにGaN系のパワートランジスタを収納すれば、300℃以上の環境下ではパワートランジスタの特性は劣化しないが、AlN基板への固定に使用されるPb系ハンダが溶けて、その内部にボイドが発生する等、AlN基板への放熱効果が劣化するといった不都合がある。 Therefore, if a GaN-based power transistor is housed in a package as shown in FIG. 6, the characteristics of the power transistor will not deteriorate in an environment of 300 ° C. or higher, but the Pb-based solder used for fixing to the AlN substrate will melt. As a result, there is a disadvantage that the heat radiation effect to the AlN substrate is deteriorated, for example, voids are generated inside.
これに対して、融点が300℃以上のハンダを使用することも可能であるが、ハンダ付け時とその後の冷却時との温度差が大きいので、パワートランジスタとAlN基板との熱膨張係数の差によってパワートランジスタにクラックが発生するおそれがある。 On the other hand, it is possible to use solder having a melting point of 300 ° C. or more, but the difference in thermal expansion coefficient between the power transistor and the AlN substrate is large because of the large temperature difference between soldering and subsequent cooling. As a result, cracks may occur in the power transistor.
本発明の目的は、ハンダにより基板上に固定されるIII族窒化物半導体パワートランジスタのクラック発生を抑制する構造を有する半導体パワーモジュールを提供することにある。 An object of the present invention is to provide a semiconductor power module having a structure that suppresses generation of cracks in a group III nitride semiconductor power transistor fixed on a substrate by solder.
上記の課題を解決するための本発明の第1の態様は、厚さ300μm以上のサファイア基板上に成長されたIII族窒化物半導体からなるIII族窒化物半導体素子と、前記III族窒化物半導体素子が搭載されるヒートシンクと、前記ヒートシンクと前記III族窒化物半導体素子とを接合する融点300℃以上のハンダとを有することを特徴とする半導体パワーモジュールである。 A first aspect of the present invention for solving the above problems is a group III nitride semiconductor device made of a group III nitride semiconductor grown on a sapphire substrate having a thickness of 300 μm or more, and the group III nitride semiconductor. A semiconductor power module comprising: a heat sink on which an element is mounted; and a solder having a melting point of 300 ° C. or higher that joins the heat sink and the group III nitride semiconductor element.
本発明の第2の態様は、前記第1の態様に係る半導体パワーモジュールにおいて、前記サファイア基板は450μm以下であることを特徴とする。 According to a second aspect of the present invention, in the semiconductor power module according to the first aspect, the sapphire substrate is 450 μm or less.
本発明の第3の態様は、前記第1又は第2の態様に係る半導体パワーモジュールにおいて、前記ハンダは鉛フリーハンダであって、金シリコン、金ゲルマニウムまたはその合金のいずれかであることを特徴とする。 According to a third aspect of the present invention, in the semiconductor power module according to the first or second aspect, the solder is lead-free solder, and is any one of gold silicon, gold germanium, or an alloy thereof. And
本発明の第4の態様は、前記第1乃至第3の態様のいずれかに係る半導体パワーモジュールにおいて、前記ヒートシンクは、前記III族窒化物半導体素子を収納するパッケージの内部底面にハンダ、ロウのいずれかにより接合されることを特徴とする。 According to a fourth aspect of the present invention, in the semiconductor power module according to any one of the first to third aspects, the heat sink is soldered or soldered on an inner bottom surface of a package housing the group III nitride semiconductor element. It is characterized by being joined by either.
本発明の第5の態様は、前記第1乃至第4の態様のいずれかに係る半導体パワーモジュールにおいて、前記III族窒化物半導体素子は、AlGaN/GaNのヘテロ接合を有するトランジスタであることを特徴とする。 According to a fifth aspect of the present invention, in the semiconductor power module according to any one of the first to fourth aspects, the group III nitride semiconductor element is a transistor having an AlGaN / GaN heterojunction. And
本発明の第6の態様は、前記第1乃至第4の態様のいずれかに係る半導体パワーモジュールにおいて、前記III族窒化物半導体素子は、絶縁膜を介して電極がIII族窒化物半導体層上に形成されている構造を有するトランジスタであることを特徴とする。 According to a sixth aspect of the present invention, in the semiconductor power module according to any one of the first to fourth aspects, the group III nitride semiconductor element has an electrode on the group III nitride semiconductor layer via an insulating film. A transistor having a structure formed in (1).
本発明によれば、III族窒化物半導体素子を構成するサファイア基板の厚さを300μm以上となし、融点が300℃以上のハンダによりそのIII族窒化物半導体素子をヒートシンクに接合している。
そのような厚さのサファイア基板によれば、融点が300℃以上のハンダを溶融してIII族窒化物半導体素子とヒートシンクを接合した後にそれらを冷却した後に、III族窒化物半導体素子のクラックの発生が抑制された。
According to the present invention, the thickness of the sapphire substrate constituting the group III nitride semiconductor element is set to 300 μm or more, and the group III nitride semiconductor element is joined to the heat sink by solder having a melting point of 300 ° C. or more.
According to the sapphire substrate having such a thickness, after melting the solder having a melting point of 300 ° C. or more and bonding the group III nitride semiconductor element and the heat sink, cooling them, Occurrence was suppressed.
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
(第1の実施の形態)
図1(a)は、本発明の第1実施形態に係る半導体パワーモジュールのパッケージを示す側断面図、図1(b)は、そのパッケージの中に部品を実装した状態を示す側断面図、図2は、図1(b)に示す半導体パワーモジュール内に搭載されるパワートランジスタを示す断面図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1A is a side sectional view showing a package of the semiconductor power module according to the first embodiment of the present invention, and FIG. 1B is a side sectional view showing a state in which components are mounted in the package. FIG. 2 is a cross-sectional view showing a power transistor mounted in the semiconductor power module shown in FIG.
図1(a)に示すハーフブリッジパッケージ1は、銅タングステン(CuW)基板から構成されたベース2と、ベース2上にAg/Cuロウ7により固定されるコバール(kovar)製の中枠3と、コバールよりなるカバー4とを有している。また、枠3の一端面には、セラミック製の絶縁筒5が貫通して取り付けられ、絶縁筒5内には、枠3の内側から外側に突出する導電性のリードピン6が取り付けられ、さらに、枠3の外側にあるベース2の両端にはビス孔8が設けられている。
A half-bridge package 1 shown in FIG. 1A includes a
また、ハーフブリッジパッケージ1内には、図1(b)に示すように、ダイオード10とIII族窒化物半導体素子であるパワートランジスタ20とが収納される。
Further, as shown in FIG. 1B, a
パワートランジスタ20は、厚さ1mm程度のAlN基板からなるヒートシンク11を介してベース2上に取り付けられ、また、ダイオード10はサファイア(Al2O3)製の薄膜基板12を介してベース2上に取り付けられる。
The
また、パワートランジスタ20、ヒートシンク11、ベース2は第1、第2のハンダ13、14により順に接合され、さらに、ダイオード10と薄膜基板12は第3のハンダ15により接合されている。パワートランジスタ20とベース2の間にヒートシンク11を介在させるのは、パワートランジスタ20のオン時に大電流が流れることにより生じる自己発熱によって環境温度よりも高温になるので、熱放散を行う必要があるからである。
Further, the
薄膜基板12とベース2は、例えばポリイミド系非導電材料からなる接着剤16により固定される。
パワートランジスタ20とヒートシンク11を固定する第1のハンダ13は、パワートランジスタ5の発熱を考慮して融点が300℃以上の鉛フリー材料、例えば約363℃の金シリコン(AuSi)から構成され、また、ヒートシンク11とベース2を固定する第2のハンダ14の材料は融点が約280℃の金錫(AuSn)から構成されている。
The
The
ヒートシンク11の上下に付けられる第1、第2のハンダ13、14のそれぞれの材料の融点は異なるが、第1のハンダ13によりパワートランジスタ20をヒートシンク11上に接合した後に第2のハンダ13によってヒートシンク11をベース2上に接合するようにすれば、第2のハンダ14の融点が第1のハンダ13の融点より低くてよい。
Although the melting points of the first and
これに対し、ダイオード10を薄膜基板12に固定する第3のハンダ15は融点が300℃以下のPb系材料から構成されているが、ダイオード10は、電流が流される際に、第3のハンダ15を溶かすような発熱は生じない。
パワートランジスタ20として、例えば図2に示すような構成のHFET(Heterojunction Field Effect Transistor)20Aが用いられる。
On the other hand, the third solder 15 for fixing the
As the
図2において、厚さ300μm以上のサファイア基板21上には、AlN又はGaNよりなる厚さ20nmのバッファ層22と、厚さ1μm程度のGaNよりなる電子走行層23と、厚さ20nm程度のAlGaNよりなる電子供給層24と、厚さ20nmのGaNよりなるコンタクト層25がMOCVD法等により順に形成されている。
In FIG. 2, on a
コンタクト層25は、ゲート領域がエッチングにより除去され、その領域の電子供給層24上にはゲート電極26が形成されている。さらに、ゲート電極26の両側方のコンタクト層25上にはそれぞれソース電極27とドレイン電極28が形成されている。
The contact layer 25 has a gate region removed by etching, and a
以上のような構成のパワートランジスタ20であるHFET20Aのサファイア基板21を第1のハンダ13によってヒートシンク11に接合する際に、パワートランジスタ20とヒートシンク11は、第1のハンダ13、例えばAuSiハンダの融点以上の環境温度、例えば370〜380℃に曝されるため、その後に第1のハンダ13を室温に戻した時にHFET20Aのサファイア基板21とヒートシンク11との熱膨張係数の差によりそれらに応力が生じる。
When the
本来、熱放散の観点からは、サファイアの熱伝導率はAlNの熱伝導率より小さいので、サファイア基板21を研磨によってできるだけ薄くすることが好ましい。
Originally, from the viewpoint of heat dissipation, since the thermal conductivity of sapphire is smaller than that of AlN, it is preferable to make the
しかし、サファイア基板21を例えば200μm程度まで薄くするとサファイア基板21が応力に弱くなるだけでなく、研磨、切断工程の際にサファイア基板21にマイクロクラックが生じやすいので、ハンダ付け後に加わる応力によってマイクロクラックからHFETに割れが生じる危険性がある。
However, if the
発明者の実験によれば、サファイア基板21を厚さ450μmにした場合には、パワートランジスタ20であるHFETにクラックが発生しなかったが、熱抵抗の影響を受けて、それより薄く研磨される場合に比べてパワートランジスタ20の温度が高くなる。
According to the inventor's experiment, when the thickness of the
HFET20Aの自己発熱量を50Wと仮定して、サファイア基板21の厚さを450μmとした場合には、HFET20Aのオン時に約60℃の温度上昇があり、その厚さを150μmまで研磨した場合には約30℃の温度上昇があると見積もることができる。
Assuming that the self-heating amount of the
GaN系のHFETは、温度特性に優れ、400℃以上での動作も可能であり、200℃以上の環境下において自己発熱により温度が例え60℃上昇しても、トランジスタ特性の劣化は小さい。従って、パワートランジスタ20であるHFET20AをAuSiからなる第1のハンダ13によってヒートシンク11に付けると、第1のハンダ13の融点が363℃であるので、300℃程度までの環境温度では第1のハンダ13の再溶融も発生しない。
A GaN-based HFET has excellent temperature characteristics and can operate at 400 ° C. or higher. Even if the temperature rises by 60 ° C. due to self-heating in an environment of 200 ° C. or higher, the transistor characteristics are hardly deteriorated. Therefore, when the
そこで、パワートランジスタ20のサファイア基板21の厚さとそのクラック発生率の関係を発明者が調べた。その実験は、AuSiからなる第1のハンダ13を介してパワートランジスタ20をヒートシンク11上に載置した状態で、それらを370〜380℃で加熱して第1のハンダ13を溶融させた後に室温まで冷却した。
Therefore, the inventor examined the relationship between the thickness of the
サファイア基板21の厚さを変えてそのような試験を行い、パワートランジスタ20のクラックの発生率を調べたところ、図3に示すような結果が得られた。
Such a test was performed while changing the thickness of the
図3によれば、パワートランジスタ20のサファイア基板21の厚さを300μm以上、450μm以下の範囲に設定することがHFETの駆動によるサファイア基板21のクラックの発生を抑制することが可能となり、また、350μm以上であれば、クラック発生率を実質的に0%にすることが可能になることがわかる。
According to FIG. 3, setting the thickness of the
ところで、GaN系のパワートランジスタ20をヒートシンク11上に接合するための第1のハンダ13の材料として、上記のAuSiの他に、300℃以上であってパワートランジスタ上昇温度+環境温度以下の融点を持つ他の鉛フリーのハンダ材料、例えばAuGe、或いはAuSi又はAuGeの含有材料を使用してもよい。
By the way, as a material of the
AuGeは、AuSiよりも酸化しやすいが、第1のハンダ13の溶融時にパワートランジスタ20、ヒートシンク11を囲む雰囲気の酸素含有率を減らしたり、或いはその雰囲気を窒素ガス、アルゴンガス等の不活性ガス雰囲気としたりすれば、特に不都合は生じない。
AuGe is easier to oxidize than AuSi, but when the
AuGeの融点は340℃と高く、上記のAuSiと同様に、GaN系のパワートランジスタ20の自己発熱により溶融することはない。
なお、図1(b)において、符号17〜19は、リードピン6、パワートランジスタ20、ダイオード10を接続する導電性ワイヤを示している。
The melting point of AuGe is as high as 340 ° C., and it is not melted by the self-heating of the GaN-based
In FIG. 1B,
(第2の実施の形態)
図4(a)は、本発明の第2実施形態に係る半導体パワーモジュールを構成するパッケージを示す側断面図であり、図4(b)は、そのパッケージ内に半導体パワーモジュール等を収納した状態示す側断面図である。図4(a)、(b)において、図1(a)、(b)と同一符号は同一要素を示している。
(Second Embodiment)
FIG. 4A is a side sectional view showing a package constituting the semiconductor power module according to the second embodiment of the present invention, and FIG. 4B is a state in which the semiconductor power module is accommodated in the package. It is a sectional side view shown. 4A and 4B, the same reference numerals as those in FIGS. 1A and 1B denote the same elements.
図4(a)において、ハーフブリッジパッケージ1内において、ヒートシンク11は、銀銅(Ag/Cu)ロウ30によって、ベース2に固定されている。Ag/Cuロウ30は、ハーフブリッジパッケージ1を構成する枠3とベース2を接合するためのAg/Cuロウ7と同一組成又はほぼ同じ組成である。
In FIG. 4A, the
Ag/Cuロウ30は、600℃以上の融点を有し、AlN基板11とパワートランジスタ20を接合する第1のハンダ13の融点以上の温度で付けられる。従って、ヒートシンク11は、パワートランジスタ20の搭載前に、Ag/Cuロウ30により枠3と同時にベース2に接合される。
The Ag /
従って、パワートランジスタ20は、図4(b)に示すように、ベース2に既にロウ付けされた状態のヒートシンク11上に固定されることになる。
Therefore, the
パワートランジスタ20として図2に示したHFET20Aを適用する場合に、HEMT20Aを構成するサファイア基板21の厚さを300〜450μmの範囲内に設定すると、第1実施形態と同様に、HEMT20Aを第1のハンダ13によりヒートシンク11に接合した後のHFET20Aのクラックの発生が抑制される。
When the
(第3の実施の形態)
図5は、本発明の第3実施形態に係る半導体パワーモジュールを示す断面図である。図5において、図1(b)と同一符号は同一要素を示している。
(Third embodiment)
FIG. 5 is a cross-sectional view showing a semiconductor power module according to the third embodiment of the present invention. 5, the same reference numerals as those in FIG. 1B indicate the same elements.
図5において、トランジスタパッケージ1Aは、銅タングステン(CuW)基板から構成されたベース2Aと、ベース2Aの上にAg/Cuロウ7により固定されたコバール製の中枠3Aと、コバールよりなるカバー4Aとを有している。また、枠3Aの一端面には、セラミック製の絶縁筒5が貫通して取り付けられている。その絶縁筒5内には、枠3Aの内側から外側に突出する導電性のリードピン6が取り付けられている。
In FIG. 5, a
また、トランジスタパッケージ1A内にはIII族窒化物半導体素子であるパワートランジスタ20が収納されているが、第1、第2実施形態とは異なってダイオードは収納されていない。
The
パワートランジスタ20は、厚さ1mm程度のヒートシンク11を介してベース2A上に取り付けられる。また、パワートランジスタ20とベース2Aとヒートシンク11はそれぞれ第1、第2のハンダ13、14により互いに固定されている。
The
パワートランジスタ20とヒートシンク11を固定する第1のハンダ13は、パワートランジスタ20の発熱を考慮して例えばAuSi、AuGe等の300℃以上の融点の高い材料から構成され、また、ヒートシンク11とベース2Aを固定する第2のハンダ14の材料は第1実施形態と同様にAuSnから構成される。なお、第2のハンダ14の代わりに、第2実施形態と同様にAu/Cuロウ30から構成してもよい。
The
ヒートシンク11の上下に付けられる第1のハンダ13と第2のハンダ14(又はAg/Cuロウ30)の融点は異なるが、融点の高い方を最初に溶融させてパワートランジスタ20、ヒートシンク11、ベース2を2段階で接続する。
The melting points of the
パワートランジスタ20として、例えば図2に示すような構成のHFET20Aが用いられ、HFET20Aを構成するサファイア基板21は第1実施形態と同様に300〜450μmの厚さとなっている。
As the
以上のような半導体パワーモジュールにおいても、パワートランジスタ20のクラックの発生が防止される。
Even in the semiconductor power module as described above, generation of cracks in the
(その他の実施の形態)
なお、上記した実施形態では、パワートランジスタとしてAlGaN/GaNのヘテロ接合を有するHFETを用いたが、絶縁膜を介して電極がIII族窒化物半導体層上に形成されている構造を有するトランジスタ等の電子デバイスを使用してもよく、この場合にも電子デバイスが形成されるサファイア基板の厚さを300〜450μmとする。これにより、300℃以上の融点を有するハンダによりIII族窒化物半導体素子を下の基板に接合してもクラックの発生が抑制される。
(Other embodiments)
In the above-described embodiment, an HFET having an AlGaN / GaN heterojunction is used as a power transistor. However, a transistor having a structure in which an electrode is formed on a group III nitride semiconductor layer via an insulating film is used. An electronic device may be used, and also in this case, the thickness of the sapphire substrate on which the electronic device is formed is set to 300 to 450 μm. Thereby, even if the group III nitride semiconductor element is bonded to the lower substrate with solder having a melting point of 300 ° C. or higher, the generation of cracks is suppressed.
また、上記したパッケージに収納する素子としてパワートランジスタか、或いはこれにダイオードを加えた構成としているが、その他の部品を収納する構造にしてもよい。 In addition, although the power transistor is used as an element stored in the above-described package or a diode is added to the element, a structure in which other components are stored may be used.
1、1A:ハーフブリッジパッケージ
2、2A:ベース
3、3A:中枠
4、4A:カバー
11:ヒートシンク
13、14:ハンダ
20:パワートランジスタ
21:サファイア基板
22:バッファ層
23:電子走行層
24:電子供給層
25:コンタクト層
26:ゲート電極
27:ソース層
28:ドレイン層
30:Ag/Cuロウ
1, 1A:
Claims (5)
前記III族窒化物半導体素子を搭載するAlN基板からなるヒートシンクと、
前記ヒートシンクと前記III族窒化物半導体素子の前記サファイア基板とを接合する融点300℃以上のハンダとを有する半導体パワーモジュールにおいて、
前記サファイア基板の厚さが300μm以上450μm以下であることを特徴とする半導体パワーモジュール。 A group III nitride semiconductor device comprising a sapphire substrate and a group III nitride semiconductor grown on the sapphire substrate;
A heat sink made of an AlN substrate on which the group III nitride semiconductor element is mounted;
In a semiconductor power module having a solder having a melting point of 300 ° C. or higher for joining the heat sink and the sapphire substrate of the group III nitride semiconductor element,
The semiconductor power module, wherein the sapphire substrate has a thickness of 300 μm or more and 450 μm or less .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006285286A JP5479667B2 (en) | 2006-10-19 | 2006-10-19 | Semiconductor power module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006285286A JP5479667B2 (en) | 2006-10-19 | 2006-10-19 | Semiconductor power module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008103558A JP2008103558A (en) | 2008-05-01 |
JP5479667B2 true JP5479667B2 (en) | 2014-04-23 |
Family
ID=39437663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006285286A Expired - Fee Related JP5479667B2 (en) | 2006-10-19 | 2006-10-19 | Semiconductor power module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5479667B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3891647B2 (en) * | 1997-07-28 | 2007-03-14 | 株式会社バッファロー | Power generation type no-power mouse |
JP2014143342A (en) * | 2013-01-25 | 2014-08-07 | Sanken Electric Co Ltd | Semiconductor module and manufacturing method of the same |
JP2015046491A (en) * | 2013-08-28 | 2015-03-12 | 住友電気工業株式会社 | Manufacturing method of wide-bandgap semiconductor device and semiconductor module, and wide-bandgap semiconductor device and semiconductor module |
WO2018061711A1 (en) | 2016-09-27 | 2018-04-05 | パナソニックIpマネジメント株式会社 | Semiconductor device and manufacturing method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321341A (en) * | 1996-05-30 | 1997-12-12 | Nichia Chem Ind Ltd | Photo-semiconductor device and manufacture thereof |
JPH118414A (en) * | 1997-06-18 | 1999-01-12 | Sony Corp | Semiconductor device and semiconductor light-emitting device |
JP3889933B2 (en) * | 2001-03-02 | 2007-03-07 | シャープ株式会社 | Semiconductor light emitting device |
JP4457564B2 (en) * | 2002-04-26 | 2010-04-28 | 沖電気工業株式会社 | Manufacturing method of semiconductor device |
JP2004327882A (en) * | 2003-04-28 | 2004-11-18 | Ngk Insulators Ltd | Epitaxial substrate, semiconductor device, and high electron-mobility transistor |
US7488973B2 (en) * | 2003-07-30 | 2009-02-10 | The Kansai Electric Power Co., Inc. | High-heat-resistant semiconductor device |
JP4041075B2 (en) * | 2004-02-27 | 2008-01-30 | 株式会社東芝 | Semiconductor device |
JP4745652B2 (en) * | 2004-11-30 | 2011-08-10 | シャープ株式会社 | Semiconductor device |
-
2006
- 2006-10-19 JP JP2006285286A patent/JP5479667B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008103558A (en) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5588419B2 (en) | package | |
CN109314063B (en) | Power semiconductor device | |
JP2010123686A (en) | Semiconductor device and manufacturing method thereof | |
JP7238277B2 (en) | Semiconductor device, lead frame and method for manufacturing semiconductor device | |
JP5023604B2 (en) | Semiconductor device | |
JP5479667B2 (en) | Semiconductor power module | |
CN107611111B (en) | Semiconductor module and power conversion device | |
JP5031136B2 (en) | Semiconductor laser device | |
CN111433910B (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2005311284A (en) | Power semiconductor element and semiconductor device using the same | |
JP6988268B2 (en) | Semiconductor laser device | |
JP2015144169A (en) | semiconductor module | |
JP4608409B2 (en) | High heat dissipation type electronic component storage package | |
JP2016086003A (en) | Manufacturing method of power semiconductor device | |
US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
JPH11354687A (en) | Semiconductor device | |
JP2010098144A (en) | Lead frame and semiconductor device | |
JP2008117841A (en) | Semiconductor power module, and method for manufacturing the same | |
JP2003332673A (en) | Semiconductor laser device, semiconductor light emitting device, semiconductor device, and electronic device | |
JP2001217498A (en) | Semiconductor laser | |
WO2018029801A1 (en) | Semiconductor device | |
US20230223317A1 (en) | Resin-sealed semiconductor device | |
JP2018164047A (en) | Electronic device and manufacturing method for the same | |
US20220238426A1 (en) | Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers | |
JP4600733B2 (en) | Semiconductor laser device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140213 |
|
LAPS | Cancellation because of no payment of annual fees |