JP3345926B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、特にトレンチを用い
た素子間分離領域の埋設・平坦化を行う、ＳＯＩ（Sili
con On Insulator）基板を用いた半導体装置の製造方法
に関する。

【０００２】

【従来の技術】ＳＯＩ基板を用いた半導体集積回路にお
いては、基板に溝状の開口を形成するトレンチを用い
て、素子間を電気的に分離するようにしているものであ
り、このトレンチによって素子間の相互干渉を低減し且
つ分離に必要な面積を低減させるようにしている。この
際、分離に用いられるトレンチの深さはＳＯＩ基板の厚
さにほぼ等しいもので、このＳＯＩ基板の厚さは極薄Ｓ
ＯＩを除けば通常数μｍ〜数１０μｍである。このた
め、トレンチ形成後のデバイス加工において、このトレ
ンチがレジストの均一な塗布の妨げとなったり、また配
線の段切れやエッチングの残りを生ずる等の問題を有す
る。このため、トレンチの埋設および平坦化が必要とな
っている。

【０００３】この様なトレンチの埋込と共にその開口面
を平坦化するには、例えばトレンチの内部側壁およびこ
のトレンチの形成されたシリコン基板の表面を酸化膜等
によって構成される絶縁膜により覆い、その後トレンチ
内に多結晶シリコンを堆積して埋め込む。その後、トレ
ンチ開口面において堆積された多結晶シリコンの、トレ
ンチ内部を残して表面の余分な多結晶シリコンを除去す
ることにより平坦化される。この余分な多結晶シリコン
を除去する手段としては、例えばＲＩＥ等の異方性ドラ
イエッチングを用いたエッチバック法が知られている。

【０００４】図４はこの様なトレンチ埋込の工程を示し
ているもので、（Ａ）図で示すようにシリコン基板11の
形成されたトレンチ12の側壁並びにこの基板11の表面
に、酸化膜による絶縁膜13の層を形成し、その後側壁を
絶縁膜13で覆われたトレンチ12の内部に、多結晶シリコ
ン14を堆積してこのトレンチ12を埋め込む。この場合、
絶縁膜13で覆われたシリコン基板11の主表面にも、多結
晶シリコン14が堆積される。

【０００５】この様に多結晶シリコン14が堆積されたな
らば、（Ｂ）図で示すようにシリコン基板11の主表面に
堆積された余分の多結晶シリコンを、その表面から均一
にエッチングするダイレクトエッチバックを行い、トレ
ンチ12内部の多結晶シリコン14のみが残されるようにす
る。

【０００６】しかし、トレンチ12による開口が形成され
たシリコン基板11の表面部に多結晶シリコン14を堆積す
ると、この多結晶シリコン14の表面に（Ａ）図で示され
るようにトレンチ12の開口に対応して凹み15が形成さ
れ、この状態で表面から均一にエッチバックすると、ト
レンチ12の開口部の中央部に対応して（Ｂ）図で示すよ
うに周辺よりくびれた凹み151 が残存する。

【０００７】また、トレンチ12の内部に埋設される多結
晶シリコン14には、通常その中央部分の密度が低くなる
ものであり、甚だしい場合にはトレンチ12の中心軸部分
に空洞による洲16が形成されることがある。この様に洲
16が存在する場合には、多結晶シリコン14のトレンチ12
の中央部に対応した凹み151 がこの洲16と連通し、トレ
ンチ12の中央部分に表面に開口した軸孔17が形成され
て、平坦化の目的が達成できないようになる。

【０００８】この様なトレンチ12の中央に対応して堆積
された多結晶シリコン14に凹み15が形成される問題に対
処するため、図５の（Ａ）で示すように堆積された多結
晶シリコン14の表面に、この多結晶シリコン14とエッチ
ングレートの等しいレジスト18をコートし、表面に平坦
度を高めてからエッチバックすることが考えられる。す
なわち、レジスト18をその表面から均一にエッチバック
すれば、レジスト18は多結晶シリコン14の凹み15部分の
みが残り、この凹み15がレジスト18により埋め込まれて
平坦化されるようになる。

【０００９】しかし、この様な手段を採用すると、レジ
スト18をコートするための特別の工程を追加する必要が
あるばかりか、実際にレジスト18と多結晶シリコン14の
エッチングレートを完全に合わせることが困難であり、
またレジスト18のエッチング時において、有機系の汚染
が生ずる虞がある。

【００１０】また、この図４および図５で示したいずれ
の場合においても、堆積された多結晶シリコン14のエッ
チングが終りに近付き、トレンチ12の内部を除いてその
周辺の多結晶シリコンの大部分が除去されると、エッチ
ングがトレンチ12の内部の多結晶シリコン14に集中する
マイクロローディング効果が生ずるようになり、図５の
（Ｂ）で示すようにトレンチ12の開口面に平行なジャス
トエッチングすることが難しく、軸孔17が容易に形成さ
れるようになる。

【００１１】この様にトレンチ12を多結晶シリコン14で
埋込み、エッチバックによってその表面を平坦化するよ
うにしたのでは問題点が存在するため、このエッチバッ
クに代わり研磨技術を用いて平坦化することが考えられ
ている。これは、メカノケミカル研磨に対する研磨レー
トが多結晶シリコン14と絶縁膜13とでは異なることを利
用しているもので、シリコン基板11の主表面に形成され
た絶縁膜13をストッパとして研磨作業を行い、トレンチ
12の開口面と一致する面で平坦化されるようにしている
ものである。

【００１２】ここでＳＯＩ基板、特に基板の特定部分に
選択的にＳＯＩ領域を有するＳＯＩ基板の製造方法とし
て、すでに特開平２−９６３５０号に示されるような方
法を我々が提案している。すなわちこの製造方法にあっ
ては、予め空洞が形成された張り合わせ基板の、この空
洞内部に埋込酸化膜を形成するものである。

【００１３】図６はその製造過程を示しているもので、
（Ａ）図で示されたような第１のシリコン基板101 の将
来ＳＯＩ構造の埋込酸化膜となる領域に、同図の（Ｂ）
で示すように数１０００オングストロームの凹部102
と、この凹部102 に連通してさらに深い溝103 をドライ
エッチングによって形成し、さらに（Ｃ）図のように第
２のシリコン基板104 を凹部102 の形成面側に張り合わ
せる。

【００１４】ここで、基板101 の表面に形成した凹部10
2 および溝103 は基板104 で塞がれるようになり、第１
および第２のシリコン基板101 および104 の間に、凹部
102および溝103 によりなる空洞が形成されるようにな
る。ただし、溝103 はその端部が張り合わされたシリコ
ン基板の側端面に開口するように形成されるものであ
り、その結果凹部102 および溝103 とシリコン基板104
とで囲まれた空洞は、基板端面部の開口において外気と
連通し、気体通路を形成するようになる。

【００１５】この後この気体通路内を熱酸化するもの
で、同図の（Ｄ）で示すようにこの熱酸化によって凹部
102 および溝103 による間隙部を酸化膜105 で埋める。
この様に熱酸化が行われたならば、第１のシリコン基板
101 側から研削および研磨を行い、溝103 に対応して形
成された空洞113 を露出させ、同図の（Ｅ）で示すよう
に所定の厚さまで研削および研磨を行う。

【００１６】この様な方法によって得られた選択ＳＯＩ
基板の特徴と優れた点は、１つの半導体基板上に酸化膜
によって絶縁分離された素子分離領域と直接接合領域が
同時形成される点にある。このため、縦型のパワー素子
が形成できるようになるばかりか、高耐圧の絶縁分離領
域を形成することができる。そして、この様にして得ら
れたＳＯＩ基板の分離領域における構造上の特徴は、
（Ｅ）図に示されたようにトレンチ側壁のみが酸化膜に
よって覆われ、素子の形成面は酸化膜によって覆われな
いようにすることができることである。

【００１７】しかし、この様に構成されたＳＯＩ基板
に、前述した平坦化のためのメカノケミカル研磨を行う
ようにすると、分離領域の構造上の特徴に基づいて次の
ような問題が生ずる。

【００１８】まず、メカノケミカル研磨のストッパを形
成するために、図６の（Ｅ）で示された基板を熱酸化す
ると、図７の（Ａ）で示すように空洞によるトレンチ10
3 の形成されたシリコン基板11の主表面の酸化膜111 の
表面と、トレンチ12の側壁酸化膜112 との間に、酸化膜
段差ｄo が生ずる。この様な状態でトレンチ12の内部に
多結晶シリコン14を埋設し、酸化膜111 をストッパとし
て図７の（Ｂ）で示すように研磨を行い平坦化するよう
になる。

【００１９】ところが、その後のデバイス工程の要請か
ら表面酸化膜111 を除去する必要があるもので、この酸
化膜111 の除去に際しては、下地ダメージを与えないこ
とを考慮して、通常フッ酸系の水溶液でウエットエッチ
ングする。このウエットエッチングに際しては、トレン
チ12の側壁酸化膜112 の上端もエッチングされるように
なって、その結果（Ｃ）図で示すように埋設された多結
晶シリコン14に酸化膜12上端の段差ｄo に対応してオー
バハング141 が生じ、これが後工程においてパーテイク
ルの発生源となったり、また配線部の段切れやエッチン
グ残りを引き起こす要因となった。

【００２０】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、オーバハング等の発生をな
くしてトレンチ内に埋設された多結晶シリコンの表面の
平坦化が行われるようにして、後工程における障害の発
生を防ぐことができるようにした半導体装置の製造方法
を提供しようとするものである。

【００２１】

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、シリコン基板の一主面に、内部側壁が
酸化膜で覆われて前記主面に開口されるようにしたトレ
ンチを形成するトレンチ形成工程と、前記シリコン基板
の前記主面に第１の酸化膜を形成する第１の酸化膜形成
工程と、前記側壁に酸化膜の形成された前記トレンチ内
部に埋設されるように多結晶シリコンを堆積すると共
に、前記トレンチ開口部から出た余分の多結晶シリコン
を除去して前記第1の酸化膜と同一平面が形成されるよ
うにする多結晶シリコン堆積工程と、前記トレンチの開
口部に対応して露出された前記多結晶シリコンの露出表
面、並びにシリコン基板を酸化して第２の酸化膜を形成
する第２の酸化膜形成工程とを備えている。 そして、前
記第２の酸化膜形成工程により、前記トレンチ内部に埋
設された前記多結晶シリコンのうち、前記トレンチ内部
に埋設されることによって前記多結晶シリコンが形成す
るオーバーハングに対応する部分を酸化膜に変えるよう
にしたものである。

【００２２】ここで、上記した半導体装置の製造方法で
は、第１の酸化膜形成工程で形成された第１の酸化膜の
上に、シリコン窒化膜を形成する工程を含むことができ
る。そして、内面をシリコン窒化膜で覆われた前記トレ
ンチ内に、前記多結晶シリコン堆積工程で多結晶シリコ
ンを埋設し、前記トレンチ開口部に多結晶シリコンを露
出させ、前記シリコン窒化膜をマスクとして前記露出さ
れた多結晶シリコンを選択的に酸化する第３の酸化膜形
成工程を、さらに備えることができる。この第３の酸化
膜形成工程で、前記多結晶シリコンの露出面に、少なく
とも前記第１の酸化膜の厚さと前記シリコン窒化膜の厚
さとを加えた厚さに設定された第３の酸化膜を形成する
ことができる。

【００２３】

【作用】上記のような半導体装置の製造方法によれば、
トレンチ内部に埋設された多結晶シリコンのうち、トレ
ンチ内部に埋設されることによって多結晶シリコンの形
成するオーバーハングに対応する部分が、第２の酸化膜
を形成する工程において酸化されるようになり、後工程
において表面酸化膜を除去した際に、多結晶シリコンに
オーバーハングを生ずることを防ぐことができるように
なると共に、良好な平坦化が実現できるようになる。

【００２４】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。まず、図１の（Ａ）に示すようにシリコン基
板21の主表面に開口されるようにしてトレンチ22が形成
され、このトレンチ22の側壁部が側壁酸化膜23によって
覆われている。この様な構成の基板21は、例えば図６で
説明した方法によって作られる。

【００２５】この様に構成された基板21を、酸化性雰囲
気中において加熱する第１の酸化工程によって（Ｂ）図
で示すようにシリコン基板21の表面に第１の酸化膜24を
形成する。この場合、トレンチ22の側壁酸化膜23の上端
部に段差ｄo が形成される。そして、この第１の酸化膜
24が形成された状態で、基板21の表面に（Ｃ）図で示す
ように多結晶シリコン25を堆積するもので、この多結晶
シリコン25によりトレンチ22の内部が埋設されるように
する。このとき、堆積する多結晶シリコン25の膜厚は、
トレンチ22の幅をＷとしたとき“（２^0.5 ２）×Ｗ”以
上の厚みとし、ＬＰ−ＣＶＤ法等の被覆性のよい方法で
堆積する。

【００２６】この様に多結晶シリコン25が堆積されたな
らば、同図の（Ｄ）で示すように基板21上に堆積された
多結晶シリコン25を第１の酸化膜24が露出されるまで鏡
面研磨する。この場合の研磨条件は、通常のシリコンウ
エハの鏡面研磨条件と同じでよいものであり、例えばＮ
a ＯＨ等のアルカリ性溶液にＳi Ｏ₂ 等の微粒子をコロ
イダル状に分散させたコロイダルシリカを用いたメカノ
ケミカル研磨を採用すればよい。

【００２７】この実施例においては、ＳｉＯ₂ の研磨レ
ートがシリコン（Ｓi ）に比較して極めて遅くなるよう
に設定する。この様に研磨レートを設定することによっ
て、第１の酸化膜24がストッパとなって、第１の酸化膜
24上の多結晶シリコンが除去された段階で研磨が終了さ
れ、（Ｄ）図で示すようにトレンチ22内の多結晶シリコ
ン25の表面が、第１の酸化膜24の表面と同一とされるよ
うになる。

【００２８】この様な状態で酸化膜24を除去するように
すると、前述したように多結晶シリコンの表面部にオー
バハングができる。このため、この実施例においてはト
レンチ22内に多結晶シリコン25が埋設され、その表面が
平坦化された状態で、この多結晶シリコン25の露出され
た表面部を酸化する第２の酸化工程を実施し、この多結
晶シリコン25の露出部表面に第２の酸化膜26を形成す
る。ここで、この第２の酸化膜26の厚さは、以下のよう
にして設定される。

【００２９】第１の酸化膜24の膜厚をｔo とすると、第
１の酸化膜24とトレンチ22の側壁酸化膜23の上端部との
酸化膜段差ｄo は、 ｄo ＝０．５６×ｔo である。これはシリコン表面が酸化された二酸化シリコ
ンになる際に、元のシリコン表面が“０．４４×ｔo ”
だけ食われると共に、形成される二酸化シリコンの表面
が“０．５６×ｔo ”だけ盛り上がることによる。

【００３０】そこで、埋設された多結晶シリコン25の表
面にオーバハングを生じさせないために、第２の酸化膜
26の膜厚を、段差ｄo が全て二酸化シリコンにかわるの
に充分な膜厚に設定する。具体的には、第２の酸化膜26
の膜厚をｔ1 とすると、 ０．４４×ｔ1 ≧ｄo したがって、 ０．４４×ｔ1 ≧０．５６×ｔo ｔ1 ≧１．２７×ｔo となるように設定する。

【００３１】この様に設定することにより、（Ｅ）図で
示すように第２の酸化工程の終了後に多結晶シリコン25
のオーバハングが生じない。しかし、もし ｔ1 ＜１．２７×ｔo の場合には、酸化膜除去後にオーバハングが生ずる。

【００３２】この様に第２の酸化工程によって、埋設さ
れた多結晶シリコン25のオーバハングの発生を防ぎ、後
工程におけるパーティクルの発生や配線の段切れ、エッ
チング残りを発生するような問題が解決されるものであ
るが、同時に次に説明するような高低差の低減効果も得
られる。

【００３３】すなわち、第２の酸化工程において酸化性
雰囲気に直接晒された多結晶シリコン25の表面と、すで
に第１の酸化膜24によって覆われたシリコン基板21の表
面とでは酸化膜の形成速度が異なり、多結晶シリコン25
の表面の方が酸化膜形成速度が速い。その結果、（Ｄ）
図の状態ではｈo であった多結晶シリコン25の表面部と
シリコン基板21の表面部との高低差が、（Ｅ）図で示す
ようにｈ′に低減される。

【００３４】この実施例において第１の酸化膜24の膜厚
が７００ｎｍであって、シリコン25の表面部の高低差ｈ
o が７００ｎｍであったものが、第２の酸化膜26を形成
する第２の酸化工程において、１０５０℃、Ｈ₂ ／Ｏ₂
＝６_SLM ／６_SLM の酸化性雰囲気で２４０分酸化するこ
とにより、高低差ｈ′＝４５０ｎｍに低減された。同時
に多結晶シリコンのオーバハングが生じないことが確認
された。

【００３５】ここで、第２の酸化工程を実施する前に第
１の酸化膜24をマスクとして露出した多結晶シリコン25
の表面にドーパント元素を高濃度に添加すれば、多結晶
シリコン25の酸化速度をシリコン基板21の酸化速度より
もさらに速めることができ、オーバハング防止効果と共
に高低差低減効果を高めることができる。

【００３６】すなわち、図１の（Ａ）〜（Ｃ）の工程が
終了し、（Ｄ）図のように研磨工程によって多結晶シリ
コン25の露出表面が平坦化された状態で、図２の（Ａ）
で示すようにＰ、Ｂ等のドーパント元素を多結晶シリコ
ン25の表面から添加する。この場合、多結晶シリコン25
の露出面を取り囲むように設定される第１の酸化膜24が
マスクとして使用され、イオン注入法または気相拡散法
によって１０²⁰ｃｍ^-3以上の高濃度に添加する。

【００３７】この様にドーパント元素が添加された後、
同図の（Ｂ）で示すように第２の酸化工程を実施して第
２の酸化膜26を形成するものであるが、ドーパント元素
が高濃度で添加された多結晶シリコン25の露出表面の酸
化膜形成速度は、シリコン基板21の酸化膜形成速度より
も充分に速くなる。その結果、第１の実施例よりも短い
酸化時間で多結晶シリコン25のオーバハングの発生を防
止する第２の酸化工程が実施される。

【００３８】また、第１の実施例においてはシリコン表
面の高低差ｈo を低減することができてもゼロにするこ
とはできない。しかし、ドーパント元素が１０²⁰ｃｍ^-3
以上添加された場合、酸化速度が２倍以上になるもので
あるため実質的に高低差ｈoをゼロにすることが可能と
される。

【００３９】さらに副次的な効果としてトレンチ22内の
多結晶シリコン25の抵抗値が低減されることから、トレ
ンチ22内部の電位を任意の値に固定することが可能とな
り、電気ノイズの高周波成分に基づく素子間の相互干渉
も効果的に低減させることができ、取り除くこともでき
る。

【００４０】この実施例においてドーパント元素として
ＰあるいはＢを用いるように説明したが、これはＡs 、
Ｓb 、Ｇa 等の他の特定される族に属する元素が使用で
きるものであり、さらにＢＦ₂ 等のようにそれらを含む
化合物であってもよい。

【００４１】図３は第３の実施例を説明するもので、第
１図の（Ａ）および（Ｂ）の工程によってシリコン基板
21およびトレンチ22に側壁酸化膜23および第１の酸化膜
24が形成された後、図３の（Ａ）で示すようにＬＰ−Ｃ
ＶＤ法によりこれら酸化膜23および24上に、絶縁膜であ
るシリコン窒化膜30をほぼ１５０ｎｍの厚さに堆積す
る。そして、同図の（Ｂ）で示すように多結晶シリコン
25を堆積し、トレンチ22が埋設されるようにすると共
に、（Ｃ）図に示すようにシリコン窒化膜30をストッパ
として多結晶シリコン25を選択研磨し、シリコン窒化膜
30の表面と一致するように平坦化する。このとき多結晶
シリコン25の表面に生ずる高低差は、第１の酸化膜24の
膜厚をｔo 、シリコン窒化膜30の膜厚をｔsin とすると
ｔo ＋ｔsinである。

【００４２】この様に多結晶シリコン25を堆積した後第
３の酸化工程を行うと、シリコン窒化膜30がこの酸化の
マスクとして作用するようになって、多結晶シリコン25
の露出面に（Ｄ）図に示すように第３の酸化膜31が形成
されるようになる。このため、この第３の酸化工程にお
ける第３の酸化膜31の膜厚を“ｔo ＋ｔsin ”とする
と、多結晶シリコン25の表面のオーバハングの発生が確
実に防止されると共に、このシリコン25の表面の高低差
をゼロにすることができる。

【００４３】Ｓi 、Ｓi Ｏ₂ 、ＬＰＣＶＤ−Ｓi ₃ Ｎ₄
の熱膨脹係数を比較すると、熱酸化Ｓi Ｏ₂ の値は
“５．５×１０^-7（Ｋ^-1）”であり、Ｓi （１００）の
値“３．０×１０^-6（Ｋ^-1）”の１／５以下である。一
方ＬＰＣＶＤ−Ｓi ₃ Ｎ₄の値は“２．８×１０^-6（Ｋ
^-1）”であって、Ｓi （１００）とほぼ等しい値であ
る。したがって、シリコン上に熱酸化膜を形成した場合
は、シリコンが酸化されたＳi Ｏ₂ に変化することによ
り生ずる堆積膨脹と熱膨脹係数の違いから、Ｓi Ｏ₂ と
Ｓi の界面のＳi 側に引っ張り応力が残留する。このた
め、酸化膜厚が厚いと残留応力が結晶欠陥発生の限界値
を越えるようになり、シリコン中に結晶欠陥が発生す
る。これに対して、Ｓi Ｏ₂ 上にＬＰＣＶＤ−Ｓi ₃ Ｎ
₄ を堆積すると、Ｓi Ｏ₂ の熱膨脹係数の違いがシリコ
ンに与える影響がこのＬＰＣＶＤ−Ｓi ₃ Ｎ₄ によって
キャンセルされる。このため、シリコン中の残留応力が
緩和され、結晶欠陥の発生が効果的に抑制される。

【００４４】

【発明の効果】以上のように、この発明の実施に係る半
導体装置の製造方法によれば、予め側壁のみに酸化膜の
形成されたトレンチを含むシリコン基板の一主表面に対
してストッパとなる酸化膜を形成した後、このトレンチ
内部に多結晶シリコンを埋設して研磨により平坦化した
場合、後工程における障害、例えば後工程においてパー
ティクルが発生したり配線の段切れやエッチング残りを
発生する多結晶シリコンのオーバハングの発生を防ぐこ
とができる。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｅ）はこの発明の一実施例に係る半
導体の製造方法を順次説明する断面構成図。

【図２】（Ａ）および（Ｂ）はこの発明の第２の実施例
を説明する断面構成図。

【図３】（Ａ）〜（Ｄ）はこの発明の第３の実施例を説
明する断面構成図。

【図４】（Ａ）および（Ｂ）は従来の製造方法を説明す
る図。

【図５】（Ａ）および（Ｂ）は他の従来の製造方法を説
明する図。

【図６】（Ａ）〜（Ｅ）は従来における酸化膜の形成方
法を説明する図。

【図７】（Ａ）〜（Ｃ）はさらに他の従来例を説明する
図。

【符号の説明】

21…シリコン基板、22…トレンチ、23…側壁酸化膜、24
…第１の酸化膜、25…多結晶シリコン、26…第２の酸化
膜、30…シリコン窒化膜、31…第３の酸化膜。

フロントページの続き (56)参考文献 特開 昭62−254444（ＪＰ，Ａ) 特開 平２−205340（ＪＰ，Ａ) 特開 昭58−50753（ＪＰ，Ａ) 特開 平５−225259（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/76 H01L 21/762

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 シリコン基板の一主面に、内部側壁が酸
   化膜で覆われて前記主面に開口されるようにしたトレン
   チを形成するトレンチ形成工程と、 前記シリコン基板の前記主面に第１の酸化膜を形成する
   第１の酸化膜形成工程と、 前記側壁に酸化膜の形成された前記トレンチ内部に埋設
   されるように多結晶シリコンを堆積すると共に、前記ト
   レンチ開口部から出た余分の多結晶シリコンを除去して
   前記第1の酸化膜と同一平面が形成されるようにする多
   結晶シリコン堆積工程と、 前記トレンチの開口部に対応して露出された前記多結晶
   シリコンの露出表面、並びにシリコン基板を酸化して第
   ２の酸化膜を形成する第２の酸化膜形成工程とを具備
   し、前記 第２の酸化膜形成工程により、前記トレンチ内部に
   埋設された前記多結晶シリコンのうち、前記トレンチ内
   部に埋設されることによって前記多結晶シリコンが形成
   するオーバーハングに対応する部分を酸化膜に変えるよ
   うにしたことを特徴とする半導体装置の製造方法。
2. 【請求項２】 シリコン基板の一主面に、内部側壁が酸
   化膜で覆われて前記主面に開口されるようにしたトレン
   チを形成するトレンチ形成工程と、 前記シリコン基板の前記主面に第１の酸化膜を形成する
   第１の酸化膜形成工程と 、 前記側壁に酸化膜の形成された前記トレンチ内部に埋設
   されるように多結晶シリコンを堆積すると共に、前記ト
   レンチ開口部から出た余分の多結晶シリコンを除去して
   前記第1の酸化膜と同一平面が形成されるようにする多
   結晶シリコン堆積工程と、 前記トレンチの開口部に対応して露出された前記多結晶
   シリコンの露出表面、並びにシリコン基板を酸化して第
   ２の酸化膜を形成する第２の酸化膜形成工程とを具備
   し、前記 第２の酸化膜形成工程により、前記トレンチ内部に
   埋設された前記多結晶シリコンのうち、前記トレンチ開
   口部の露出表面から、前記トレンチ内部に埋設 されるこ
   とによって前記多結晶シリコンが形成するオーバーハン
   グの高さまでの部分を、酸化膜に変えるようにしたこと
   を特徴とする半導体装置の製造方法。
3. 【請求項３】 前記多結晶シリコンの露出面に形成され
   た第２の酸化膜の厚さが、前記第１の酸化膜形成工程に
   より形成された前記第１の酸化膜の厚さの１．２７倍以
   上とされることを特徴とする請求項１または請求項２に
   記載の半導体装置の製造方法。
4. 【請求項４】 前記第１の酸化膜形成工程で形成された
   前記第１の酸化膜の上に、シリコン窒化膜を形成する工
   程を含み、内面をこのシリコン窒化幕で覆われた前記ト
   レンチ内に前記多結晶シリコン堆積工程で多結晶シリコ
   ンを埋設し、前記トレンチ会後面に多結晶シリコンを露
   出させ、前記シリコン窒化膜をマスクとして前記露出さ
   れた多結晶シリコンを選択的に酸化する第３の酸化膜形
   成工程を備え、 この第３の酸化膜形成工程で、前記多結晶シリコンの露
   出面に、少なくとも前記第１の酸化膜の厚さと前記シリ
   コン窒化膜の厚さとを加えた厚さに設定された第３の酸
   化膜が形成されることを特徴とする請求項１ないし請求
   項３のいずれか１項に記載の半導体装置の製造方法。
5. 【請求項５】 前記多結晶シリコン堆積工程で堆積され
   た多結晶シリコンの前記トレンチ開口部からの露出面
   に、前記第１の酸化膜をマスクとしてドーパント元素を
   高濃度で添加するようにしたことを特徴とする請求項１
   ないし請求項４のいずれか１項に記載の半導体装置の製
   造方法。
6. 【請求項６】 前記多結晶シリコンの除去がメカノケミ
   カル研磨によることを特徴とする請求項１ないし請求項
   ５のいずれか１項に記載の半導体装置の製造方法。