JP3343739B2 - 液晶表示装置、及びアクテイブ素子基板 - Google Patents
液晶表示装置、及びアクテイブ素子基板Info
- Publication number
- JP3343739B2 JP3343739B2 JP53242697A JP53242697A JP3343739B2 JP 3343739 B2 JP3343739 B2 JP 3343739B2 JP 53242697 A JP53242697 A JP 53242697A JP 53242697 A JP53242697 A JP 53242697A JP 3343739 B2 JP3343739 B2 JP 3343739B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- divided
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は液晶表示装置に係り、特に、液晶パネルに形
成されたアクティブ素子の欠陥を補う技術に関する。
成されたアクティブ素子の欠陥を補う技術に関する。
背景技術 従来から、２枚の基板間に液晶層を介在させて成る液
晶パネルに複数の画素領域を設け、画素領域毎にTFT
（薄膜トランジスタ）やMIM（金属−絶縁体−金属）素
子等のアクティブ（能動）素子（例えば非線型素子）を
設けて、これらのアクティブ素子を介して各画素領域の
表示状態を設定する方法で駆動するタイプの液晶表示装
置が製造されている。これらの液晶表示装置は、例えば
アクティブ素子をその非線型性に基づいてON/OFF動作さ
せることにより、アクティブ素子に接続された、各画素
領域に存在する画素電極に印加する電位を制御し、液晶
層に加わる電圧を調節して画素領域内の液晶状態を選択
する。
晶パネルに複数の画素領域を設け、画素領域毎にTFT
（薄膜トランジスタ）やMIM（金属−絶縁体−金属）素
子等のアクティブ（能動）素子（例えば非線型素子）を
設けて、これらのアクティブ素子を介して各画素領域の
表示状態を設定する方法で駆動するタイプの液晶表示装
置が製造されている。これらの液晶表示装置は、例えば
アクティブ素子をその非線型性に基づいてON/OFF動作さ
せることにより、アクティブ素子に接続された、各画素
領域に存在する画素電極に印加する電位を制御し、液晶
層に加わる電圧を調節して画素領域内の液晶状態を選択
する。
第５図には、アクティブ素子の例としてMIM（金属−
絶縁体−金属）素子を備えた液晶表示装置の一方の基板
上のパターン形状を示す透視図である。基板上にタンタ
ル（Ta）を被着して成る配線層２を設け、配線層２に
は、画素領域Ｇ毎に第１電極部2aを形成する。第１電極
部2aの表面に陽極酸化処理を施すことにより陽極酸化膜
を形成し、その上にクロム（Cr）を被着して成る第２電
極３を形成する。この第２電極３の先端部に重なるよう
に、画素領域Ｇに対応する透明電極４をITO（インジウ
ム−スズ酸化物）により形成する。なお、反射型の液晶
表示装置を構成する場合には、この透明電極４を第２電
極３と一体のクロム電極として形成する場合もある。
絶縁体−金属）素子を備えた液晶表示装置の一方の基板
上のパターン形状を示す透視図である。基板上にタンタ
ル（Ta）を被着して成る配線層２を設け、配線層２に
は、画素領域Ｇ毎に第１電極部2aを形成する。第１電極
部2aの表面に陽極酸化処理を施すことにより陽極酸化膜
を形成し、その上にクロム（Cr）を被着して成る第２電
極３を形成する。この第２電極３の先端部に重なるよう
に、画素領域Ｇに対応する透明電極４をITO（インジウ
ム−スズ酸化物）により形成する。なお、反射型の液晶
表示装置を構成する場合には、この透明電極４を第２電
極３と一体のクロム電極として形成する場合もある。
このように形成して基板に対して、もう一方の透明基
板に透明電極を形成し、シール材及びスペーサを介して
接合することにより空セルを構成する。この空セルに液
晶を注入することによって、液晶パネルが形成される。
各画素領域に対しては、配線層２から、第１電極部2a、
陽極酸化膜及び第２電極３から成るMIM素子を介して、
透明電極４に対して駆動電位の制御が行われる。
板に透明電極を形成し、シール材及びスペーサを介して
接合することにより空セルを構成する。この空セルに液
晶を注入することによって、液晶パネルが形成される。
各画素領域に対しては、配線層２から、第１電極部2a、
陽極酸化膜及び第２電極３から成るMIM素子を介して、
透明電極４に対して駆動電位の制御が行われる。
上記のような液晶表示装置においては、画素領域Ｇ毎
に形成されたMIM素子に欠陥が発生すると、当該画素領
域Ｇを駆動することができなくなり、表示欠陥が発生す
るという問題点がある。MIM素子は不安定な金属−絶縁
体接合部を備えているので、この接合部で不良が発生し
易い上に、その微細構造に起因して接合部に限らず配線
部等のあらゆる場所において接合部のリーク（短絡）や
パターン切れ等が発生する可能性がある。
に形成されたMIM素子に欠陥が発生すると、当該画素領
域Ｇを駆動することができなくなり、表示欠陥が発生す
るという問題点がある。MIM素子は不安定な金属−絶縁
体接合部を備えているので、この接合部で不良が発生し
易い上に、その微細構造に起因して接合部に限らず配線
部等のあらゆる場所において接合部のリーク（短絡）や
パターン切れ等が発生する可能性がある。
MIM素子に接合部のリークが発生すると、第４図に示
すように、通常の動作特性（図中実線）に対して、電流
電圧特性の非線型性が崩れる（図中点線）ため、配線部
２と画素電極４の間の有効な遮断動作ができなくなる。
また、パターン切れの場合はそもそも画素電極４に駆動
電位を供給することが全く不可能になる。
すように、通常の動作特性（図中実線）に対して、電流
電圧特性の非線型性が崩れる（図中点線）ため、配線部
２と画素電極４の間の有効な遮断動作ができなくなる。
また、パターン切れの場合はそもそも画素電極４に駆動
電位を供給することが全く不可能になる。
特に、近年増加傾向にあるノーマリーホワイトタイプ
の液晶表示装置においては、パターン切れの場合は勿論
のこと、リークの場合においても画素電極に供給された
電荷を保持することができなくなるために、当該画素領
域は白点となる。この白点は目立つため、このような不
良が一部にでも発生すると液晶表示装置としては致命的
な欠陥となる。
の液晶表示装置においては、パターン切れの場合は勿論
のこと、リークの場合においても画素電極に供給された
電荷を保持することができなくなるために、当該画素領
域は白点となる。この白点は目立つため、このような不
良が一部にでも発生すると液晶表示装置としては致命的
な欠陥となる。
上記のようなアクティブ素子の欠陥に起因する表示不
良を防止するために、特開平２−271323号に記載されて
いるように、画素電極に対してアクティブ素子を複数直
列に接続する方法がある。この場合には、いずれかのア
クティブ素子にリークが発生しても表示不良とはならな
い利点がある。しかし、この場合には、アクティブ素子
を直列に接続するためにパターン構成が複雑になり製造
が困難になるとともに、アクティブ素子及びこれの直列
回路部にパターン切れが発生した場合には何ら対処する
ことができず、複数のアクティブ素子を接続することに
よりパターン切れの危険性は却って増大するという問題
点がある。
良を防止するために、特開平２−271323号に記載されて
いるように、画素電極に対してアクティブ素子を複数直
列に接続する方法がある。この場合には、いずれかのア
クティブ素子にリークが発生しても表示不良とはならな
い利点がある。しかし、この場合には、アクティブ素子
を直列に接続するためにパターン構成が複雑になり製造
が困難になるとともに、アクティブ素子及びこれの直列
回路部にパターン切れが発生した場合には何ら対処する
ことができず、複数のアクティブ素子を接続することに
よりパターン切れの危険性は却って増大するという問題
点がある。
そこで、本発明は上記問題点を解決するものであり、
アクティブ素子を備えた液晶表示装置において、アクテ
ィブ素子のリークやパターン切れが発生しても当該画素
領域を失うことなく製品化することのできる新規の構造
を実現することにある。
アクティブ素子を備えた液晶表示装置において、アクテ
ィブ素子のリークやパターン切れが発生しても当該画素
領域を失うことなく製品化することのできる新規の構造
を実現することにある。
発明の開示 上記課題を解決するために本発明の液晶表示装置は、
配線層と、前記配線層に導電接続されたアクティブ素子
と、前記アクティブ素子に接続された画素電極を備えた
液晶表示装置において、前記アクティブ素子は複数形成
されており、前記画素電極は複数の分割電極部に分割さ
れており、各前記分割電極部は他の前記分割電極部に容
量結合又は抵抗結合されており、各前記複数のアクティ
ブ素子は、対応する前記分割電極部に接続されているこ
とを特徴とする。
配線層と、前記配線層に導電接続されたアクティブ素子
と、前記アクティブ素子に接続された画素電極を備えた
液晶表示装置において、前記アクティブ素子は複数形成
されており、前記画素電極は複数の分割電極部に分割さ
れており、各前記分割電極部は他の前記分割電極部に容
量結合又は抵抗結合されており、各前記複数のアクティ
ブ素子は、対応する前記分割電極部に接続されているこ
とを特徴とする。
この装置によれば、アクティブ素子にリークが発生し
た場合には、そのアクティブ素子に対応する分割電極部
による表示状態の制御性が低下するので、表示テストに
より不良のアクティブ素子を発見して、その接続を絶つ
ことにより、当該分割電極部は容量結合又は抵抗結合し
た分割電極部によって間接的に駆動され、表示欠陥の発
生が防止される。また、アクティブ素子若しくはその近
傍にパターン切れが発生した場合には、パターン切れし
た分割電極部は容量結合若しくは抵抗結合した分割電極
部によって間接的に駆動され、表示欠陥の発生が防止さ
れる。
た場合には、そのアクティブ素子に対応する分割電極部
による表示状態の制御性が低下するので、表示テストに
より不良のアクティブ素子を発見して、その接続を絶つ
ことにより、当該分割電極部は容量結合又は抵抗結合し
た分割電極部によって間接的に駆動され、表示欠陥の発
生が防止される。また、アクティブ素子若しくはその近
傍にパターン切れが発生した場合には、パターン切れし
た分割電極部は容量結合若しくは抵抗結合した分割電極
部によって間接的に駆動され、表示欠陥の発生が防止さ
れる。
なお、分割電極部の間の結合は容量性の結合部でも抵
抗性の結合部でも、電荷の移動を制限するものであれば
いずれでも良い。また、容量性と抵抗性の双方を備えた
結合状態でも構わない。
抗性の結合部でも、電荷の移動を制限するものであれば
いずれでも良い。また、容量性と抵抗性の双方を備えた
結合状態でも構わない。
ここで、前記アクティブ素子は、第１導電体、絶縁体
及び第２導電体を含んでなり、前記複数の分割電極は、
結合部により各々結合部により結合されており、前記結
合部は、第１導電体、絶縁体又は第２導電体のいずれか
を含むとよい。アクティブ素子が、第１導電体、絶縁体
及び第２導電体を含む構成である場合には、特にリーク
が発生しやすいからである。
及び第２導電体を含んでなり、前記複数の分割電極は、
結合部により各々結合部により結合されており、前記結
合部は、第１導電体、絶縁体又は第２導電体のいずれか
を含むとよい。アクティブ素子が、第１導電体、絶縁体
及び第２導電体を含む構成である場合には、特にリーク
が発生しやすいからである。
さらには、前記複数の分割電極は、容量結合により結
合されており、前記容量結合を行う結合部は、導電体、
及び絶縁体を含んでおり、且つ前記導電体と前記分割電
極部とで前記絶縁体を挟んでなると好ましい。なぜなら
ば、結合部の導電体及び絶縁体として、アクティブ素子
を構成する導電体又は絶縁体用いることにより、製造工
程の増加を防止できるからである。また、分割電極を容
量結合することで、分割電極部間に形成されたコンデン
サにより絶縁層の絶縁不良の発生を防止できるからであ
る。
合されており、前記容量結合を行う結合部は、導電体、
及び絶縁体を含んでおり、且つ前記導電体と前記分割電
極部とで前記絶縁体を挟んでなると好ましい。なぜなら
ば、結合部の導電体及び絶縁体として、アクティブ素子
を構成する導電体又は絶縁体用いることにより、製造工
程の増加を防止できるからである。また、分割電極を容
量結合することで、分割電極部間に形成されたコンデン
サにより絶縁層の絶縁不良の発生を防止できるからであ
る。
また、前記結合部は、遮光機能を具備すると好まし
い。こうすることにより、画素領域内での光漏れを防止
できる。
い。こうすることにより、画素領域内での光漏れを防止
できる。
また、少なくとも１つの前記アクティブ素子は、それ
に対応する前記分割電極部に複数箇所にて接続されてい
ることを特徴とする。この合には、アクティブ素子と分
割電極部との間の導電接続の信頼性が向上する。
に対応する前記分割電極部に複数箇所にて接続されてい
ることを特徴とする。この合には、アクティブ素子と分
割電極部との間の導電接続の信頼性が向上する。
更には、前記分割電極部は、互いに交差する２辺、及
び該２辺の交差部に形成される角部を有し、前記アクテ
ィブ素子は、前記２辺の前記角部近傍にて前記分割画素
電極に接続する構成を採用することにより、スペースを
大きくすることなく十分な接触面積を確保することがで
きる。
び該２辺の交差部に形成される角部を有し、前記アクテ
ィブ素子は、前記２辺の前記角部近傍にて前記分割画素
電極に接続する構成を採用することにより、スペースを
大きくすることなく十分な接触面積を確保することがで
きる。
また、本発明のアクティブ素子基板は、配線層と、前
記配線層に導電接続された２端子非線形素子と、前記ア
クティブ素子に接続された画素電極を基板上に備えたア
クティブ素子基板において、前記アクティブ素子は複数
形成されており、前記画素電極は複数の分割電極部に分
割されており、各前記分割電極部は他の前記分割電極部
に容量結合又は抵抗結合されており、各前記複数のアク
ティブ素子は、対応する前記分割電極部に接続されてい
ることを特徴とする。
記配線層に導電接続された２端子非線形素子と、前記ア
クティブ素子に接続された画素電極を基板上に備えたア
クティブ素子基板において、前記アクティブ素子は複数
形成されており、前記画素電極は複数の分割電極部に分
割されており、各前記分割電極部は他の前記分割電極部
に容量結合又は抵抗結合されており、各前記複数のアク
ティブ素子は、対応する前記分割電極部に接続されてい
ることを特徴とする。
図面の簡単な説明 第１図は、本発明に係る液晶表示装置の実施形態にお
ける一方の基板上のパターン構成を示す透視図である。
ける一方の基板上のパターン構成を示す透視図である。
第２図は、同実施形態における断面構造を模式的に示
す断面説明図である。
す断面説明図である。
第３図は、異なる実施形態における一方の基板上のパ
ターン構成を示す透視図である。
ターン構成を示す透視図である。
第４図は、MIM素子の駆動特性を示すグラフである。
第５図は、従来のMIM素子を備えた液晶表示装置の一
方の基板上のパターン構成を示す透視図である。
方の基板上のパターン構成を示す透視図である。
発明を実施するための最良の形態 次に、図面を参照して本発明に係る液晶表示装置の実
施形態を説明する。第１図は本発明に係る実施形態の液
晶表示装置の一方の透明基板表面の状態を示す平面説明
図（透視図）であり、第２図は、同実施例の断面構造を
模式的に示す断面構造説明図である。
施形態を説明する。第１図は本発明に係る実施形態の液
晶表示装置の一方の透明基板表面の状態を示す平面説明
図（透視図）であり、第２図は、同実施例の断面構造を
模式的に示す断面構造説明図である。
以下に、アクティブ素子の例として、MIM素子を備え
た液晶表示装置について詳細に説明する。
た液晶表示装置について詳細に説明する。
ガラスから成る透明基板10上には、タンタル（Ta）を
スパッタリング法により500〜100Å程度被着して、熱酸
化を施すことにより酸化タンタル膜11を形成する。この
酸化タンタル膜11は無アルカリガラス製の透明基板10と
後述する配線層との密着性を改善するためのものであ
る。
スパッタリング法により500〜100Å程度被着して、熱酸
化を施すことにより酸化タンタル膜11を形成する。この
酸化タンタル膜11は無アルカリガラス製の透明基板10と
後述する配線層との密着性を改善するためのものであ
る。
次に、酸化タンタル膜11の表面上にスパッタリング法
によりタンタルを約1200〜1800Å程度の厚さに被着し、
所定のパターンにパターニングして、配線層（データ
線）12を形成する。この配線層12には、この延長方向に
沿って配置された画素領域Ｇ毎に、延在した２か所の第
１電極部12a,12bが形成される。このとき、上記スパッ
タリング及びパターニング時において同時に、タンタル
からなる結合層13を形成する。
によりタンタルを約1200〜1800Å程度の厚さに被着し、
所定のパターンにパターニングして、配線層（データ
線）12を形成する。この配線層12には、この延長方向に
沿って配置された画素領域Ｇ毎に、延在した２か所の第
１電極部12a,12bが形成される。このとき、上記スパッ
タリング及びパターニング時において同時に、タンタル
からなる結合層13を形成する。
次に、第１電極部12a,12bに陽極酸化処理を施し、そ
の表面に陽極酸化膜12cを形成する。また、島状に形成
された結合層13にはそのままでは陽極酸化処理を施すこ
とができないので、結合層13の表面上には、熱酸化によ
り酸化膜13aを形成する。
の表面に陽極酸化膜12cを形成する。また、島状に形成
された結合層13にはそのままでは陽極酸化処理を施すこ
とができないので、結合層13の表面上には、熱酸化によ
り酸化膜13aを形成する。
その後、上記透明基板10の熱処理（アニール）を窒素
などの不活性ガス中において300〜450℃で２時間程度実
施し、その後、空気中にて急冷した。このように処理し
た液晶基板10の表面上にクロム（Cr）をスパッタリング
法により約1000Å程度の厚さに被着し、一部が上記陽極
酸化膜12c上に形成されるようにしてパターニングを行
って、第２電極層14,15を形成する。
などの不活性ガス中において300〜450℃で２時間程度実
施し、その後、空気中にて急冷した。このように処理し
た液晶基板10の表面上にクロム（Cr）をスパッタリング
法により約1000Å程度の厚さに被着し、一部が上記陽極
酸化膜12c上に形成されるようにしてパターニングを行
って、第２電極層14,15を形成する。
最後に、ITO（インジウム−スズ酸化物）をスパッタ
リング法により約500Å程度の厚さに被着し、パターニ
ングを行って、上記第２電極層14,15に設けられた２か
所の導電接続部14a,14b,15a,15bの表面上に重なるよう
に画素領域Ｇ毎に形成された画素電極となる２つの分割
電極部16,17を設ける。
リング法により約500Å程度の厚さに被着し、パターニ
ングを行って、上記第２電極層14,15に設けられた２か
所の導電接続部14a,14b,15a,15bの表面上に重なるよう
に画素領域Ｇ毎に形成された画素電極となる２つの分割
電極部16,17を設ける。
ここで、分割電極部16及び17は、それぞれ上記結合層
13の表面に形成された酸化膜13aの上に重なるように形
成される。したがって、２つの分割電極部16,17は、結
合層13及び酸化膜13aを介して容量結合され、一体の画
素電極18を構成する。
13の表面に形成された酸化膜13aの上に重なるように形
成される。したがって、２つの分割電極部16,17は、結
合層13及び酸化膜13aを介して容量結合され、一体の画
素電極18を構成する。
このようにして形成された透明基板10に対して、図示
しないシール材及びスペーサを介してもう一方の透明基
板20を接合する。透明基板20の内面上には透明電極21が
形成されている。透明基板10と20との間に所定の液晶を
注入することにより、透明電極21と対向する画素電極18
との間の液晶層によって画素領域Ｇが構成される。
しないシール材及びスペーサを介してもう一方の透明基
板20を接合する。透明基板20の内面上には透明電極21が
形成されている。透明基板10と20との間に所定の液晶を
注入することにより、透明電極21と対向する画素電極18
との間の液晶層によって画素領域Ｇが構成される。
本実施形態においては、画素領域Ｇ毎に２つの分割電
極部16,17が形成され、この分割電極部16,17にそれぞれ
MIM素子が形成されている。また、分割電極部16と17は
相互に結合層13を介して容量結合している。したがっ
て、仮にいずれか一方のMIM素子が接合不良等の欠陥を
持ち、接合部にリークが生じても、分割電極部の間に電
荷の移動は生じないので、もう一方の分割電極部は正常
に動作する。
極部16,17が形成され、この分割電極部16,17にそれぞれ
MIM素子が形成されている。また、分割電極部16と17は
相互に結合層13を介して容量結合している。したがっ
て、仮にいずれか一方のMIM素子が接合不良等の欠陥を
持ち、接合部にリークが生じても、分割電極部の間に電
荷の移動は生じないので、もう一方の分割電極部は正常
に動作する。
一方、不良のMIM素子が接続されている分割電極部で
は、MIM素子のリークにより時間と伴に電位が配線層12
の電位に従って変化する。この変化速度は分割電極部1
6,17と結合層13との酸化膜13aを介した容量結合の静電
容量に依存する。
は、MIM素子のリークにより時間と伴に電位が配線層12
の電位に従って変化する。この変化速度は分割電極部1
6,17と結合層13との酸化膜13aを介した容量結合の静電
容量に依存する。
配線層12と分割電極部16,17のいずれかとの間にパタ
ーン切れが発生した場合には、パターン切れの発生した
当該分割電極部には駆動電位を供給することができなく
なる。しかし、２つの分割電極部16と17は上記結合層13
及び酸化膜13aを介して容量結合しているので、正常な
分割電極部の電位を制御することにより、不良の分割電
極部の電位も間接的に制御することができ、ほぼ正常に
動作させることが可能である。
ーン切れが発生した場合には、パターン切れの発生した
当該分割電極部には駆動電位を供給することができなく
なる。しかし、２つの分割電極部16と17は上記結合層13
及び酸化膜13aを介して容量結合しているので、正常な
分割電極部の電位を制御することにより、不良の分割電
極部の電位も間接的に制御することができ、ほぼ正常に
動作させることが可能である。
この場合、リーク発生時の表示不良の抑制やパターン
切れ発生時の正常動作の確保のためには容量結合部の静
電容量は比較的大きい方が好ましいが、液晶容量や書き
込み時間との関係で適度な容量値に設定されるべきであ
る。本実施形態では、２つの分割電極部16と17の対向辺
の全長に亘って容量結合部が形成されているため、静電
容量を大きくとることができる一方、結合層13を介して
２つのコンデンサが直列接続されていることとなるた
め、１枚の絶縁層を介して結合している場合と較べて容
量値は小さくなる。
切れ発生時の正常動作の確保のためには容量結合部の静
電容量は比較的大きい方が好ましいが、液晶容量や書き
込み時間との関係で適度な容量値に設定されるべきであ
る。本実施形態では、２つの分割電極部16と17の対向辺
の全長に亘って容量結合部が形成されているため、静電
容量を大きくとることができる一方、結合層13を介して
２つのコンデンサが直列接続されていることとなるた
め、１枚の絶縁層を介して結合している場合と較べて容
量値は小さくなる。
また、分割電極部16と17の間の対向辺の全長に亘って
タンタルで形成された結合層13が存在しているため、分
割電極部の間の間隙を光学的に遮断することができるか
ら、画素内のモレを防止できるとともに、配線層12の製
造時に同時に形成することができるので、製造工程を殆
ど変えずに製造できる。
タンタルで形成された結合層13が存在しているため、分
割電極部の間の間隙を光学的に遮断することができるか
ら、画素内のモレを防止できるとともに、配線層12の製
造時に同時に形成することができるので、製造工程を殆
ど変えずに製造できる。
また、分割電極部16と17との間には結合層13を介して
酸化膜13aを２回介在させているため、ピンホール等の
原因による当該容量結合部のリークの発生率を低減する
ことができる。
酸化膜13aを２回介在させているため、ピンホール等の
原因による当該容量結合部のリークの発生率を低減する
ことができる。
一方のMIM素子にリークが発生している場合には、完
成した液晶パネルを全灯状態若しくは中間調状態に保持
してテストを実施し、コントラストの低下した（ノーマ
リーホワイト型の表示体の場合には透過率が大きく、白
く見える）画素領域を特定することにより、リークに起
因する欠陥を発見することができる。欠陥の発生した画
素領域においては、接合不良のMIM素子を特定し、このM
IM素子に対応する配線層と分割電極部との間の導電接続
をレーザ光等により切断することによって、上述のパタ
ーン切れと同様の状態とすることができ、表示不良を解
消することができる。
成した液晶パネルを全灯状態若しくは中間調状態に保持
してテストを実施し、コントラストの低下した（ノーマ
リーホワイト型の表示体の場合には透過率が大きく、白
く見える）画素領域を特定することにより、リークに起
因する欠陥を発見することができる。欠陥の発生した画
素領域においては、接合不良のMIM素子を特定し、このM
IM素子に対応する配線層と分割電極部との間の導電接続
をレーザ光等により切断することによって、上述のパタ
ーン切れと同様の状態とすることができ、表示不良を解
消することができる。
本実施例をノーマリーホワイト型の透過型液晶表示装
置に採用して点灯状態における各画素の透過率を測定し
た。この結果、MIM素子のリーク発生率は約５％、パタ
ーン切れの発生率は１％以下であった。分割電極部の一
方のMIM素子にリークの発生した画素のON透過率は、正
常画素のON透過率を１とすると、1.2程度であり、不良
素子をレーザ切断した後のON透過率は1.05程度となっ
た。また、分割電極部の一方にパターン切れの発生した
画素のON透過率は1.05程度であった。このようにした結
果、白点欠陥の発生率は、レーザ修正後には約10％も低
減され、著しい歩留りの向上が得られた。
置に採用して点灯状態における各画素の透過率を測定し
た。この結果、MIM素子のリーク発生率は約５％、パタ
ーン切れの発生率は１％以下であった。分割電極部の一
方のMIM素子にリークの発生した画素のON透過率は、正
常画素のON透過率を１とすると、1.2程度であり、不良
素子をレーザ切断した後のON透過率は1.05程度となっ
た。また、分割電極部の一方にパターン切れの発生した
画素のON透過率は1.05程度であった。このようにした結
果、白点欠陥の発生率は、レーザ修正後には約10％も低
減され、著しい歩留りの向上が得られた。
上記実施形態では、分割電極部16,17を相互に容量性
の結合部によって接続しているが、酸化膜13aのような
絶縁層を設けることなく、適度な抵抗値を備えた導電性
材料で結合層13及び酸化膜13aの代わりになる抵抗層を
形成することにより、上記とほぼ同様の効果を得ること
も可能である。
の結合部によって接続しているが、酸化膜13aのような
絶縁層を設けることなく、適度な抵抗値を備えた導電性
材料で結合層13及び酸化膜13aの代わりになる抵抗層を
形成することにより、上記とほぼ同様の効果を得ること
も可能である。
この抵抗層は分割電極間の電荷の移動を抑制して、リ
ーク発生時には正常なMIM素子が接続された分割電極部
の電位制御を保証し、パターン切れの発生時には正常な
分割電極部からの電位の伝達を可能にするからである。
抵抗層の抵抗値が大き過ぎて絶縁体に近くなるとパター
ン切れやリーク発生後の修正後の状態で表示不良が発生
し、抵抗層の抵抗値が小さすぎると、リーク発生側の分
割電極を見掛けにより特定することが困難になる。ま
た、抵抗値が小さすぎる場合にはMIM素子の素子特性に
対する許容幅が低下し、リークの程度の小さいMIM素子
に接続された分割電極部を備えた画素についても、正常
な分割電極部への影響が大きくなり、修正する画素数が
増大するという欠点がある。したがって、抵抗層の抵抗
値は、その層厚、層幅、及び合金組成等の材質に応じて
最も好ましい抵抗値に調整される。
ーク発生時には正常なMIM素子が接続された分割電極部
の電位制御を保証し、パターン切れの発生時には正常な
分割電極部からの電位の伝達を可能にするからである。
抵抗層の抵抗値が大き過ぎて絶縁体に近くなるとパター
ン切れやリーク発生後の修正後の状態で表示不良が発生
し、抵抗層の抵抗値が小さすぎると、リーク発生側の分
割電極を見掛けにより特定することが困難になる。ま
た、抵抗値が小さすぎる場合にはMIM素子の素子特性に
対する許容幅が低下し、リークの程度の小さいMIM素子
に接続された分割電極部を備えた画素についても、正常
な分割電極部への影響が大きくなり、修正する画素数が
増大するという欠点がある。したがって、抵抗層の抵抗
値は、その層厚、層幅、及び合金組成等の材質に応じて
最も好ましい抵抗値に調整される。
分割電極部の数は複数であればよく、３以上でもよ
い。第３図は、一つの画素領域Ｇ内に、３つの分割電極
部41,42,43を２つの結合層33,34を介して相互に容量結
合させた画素電極40を形成した場合の平面パターンを示
す。この場合には、配線層32から第１電極部32a,32b,32
c、図示しない陽極酸化膜、第２電極層35,36,37により
３つのMIM素子が形成され、それぞれ分割電極部41,42,4
3に接続されている。
い。第３図は、一つの画素領域Ｇ内に、３つの分割電極
部41,42,43を２つの結合層33,34を介して相互に容量結
合させた画素電極40を形成した場合の平面パターンを示
す。この場合には、配線層32から第１電極部32a,32b,32
c、図示しない陽極酸化膜、第２電極層35,36,37により
３つのMIM素子が形成され、それぞれ分割電極部41,42,4
3に接続されている。
この場合にも、前記の実施形態と同様に、いずれか一
つ若しくはいずれか２つのMIM素子にリーク又はパター
ン切れが発生しても、リーク部分のパターンの切断によ
り表示不良を解消することができ、又はパターン切れが
あっても殆ど支障なく動作させることができる。
つ若しくはいずれか２つのMIM素子にリーク又はパター
ン切れが発生しても、リーク部分のパターンの切断によ
り表示不良を解消することができ、又はパターン切れが
あっても殆ど支障なく動作させることができる。
ここで、３つの分割電極部のうち、２つの分割電極部
41と43に容量結合されている中間の分割電極部42につい
ては、当初からMIM素子を接続しなくてもよい。この場
合には、第１電極部32cと第２電極層36からなるMIM素子
のいずれかの部分がパターン切れしている場合と同等に
なるからである。
41と43に容量結合されている中間の分割電極部42につい
ては、当初からMIM素子を接続しなくてもよい。この場
合には、第１電極部32cと第２電極層36からなるMIM素子
のいずれかの部分がパターン切れしている場合と同等に
なるからである。
本実施形態では、MIM素子の第２電極層と分割電極部
との導電接続部を２か所（第１図及び第２図における14
a,14b,15a,15b、第３図における35a,35b,36a,36b,37a,3
7b）に設けているため、当該部分のパターン切れの可能
性を低減することができる。この場合、導電接続部はMI
M素子の接合部の両側に形成され、しかも、分割電極部
の角部近傍の両側に設けられているため、このような構
造にしてもスペースの増加を最小限に抑制することがで
き、画素面積を殆ど縮小させることがない。
との導電接続部を２か所（第１図及び第２図における14
a,14b,15a,15b、第３図における35a,35b,36a,36b,37a,3
7b）に設けているため、当該部分のパターン切れの可能
性を低減することができる。この場合、導電接続部はMI
M素子の接合部の両側に形成され、しかも、分割電極部
の角部近傍の両側に設けられているため、このような構
造にしてもスペースの増加を最小限に抑制することがで
き、画素面積を殆ど縮小させることがない。
なお、上記実施形態においては、第２電極層14、15を
クロムにより形成しMIM構造としたが、第２電極層を分
割電極部16、17と同じくITOにより形成してもよい。こ
の場合は、第２電極と画素電極を同一の工程により同時
に形成でき、工程数の削減を図ることができる。
クロムにより形成しMIM構造としたが、第２電極層を分
割電極部16、17と同じくITOにより形成してもよい。こ
の場合は、第２電極と画素電極を同一の工程により同時
に形成でき、工程数の削減を図ることができる。
また、上記実施形態においては、透過型の液晶表示装
置を例として説明を行ったが、反射型の液晶表示装置に
おいては、透明な分割電極部16,17の代わりに、他の金
属を用い、画素電極を反射層を兼ねたものとして形成す
ることができる。この場合、当該金属としては、上記第
２電極層14,15と一体に形成できるクロム電極とするこ
とも可能である。
置を例として説明を行ったが、反射型の液晶表示装置に
おいては、透明な分割電極部16,17の代わりに、他の金
属を用い、画素電極を反射層を兼ねたものとして形成す
ることができる。この場合、当該金属としては、上記第
２電極層14,15と一体に形成できるクロム電極とするこ
とも可能である。
また、上記各導電体の材質は上記例に限定されること
なく種々用いることができ、例えば上記タンタルの代わ
りにタンタルを主成分としニオブ、タングステン、アル
ミニウム、モリブデン等を添加した合金を用いてもよ
く、さらに、上記クロムの代わりにチタン、モリブデ
ン、アルミニウム等を用いても良い。
なく種々用いることができ、例えば上記タンタルの代わ
りにタンタルを主成分としニオブ、タングステン、アル
ミニウム、モリブデン等を添加した合金を用いてもよ
く、さらに、上記クロムの代わりにチタン、モリブデ
ン、アルミニウム等を用いても良い。
なお、上記実施形態においては、画素電極の各分割電
極部に一つずつアクティブ素子を接続しているが、分割
電極部に接続されるアクティブ素子は１つに限定される
ことなく、例えば複数のアクティブ素子を分割電極部に
対して直列若しくは並列に接続しても良い。また、分割
電極部の面積は相互に同一でなくとも良く、異なった面
積を持つ分割電極部を設けても良い。
極部に一つずつアクティブ素子を接続しているが、分割
電極部に接続されるアクティブ素子は１つに限定される
ことなく、例えば複数のアクティブ素子を分割電極部に
対して直列若しくは並列に接続しても良い。また、分割
電極部の面積は相互に同一でなくとも良く、異なった面
積を持つ分割電極部を設けても良い。
さらに、上記実施形態では、最も単純な複数の分割電
極部を並列させた例のみを示したが、例えば、各分割電
極部の重心位置がそれぞれ画素領域の略中央部に来るよ
うに、同心円状や同心角形状に複数の分割電極部を設け
ることも可能である。この場合には、パターン切れの発
生した画素やレーザ切断した画素と正常な画素との見か
けの差を低減することができる。
極部を並列させた例のみを示したが、例えば、各分割電
極部の重心位置がそれぞれ画素領域の略中央部に来るよ
うに、同心円状や同心角形状に複数の分割電極部を設け
ることも可能である。この場合には、パターン切れの発
生した画素やレーザ切断した画素と正常な画素との見か
けの差を低減することができる。
産業上の利用可能性 以上のように、本発明は、アクティブ素子を備えた液
晶表示装置において、アクティブ素子のリークやパター
ン切れが発生しても当該画素領域を失うことなく製品化
を可能とする構造を実現している。
晶表示装置において、アクティブ素子のリークやパター
ン切れが発生しても当該画素領域を失うことなく製品化
を可能とする構造を実現している。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇敷 武義 長野県諏訪市大和３丁目３番５号 セイ コーエプソン株式会社内 (72)発明者 齋藤 広美 長野県諏訪市大和３丁目３番５号 セイ コーエプソン株式会社内 (56)参考文献 特開 平３−72324（ＪＰ，Ａ) 特開 平５−273598（ＪＰ，Ａ) 特開 平５−289108（ＪＰ，Ａ) 特開 平３−122618（ＪＰ，Ａ) 特開 平３−210534（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 G02F 1/1343
Claims (7)
- 【請求項１】配線層と、前記配線層に導電接続されたア
クティブ素子と、前記アクティブ素子に接続された画素
電極を備えた液晶表示装置において、 前記アクティブ素子は複数形成されており、 前記画素電極は複数の分割電極部に分割されており、各
前記分割電極部は他の前記分割電極部に容量結合又は抵
抗結合されており、 各前記複数のアクティブ素子は、対応する前記分割電極
部に接続されていることを特徴とする液晶表示装置。 - 【請求項２】請求項１に記載の液晶表示装置において、 前記アクティブ素子は、第１導電体、絶縁体及び第２導
電体を含んでなり、 前記複数の分割電極は、結合部により各々結合部により
結合されており、 前記結合部は、第１導電体、絶縁体又は第２導電体のい
ずれかを含むことを特徴とする液晶表示装置。 - 【請求項３】請求項１、又は請求項２に記載の液晶表示
装置において、 前記複数の分割電極は、容量結合により結合されてお
り、 前記容量結合を行う結合部は、導電体、及び絶縁体を含
んでおり、且つ前記導電体と前記分割電極部とで前記絶
縁体を挟んでなることを特徴とする液晶表示装置。 - 【請求項４】請求項２に記載の液晶表示装置において、 前記結合部は、遮光機能を具備することを特徴とする液
晶表示装置。 - 【請求項５】請求項１又は請求項２に記載の液晶表示装
置において、少なくとも１の前記アクティブ素子は、そ
れに対応する前記分割電極部に複数箇所にて接続されて
いることを特徴とする液晶表示装置。 - 【請求項６】請求項５に記載の液晶表示装置において、 前記分割電極部は、互いに交差する２辺、及び該２辺の
交差部に形成される角部を有し、前記アクティブ素子
は、前記２辺の前記角部近傍にて前記分割画素電極に接
続されることを特徴とする液晶表示装置。 - 【請求項７】配線層と、前記配線層に導電接続された２
端子非線形素子と、前記アクティブ素子に接続された画
素電極を基板上に備えたアクティブ素子基板において、 前記アクティブ素子は複数形成されており、 前記画素電極は複数の分割電極部に分割されており、各
前記分割電極部は他の前記分割電極部に容量結合又は抵
抗結合されており、 各前記複数のアクティブ素子は、対応する前記分割電極
部に接続されていることを特徴とするアクティブ素子基
板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-55202 | 1996-03-12 | ||
| JP5520296 | 1996-03-12 | ||
| PCT/JP1997/000739 WO1997034190A1 (fr) | 1996-03-12 | 1997-03-10 | Dispositif d'affichage a cristaux liquides |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3343739B2 true JP3343739B2 (ja) | 2002-11-11 |
Family
ID=12992096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53242697A Expired - Fee Related JP3343739B2 (ja) | 1996-03-12 | 1997-03-10 | 液晶表示装置、及びアクテイブ素子基板 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP3343739B2 (ja) |
| KR (1) | KR100493491B1 (ja) |
| CN (1) | CN1111757C (ja) |
| TW (1) | TW475085B (ja) |
| WO (1) | WO1997034190A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001188217A (ja) | 1999-10-20 | 2001-07-10 | Sharp Corp | アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法 |
| KR100840312B1 (ko) * | 2001-10-05 | 2008-06-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| KR100895307B1 (ko) * | 2002-09-27 | 2009-05-07 | 삼성전자주식회사 | 복수의 부화소로 이루어진 화소를 구비한 액정 표시 장치 |
| KR100920355B1 (ko) * | 2003-03-28 | 2009-10-07 | 삼성전자주식회사 | 액정 표시 장치용 박막 다이오드 표시판 및 이를 포함하는액정 표시 장치 |
| JP4314926B2 (ja) * | 2003-08-04 | 2009-08-19 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| JP4557800B2 (ja) * | 2005-05-24 | 2010-10-06 | シャープ株式会社 | 液晶表示装置 |
| CN100419558C (zh) * | 2006-11-27 | 2008-09-17 | 友达光电股份有限公司 | 液晶显示面板及其主动元件阵列基板 |
| KR101407287B1 (ko) * | 2006-12-19 | 2014-06-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 리페어 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372324A (ja) * | 1989-08-14 | 1991-03-27 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH03122618A (ja) * | 1989-10-05 | 1991-05-24 | Nec Corp | 薄膜二端子素子型アクティブマトリクス液晶表示装置 |
| JPH03210534A (ja) * | 1990-01-16 | 1991-09-13 | Seiko Instr Inc | 二端子素子 |
| JPH05273598A (ja) * | 1992-03-25 | 1993-10-22 | Seiko Epson Corp | 液晶表示装置 |
| JP3081357B2 (ja) * | 1992-04-15 | 2000-08-28 | 富士通株式会社 | 液晶表示装置及びその製造方法 |
-
1997
- 1997-03-10 KR KR1019970708063A patent/KR100493491B1/ko not_active IP Right Cessation
- 1997-03-10 CN CN97190478A patent/CN1111757C/zh not_active Expired - Fee Related
- 1997-03-10 WO PCT/JP1997/000739 patent/WO1997034190A1/ja active IP Right Grant
- 1997-03-10 JP JP53242697A patent/JP3343739B2/ja not_active Expired - Fee Related
- 1997-03-18 TW TW086103356A patent/TW475085B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990014721A (ko) | 1999-02-25 |
| WO1997034190A1 (fr) | 1997-09-18 |
| CN1111757C (zh) | 2003-06-18 |
| TW475085B (en) | 2002-02-01 |
| KR100493491B1 (ko) | 2005-08-31 |
| CN1190471A (zh) | 1998-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434686A (en) | Active matrix display device | |
| JPH03230125A (ja) | アクティブマトリクス表示装置 | |
| US6191832B1 (en) | Active matrix display device and methods for correcting defect thereof | |
| JP3343739B2 (ja) | 液晶表示装置、及びアクテイブ素子基板 | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| JP2001330850A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JP2002091341A (ja) | 電気光学装置及び電子機器 | |
| JPH0416930A (ja) | アクティブマトリクス型表示装置 | |
| JP3209652B2 (ja) | 液晶表示装置 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 | |
| JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
| JP3380857B2 (ja) | 液晶表示装置 | |
| JPH11119259A (ja) | アクティブマトリクス基板及びこれを用いた液晶表示装置 | |
| KR950004218B1 (ko) | 매트릭스 어드레스 표시장치 및 그 제조방법 | |
| JP3788179B2 (ja) | 液晶装置の製造方法 | |
| JPH04265946A (ja) | アクティブマトリクス表示装置 | |
| JP3102037B2 (ja) | 電気光学装置 | |
| JPH04278928A (ja) | アクティブマトリクス基板 | |
| JPH04278927A (ja) | アクティブマトリクス表示装置 | |
| JPH04278926A (ja) | アクティブマトリクス表示装置 | |
| KR19980040328A (ko) | 액정 표시 장치 | |
| KR20050105049A (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
| JPS63187279A (ja) | マトリクス表示装置 | |
| JP3760967B2 (ja) | アクティブマトリクス基板およびその製造方法ならびに液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |