JPH0372324A - アクティブマトリクス表示装置 - Google Patents

アクティブマトリクス表示装置

Info

Publication number
JPH0372324A
JPH0372324A JP1209767A JP20976789A JPH0372324A JP H0372324 A JPH0372324 A JP H0372324A JP 1209767 A JP1209767 A JP 1209767A JP 20976789 A JP20976789 A JP 20976789A JP H0372324 A JPH0372324 A JP H0372324A
Authority
JP
Japan
Prior art keywords
electrode
divided
electrodes
active matrix
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1209767A
Other languages
English (en)
Inventor
Takayoshi Nagayasu
孝好 永安
Hidenori Otokoto
音琴 秀則
Mikio Katayama
幹雄 片山
Akihiko Imaya
今矢 明彦
Toshihiko Hirobe
広部 俊彦
Ken Kanamori
金森 謙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1209767A priority Critical patent/JPH0372324A/ja
Publication of JPH0372324A publication Critical patent/JPH0372324A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、液晶、EL発光体、プラズマ発光体等と、ア
クティブマトリクス基板とを組み合わせた、アクティブ
マトリクス表示装置に関する。
(従来の技術) 従来より、高い画像品位を要求されるマトリクス表示装
置には、アクティブマトリクス駆動方式が用いられてい
る。この駆動方式では、個々の絵素電極がスイッチング
素子によって選択され、選択された複数の絵素電極によ
って、表示パターンが形成される。
第5図に従来のアクティブマトリクス基板の平面図を示
す。マトリクス状に配された絵素電極8の間に、走査線
として機能するゲートパスライン9が平行し、ゲートパ
スライン9からはゲート電極2が分岐している。ゲート
電極2上にはスイッチング素子として薄膜トランジスタ
(以下では「TFTJと称する)11が形成されている
。ゲートパスライン9に直交して、信号線として機能す
るソースパスライン10が平行している。TFTllの
ソース電極7aは、ソースパスライン10に接続されて
いる。TFTIIのドレイン電極7bは絵素電極8に接
続されている。ゲートパスライン9とソースパスライン
10との間には、基板全面に形成されたゲート絶縁膜が
形成されている。
上述のアクティブマトリクス基板と対向基板との間に、
液晶等の表示媒体が封入され、アクティブマトリクス表
示装置が構成される。このようなアクティブマトリクス
基板上の絵素電極8と、対向基板上の対向電極との間の
表示媒体に電圧が印加され、表示が行われる。
精細な画像表示を行う表示装置のアクティブマトリクス
基板上には、通常、数百〜数百万の絵素電極が形成され
ている。このように多くの絵素電極が形成されたアクテ
ィブマトリクス表示装置では、絵素欠陥の発生が大きな
問題となる。絵素欠陥の発生原因としては、TPT形成
工程に於けるパターニング時のレジスト不良、エツチン
グ不良、薄膜形成工程に於ける膜中の欠陥の発生、或い
は液晶中への導電性異物の混入等が挙げられる。このよ
うな絵素欠陥は画像品位を著しく低下させ、表示装置の
製造歩留りを低下させる大きな原因となっている。
絵素欠陥が発生した場合の画像品位の低下を軽減するた
めに、第6図に示すアクティブマトリクス基板を用いる
ことが提唱されている。このアクティブマトリクス基板
では、絵素電極8は2つの分割電極20,21に分割さ
れ、分割電極20及び21は間隙23を隔てて設けられ
ている。分割電極20及び21には、TFTI 1 a
及びllbが、それぞれドレイン電極22a及び22b
によって接続されている。TFTI 1 a及びllb
のソース74極21a及び2 l bは、同一のソース
パスライン10に接続され、TFTI 1 a及び11
bに共通のゲート電極2は、ゲートパスライン9に接続
されている。従って、分割電極20及び21は同じゲー
トパスライン9及びソースパスライン10によって、同
時に駆動されることになる。
この基板を用いて表示装置を組み立て、第6図に於ける
■−■線に沿って切断した断面図を第7図に示す。ガラ
ス基板1上にタンタル(Ta)から成るゲート電極2が
2500Aの厚さに形成され、ゲート電極2上には酸化
タンタル(Ta2’s)から戊る陽極酸化膜3が300
0大の厚さに形成されている。陽極酸化膜3を覆って全
面に、窒化シリコン(SiNx)から成るゲート絶縁膜
4が3000Åの厚さに堆積されている。
ゲート電極2の上方のゲート絶縁膜4上には、真性半導
体非晶質シリコン(以下ではra−Sl(i)」と称す
る)の半導体層5が1000Åの厚さに形成され、更に
半導体層5上にはn型半導体非晶質シリコン(以下では
ra−3I (n”) Jと称する)のコンタクト層6
.6が500Aの厚さに形成されている。コンタクト層
6.6上には、チタン(T1)から成るソース電極21
a及びドレイン電極22aが3000Åの厚さに形成さ
れ、TFTllaが構成されている。
ゲート絶縁膜4とドレイン電極22aとの上には、IT
Oから成る絵素電極8が1000入の厚さにパターン形
成されている。更に、基板の全面に厚さ3000Aの5
fNXから成る保護膜16、及び配向膜17が形成され
ている。
以上のようにして形成されたアクティブマトリクス基板
に対向する対向基板では、ガラス基板12上にカラーフ
ィルタ14、及びブラックストライプ15が備えられて
いる。更に、対向基板の全面に、ITOから成る対向電
極13及び配向膜18が形成されている。2つの配向膜
17及び18の間に液晶19が封入され、アクティブマ
トリクス表示装置が構成されている。
(発明が解決しようとする課題) このような構成とすることにより、一方の分割電極に欠
陥が発生しても、他方の分割電極が正常に作動するので
、絵素欠陥を目立たないようにすることができる。しか
し、絵素欠陥を生じていない絵素電極では、2つの分割
電極20及び21の間に間隙23が存在し、この間隙2
3と対向電極13との間の液晶19には電圧が印加され
ないので、間隙23の部分は表示には寄与し得ない。そ
のため、以下のような新たな問題が生しる。即ち、ノー
マリホワイトモードの液晶表示装置では、電圧印加時に
於いても光が間隙23を透過するため、コントラストが
低下する。ノーマリブラックモードの液晶表示装置では
、電圧印加時に於いても光は間隙23を透過しないため
、表示画面全体が暗くなる。プラズマ、EL発光体等を
用いた表示装置では、単位面積当りの発光量の低下によ
り、表示画面全体が暗くなる。
本発明はこのような問題点を解決するものであり、本発
明の目的は、絵素欠陥が発生しても画像品位の低下が軽
減され、しかも、表示画面のコントラストや明るさが低
下しないアクティブマトリクス表示装置を提供すること
である。
(課題を解決するための手段) 本発明のアクティブマトリクス表示装置は、少なくとも
一方が透光性を有する一対の基板と、該一対の基板の何
れか一方の基板内面にマトリクス状に配され、2以上の
分割電極に分割された絵素電極と、を備えたアクティブ
マトリクス表示装置であって、互いに隣り合う2つの該
分割電極の隣接領域に於いて、該2つの分割電極が互い
に絶縁膜を介して重畳されており、そのことによって上
記目的が達成される。
(作用) 本発明のアクティブマトリクス表示装置では、絵素電極
が2以上の分割電極に分割されている。
互いに隣合う2つの分割電極の隣接領域に於いて、これ
ら2つの分割電極が互いに絶縁膜を介して重畳されてい
る。このような構成により、分割電極の隣接する領域と
対向電極との間の表示媒体にも電圧が印加され得る。そ
のため、この隣接領域も表示に寄与することができる。
従って、表示画面のコントラストの低下や明るさの低下
が起こらない。
(実施例) 本発明を実施例について以下に説明する。第1図に本発
明の表示装置に用いられるアクティブマトリクス基板の
1実施例を示す。本実施例は透過型の表示装置である。
この表示装置では、絵素電極33は2つの分割電極42
及び43に分割され、分割電極42及び43には、スイ
ッチング素子としてTFT44及び45が、それぞれド
レイン電極55及び56によって接続されている。TF
T44及び45のソース電極53及び54は、同一のソ
ースパスライン31に接続され、TFT44及び45に
共通のゲート電極26は、ゲートパスライン25に接続
されている。従って、分割電極42及び43は、同一の
ゲートパスライン25及び同一のソースパスライン31
によって駆動される。分割電極42及び43が隣接する
領域には、重畳領域57が設けられている。
この基板を用いて表示装置を組み立て、第1図に於ける
■−■線に沿って切断した断面図を第2図に示す。第2
図を参照しながら、TFT44の断面構成について説明
する。TFT45の断面構成もTFT44と同様である
。ガラス基板24上にTaから成るゲート電極26が2
500λの厚さに形成され、ゲート電極26上にはTa
205から成る陽極酸化膜27が3000六の厚さに形
成されている。陽極酸化膜27を覆って、5INXから
成るゲート絶縁膜28が堆積されている。ゲート絶縁膜
28として適切な厚さは2000A=10000^であ
るが、本実施例では3000Aとした。
ゲート電極26の上方のゲート絶縁膜28上には、a−
si (1)から成る半導体層29が1000大の厚さ
に形成され、更に半導体層29上にはa−31(n”)
から成るコンタクト層30,30が500Åの厚さに形
成されている。コンタクト層30.30上にはTIから
成るソース電極53及びドレイン電極55が、3000
Åの厚さに形成されている。
次に、重畳領域57の断面構成について説明する。ガラ
ス基板24上に分割電極42が5n02により、100
OAの厚さに形成されている。分割電極42の側方には
、分割電極43がITOにより、1000Åの厚さに形
成されている。分割電極42及び43が形成されている
領域では、第1図の破線で示すように、該電極42及び
43の外周より内側の部分のゲート絶縁膜28が除去さ
れている。分割電極42及び43が隣接する重畳領域5
7では、ゲート絶縁膜28は該電極42の直上から該電
極43の直下にかけて設けられている。
分割電極42及び43は、重畳部49に於いて互いにゲ
ート絶縁膜28を介して重畳されている。
本実施例では分割電極42上にゲート絶縁膜28を介し
て分割電極43が重畳されることにょうて、重畳領域5
7が形成される例を示したが、分割電極43上にゲート
絶縁膜28を介して分割電極42が重畳されることによ
って、重畳領域57が形成される構成とすることもでき
る。
このようにTFT44、分割電極42及び43、重畳部
57等を形成した基板の全面に、SiN、から戊る保護
膜34が3000Åの厚さに形成されている。更に、保
護膜34上には配向膜35が形成され、アクティブマト
リクス基板が構成される。
このようにして形成されたアクティブマトリクス基板に
対向する対向基板では、ガラス基板36上にカラーフィ
ルタ37及びブラックストライプ38が設けられ、更に
対向基板の全面にITOから成る対向電極39が積層さ
れている。対向電極39上には配向膜40が形成されて
いる。2つの配向膜34及び40の間に液晶41が封入
され、本実施例のアクティブマトリクス表示装置が構成
されている。
本実施例では絵素電極33は2つの分割電極42及び4
3に分割されているので、何れか一方の分割電極に絵素
欠陥を生じても、もう一方の分割電極は正常に作動する
。従って、完全な絵素欠陥となることを避けることがで
きる。
正常な絵素電極33の2つの分割電極42及び43が隣
接する領域には重畳領域57が形成されているので、こ
の領域57と対向電極39との間の液晶41にも電圧が
印加される。そのため、絵素全体の表示面積は減少せず
、表示画面のコントラストの低下や明るさの低下を生じ
ない。
第3図に本発明の表示装置に用いられるアクティブマト
リクス基板の他の実施例を示す。本実施例でも、絵素電
極33は2つの分割電極42及び43に分割され、分割
電極42及び43には、TFT44及び45が、それぞ
れドレイン電極55及び56によって接続されている。
TFT44及び45のソース電極53及び54は、同一
のソースパスライン31に接続され、TFT44及び4
5に共通のゲート電極26は、ゲートlイスライン25
に接続されている。従って、分割電極42及び43は、
同一のゲートパスライン25及び同一のソースパスライ
ン31によって駆動される。分割電極42及び43が隣
接する領域には、重畳領域57が設けられている。
この基板を用いて表示装置を組み立て、第3図に於ける
IV−IV線に沿って切断した断面図を第4図に示す。
本実施例のTFT44及び45の断面構成は、前述の第
2図に示すものと同様である。
絵素電極33及び重畳領域57の断面構成について、第
4図を参照しながら説明する。本実施例では、分割電極
42は下層分割電極42a及び上層分割電極42bの2
層構造から成る。同様に、分割電極43は下層分割電極
43a及び上層分割電極43bの2層構造から成る。ガ
ラス基板24上に下層分割電極42a及び43aがIT
Oにより、500〜700Åの厚さに形成されている。
下層分割電極42a及び43aは間隙47を隔てて設け
られている。下層分割電極42a及び43aが形成され
ている領域では、第3図の破線で示すように、該電極4
2a及び43aの外周より内側の部分のゲート絶縁膜2
8が除去されている。分割電極42と43とが隣接する
重畳領域57では、下層分割電極42a及び43a上に
跨って、ゲート絶縁膜28が残されている。
下層分割電極42a及び43aの上には、それぞれ上層
分割電極42b及び43bがITOにより、500〜7
00^の厚さに形成されている。
上層分割電極42bはドレイン電極55とのコンタクト
を確実にするため、該電極55上にも形成されている。
また、上層分割電極42b及び43bは、重畳領域57
ではゲート絶縁膜28上に形成され、間隙48を隔てて
設けられている。間隙48は下層分割電極42a及び4
3aの間の間隙47とは重畳しないように設けられる。
即ち、間隙47上方には上層分割電極42bが位置し、
間隙48の下方には下層分割電極43aが位置する。
そして、上層分割電極42bと下層分割電極43aとは
ゲート絶縁膜28を介して重畳され、重畳部49を形成
している。
本実施例では上層分割電極42bと下層分割電極43a
とが重畳されることによって、重畳部49が形成されて
いる例を示したが、上層分割電極43bと下層分割電極
42aとが重畳されることによって、重畳部49が形成
される構成とすることもできる。この場合には間隙47
の上方には上層分割電極43bが位置し、間隙48の下
方には下層分割電極42aが位置することになる。
このようにTPT44、分割電極42及び43、重畳部
57等を形成した基板の全面に、S I Nxから成る
保護膜34が3000大の厚さに形成されている。更に
、保護膜34上には配向膜35が形成され、アクティブ
マトリクス基板が構成される。
このようにして形成されたアクティブマトリクス基板に
対向する対向基板は、前述の第2図に示すものと同様で
ある。2つの配向膜35び4oの間に液晶41が封入さ
れ、本実施例のアクティブマトリクス表示装置が構成さ
れている。
本実施例でも絵素電極33は2つの分割電極42及び4
3に分割されているので、何れか一方の分割電極に絵素
欠陥を生じても、もう一方の分割電極は正常に作動する
。従って、完全な絵素欠陥となることを避けることがで
きる。
本実施例に於いても、2つの分割電極42及び43が隣
接する領域に、重畳領域57が形成されている。重畳領
域57には上層分割電極42b及び下層分割電極43a
のうちの何れかが存在するので、この領域57と対向電
極39との間の液晶41にも電圧が印加される。そのた
め、絵素全体の表示面積は減少せず、表示画面のコント
ラストの低下や明るさの低下を生じない。
上記2つの実施例ではスイッチング素子としてTPTを
用いたが、本発明は例えばMIM (金属−絶縁層−金
属)素子、ダイオード、バリスタ等をスイッチング素子
として用いた広範囲の表示装置にも適用することができ
る。
また、上記2つの実施例では絵素電極が2つの分割電極
に分割される場合について説明したが、本発明は絵素電
極を3以上の分割電極に分割した構成とすることもでき
る。
(発明の効果) 本発明のアクティブマトリクス表示装置では、絵素欠陥
が発生しても画像品位の低下が軽減され得る。しかも、
表示画面のコントラストの低下や明るさの低下が起こら
ないので、画像品位の高い表示装置を高い歩留りで得る
ことができ、表示装置のコストダウンに寄与することが
できる。
4、゛  の、 な!a 第1図は本発明の表示装置を構成するアクティブマトリ
クス基板の1実施例の平面図、第2図は第1図の基板を
用いた表示装置の、第1図に於けるn−n線に沿った断
面図、第3図は本発明の表示装置を構成するアクティブ
マトリクス基板の他の実施列の平面図、第4図は第3図
の基板を用いた表示装置の、第3図に於けるIV−IV
線に沿った断面図、第5図は従来のアクティブマトリク
ス基板の平面図、第6図は絵素電極を2つの分割電極に
分割したアクティブマトリクス基板の例を示す図、第7
図は第6図の基板を用いた表示装置の、第6図に於ける
■−■線に沿った断面図である。
24.36・・・ガラス基板、25・・・ゲートパスラ
イン、26・・・ゲート電極、27・・・陽極酸化膜、
28・・・ゲート絶縁膜、29・・・半導体層、3o・
・・コンタクト層、31・・・ソースパスライン、34
・・・保ffl膜、35.40・・・配向膜、39・・
・対向電極、41・・・液晶、42.43・・・分割電
極、42a、43a・・・下層分割電極、42b、43
b・・・上層分割電極、44.45・・・TPT、47
.48・・・間隙、49・・・重畳部、53.54・・
・ソース電極、55.58・・・ドレイン電極、57・
・・重畳領域。
以上

Claims (1)

  1. 【特許請求の範囲】 1、少なくとも一方が透光性を有する一対の基板と、該
    一対の基板の何れか一方の基板内面にマトリクス状に配
    され、2以上の分割電極に分割された絵素電極と、を備
    えたアクティブマトリクス表示装置であって、 互いに隣り合う2つの該分割電極の隣接領域に於いて、
    該2つの分割電極が互いに絶縁膜を介して重畳されてい
    るアクティブマトリクス表示装置。
JP1209767A 1989-08-14 1989-08-14 アクティブマトリクス表示装置 Pending JPH0372324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1209767A JPH0372324A (ja) 1989-08-14 1989-08-14 アクティブマトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1209767A JPH0372324A (ja) 1989-08-14 1989-08-14 アクティブマトリクス表示装置

Publications (1)

Publication Number Publication Date
JPH0372324A true JPH0372324A (ja) 1991-03-27

Family

ID=16578281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1209767A Pending JPH0372324A (ja) 1989-08-14 1989-08-14 アクティブマトリクス表示装置

Country Status (1)

Country Link
JP (1) JPH0372324A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034190A1 (fr) * 1996-03-12 1997-09-18 Seiko Epson Corporation Dispositif d'affichage a cristaux liquides
KR100502904B1 (ko) * 2002-05-02 2005-07-25 삼성에스디아이 주식회사 형광 표시관
KR100515861B1 (ko) * 2001-09-19 2005-09-21 가부시끼가이샤 도시바 자기 발광형 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50102289A (ja) * 1974-01-07 1975-08-13
JPS63309921A (ja) * 1987-06-10 1988-12-19 Hitachi Ltd 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50102289A (ja) * 1974-01-07 1975-08-13
JPS63309921A (ja) * 1987-06-10 1988-12-19 Hitachi Ltd 液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034190A1 (fr) * 1996-03-12 1997-09-18 Seiko Epson Corporation Dispositif d'affichage a cristaux liquides
KR100493491B1 (ko) * 1996-03-12 2005-08-31 세이코 엡슨 가부시키가이샤 액정표시장치
KR100515861B1 (ko) * 2001-09-19 2005-09-21 가부시끼가이샤 도시바 자기 발광형 표시 장치
KR100502904B1 (ko) * 2002-05-02 2005-07-25 삼성에스디아이 주식회사 형광 표시관

Similar Documents

Publication Publication Date Title
KR100250093B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법
KR101201017B1 (ko) 액정 표시 장치 및 그 제조 방법
JP4130490B2 (ja) 液晶表示装置
US6259200B1 (en) Active-matrix display apparatus
KR101848827B1 (ko) 액정표시장치
JPH0651348A (ja) 液晶表示装置およびその製造方法
KR20060136287A (ko) 액정 표시 장치 및 그 제조 방법
JPH11133450A (ja) 液晶表示装置及びその製造方法
JPH08328040A (ja) アクティブマトリックス液晶ディスプレイデバイス
JP2693513B2 (ja) アクティブマトリクス型液晶表示素子
US6885416B2 (en) Flat panel display with a non-matrix light shielding structure
JP2002091342A (ja) マトリクスアレイ基板
KR20070094450A (ko) 픽셀 구조체 및 액정 표시 패널
JPH1082996A (ja) 液晶表示パネル
JP2003029269A (ja) 液晶表示装置及び液晶表示装置の製造方法
US6094248A (en) Circuit array substrate for a display device and a method of making the same
JP2870075B2 (ja) 薄膜トランジスタパネル及び液晶表示装置
JP3102819B2 (ja) 液晶表示装置及びその駆動方法
JPH0372324A (ja) アクティブマトリクス表示装置
JP3591674B2 (ja) 液晶表示装置
JP3552086B2 (ja) 液晶表示装置
JP2741886B2 (ja) 液晶表示装置
JPS6328308B2 (ja)
JP2573730B2 (ja) アクティブマトリクス表示装置
JP2938521B2 (ja) 液晶表示装置