JP3342636B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP3342636B2
JP3342636B2 JP19994696A JP19994696A JP3342636B2 JP 3342636 B2 JP3342636 B2 JP 3342636B2 JP 19994696 A JP19994696 A JP 19994696A JP 19994696 A JP19994696 A JP 19994696A JP 3342636 B2 JP3342636 B2 JP 3342636B2
Authority
JP
Japan
Prior art keywords
resistor
node
resistance
pad
trimming means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19994696A
Other languages
English (en)
Other versions
JPH1051308A (ja
Inventor
雄一 湯浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19994696A priority Critical patent/JP3342636B2/ja
Publication of JPH1051308A publication Critical patent/JPH1051308A/ja
Application granted granted Critical
Publication of JP3342636B2 publication Critical patent/JP3342636B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に、D/A(Digital toAna
log)コンバータおよびA/D(Analog to
Digital)コンバータなどのトリミング精度の
向上に適用して有効な技術に関するものである。
【0002】
【従来の技術】マイクロプロセッサやDSP(Digi
tal Signal Prosessor)などの半
導体集積回路装置には、デジタル信号をアナログ信号に
変換するD/Aコンバータおよびアナログ信号をデジタ
ル信号に変換するA/Dコンバータが広く使用されてい
る。
【0003】本発明者が検討したところによれば、D/
A,A/Dコンバータにおける変換方式の一種としては
抵抗分圧方式が広く知られている。
【0004】この抵抗分圧方式は、抵抗値の等しい2n
個の直列接続された抵抗が設けられ、それらの抵抗の一
方の端部がアナログ電源電圧AVccのパッドに配線に
よって接続され、他方の端部がアナロググランド電位A
Vssのパッドに配線によって接続されており、これら
複数の抵抗の内、任意の接続部での電圧値をD/Aコン
バータでは変換後のアナログ信号として外部に出力し、
A/Dコンバータではデジタル信号を変換するための比
較電圧として用いている。
【0005】そして、アナログ電源電圧AVccのパッ
ドの配線およびアナロググランド電位AVssのパッド
に配線には、製造時のばらつきや誤差によって抵抗値の
異なる、いわゆる、配線の寄生抵抗があるために、レー
ザビームによりトリミングを行うレーザトリミング法や
配線層における一部工程のみを専用マスクを用いて製造
する、いわゆる、マスタスライス法によって変換精度の
トリミングが行われている。
【0006】なお、この種のA/Dコンバータについて
詳しく述べてある例としては、1983年9月25日、
株式会社オーム社発行、米山寿一(著)、「A/Dコン
バータ入門」P152,P153があり、この文献に
は、抵抗分圧方式のA/Dコンバータの回路構成などが
記載されている。
【0007】
【発明が解決しようとする課題】ところが、上記のよう
な抵抗のトリミング法では、次のような問題点があるこ
とが本発明者により見い出された。
【0008】すなわち、レーザトリミング法では、レー
ザビームによってトリミングを行うレーザトリミング装
置などの装置が必要となり、設備や装置コストが大きく
なってしまうという問題がある。
【0009】また、マスタスライス法では、配線設計を
追加しなければならず、マスク修正やそれに伴う設計な
どの工数およびコストが大きくなるという問題がある。
【0010】本発明の目的は、レーザトリミング法やマ
スタスライス法などによるトリミングを不要とし、短時
間で容易に高精度のトリミングを行うことができる半導
体集積回路装置を提供することにある。
【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0012】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0013】すなわち、本発明の半導体集積回路装置
は、第1ノードと第2ノードとの間に直列接続された
n −2個の第1の抵抗と、該第1ノードに接続された第
1の精度トリミング手段と、第2ノードに接続された第
2の精度トリミング手段と、 n −2個の第1の抵抗
互いの接続部、第1ノード、および第2ノードそれぞ
並列接続された複数の選択スイッチとを有し、第1の
精度トリミング手段は、各々パッドを含む複数の第1の
電極部を有し、複数の第1の電極部のパッドと第1ノー
ドとの間の抵抗値は互いに異なる値であり、第2の精度
トリミング手段は、各々パッドを含む複数の第2の電極
部を有し、複数の第2の電極部のパッドと第2ノードと
の間の抵抗値は互いに異なる値であり、ワイヤボンディ
ングにより、複数の第1の電極部のうち、いずれか1つ
にアナログ電源電圧が選択的に供給され、複数の第2の
電極部のうち、いずれか1つにアナロググランド電位が
選択的に供給されるものである。
【0014】また、本発明の半導体集積回路装置は、前
記第1の精度トリミング手段は、複数の第1の電極部と
前記第1ノードとの間に接続された第2の抵抗をさらに
有し、前記第2の精度トリミング手段は、複数の第2の
電極部と第2ノードとの間に接続された第3の抵抗をさ
らに有し、複数の第1の電極部のパッドのうち、第1ノ
ードとの間の抵抗値が第1の抵抗の抵抗値と最も近いパ
ッドが選択され、複数の第2の電極部のパッドのうち、
第2ノードとの間の抵抗値が第1の抵抗の抵抗値と最も
近いパッドが選択されることにより、第1、および第2
の精度トリミング手段の抵抗値を調整するものである。
【0015】それらにより、レーザトリミングやマスタ
スライスなどによる調整が不要となり、精度トリミング
を短時間で容易に行うことができる。
【0016】
【0017】
【0018】以上のことにより、A/D,D/Aコンバ
ータにおけるオフセット精度、フルスケール精度および
絶対精度を向上させることができる。
【0019】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0020】図1は、本発明の一実施の形態による半導
体集積回路装置に設けられた抵抗分圧方式のD/Aコン
バータにおける抵抗分圧回路図である。
【0021】本実施の形態において、半導体集積回路装
置に設けられた抵抗分圧方式のD/Aコンバータにおけ
る抵抗分圧回路1は、抵抗値が全て同じ抵抗(第1の抵
抗手段)Rが直列接続され、これらの抵抗Rの各々の接
続部には2n −1個の選択スイッチが接続され、それら
の内、いずれかの選択スイッチをONとし、その部分に
おける抵抗によって分圧された電圧値をD/Aコンバー
タに設けられたオペアンプに出力するようになってい
る。
【0022】また、抵抗分圧回路1には、抵抗Rよりも
抵抗値が小さい抵抗(第2の抵抗手段)R1ならびに抵
抗(第3の抵抗手段)R2が設けられており、抵抗R1
の一方の端部には、直列接続された抵抗Rの一方の端部
が接続されている。
【0023】さらに、抵抗分圧回路1は、半導体集積回
路装置の外部からアナログ電源電圧AVccが入力され
る半導体集積回路装置に設けられた外部引出線であるリ
ードとボンディングワイヤなどによって電気的に接続さ
れるパッドP1〜P3ならびに抵抗(抵抗手段)Rp
1,Rp2が設けられており、パッドP1と抵抗Rp1
の一方の端部とが接続されている。
【0024】また、パッドP3には、抵抗Rp2の一方
の端部が接続されており、抵抗R1の他方の端部、抵抗
Rp1の他方の端部、抵抗Rp2の他方の端部およびパ
ッドP2が接続されている。
【0025】そして、これらパッドP1と抵抗Rp1,
パッドP2ならびにパッドP3と抵抗Rp2により、そ
れぞれ第1の電極部が構成されている。
【0026】さらに、抵抗分圧回路1は、半導体集積回
路装置の外部からアナロググランド電位AVssが入力
される半導体集積回路装置に設けられた外部引出線であ
るリードとボンディングワイヤなどによって電気的に接
続されるパッドP4〜P6ならびに抵抗(抵抗手段)R
p3,Rp4が設けられており、パッドP4と抵抗Rp
3の一方の端部とが接続されている。
【0027】また、パッドP6には、抵抗Rp4の一方
の端部が接続されており、抵抗R2の他方の端部、抵抗
Rp3の他方の端部、抵抗Rp4の他方の端部およびパ
ッドP5がそれぞれ接続されている。
【0028】そして、これらパッドP4と抵抗Rp3,
パッドP5ならびにパッドP6と抵抗Rp4により、そ
れぞれ第2の電極部が構成されている。
【0029】ここで、抵抗R,R1,R2,Rp1〜R
p4のそれぞれの抵抗値の関係は、R>R1,R>R2
であり、Rp1≠Rp2、Rp3≠Rp4である。
【0030】また、抵抗分圧回路1は、複数の抵抗Rと
抵抗R1,R2との合計が2n 個となっている。
【0031】そして、これら抵抗R1Rp1,Rp2
およびパッドP1〜P3により、精度トリミング手段
(第1の精度トリミング手段)ST1が構成され、抵抗
R2Rp3,Rp4およびパッドP4〜P6によって
精度トリミング手段(第の精度トリミング手段)ST
2が構成されている。
【0032】次に、本実施の形態の作用について説明す
る。
【0033】まず、プローブテストにおいて、オフセッ
ト精度、フルスケール精度ならびに絶対精度の測定を行
い、抵抗R1を含めたパッドP1〜P3の内、これらの
精度が最もよいパッドを選択する。
【0034】ここで、抵抗R1と各々のパッドP1〜P
3を含めた等価の抵抗値は、パッドP1においては、抵
抗Rp1と抵抗R1と配線の寄生抵抗との合成抵抗値と
なり、パッドP2では、抵抗R1と配線の寄生抵抗との
合成抵抗値となり、パッドP3では、抵抗Rp2と抵抗
R1と配線の寄生抵抗との合成抵抗値となる。
【0035】よって、これらの合成抵抗値が抵抗Rの抵
抗値と最も近いパッドP1〜P3の選択を前述したプロ
ーブテストによって行い、前述したアナログ電源電圧A
Vccが入力されるリードとボンディングワイヤによっ
て電気的に接続する。
【0036】また、パッドP4〜P6における選択も、
同様に、パッドP4における抵抗Rp3と抵抗R2と配
線の寄生抵抗との合成抵抗値、パッドP5における抵抗
R2と配線の寄生抵抗との合成抵抗値またはパッドP6
における抵抗Rp4と抵抗R2と配線の寄生抵抗との合
成抵抗値の内、抵抗Rの抵抗値と最も近いパッドP4〜
P6の選択をプローブテストによって行い、前述したア
ナロググランド電位AVssが入力されるリードとボン
ディングワイヤによって電気的に接続する。
【0037】また、パッドP1〜P6は、抵抗Rの抵抗
値に最も近いものを選択するのではなく、選択するパッ
ドP1〜P3、P4〜P6において、予め選択する順番
を決定しておき、設計基準値以内であれば抵抗値に関係
なく、そのパッドを用いるようにしてもよい。
【0038】たとえば、プローブテストにおいて、予め
パッドP2とパッドP5を選択して精度を測定し、その
選択したパッドP2,P5の抵抗値が設計基準値以内で
あれば、それらパッドP2,P5を前述したアナロググ
ランド電位AVssが入力されるリードおよびアナログ
電源電圧AVccが入力されるリードとボンディングワ
イヤによって電気的に接続する。
【0039】また、パッドP2における抵抗値が設計基
準値からはずれていれば、パッドP1における精度を測
定し、そのパッドP1の抵抗値が設計基準値以内である
か否かを判断し、パッドP1が設計基準値以内であれば
パッドP1とアナログ電源電圧AVccが入力されるリ
ードとをボンディングワイヤによって電気的に接続す
る。
【0040】それにより、本実施の形態よれば、プロー
ブテストにおいてワイヤボンディングを行うパッドP1
〜P3およびP4〜P6を選択するだけで高精度のトリ
ミングを行うことができ、オフセット精度、フルスケー
ル精度ならびに絶対精度を向上させることができる。
【0041】また、本実施の形態では、半導体集積回路
装置に設けられた抵抗分圧方式のD/Aコンバータにお
いて、変換したアナログ電圧を出力する抵抗分圧回路1
に精度トリミング手段ST1,ST2を設けたが、抵抗
分圧方式のA/Dコンバータにおけるデジタル信号を変
換する比較電圧を生成する抵抗分圧回路に精度トリミン
グ手段ST1,ST2を設けても良好に高精度のトリミ
ングを行うことができる。
【0042】この場合、A/Dコンバータの抵抗分圧回
路は、図1に示す抵抗分圧回路1と同じ構成でよい。
【0043】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【0044】たとえば、前記実施の形態においては、抵
抗分圧方式のD/A、A/Dコンバータについて記載し
たが、図2に示すように、抵抗R3、2Rによって構成
された電流比較方式のD/A、A/Dコンバータの電流
比較回路2に、抵抗Rp1,Rp2ならびにアナログ電
源電圧AVccが供給されるパッドP1〜P3から構成
される精度トリミング手段(第1の精度トリミング手
段)ST3と抵抗Rp3,Rp4ならびにアナロググラ
ンド電位AVssが供給されるパッドP4〜P6から構
成される精度トリミング手段(第2の精度トリミング手
段)ST4を設けても高精度のトリミングを行うことが
できる。
【0045】さらに、図3に示すように、コンデンサC
1〜C4およびスイッチS1〜S5により構成された電
荷比較方式のD/A、A/Dコンバータの電荷比較回路
3に、同様に、抵抗Rp1,Rp2ならびにアナログ電
源電圧AVccが供給されるパッドP1〜P3から構成
される精度トリミング手段ST3と抵抗Rp3,Rp4
ならびにアナロググランド電位AVssが供給されるパ
ッドP4〜P6から構成される精度トリミング手段ST
4を設けても高精度のトリミングを行うことができる。
【0046】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0047】(1)本発明によれば、最適な第1の電極
部および第2の電極部を選択するだけで、短時間で容易
にオフセット精度、フルスケール精度および絶対精度を
向上させることができる。
【0048】(2)また、本発明では、レーザトリミン
グやマスタスライスなどによる調整が不要となり、設計
効率の向上ならびにテストコストの低減を行うことがで
きる。
【0049】(3)さらに、本発明においては、上記
(1),(2)により、高品質の半導体集積回路装置を製
造することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による半導体集積回路装
置に設けられた抵抗分圧方式のD/Aコンバータにおけ
る抵抗分圧回路図である。
【図2】本発明の他の実施の形態による半導体集積回路
装置に設けられた電流比較方式のD/Aコンバータにお
ける電流比較回路図である。
【図3】本発明の他の実施の形態による半導体集積回路
装置に設けられた電荷比較方式のD/Aコンバータにお
ける電荷比較回路図である。
【符号の説明】
1 抵抗分圧回路 2 電流比較回路 3 電荷比較回路 R 抵抗(第1の抵抗手段) R1 抵抗(第2の抵抗手段) R2 抵抗(第3の抵抗手段) Rp1〜Rp4 抵抗(抵抗手段) R3 抵抗 2R 抵抗 P1〜P6 パッド ST1 精度トリミング手段(第1の精度トリミング手
段) ST2 精度トリミング手段(第2の精度トリミング手
段) ST3 精度トリミング手段(第1の精度トリミング手
段) ST4 精度トリミング手段(第2の精度トリミング手
段) AVcc アナログ電源電圧 AVss アナロググランド電位 C1〜C4 コンデンサ S1〜S5 スイッチ
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03M 1/00 - 1/88 H01L 27/04 H01L 21/822

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 抵抗分圧方式によりデジタル信号をアナ
    ログ信号に変換またはアナログ信号をデジタル信号に変
    換する半導体集積回路装置において、第1ノードと第2ノードとの間に 直列接続された n
    2個の第1の抵抗と、 前記第1ノードに接続された第1の精度トリミング手段
    と、 前記第2ノードに接続された第2の精度トリミング手段
    と、 前記 n −2個の第1の抵抗の互いの接続部、前記第1
    ノード、および前記第2ノードそれぞれ並列接続され
    複数の選択スイッチとを有し、 前記第1の精度トリミング手段は、各々パッドを含む複
    数の第1の電極部を有し、前記複数の第1の電極部のパ
    ッドと前記第1ノードとの間の抵抗値は互いに異なる値
    であり、 前記第2の精度トリミング手段は、各々パッドを含む複
    数の第2の電極部を有し、前記複数の第2の電極部のパ
    ッドと前記第2ノードとの間の抵抗値は互いに異なる値
    であり、 ワイヤボンディングにより、前記複数の第1の電極部の
    うち、いずれか1つにアナログ電源電圧が選択的に供給
    され、前記複数の第2の電極部のうち、いずれか1つに
    アナロググランド電位が選択的に供給される ことを特徴
    とする半導体集積回路装置。
  2. 【請求項2】 請求項1記載の半導体集積回路装置にお
    いて、 前記第1の精度トリミング手段は、前記複数の第1の電
    極部と前記第1ノードとの間に接続された第2の抵抗を
    さらに有し、 前記第2の精度トリミング手段は、前記複数の第2の電
    極部と前記第2ノードとの間に接続された第3の抵抗を
    さらに有し、 前記複数の第1の電極部のパッドのうち、前記第1ノー
    ドとの間の抵抗値が前記第1の抵抗の抵抗値と最も近い
    パッドが選択され、 前記複数の第2の電極部のパッドのうち、前記第2ノー
    ドとの間の抵抗値が前記第1の抵抗の抵抗値と最も近い
    パッドが選択されることにより、前記第1、および第2
    の精度トリミング手段の抵抗値を調整する ことを特徴と
    する半導体集積回路装置。
JP19994696A 1996-07-30 1996-07-30 半導体集積回路装置 Expired - Fee Related JP3342636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19994696A JP3342636B2 (ja) 1996-07-30 1996-07-30 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19994696A JP3342636B2 (ja) 1996-07-30 1996-07-30 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH1051308A JPH1051308A (ja) 1998-02-20
JP3342636B2 true JP3342636B2 (ja) 2002-11-11

Family

ID=16416235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19994696A Expired - Fee Related JP3342636B2 (ja) 1996-07-30 1996-07-30 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP3342636B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3164066B2 (ja) 1998-07-09 2001-05-08 日本電気株式会社 半導体装置
JP2005017116A (ja) 2003-06-26 2005-01-20 Sharp Corp 光学式エンコーダ用受光素子
JP5482221B2 (ja) * 2010-01-22 2014-05-07 株式会社リコー アナログ回路

Also Published As

Publication number Publication date
JPH1051308A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
JP3535526B2 (ja) ユーザ調節可能で製造業者トリム可能のキャパシタンスを有するキャパシタ・アレイおよびその方法
US4573005A (en) Current source arrangement having a precision current-mirror circuit
JPS6225295B2 (ja)
EP1031186A1 (en) R/2r ladder circuit and method for digital-to-analog converter
EP0325378B1 (en) Digital-to-analog converter
JPH0734542B2 (ja) D−a変換回路
JP3342636B2 (ja) 半導体集積回路装置
US3890610A (en) High-precision digital-to-analog converters
GB2236444A (en) Current mirror
JPS59131223A (ja) 廃棄電流切換によるアナログ出力電流における非直線性を減小させるための回路及び方法
JPH0123966B2 (ja)
JPH11186909A (ja) 電界効果トランジスタを含む電気回路及び該トランジスタの校正方法
JP3351167B2 (ja) バッテリ電圧測定装置
JP2004529570A (ja) 集積回路のための改良された反復セル整合法
JP3031582B2 (ja) 半導体集積回路
JP2819787B2 (ja) 定電流源回路
JP3879912B2 (ja) Dacを備えた半導体装置
JPH10126169A (ja) 半導体装置
JPH0755618Y2 (ja) 基準電圧設定回路
JPH08181616A (ja) 半導体集積回路
JPS5827693B2 (ja) マルチラダ−形da変換器
JP2003243984A (ja) 平均増幅器アレイ
JPH0744254B2 (ja) 基準電圧設定回路
JP2764646B2 (ja) 測温抵抗体回路
JPH0571140B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070823

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120823

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120823

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130823

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees