JPH0571140B2 - - Google Patents
Info
- Publication number
- JPH0571140B2 JPH0571140B2 JP60175205A JP17520585A JPH0571140B2 JP H0571140 B2 JPH0571140 B2 JP H0571140B2 JP 60175205 A JP60175205 A JP 60175205A JP 17520585 A JP17520585 A JP 17520585A JP H0571140 B2 JPH0571140 B2 JP H0571140B2
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- circuit
- terminal
- circuit section
- trimming information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009966 trimming Methods 0.000 claims description 46
- 230000003321 amplification Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 101100008044 Caenorhabditis elegans cut-1 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
〔産業上の利用分野〕
本発明は、トリミング方式に係り、特に所望の
増幅利得を抵抗および、または容量等の値を調整
することにより得る類のトリミング回路におい
て、トリミングすべき箇所ならびにビツト等の予
測方式に関するものである。 〔従来の技術〕 集積回路等において、トリミングを施すことに
より、本来所望の値に正確に調整しなければなら
ない場合が多々存在する。例えば、デイジタル・
アナログ変換器（以下DACと記す）および、ア
ナログ・デイジタル変換器（以下ADCと記す）
等を構成する際に、DACの基準電圧は、その
DACおよびADCの変換精度を高く保つために高
精度でなおかつ、所望の絶対値を正確に得る必要
がある。係る場合において、従来はトリミングと
言う技術を用いて基準電圧発生回路の帰還量等を
調整し所望の値を得てきた。 集積回路技術により形成された基準電圧発生回
路の従来例の説明図を第２図に示す。第２図は安
定化電圧発生回路１の出力端子２００１を、出力
端子２００２より反転入力端子II２００３へ帰還
回路が形成されるように構成された演算増幅器２
の非反転入力端子INに接続し、トリミングにより
抵抗３０１ないし３０８より成る抵抗列において
帰還抵抗となる抵抗Rfと入力抵抗となる抵抗Rs
の抵抗比を調整し、その演算増幅器２にかかる増
幅度を変化させ所望の基準電圧を得るところの基
準電圧発生回路である。尚ここでは説明を簡単に
するべく抵抗比の選択条件は８通りとしている。
また第２図において７は緩衝接続された演算増幅
器、８は基準電圧発生回路の出力端子を表わし、
MOSトランジスタ４０１〜４２４は反転回路５
０１〜５０３と共に選択回路を構成し、これら選
択回路は、正電圧端子９と負電圧端子１６に一端
を接続された抵抗１５との間に並列に接続された
３組の高抵抗１００１〜１００３、抵抗１１０１
〜１１０３、低抵抗値を持つ切断部１２０１〜１
２０３の直列接続回路、およびトリミング用端子
１３０１〜１３０３、１４より成る被トリミング
回路にて制御される。係る基準電圧発生回路にお
いてMOSトランジスタ４０１〜４２４がＮ型の
導通特性を持つものと仮定して説明する。トリミ
ングを施す以前のこの基準電圧発生回路の状態
は、被トリミング回路における切断部１２０１〜
１２０３が切断されていないため、高抵抗１００
１と抵抗１１０１の接続点２０１１、高抵抗１０
０２と抵抗１１０２の接続点２０１２、および高
抵抗１００３と抵抗１１０３の接続点２０１３は
全て低電位となつており、反転回路５０１，５０
２および５０３の出力２０１４，２０１５および
２０１６はそれぞれ高電位となつている。このた
めMOSトランジスタ４０１〜４２４のうち、４
０１，４０２，４０３，４０５，４０６，４０
７，４０９，４１２，４１３，４１４，４１７お
よび４１９が導通状態となり、演算増幅器２の出
力端子２００２はMOSトランジスタ４０１，４
０２、および４０３を通して演算増幅器２の反転
入力端子II、２００３に接続され、なおかつ、抵
抗３０１，３０２，……，３０８を通して接地電
位６に接続され、演算増幅器２の増幅度は１とな
り、基準電圧発生回路の出力端子８には、安定化
電圧発生回路１の出力電圧そのものが出力され
る。 このような回路において、従来は、トリミング
を行なう以前に出力端子８の電圧を測定し、その
値により切断部１２０１，１２０２および１２０
３のいづれかあるいはそれら切断部の組み合わせ
を切断するかを一義的に決定しトリミングを行な
つてきた。すなわち、トリミングを行なう以前に
出力端子８における基準電圧発生回路の出力電圧
を測定し、その測定値より演算増幅器２の帰還回
路の抵抗比すなわち増幅度を決定し切断部１２０
１，１２０２および１２０３のうちトリミングす
べき箇所ならびにビツト等を決定してトリミング
用端子１４を低電圧端子１６ど同電位に接続し、
トリミングを施したい切断部、たとえば１２０１
の場合はトリミング端子１３０１を正電圧端子９
と同電位にすることにより切断部１２０１を切断
し、トリミングを行ない所望の基準電圧を得てい
た。 〔発明が解決しようとする問題点〕 上述した従来のトリミング方式によるトリミン
グ作業において、トリミングすべき箇所ならびに
ビツト等を決定する場合、トリミング時における
判断の誤りにより、他の箇所ならびにビツト等に
トリミングを施してしまつたり、または、上述の
従来例における基準電圧発生回路のごとき、トリ
ミングを施すことによつて所望の値を得る回路を
含む集積回路等の製造時における素子変動、製造
偏差等による抵抗３０１〜３０８の抵抗値等、回
路素子定数のバラツキによる増幅度等の設計値よ
りのズレにより、トリミングを行なつた後の基準
電圧値等トリミングにより調整される値が本来所
望の値を得られずに不良品としてしまう確率が高
いと言う欠点があつた。 〔問題点を解決するための手段〕 本発明は、トリミングを施すべき回路のトリミ
ング用端子に、トリミングを施す以前にトリミン
グ用端子とは別に設けられたテスト用端子の電位
を何段階か制御し、それぞれの電位に対するトリ
ミングを施すべき回路の出力を測定し、それらの
測定値によりトリミングを施すべき箇所ならびに
ビツト等を予測してトリミングすると言う手段を
有している。 〔実施例〕 以下に集積回路技術により形成された基準電圧
発生回路を例にとり、図面を参照して本発明を詳
細に説明する。 第１図に本発明の一実施例の説明図を示す。尚
従来例として示した第２図と同一な箇所には同一
の番号が付してある。つまりMOSトランジスタ
４０１〜４２４および反転回路５０１〜５０３よ
り成る選択回路と正電圧端子９、高抵抗１００１
〜１００３、抵抗１１０１〜１１０３、切断部１
２０１〜１２０３、トリミング用端子１３０１〜
１３０３、１４、抵抗１５、および負電圧端子１
６より成る被トリミング回路との接続部におい
て、高抵抗１００１と抵抗１１０１の接続点２０
１１がMOSトランジスタ４０４，４１０，４１
６，４２２の各ゲート端子および反転回路５０１
の入力端子に接続され、高抵抗１００２と抵抗１
１０２の接続点２０１２が２入力論理和回路１７
０１の１つの入力端子に接続され、この２入力論
理和回路の出力端子２０１９がMOSトランジス
タ４０８，４１１，４２０，４２３の各ゲート端
子および反転回路５０２の入力端子に接続され、
高抵抗１００３と抵抗１１０３の接続点２０１３
が２入力論理和回路１７０２の１つの入力端子に
接続され、この２入力論理和回路１７０２の出力
端子２０２０がMOSトランジスタ４１５，４１
８，４２１，４２４の各ゲート端子および反転回
路５０３の入力端子に接続され、反転回路５０１
の出力端子２０１４がMOSトランジスタ４０１，
４０７，４１３，４１９の各ゲート端子に接続さ
れ、反転回路５０２の出力端子２０１５がMOS
トランジスタ４０２，４０５，４１４，４１７の
各ゲート端子に接続され、反転回路５０３の出力
端子２０１６がMOSトランジスタ４０３，４０
６，４０９，４１２の各ゲート端子に接続されテ
スト用端子１９が選択器１８の入力端子に接続さ
れ、選択器１８の第１の出力端子２０１７が２入
力論理和回路１７０１の他方の入力端子に接続さ
れ、選択器１８の第２の出力端子２０１８が２入
力論理和回路１７０２の他方の入力端子に接続さ
れてなる基準電圧発生回路である。ここで選択器
２は第１表に示すごとき動作を行ない、なおかつ
抵抗３０１〜３０７は単位抵抗値R1、また、抵
抗３０８は抵抗値R2と仮定する。
増幅利得を抵抗および、または容量等の値を調整
することにより得る類のトリミング回路におい
て、トリミングすべき箇所ならびにビツト等の予
測方式に関するものである。 〔従来の技術〕 集積回路等において、トリミングを施すことに
より、本来所望の値に正確に調整しなければなら
ない場合が多々存在する。例えば、デイジタル・
アナログ変換器（以下DACと記す）および、ア
ナログ・デイジタル変換器（以下ADCと記す）
等を構成する際に、DACの基準電圧は、その
DACおよびADCの変換精度を高く保つために高
精度でなおかつ、所望の絶対値を正確に得る必要
がある。係る場合において、従来はトリミングと
言う技術を用いて基準電圧発生回路の帰還量等を
調整し所望の値を得てきた。 集積回路技術により形成された基準電圧発生回
路の従来例の説明図を第２図に示す。第２図は安
定化電圧発生回路１の出力端子２００１を、出力
端子２００２より反転入力端子II２００３へ帰還
回路が形成されるように構成された演算増幅器２
の非反転入力端子INに接続し、トリミングにより
抵抗３０１ないし３０８より成る抵抗列において
帰還抵抗となる抵抗Rfと入力抵抗となる抵抗Rs
の抵抗比を調整し、その演算増幅器２にかかる増
幅度を変化させ所望の基準電圧を得るところの基
準電圧発生回路である。尚ここでは説明を簡単に
するべく抵抗比の選択条件は８通りとしている。
また第２図において７は緩衝接続された演算増幅
器、８は基準電圧発生回路の出力端子を表わし、
MOSトランジスタ４０１〜４２４は反転回路５
０１〜５０３と共に選択回路を構成し、これら選
択回路は、正電圧端子９と負電圧端子１６に一端
を接続された抵抗１５との間に並列に接続された
３組の高抵抗１００１〜１００３、抵抗１１０１
〜１１０３、低抵抗値を持つ切断部１２０１〜１
２０３の直列接続回路、およびトリミング用端子
１３０１〜１３０３、１４より成る被トリミング
回路にて制御される。係る基準電圧発生回路にお
いてMOSトランジスタ４０１〜４２４がＮ型の
導通特性を持つものと仮定して説明する。トリミ
ングを施す以前のこの基準電圧発生回路の状態
は、被トリミング回路における切断部１２０１〜
１２０３が切断されていないため、高抵抗１００
１と抵抗１１０１の接続点２０１１、高抵抗１０
０２と抵抗１１０２の接続点２０１２、および高
抵抗１００３と抵抗１１０３の接続点２０１３は
全て低電位となつており、反転回路５０１，５０
２および５０３の出力２０１４，２０１５および
２０１６はそれぞれ高電位となつている。このた
めMOSトランジスタ４０１〜４２４のうち、４
０１，４０２，４０３，４０５，４０６，４０
７，４０９，４１２，４１３，４１４，４１７お
よび４１９が導通状態となり、演算増幅器２の出
力端子２００２はMOSトランジスタ４０１，４
０２、および４０３を通して演算増幅器２の反転
入力端子II、２００３に接続され、なおかつ、抵
抗３０１，３０２，……，３０８を通して接地電
位６に接続され、演算増幅器２の増幅度は１とな
り、基準電圧発生回路の出力端子８には、安定化
電圧発生回路１の出力電圧そのものが出力され
る。 このような回路において、従来は、トリミング
を行なう以前に出力端子８の電圧を測定し、その
値により切断部１２０１，１２０２および１２０
３のいづれかあるいはそれら切断部の組み合わせ
を切断するかを一義的に決定しトリミングを行な
つてきた。すなわち、トリミングを行なう以前に
出力端子８における基準電圧発生回路の出力電圧
を測定し、その測定値より演算増幅器２の帰還回
路の抵抗比すなわち増幅度を決定し切断部１２０
１，１２０２および１２０３のうちトリミングす
べき箇所ならびにビツト等を決定してトリミング
用端子１４を低電圧端子１６ど同電位に接続し、
トリミングを施したい切断部、たとえば１２０１
の場合はトリミング端子１３０１を正電圧端子９
と同電位にすることにより切断部１２０１を切断
し、トリミングを行ない所望の基準電圧を得てい
た。 〔発明が解決しようとする問題点〕 上述した従来のトリミング方式によるトリミン
グ作業において、トリミングすべき箇所ならびに
ビツト等を決定する場合、トリミング時における
判断の誤りにより、他の箇所ならびにビツト等に
トリミングを施してしまつたり、または、上述の
従来例における基準電圧発生回路のごとき、トリ
ミングを施すことによつて所望の値を得る回路を
含む集積回路等の製造時における素子変動、製造
偏差等による抵抗３０１〜３０８の抵抗値等、回
路素子定数のバラツキによる増幅度等の設計値よ
りのズレにより、トリミングを行なつた後の基準
電圧値等トリミングにより調整される値が本来所
望の値を得られずに不良品としてしまう確率が高
いと言う欠点があつた。 〔問題点を解決するための手段〕 本発明は、トリミングを施すべき回路のトリミ
ング用端子に、トリミングを施す以前にトリミン
グ用端子とは別に設けられたテスト用端子の電位
を何段階か制御し、それぞれの電位に対するトリ
ミングを施すべき回路の出力を測定し、それらの
測定値によりトリミングを施すべき箇所ならびに
ビツト等を予測してトリミングすると言う手段を
有している。 〔実施例〕 以下に集積回路技術により形成された基準電圧
発生回路を例にとり、図面を参照して本発明を詳
細に説明する。 第１図に本発明の一実施例の説明図を示す。尚
従来例として示した第２図と同一な箇所には同一
の番号が付してある。つまりMOSトランジスタ
４０１〜４２４および反転回路５０１〜５０３よ
り成る選択回路と正電圧端子９、高抵抗１００１
〜１００３、抵抗１１０１〜１１０３、切断部１
２０１〜１２０３、トリミング用端子１３０１〜
１３０３、１４、抵抗１５、および負電圧端子１
６より成る被トリミング回路との接続部におい
て、高抵抗１００１と抵抗１１０１の接続点２０
１１がMOSトランジスタ４０４，４１０，４１
６，４２２の各ゲート端子および反転回路５０１
の入力端子に接続され、高抵抗１００２と抵抗１
１０２の接続点２０１２が２入力論理和回路１７
０１の１つの入力端子に接続され、この２入力論
理和回路の出力端子２０１９がMOSトランジス
タ４０８，４１１，４２０，４２３の各ゲート端
子および反転回路５０２の入力端子に接続され、
高抵抗１００３と抵抗１１０３の接続点２０１３
が２入力論理和回路１７０２の１つの入力端子に
接続され、この２入力論理和回路１７０２の出力
端子２０２０がMOSトランジスタ４１５，４１
８，４２１，４２４の各ゲート端子および反転回
路５０３の入力端子に接続され、反転回路５０１
の出力端子２０１４がMOSトランジスタ４０１，
４０７，４１３，４１９の各ゲート端子に接続さ
れ、反転回路５０２の出力端子２０１５がMOS
トランジスタ４０２，４０５，４１４，４１７の
各ゲート端子に接続され、反転回路５０３の出力
端子２０１６がMOSトランジスタ４０３，４０
６，４０９，４１２の各ゲート端子に接続されテ
スト用端子１９が選択器１８の入力端子に接続さ
れ、選択器１８の第１の出力端子２０１７が２入
力論理和回路１７０１の他方の入力端子に接続さ
れ、選択器１８の第２の出力端子２０１８が２入
力論理和回路１７０２の他方の入力端子に接続さ
れてなる基準電圧発生回路である。ここで選択器
２は第１表に示すごとき動作を行ない、なおかつ
抵抗３０１〜３０７は単位抵抗値R1、また、抵
抗３０８は抵抗値R2と仮定する。
以上述べてきたように、本発明を用いてトリミ
ングを施す以前にトリミングを施すべき箇所なら
びにビツト等を正確に予測でき、その後トリミン
グを施すことができるため、判断の誤りや、集積
回路等の製造時における素子変動、製造偏差等に
よる本来設計した値よりのズレ等によるトリミン
グを施すべき箇所ならびにビツト等の誤りによる
トリミング失敗の不良の発生を著しく減少させ、
最少限におさえることができる。なおかつトリミ
ングに費される時間をも節約でき、集積回路等の
応用に非常に有効である。 また、上述の集積回路とは、半導体集積回路の
みならず混成集積回路にも応用できる事はあきら
かである。更に、トリミング用端子とは別に設け
たテスト用端子は１つとは限らず複数個用意して
更に多くの種類の測定が可能になる様にすること
も可能である事はあきらかである。 また、本実施例では基準電圧発生回路のトリミ
ングを例にとつて説明を行なつたが、他のトリミ
ングを施し所望の出力を得る類の回路のトリミン
グに本方式を用いる事ができるのはあきらかであ
る。
ングを施す以前にトリミングを施すべき箇所なら
びにビツト等を正確に予測でき、その後トリミン
グを施すことができるため、判断の誤りや、集積
回路等の製造時における素子変動、製造偏差等に
よる本来設計した値よりのズレ等によるトリミン
グを施すべき箇所ならびにビツト等の誤りによる
トリミング失敗の不良の発生を著しく減少させ、
最少限におさえることができる。なおかつトリミ
ングに費される時間をも節約でき、集積回路等の
応用に非常に有効である。 また、上述の集積回路とは、半導体集積回路の
みならず混成集積回路にも応用できる事はあきら
かである。更に、トリミング用端子とは別に設け
たテスト用端子は１つとは限らず複数個用意して
更に多くの種類の測定が可能になる様にすること
も可能である事はあきらかである。 また、本実施例では基準電圧発生回路のトリミ
ングを例にとつて説明を行なつたが、他のトリミ
ングを施し所望の出力を得る類の回路のトリミン
グに本方式を用いる事ができるのはあきらかであ
る。
第１図は本発明の一実施例の説明図、また第２
図は従来例の説明図である。 なお図において、１……安定化電圧発生回路、
２，７……演算増幅器、３０１〜３０８，１００
１〜１００３，１１０１〜１１０３，１５……抵
抗、４０１〜４２４……MOSトランジスタ、５
０１〜５０３……反転回路、６……接地電位、８
……出力端子、９……正電圧端子、１２０１〜１
２０３……切断部、１３０１〜１３０３，１４…
…トリミング用端子、１６……負電圧端子、１７
０１，１７０２……２入力論理和回路、１８……
選択器、１９……テスト用端子、２００１〜２０
２０……節点である。
図は従来例の説明図である。 なお図において、１……安定化電圧発生回路、
２，７……演算増幅器、３０１〜３０８，１００
１〜１００３，１１０１〜１１０３，１５……抵
抗、４０１〜４２４……MOSトランジスタ、５
０１〜５０３……反転回路、６……接地電位、８
……出力端子、９……正電圧端子、１２０１〜１
２０３……切断部、１３０１〜１３０３，１４…
…トリミング用端子、１６……負電圧端子、１７
０１，１７０２……２入力論理和回路、１８……
選択器、１９……テスト用端子、２００１〜２０
２０……節点である。
Claims (1)
- 【特許請求の範囲】 １ トリミングを施すべき回路部と、前記回路部
に対し第１のトリミング情報を発生する第１の発
生回路部と、前記回路部に対し第２のトリミング
情報を発生する第２の発生回路部と、前記第１の
発生回路部からのトリミング情報と前記第２の発
生回路部からのトリミング情報の論理和を前記回
路部へ送出する論理和回路部とを有し、前記第１
発生回路部のトリミング情報は１回に限り設定可
能とされ、前記第２の発生回路部のトリミング情
報は変更可能とされていることを特徴とするトリ
ミング回路。 ２ トリミングを施すべき回路部に対し１回限り
設定可能な第１のトリミング情報を発生する回路
部と、変更可能な第２のトリミング情報を発生す
る回路部を設け、前記第２のトリミング情報を前
記トリミングを施すべき回路部に供給してその出
力を所望の値とし、当該所望の値となつたときの
前記第２のトリミング情報に基づいて前記第１の
トリミング情報を設定することを特徴とするトリ
ミング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175205A JPS6235661A (ja) | 1985-08-09 | 1985-08-09 | トリミング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175205A JPS6235661A (ja) | 1985-08-09 | 1985-08-09 | トリミング方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6235661A JPS6235661A (ja) | 1987-02-16 |
| JPH0571140B2 true JPH0571140B2 (ja) | 1993-10-06 |
Family
ID=15992129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60175205A Granted JPS6235661A (ja) | 1985-08-09 | 1985-08-09 | トリミング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235661A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4972144A (en) * | 1989-11-28 | 1990-11-20 | Motorola, Inc. | Testable multiple channel decoder |
| US5175547A (en) * | 1992-01-31 | 1992-12-29 | Motorola, Inc. | Method and apparatus for testing an analog to digital converter |
| US5185607A (en) * | 1992-01-31 | 1993-02-09 | Motorola, Inc. | Method and apparatus for testing an analog to digital converter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50129960A (ja) * | 1974-03-20 | 1975-10-14 | ||
| JPS55150207A (en) * | 1979-05-11 | 1980-11-22 | Hitachi Ltd | Trimming device |
-
1985
- 1985-08-09 JP JP60175205A patent/JPS6235661A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50129960A (ja) * | 1974-03-20 | 1975-10-14 | ||
| JPS55150207A (en) * | 1979-05-11 | 1980-11-22 | Hitachi Ltd | Trimming device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6235661A (ja) | 1987-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4150366A (en) | Trim network for monolithic circuits and use in trimming a d/a converter | |
| US7138868B2 (en) | Method and circuit for trimming a current source in a package | |
| US7611279B2 (en) | Temperature sensor providing a temperature signal in digital form | |
| US9281833B2 (en) | Analog-to-digital converter with power supply-based reference | |
| EP0115897B1 (en) | Current source arrangement | |
| JP2008513766A (ja) | デジタル温度センサ及びその較正 | |
| US4642551A (en) | Current to voltage converter circuit | |
| US4647906A (en) | Low cost digital-to-analog converter with high precision feedback resistor and output amplifier | |
| US5446457A (en) | Current-summing digital-to-analog converter with binarily weighted current sources | |
| JP2008198817A (ja) | 半導体装置およびそのトリミング方法 | |
| JPH0571140B2 (ja) | ||
| JPH11186909A (ja) | 電界効果トランジスタを含む電気回路及び該トランジスタの校正方法 | |
| US4668903A (en) | Apparatus and method for a temperature compensated reference voltage supply | |
| JP2003042870A (ja) | センサ用温度特性補正回路装置及びセンサの温度特性補正方法 | |
| Saul et al. | Techniques and technology for high-speed D—A conversion | |
| US5923209A (en) | Two trim current source and method for a digital-to-analog converter | |
| JPS6258571B2 (ja) | ||
| JPS6243162A (ja) | 集積回路のトリミング方法 | |
| JPS6276325A (ja) | 集積回路とそのトリミング方法 | |
| JP3031582B2 (ja) | 半導体集積回路 | |
| US20240012436A1 (en) | Power supply, method for voltage compensation and electronic device | |
| JPS61171226A (ja) | アナログ・デジタル変換装置 | |
| JP3468197B2 (ja) | 可変増幅装置の利得測定方法 | |
| JPH06224701A (ja) | シュミットトリガ回路 | |
| JPH11145393A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |