JP2004529570A - 集積回路のための改良された反復セル整合法 - Google Patents
集積回路のための改良された反復セル整合法 Download PDFInfo
- Publication number
- JP2004529570A JP2004529570A JP2002587930A JP2002587930A JP2004529570A JP 2004529570 A JP2004529570 A JP 2004529570A JP 2002587930 A JP2002587930 A JP 2002587930A JP 2002587930 A JP2002587930 A JP 2002587930A JP 2004529570 A JP2004529570 A JP 2004529570A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- cell
- mismatch
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Investigating Or Analysing Biological Materials (AREA)
- Logic Circuits (AREA)
Abstract
Description
【0001】
本発明は、正しく正確な回路動作に適合するように設計され、反復出力回路を備えた反復セルを持った集積回路に関し、さらに、セルの不整合だけでなく出力回路の不整合の弊害を減らす手段を持った集積回路に関する。
【背景技術】
【0002】
特定の回路の動作を保証するために、整合した方法で動作するように設計された多くの反復セルを含む、集積回路が数多くある。そのようなセルは、例えば、電流源により与えられて、対応する出力信号を作り出す抵抗のようなインピーダンス素子を含むことがしばしばある。アナログ・ディジタル(A/D)変換器とディジタル・アナログ(D/A)変換器は、そのような反復セルとよく組み合わされる装置の例である。
【0003】
【特許文献1】
米国特許第5,175,550号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
そのような集積回路によく起こる問題の一つは、実際の装置では、セル間の実際の整合が、望むほど高くない結果、装置の性能は満足できるものではないことである。例えば、フラッシュタイプのA/D変換器において、典型的には、従来そのような変換器で使用される比較器の一部を形成する反復セル間の不整合は、出力の微分線形性および積分線形性に悪影響を与えるだろう。従って、そのような集積回路を持った処理済みモノリシックチップのいかなるグループにおいても、高性能の仕様に合致する部品の数は、いくつかの回路素子のパラメータの公称値から少しずれることから起こる様々な不整合により、希望するよりずっと少ないであろう。集積回路内における反復セル間の不整合のこの問題を解決する試みがなされてきた。
【0005】
一つの方法においては、全てのセルが、対応する出力信号を作り出す電流(等しい値になるように設計される)を運ぶ抵抗(等しいオームの値を持つ)を含んでいる。出力信号におけるセルの不整合の影響を避けるために、等しい値を持つ抵抗のネットワークが回路に加えられ、各ネットワークの抵抗は、特許文献1に開示されるように、近接するセル抵抗の組の対応する端部間で接続される。これは、セル不整合への対応としては役に立つが、実際に使用する際には、各セルは、希望する精度を得るために、正しく整合されなくてはならないレベルシフト回路あるいは駆動回路のような一つあるいは組になった出力回路と結びついている。
【0006】
従って、本発明の目的は、セルの不整合だけでなく出力回路の不整合の弊害を減らす集積回路を提供することである。
さらに、本発明の目的は、少ない部品を追加することで、セル不整合だけでなく出力回路の不整合の弊害を減らすような集積回路を提供することである。
【0007】
さらに、本発明の目的は、簡単なインピーダンスネットワークで、セル不整合だけでなく出力回路の不整合の弊害を減らすような集積回路を提供することである。
本発明は、反復集積回路内のセルの不整合と、関連する出力回路の不整合の両方の弊害を、セルと出力回路の有効出力を変更する回路を形成するインピーダンスを用いて減らすことができるということを具現化することから得られる。
【課題を解決するための手段】
【0008】
本発明は、それぞれの入力に応答する出力信号を作り出すための多くの反復セルを含んだ集積回路を特徴とする。各セルは、そこを通って流れる電流源からの電流に備えるための二つの端子を持って、対応するセル出力信号を作り出す回路要素を含んでいる。インピーダンスネットワークは、各々が、回路要素の個々の組の対応する端子間で接続される一組のインピーダンス要素を含んでおり、その組の各回路要素は個々のセルの一部を形成する。インピーダンス要素によって、そこを通り、出力信号上のセル不整合の影響を減らすような電流の流れができる。出力回路は、各セルと結びついており、各出力回路は、関連する電流源からそこを通って流れる電流に備える二つの端子を持った回路素子を含み、対応する出力信号を作り出す。出力回路の不整合の影響を減らすための改良点は、各々が回路素子の個々の組の対応する端子間で接続されるインピーダンス要素の第2の組を持った第2インピーダンスネットワークを含んでおり、その組の各回路素子で、個々の出力回路の一部を形成する。第2インピーダンス要素によって、そこを通って、出力信号上の出力回路不整合の影響を減らす電流を流すことができる。
【0009】
本発明は、また、個々の入力に応答して、出力信号を作り出すための多くの反復セルを含んだ集積回路を特徴としている。各セルは、出力回路出力信号を作り出すためのセル出力信号に応答する出力回路に結びついている。出力回路の各々は、関連する電流源からのそこを通って流れる電流に備える二つの端子を持った回路素子を含み、対応する出力回路出力信号を作り出す。セル不整合と出力回路不整合の影響を減らすための改良点は、回路素子の個々の組の対応する端子間で各々接続される一組のインピーダンス要素を持ったインピーダンスネットワークを含んでいる。その組の各回路素子は、個々の出力回路の一部を形成する。インピーダンス要素は、出力信号上のセル不整合と出力回路不整合の影響を減らす。
【0010】
他の目的と特徴と利点は、以下の実施形態の説明と添付の図面とから、当業者には思いつくであろう。
【発明を実施するための最良の形態】
【0011】
図1には、フラッシュコンバータに使われる、例えばプリアンプや比較器のようなセル14,16,18が示される。各セル14,16,18には、トランジスタ20と22及び電流源24のような多くの回路素子が含まれる。さらに含まれるのは、一組の抵抗26と28である。図1には、3つのセルだけが示されているが、通常これよりも多い。フラッシュコンバータが正確に動作するために、トランジスタ20と22は、抵抗26と28と同じでなくてはならない。加えて、回路素子は、他の全てのセルと同じでなくてはならないため、セル16の中のトランジスタ30と32は互いに同じであり、かつセル14のトランジスタ20と22と同じでなくてはならない。電流源34は、電流源24と同じでなくてはならず、加えて抵抗36と38は互いに同じで、抵抗26と28に同じであるはずである。同様に、セル18において、トランジスタ40と42は、互いに同じであり、トランジスタ20,22及び30,32とも同じでなくてはならず、電流源44は、電流源34と24と同じであり、抵抗46と48は、抵抗26,28,36,38と同じでなくてはならない。
【0012】
フラッシュコンバータの一部として集積回路12を見ると、トランジスタ22,32,42への入力50,52,54は、それぞれ基準入力であり、参照番号50は(n−1)、参照番号52は(n)、参照番号54は(n−1)を表している。トランジスタ20と30と40への他の入力は、56と58と60において表される信号入力である。図示のために、参照番号54は+1ボルト、参照番号52は+2ボルト、参照番号50は+3ボルトであると仮定する。そして、全ての入力56と58と60において現れる入力を2.5ボルトと仮定すると、セル14は、入力56における2.5ボルトが、入力50における+3ボルトよりも低いと感知するだろう。これによって、点62は+5ボルトに上がり、点64は4ボルトに下がる。似たことが、セル16に起こり、点68は+5ボルトに上がり、点66は4ボルトに下がり、セル18に関して、点72は+5ボルトになり、点70は4ボルトになる。もちろん、これは、セルの各々の中の回路要素は全て互いに平衡が取られ同じであると仮定している。例として、中でセル16が不整合な要素であり、入力信号が2ボルトであるとすると、セル14は、2ボルトの入力信号は、基準電圧の3ボルトよりも低いことを示し、再び点62は5ボルトになり、点64は4ボルトになる。飛んでセル18へ下がり、点60における2ボルトは、54における+1基準電圧よりも高いため、点70は4ボルトになり、点72は+5ボルトになる。さらに、点60は、その中に不平衡な回路要素を持つと仮定すると、正しくない位置で高くなったり低くなったりの切り替わりがあり、コンバータの出力が不正確になる。
【0013】
そのような不整合の要素の弊害を除くために、図1に示される従来技術は、同じ抵抗82と84と86と88と90と92と94と96を含む、インピーダンスネットワーク80を加えている。次に、セル14は一方に切り換えられ、セル18は反対方向に切り換えられ、セル16は抵抗ラダーから電気的に絶縁され(すなわち、点102と68及び点100と66の間が接続されない)、点64は4ボルト、点72は+5ボルト、点68は抵抗92と94が等しいために4.5ボルトである。同様に、点62が+5ボルトになり、点70が4ボルトになるので、点66も4.5ボルトである。次に、要素がセル16の中で不整合であると仮定すると、点100における電圧を4.4ボルトに、点102における電圧を4.6ボルトに設定する結果になる。
【0014】
次に、セル16が電気的に抵抗ラダーに接続されると仮定する(すなわち、点102と68が接続され、点100と66が接続される)。この状態で、点102における電圧が点68の電圧よりも高いので、電流は、点102からの矢印104で示されるように外側へ流れる。反対に、矢印106で示したように、4.4ボルトという値は点66における4.5ボルトより低いので、電流は、点100に流れ込む。この電流の流れが、不整合の回路要素の弊害を減らすものである。構成と動作と理論を含む、これに関するさらなる説明は特許文献1により十分に示されており、ここにその全体を参考のために組み入れる。
【0015】
いくつかの応用例において、セル14と16と18は、図2の出力回路110と112と114と116と118と120を伴っている。各出力回路は、出力回路110の中のトランジスタ122と抵抗124と電流源125、出力回路112の中のトランジスタ126と抵抗128と電流源129、出力回路114の中のトランジスタ130と抵抗132と電流源133、出力回路116の中のトランジスタ134と抵抗136と電流源137、出力回路118の中のトランジスタ138と抵抗140と電流源141、出力回路120の中のトランジスタ142と抵抗144と電流源145、のような一つあるいは二つ以上の回路素子を含んでいる。別々に示されているが、出力回路110と112は、以降に言及するように、単一の出力回路を構成する。出力回路114と116、出力回路118と120も同様である。これら回路素子122〜144内の不平衡の弊害を調整するために、抵抗152と154と156と158と160と162と164と166を含む第2インピーダンスネットワーク150が、本発明に従って提供される。この第2インピーダンスネットワーク150は、第1インピーダンスネットワーク80がセル内の不平衡を補償するのと同じように、出力回路110〜120における不平衡を調整するように動作する。
【0016】
より簡単な設計の他の実施形態において、セル14と16と18、および出力回路110と112と114と116と118と120の両方を、抵抗182と184と186と188と190と192と194と196を含んだ図3の単一のインピーダンスネットワーク180による全ての不整合に対して補償することができる。こうして、抵抗182〜196からなるネットワークは、それが回路要素の不整合のせいにしろ、あるいは出力回路内の回路素子の不整合のせいにしろ、不平衡あるいは不整合のある全てのセルとそれに関連した出力回路に電流を供給したり、そこから電流を吸い出したりする役割を果たす。ここまで、抵抗で実現するインピーダンスネットワークによる実施形態を示してきたが、これは、本発明の必要な制限では無く、他にコンデンサのようなインピーダンスを使用することができる。さらに、本発明は、バイポーラ接合のトランジスタを用いた回路に制限されるのでは無く、他のトランジスタ回路、例えばMOSFETタイプの素子を用いた回路に応用可能である。
【0017】
ここに説明した実施形態は、出力回路を含むものとして開示したが、反復セルを持った集積回路の分野の当業者ならば、出力回路という用語には、例えば、2段増幅回路やラッチ回路や出力駆動回路(図2の110,112で示したような)が含まれると言うことを理解されよう。
【0018】
本発明の特別な特徴が、いくつかの図面に示されており、他には示されていないが、これは便宜のためであり、各特徴は、本発明に従って、他の特徴のいくつかあるいは全てと組み合わせることができる。ここで使用される“含む(including)”や“備える(comprising)”や“持つ(having)”や“共に(with)”の言葉は、広く総合的に解釈されるべきものであり、物理的な内部接続に限定するものでは無い。さらに、本願明細書内に開示される全ての実施形態は、それらのみが可能な実施形態であると取るべきでは無い。
【0019】
他の実施形態は、当業者ならば、考え付くであろうし、本発明の特許請求の範囲内にあるものである。
【図面の簡単な説明】
【0020】
【図1】セル不整合の影響を減らす従来技術による、モノリシックチップの集積回路上の反復セルの要素を、追加された抵抗ネットワークと共に示す図である。
【図2】出力回路不整合の影響を減らすために追加されたインピーダンスネットワークを備えた、図1に示されるのと似た図である。
【図3】セルの不整合と同様に、出力回路の不整合を補償するための単一抵抗ネットワークのみを用いた、図1に示されるのと似た図である。
【符号の説明】
【0021】
12…集積回路
14,16,18…セル
20,22,30,32,40,42、122,126,130,134,138,
142…トランジスタ
24,34,44,125,129,133,137,141,145…電流源
26,28,36,38,46,48,82,84,86,88,90,92,94,
96,152,154,156,158,160,162,164,166…抵抗
50,52,54…基準入力
56,58,60…信号入力
80…インピーダンスネットワーク
110,112,114,116,118,120…出力回路
150…第2インピーダンスネットワーク
Claims (2)
- 個々の入力に応答して出力信号を作り出すために多くの反復セルを含む集積回路において、
前記セルの各々は、そこを通って流れる電流源からの電流に備えるための二つの端子を持った回路要素を含み、対応するセル出力信号を作り出し、インピーダンスネットワークは、各々が、前記回路要素の個々の組の対応する端子間で接続される一組のインピーダンス要素を含んでおり、前記組の各回路要素は個々のセルの一部を形成し、前記インピーダンス要素によって、そこを通り、前記出力信号上のセル不整合の影響を減らすような電流の流れができ、出力回路は、各セルと結びついており、各出力回路は、関連する電流源からそこを通って流れる電流に備える二つの端子を持った回路素子を含み、対応する出力信号を作り出し、出力回路の不整合の影響を減らすための改良点は、
各々が前記回路素子の個々の組の対応する端子間で接続される、インピーダンス要素の第2の組を含む第2インピーダンスネットワークを備えており、その組の各回路素子で、個々の出力回路の一部を形成し、第2インピーダンス要素によって、そこを通って、出力信号上の出力回路不整合の影響を減らす電流を流すことができる
ことを特徴とする集積回路。 - 個々の入力に応答して、出力信号を作り出すための多くの反復セルを含んだ集積回路において、各セルは、出力回路出力信号を作り出すための前記セル出力信号に応答する出力回路に結びついており、前記出力回路の各々は、関連する電流源からのそこを通って流れる電流に備える二つの端子を持った回路素子を含み、対応する出力回路出力信号を作り出し、セル不整合と出力回路不整合の影響を減らすための改良点は、
前記回路素子の個々の組の対応する端子間で各々接続される一組のインピーダンス要素を含んだインピーダンスネットワークを備え、その組の各回路素子は、個々の出力回路の一部を形成し、前記インピーダンス要素は、出力信号上のセル不整合と出力回路不整合の影響を減らすことを特徴とする集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/851,658 US6480136B1 (en) | 2001-05-08 | 2001-05-08 | Modified repetitive cell matching technique for integrated circuits |
PCT/US2002/011772 WO2002091583A1 (en) | 2001-05-08 | 2002-04-12 | Modified repetitive cell matching technique for integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004529570A true JP2004529570A (ja) | 2004-09-24 |
JP4125602B2 JP4125602B2 (ja) | 2008-07-30 |
Family
ID=25311323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002587930A Expired - Fee Related JP4125602B2 (ja) | 2001-05-08 | 2002-04-12 | 集積回路のための改良された反復セル整合法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6480136B1 (ja) |
EP (1) | EP1386402B1 (ja) |
JP (1) | JP4125602B2 (ja) |
AT (1) | ATE413731T1 (ja) |
DE (1) | DE60229737D1 (ja) |
WO (1) | WO2002091583A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738788B1 (en) * | 2002-04-17 | 2004-05-18 | Icid, Llc | Database system using a record key having some randomly positioned, non-deterministic bits |
US6802447B2 (en) * | 2002-08-26 | 2004-10-12 | Icid, Llc | Method of authenticating an object or entity using a random binary ID code subject to bit drift |
JP3830914B2 (ja) * | 2003-05-09 | 2006-10-11 | Necエレクトロニクス株式会社 | A/d変換器用の繰り返し性のセルを含むモノリシックチップの集積回路 |
US9354890B1 (en) | 2007-10-23 | 2016-05-31 | Marvell International Ltd. | Call stack structure for enabling execution of code outside of a subroutine and between call stack frames |
US7841436B2 (en) | 2008-01-21 | 2010-11-30 | Amigo Mobility International | Personal mobility vehicle |
US9582443B1 (en) | 2010-02-12 | 2017-02-28 | Marvell International Ltd. | Serial control channel processor for executing time-based instructions |
US9098694B1 (en) * | 2011-07-06 | 2015-08-04 | Marvell International Ltd. | Clone-resistant logic |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4309768A (en) * | 1979-12-31 | 1982-01-05 | Bell Telephone Laboratories, Incorporated | Mismatch detection circuit for duplicated logic units |
US5175550A (en) | 1990-06-19 | 1992-12-29 | Analog Devices, Inc. | Repetitive cell matching technique for integrated circuits |
US5835048A (en) | 1997-01-22 | 1998-11-10 | Broadcom Corporation | Analog-to-digital converter with improved cell mismatch compensation |
US6014098A (en) | 1997-01-22 | 2000-01-11 | Broadcom Corporation | Analog to digital converter |
US6161213A (en) * | 1999-02-17 | 2000-12-12 | Icid, Llc | System for providing an integrated circuit with a unique identification |
US6356225B1 (en) * | 1999-12-14 | 2002-03-12 | Maxim Integrated Products, Inc. | Averaging cell mismatches in integrated circuits |
-
2001
- 2001-05-08 US US09/851,658 patent/US6480136B1/en not_active Expired - Lifetime
-
2002
- 2002-04-12 DE DE60229737T patent/DE60229737D1/de not_active Expired - Lifetime
- 2002-04-12 WO PCT/US2002/011772 patent/WO2002091583A1/en active Application Filing
- 2002-04-12 JP JP2002587930A patent/JP4125602B2/ja not_active Expired - Fee Related
- 2002-04-12 AT AT02769266T patent/ATE413731T1/de not_active IP Right Cessation
- 2002-04-12 EP EP02769266A patent/EP1386402B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1386402A1 (en) | 2004-02-04 |
WO2002091583A1 (en) | 2002-11-14 |
EP1386402B1 (en) | 2008-11-05 |
US20020167435A1 (en) | 2002-11-14 |
JP4125602B2 (ja) | 2008-07-30 |
US6480136B1 (en) | 2002-11-12 |
DE60229737D1 (de) | 2008-12-18 |
EP1386402A4 (en) | 2006-06-07 |
ATE413731T1 (de) | 2008-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950012976B1 (ko) | Cmos 디지탈/아날로그 변환기 회로 | |
KR100196632B1 (ko) | 전압 폴로워 증폭기 구조의 완전 차동 플래시 아날로그/디지탈 변환기 | |
US4573005A (en) | Current source arrangement having a precision current-mirror circuit | |
JPS61210723A (ja) | デジタル‐アナログ変換器 | |
EP0219682B1 (en) | A current to voltage converter circuit | |
GB2236444A (en) | Current mirror | |
EP0536209B1 (en) | Repetitive cell matching technique for integrated circuits | |
JP4125602B2 (ja) | 集積回路のための改良された反復セル整合法 | |
US5606288A (en) | Differential transimpedance amplifier | |
US7394421B2 (en) | Fast analogue-to-digital converter | |
EP1050104A1 (en) | A current generator for delivering a reference current of which the value is proportional to the absolute temperature | |
WO2019189602A1 (ja) | トラック・アンド・ホールド回路 | |
US6677784B2 (en) | Low voltage bipolar logic and gate device | |
JPH06268523A (ja) | D/a変換器 | |
US20030034829A1 (en) | Apparatus for on-chip reference voltage generator for receivers in high speed single-ended data link | |
JP3830914B2 (ja) | A/d変換器用の繰り返し性のセルを含むモノリシックチップの集積回路 | |
JP4586025B2 (ja) | アナログ/デジタルコンバータ用の比較回路 | |
JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
JPH11145835A (ja) | ラダー抵抗 | |
JPH1155119A (ja) | アナログ−デジタル変換器 | |
JPH10509002A (ja) | Ic構成部分のためのウェーハ段階での温度補償 | |
JPS6240814A (ja) | 遅延回路 | |
JPH09139642A (ja) | 増幅器 | |
JPS61196622A (ja) | デイジタル・アナログ変換器 | |
JPH07154260A (ja) | 半導体集積回路、及びd/aコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070131 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |