JP4586025B2 - アナログ／デジタルコンバータ用の比較回路 - Google Patents

Description

本発明はアナログ／デジタルコンバータ用の比較回路に関する。比較回路は各々が変換されるアナログ電圧を基準電圧と比較する、比較器のネットワークを備える。変換されるアナログ電圧は一般にそれらが基準電圧との比較を行う時に、ネットワークの比較器の全体集合が同じアナログ電圧を受けることを可能にするサンプルホルダーから生じる。

比較器により受電される基準電圧は、アナログ電圧が変化できる範囲にわたり分配される。分配は一般に該範囲にわたって均一であり、それは例えば全てが同じ値の抵抗器のネットワークを用いて得られ、そして比較器の供給電圧の電源端子間に直列につながれている。実質的に比較器と同じだけ多くの抵抗器が存在する。基準電圧はそのとき様々な抵抗器間の接続点においてタップで取り出される。

各々の比較器は一つが直接出力、もう一方がインバース出力の二つの出力を備える。その出力に存在する電圧はアナログ電圧と、関連する比較器により受電される基準電圧の間の電位差に依存する。図１は比較器のネットワーク内のランクｎ−１、ｎ、及びｎ＋１の三つの比較器Ｃに関する直接出力Ｏｎ−１、Ｏｎ、及びＯｎ＋１に存在する電圧における、アナログ電圧Ｖの関数としての変遷を示す三つの曲線を表わす。これらの三つの比較器はそれぞれ基準電圧Ｖｒｅｆ ｎ−１、Ｖｒｅｆ ｎ、及びＶｒｅｆ ｎ＋１を受電する。該比較器は同範囲にわたるそれらの分配において類似の基準電圧を受電する。

与えられた比較器、例えばランクｎの比較器について、その応答が完全であったならば、アナログ電圧Ｖが基準電圧Ｖｎに等しい時はその直接出力に存在する電圧Ｏｎがゼロになるはずである。しかしながら、比較器の応答は完全ではなく、オフセット電圧と呼ばれる電圧の偏差が基準電圧Ｖｒｅｆ ｎと、ランクｎの比較器の直接出力においてゼロの電圧Ｏｎを生じるアナログ電圧Ｖの間で確認される。実際に、各々の比較器Ｃは他の比較器に関係なくそれ自体のオフセット電圧を有することが認められる。図１において、ランクｎ−１の比較器Ｃはオフセット電圧Ｏｆｆｓｅｔ ｎ−１を有し、ランクｎの比較器Ｃはオフセット電圧Ｏｆｆｓｅｔ ｎを、そしてランクｎ＋１の比較器Ｃはオフセット電圧Ｏｆｆｓｅｔ ｎ＋１を有する。オフセット電圧はマイナスあるいはプラスであってもよい。それらの値はアナログ／デジタルコンバータの様々な比較器に対してランダムに分配される。これらのオフセット電圧はコンバータの精度を低下させ、コンバータがそれにより作られている電子構成部品のサイズが小さくなる場合に、該電圧が増加する傾向があることが認められる。

更に、アナログ／デジタルコンバータの分解能ＬＳＢは、コンバータの出力において低位ビットの値を修正するアナログ電圧における偏差によって表わされうる。分解能ＬＳＢは次のように表わされる。

ここで、Ｖｐｅａｋ／ｐｅａｋはコンバータが変換可能なアナログ電圧の最大振幅を表わし、ｎはネットワーク内の比較器の数である。分解能ＬＳＢがオフセット電圧の３倍未満の場合、コンバータの線形性のロスが存在し、低位ビットはもはや有効でない。

本発明の目的はこれらオフセット電圧の影響を、隣接するコンバータにわたりそれらを平均することによって減らすことにある。この減少はコンバータの分解能の改善を可能にする。

従って、本発明の主題は各々が変換されるアナログ電圧と、該アナログ電圧が変化できる範囲にわたり分配されている基準電圧とを比較し、各々の比較器が直接出力及びインバース出力を含む比較器のネットワークを備え、直接又はインバースの各出力が電圧トラッカーの入力に接続され、各々の電圧トラッカーの出力が、同範囲にわたりそれらの分配において類似の基準電圧を受ける、比較器の直接出力に存在する電圧の平均である平均電圧をその出力で供給する抵抗器の第一ネットワークの入力か、あるいは同範囲にわたりそれらの分配において類似の基準電圧を受ける、比較器のインバース出力に存在する電圧の平均である平均電圧をその出力で供給する抵抗器の、第二ネットワークの入力のいずれかに接続されることを特徴とするアナログ／デジタルコンバータ用の比較回路である。

本発明は例としての目的で与えられ、添付図により例示されている実施形態の詳細な説明を読むことによって、より良く理解され、他の利点は明らかになろう。

図２は各々が変換されるアナログ電圧Ｖを基準電圧と比較する比較器のネットワークを備えた比較回路１を表わす。図２において、三つの比較器Ｃｎ−１、Ｃｎ、及びＣｎ＋１が表わされており、ｎは比較器のネットワーク内のそれらのランクを表わす。各々の比較器は二つの入力を備え、アナログ電圧Ｖはこれらの入力の一つに存在する。その他の入力は各比較器Ｃに特有の基準電圧を受ける。三つの比較器Ｃｎ−１、Ｃｎ、及びＣｎ＋１はそれぞれ、比較器の供給電圧Ｖｃｃの電源の端子間に全てが直列に接続されている抵抗器Ｒのネットワークを用いて得られる基準電圧Ｖｒｅｆ ｎ−１、Ｖｒｅｆ ｎ、及びＶｒｅｆ ｎ＋１を受ける。各々の比較器Ｃｎ−１、Ｃｎ、又はＣｎ＋１は、一つがそれぞれ直接出力Ｏｎ−１、Ｏｎ、又はＯｎ＋１と、その他がそれぞれインバース出力

である二つの出力を備える。その出力に存在する電圧は、アナログ電圧Ｖと、関連する比較器Ｃにより受電される基準電圧Ｖｒｅｆ ｎ−１、Ｖｒｅｆ ｎ、又はＶｒｅｆ ｎ＋１の間の電位差に依存する。各種の比較器Ｃの出力に存在する電圧は、例えば図１に表わされているように変化する。与えられた比較器Ｃについてインバース出力

に存在する電圧は、それが供給する平均電圧に対するその直接出力Ｏに存在する電圧と対称な電圧に等しい。

各々の直接出力Ｏｎ−１、Ｏｎ、又はＯｎ＋１、あるいはインバース出力

は電圧トラッカーＡの入力に接続されている。各々の電圧トラッカーＡは、それが接続され非常に低い出力インピーダンスを有する比較器の、その出力に存在する電圧に等しい電圧を供給する。

各々の電圧トラッカーＡの出力は、その出力Ｏ’ｎ−１、Ｏ’ｎ、及びＯ’ｎ＋１において、比較器Ｃｎ−１、Ｃｎ、及びＣｎ＋１の直接出力に存在する電圧の平均である平均電圧を供給する抵抗器の第一ネットワーク２の入力か、又はその出力

において、比較器Ｃｎ−１、Ｃｎ、及びＣｎ＋１のインバース出力に存在する電圧の平均である平均電圧を供給する抵抗器の、第二ネットワークの入力につながれている。図２に詰め込み過ぎないように、抵抗器の第一ネットワーク２のみが表わされている。抵抗器の二つのネットワークは同じ構造を有することが有利である。

抵抗器の各ネットワークは、一方でＲ１、Ｒ２、もう一方でＲ３、Ｒ４の二つの同じ直列抵抗器の、二つの同じ対の直列の第一集合、及び一方でＲ５、Ｒ６、もう一方でＲ７、Ｒ８の二つの同じ直列抵抗器の、二つの同じ対の直列の第二集合を備える。抵抗器のネットワークの入力は、直列の第一集合の端部及び中間点により構成され、抵抗器のネットワークの出力は、直列の第二集合の端部及び中間点により構成され、第一集合の抵抗器の第一対と第二対の中間点は、それぞれ第二集合の抵抗器の第一対と第二対の中間点に接続されている。抵抗器のネットワークのこの構造は、全ての比較器Ｃの出力まで接続することが出来るように繰り返され、従って比較器Ｃの出力Ｏの数だけの抵抗器のネットワーク出力Ｏ’の数を備える。

第一ネットワーク２の出力Ｏ’ｎの伝達関数はそのとき以下のように表わすことができる。

第一の二つの抵抗器のネットワークは、比較器の各種のオフセット電圧による統計誤差を減らすことを可能にする。より正確には、ネットワークの比較器Ｃの集合におけるオフセット電圧の標準偏差σを決定することができる。第一の抵抗器ネットワークの伝達関数を用いて、抵抗器の第一ネットワーク２の出力から見た比較器の等価標準偏差σ’を決定することが可能である。等価標準偏差σ’は以下のように表わされうる。

比較器のオフセット電圧の影響におけるこの減少は、実際に低位ビットの分解能の改善を可能にする。

電圧トラッカーＡと抵抗器のネットワークの組合せは、比較器のネットワークの出力に関して、抵抗器のネットワークの出力におけるゲインを失わないようにすることができる。電圧トラッカーＡ無しでは、比較器のオフセット電圧の影響における減少は少ないであろう。

抵抗器の第一ネットワーク２の出力Ｏ’ｎ−１、Ｏ’ｎ、及びＯ’ｎ＋１は、電圧トラッカーＡを経由して、抵抗器の第三ネットワークの隣接する入力に存在する電圧の平均である平均電圧をその出力Ｏ’’ｎ−１、Ｏ’’ｎ、及びＯ’’ｎ＋１において供給する抵抗器の、第三ネットワーク３の入力に接続されることが有利である。同様に、抵抗器の第二ネットワークの出力

は電圧トラッカーＡを経由して、抵抗器の第四ネットワークの隣接する入力に存在する電圧の平均である平均電圧をその出力

において供給する抵抗器の、第四ネットワークの入力に接続される。前記のように図２に詰め込み過ぎないよう、抵抗器の第四ネットワークは表わされていない。抵抗器の四つのネットワークは同じ構造を有することが有利である。抵抗器の第二ネットワーク３の出力Ｏ’’ｎの伝達関数は以下のように表わすことができる。

前記のように、等価標準偏差σ’’は以下のように表わすことができる。

ここで比較器Ｃのオフセット電圧の影響において相当な減少を見ることができ、この減少は抵抗器のネットワークの第二段階を用いて得られる。抵抗器のネットワーク間に接続されている電圧トラッカーＡはゲインのあらゆるロスを回避する。本発明はここに記述されている二つの下流側の電圧トラッカーを用いて以前のネットワークからの関係を解かれた、別々の抵抗器の二つのネットワークを一緒に連鎖させることにより一般化しうる。それにもかかわらず、この連鎖形成はその上にアナログ／デジタルコンバータが作られる基板上に存在する構成部品の数を相当に増加させる。

本発明は全てが並列に働く比較器を備えた比較回路構成について実施可能である。この構成は英語文献において「フラッシュ」（「ｆｌａｓｈ」）という名で良く知られている。本発明はまた並列に働く、より少数の比較器を備えたいわゆる「折りたたみ」（仏文「ｅｎ ｒｅｍｐｌｉｅｍｅｎｔ」、英文「ｆｏｌｄｉｎｇ」）比較回路構成についても実施可能である。これらの比較器は次にその範囲にわたり数回使用される。この構成は文献で良く知られている。

それに加圧されるアナログ電圧Ｖの関数としての、比較器の直接出力に存在する電圧の変遷を示す数本の曲線を表わす（この図については既に上述した）。 数個の隣接する比較器の直接出力の電圧平均化を行うことを可能にする、抵抗器の幾つかのネットワークを備える比較回路を表わす。

Claims (4)

1. アナログ／デジタルコンバータ用の比較回路であって、
   各々が変換されるアナログ電圧（Ｖ）と、該アナログ電圧（Ｖ）が変化できる範囲にわたり分配されている基準電圧（Ｖｒｅｆ）とを比較し、各々の比較器（Ｃ）が直接出力（Ｏ）及びインバース出力
   

   

   を含む比較器（Ｃ）のネットワークを備え、
   直接（Ｏ）又はインバース
   

   

   の各出力が電圧トラッカー（Ａ）の入力に接続され、各々の電圧トラッカー（Ａ）の出力が、同範囲にわたりそれらの分配において類似の基準電圧（Ｖｒｅｆ）を受ける、比較器（Ｃ）の直接出力（Ｏ）に存在する電圧の平均である平均電圧をその出力（Ｏ’）で供給する抵抗器（Ｒ１〜Ｒ８）の第一ネットワーク（２）の入力か、あるいは同範囲にわたりそれらの分配において類似の基準電圧（Ｖｒｅｆ）を受ける、比較器（Ｃ）のインバース出力
   

   

   に存在する電圧の平均である平均電圧をその出力
   

   

   で供給する抵抗器の、第二ネットワークの入力のいずれかに接続されることを特徴とする比較回路。
2. 抵抗器の第一ネットワーク（２）の出力（Ｏ’）が、電圧トラッカー（Ａ）を用いてその出力（Ｏ’’）で抵抗器の第三ネットワーク（３）の隣接する入力に存在する電圧の平均である平均電圧を供給する抵抗器（Ｒ１〜Ｒ８）の、第三ネットワーク（３）の入力に接続され、
   抵抗器の第二ネットワークの出力
   

   

   が、電圧トラッカー（Ａ）を用いてその出力
   

   

   で抵抗器の第四ネットワークの隣接する入力に存在する電圧の平均である平均電圧を供給する抵抗器の、第四ネットワークの入力に接続されることを特徴とする請求項１に記載の比較回路。
3. 抵抗器のネットワーク（２、３）が同じ構造を有することを特徴とする請求項１〜２のいずれか一項に記載の比較回路。
4. 抵抗器の各ネットワークが、一方で（Ｒ１、Ｒ２）、もう一方で（Ｒ３、Ｒ４）の二つの同じ直列抵抗器の、二つの同じ対の直列の第一集合、及び一方で（Ｒ５、Ｒ６）、もう一方で（Ｒ７、Ｒ８）の二つの同じ直列抵抗器の、二つの同じ対の直列の第二集合を備え、そして抵抗器のネットワークの入力が、直列の第一集合の端部及び中間点により構成され、抵抗器のネットワークの出力が、直列の第二集合の端部及び中間点により構成されて、第一集合の抵抗器の第一対と第二対の中間点が、それぞれ第二集合の抵抗器の第一対と第二対の中間点に接続されることを特徴とする請求項３に記載の比較回路。

Images