JP3326002B2 - 酸化物半導体を用いたトランジスタおよびその製造方法、エッチピットの深さの制御方法 - Google Patents
酸化物半導体を用いたトランジスタおよびその製造方法、エッチピットの深さの制御方法Info
- Publication number
- JP3326002B2 JP3326002B2 JP07587994A JP7587994A JP3326002B2 JP 3326002 B2 JP3326002 B2 JP 3326002B2 JP 07587994 A JP07587994 A JP 07587994A JP 7587994 A JP7587994 A JP 7587994A JP 3326002 B2 JP3326002 B2 JP 3326002B2
- Authority
- JP
- Japan
- Prior art keywords
- etch pit
- layer
- thin film
- transistor
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、酸化物半導体基板の
表面処理におけるエッチピットを利用した、積層型の酸
化物半導体トランジスタ（酸化物トランジスタ）に関す
る。
表面処理におけるエッチピットを利用した、積層型の酸
化物半導体トランジスタ（酸化物トランジスタ）に関す
る。
【０００２】
【従来の技術】従来の酸化物半導体を用いたトランジス
タの一例が、文献：「電子情報通信学会技術研究報告
ＳＣＥ９３−４（１９９３）ｐｐ．２１−２５」に記載
されている。この文献によれば、ＮｂをドープしたＳｒ
ＴｉＯ3 基板の主表面上に（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜
をベース層として設けてある。そして、このベース層上
にコレクタ電極を兼ねるＩｎのコレクタ層を設けてあ
る。また、基板の裏面にはエミッタ電極が設けてあり、
ベース層上にはベース電極が設けてある。このような積
層型のトランジスタでは、ベース／コレクタ接合の面積
がエミッタ／ベース接合の面積よりも狭い、いわゆるエ
ミッタダウンの構造となっている。
タの一例が、文献：「電子情報通信学会技術研究報告
ＳＣＥ９３−４（１９９３）ｐｐ．２１−２５」に記載
されている。この文献によれば、ＮｂをドープしたＳｒ
ＴｉＯ3 基板の主表面上に（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜
をベース層として設けてある。そして、このベース層上
にコレクタ電極を兼ねるＩｎのコレクタ層を設けてあ
る。また、基板の裏面にはエミッタ電極が設けてあり、
ベース層上にはベース電極が設けてある。このような積
層型のトランジスタでは、ベース／コレクタ接合の面積
がエミッタ／ベース接合の面積よりも狭い、いわゆるエ
ミッタダウンの構造となっている。
【０００３】
【発明が解決しようとする課題】しかしながら、エミッ
タダウンの構造のトランジスタでは、ベース／コレクタ
接合の面積に比べて、エミッタ／ベース接合面積が広い
ため、エミッタからベースに注入された電子の分布がコ
レクタ／ベース接合の面積よりも広くなる。その結果、
エミッタ注入効率が小さくなり、トランジスタの増幅率
が小さくなるという問題点があった。
タダウンの構造のトランジスタでは、ベース／コレクタ
接合の面積に比べて、エミッタ／ベース接合面積が広い
ため、エミッタからベースに注入された電子の分布がコ
レクタ／ベース接合の面積よりも広くなる。その結果、
エミッタ注入効率が小さくなり、トランジスタの増幅率
が小さくなるという問題点があった。
【０００４】このため、エミッタ注入効率の良い、酸化
物半導体を用いたトランジスタの実現が望まれていた。
物半導体を用いたトランジスタの実現が望まれていた。
【０００５】また、半導体基板にエッチピットを形成す
る際、エッチングの時間を制御することによってエッチ
ピットを形成することが考えられる。しかし、エッチピ
ットは１０秒程度のエッチングで形成されてしまう。こ
のため、エッチング時間によるエッチピットの深さの制
御は困難であった。このため、エッチピットの深さの容
易な制御方法の実現が望まれていた。
る際、エッチングの時間を制御することによってエッチ
ピットを形成することが考えられる。しかし、エッチピ
ットは１０秒程度のエッチングで形成されてしまう。こ
のため、エッチング時間によるエッチピットの深さの制
御は困難であった。このため、エッチピットの深さの容
易な制御方法の実現が望まれていた。
【０００６】
【課題を解決するための手段】この出願にかかる第１の
発明の酸化物半導体を用いたトランジスタによれば、エ
ミッタ層を兼ねる、Ｎｂ（ニオブ）またはＶ（バナジウ
ム）がドープされたＳｒＴｉＯ3 （ストロンチウムタイ
タネート）からなる酸化物半導体基板（以下、ＳＴＯ基
板とも称する）の主表面上に、絶縁性ＳｒＴｉＯ3 層を
具え、この絶縁性ＳｒＴｉＯ3 層（以下、ＳｒＴｉＯ3
をＳＴＯとも称する）の表面から、酸化物半導体基板に
達するエッチピットが設けてあり、このエッチピットお
よびこのエッチピットの周囲の絶縁性ＳｒＴｉＯ3 層の
表面の一部分上に、（Ｂａ，Ｒｂ）ＢｉＯ3 （以下、Ｂ
ＲＢＯとも称する）または（Ｂａ，Ｋ）ＢｉＯ3 （ＢＫ
ＢＯとも称する）薄膜からなるベース層を具え、このベ
ース層上の、少なくともエッチピットを含む領域に、Ａ
ｌ（アルミニウム）、Ｉｎ（インジウム）またはＣｒ
（クロム）からなるコレクタ層を具えてなることを特徴
とする。
発明の酸化物半導体を用いたトランジスタによれば、エ
ミッタ層を兼ねる、Ｎｂ（ニオブ）またはＶ（バナジウ
ム）がドープされたＳｒＴｉＯ3 （ストロンチウムタイ
タネート）からなる酸化物半導体基板（以下、ＳＴＯ基
板とも称する）の主表面上に、絶縁性ＳｒＴｉＯ3 層を
具え、この絶縁性ＳｒＴｉＯ3 層（以下、ＳｒＴｉＯ3
をＳＴＯとも称する）の表面から、酸化物半導体基板に
達するエッチピットが設けてあり、このエッチピットお
よびこのエッチピットの周囲の絶縁性ＳｒＴｉＯ3 層の
表面の一部分上に、（Ｂａ，Ｒｂ）ＢｉＯ3 （以下、Ｂ
ＲＢＯとも称する）または（Ｂａ，Ｋ）ＢｉＯ3 （ＢＫ
ＢＯとも称する）薄膜からなるベース層を具え、このベ
ース層上の、少なくともエッチピットを含む領域に、Ａ
ｌ（アルミニウム）、Ｉｎ（インジウム）またはＣｒ
（クロム）からなるコレクタ層を具えてなることを特徴
とする。
【０００７】この出願にかかる第２の発明の酸化物半導
体を用いたトランジスタの製造方法によれば、Ｎｂまた
はＶがドープされたＳｒＴｉＯ3 からなる酸化物半導体
基板の主表面上に、絶縁性ＳｒＴｉＯ3 層を形成する工
程と、絶縁性ＳｒＴｉＯ3 の表面から酸化物半導体基板
に達するエッチピットを形成する工程と、エッチピット
およびエッチピットの周囲の絶縁性ＳｒＴｉＯ3 層の表
面の一部分上に、（Ｂａ，Ｒｂ）ＢｉＯ3 または（Ｂ
ａ，Ｋ）ＢｉＯ3 薄膜からなるベース層を形成する工程
と、ベース層上の、少なくともエッチピットを含む領域
に、Ａｌ、ＩｎまたはＣｒからなるコレクタ層を形成す
る工程とを含むことを特徴とする。
体を用いたトランジスタの製造方法によれば、Ｎｂまた
はＶがドープされたＳｒＴｉＯ3 からなる酸化物半導体
基板の主表面上に、絶縁性ＳｒＴｉＯ3 層を形成する工
程と、絶縁性ＳｒＴｉＯ3 の表面から酸化物半導体基板
に達するエッチピットを形成する工程と、エッチピット
およびエッチピットの周囲の絶縁性ＳｒＴｉＯ3 層の表
面の一部分上に、（Ｂａ，Ｒｂ）ＢｉＯ3 または（Ｂ
ａ，Ｋ）ＢｉＯ3 薄膜からなるベース層を形成する工程
と、ベース層上の、少なくともエッチピットを含む領域
に、Ａｌ、ＩｎまたはＣｒからなるコレクタ層を形成す
る工程とを含むことを特徴とする。
【０００８】また、この出願にかかる第３の発明のエッ
チピットの深さの制御方法によれば、単結晶の半導体基
板の主表面上に、薄膜を形成する工程と、この薄膜の表
面から半導体基板に達するエッチピットを形成する工程
とを含み、薄膜の厚さを制御することによって半導体基
板に形成されるエッチピットの深さを制御することを特
徴とする。
チピットの深さの制御方法によれば、単結晶の半導体基
板の主表面上に、薄膜を形成する工程と、この薄膜の表
面から半導体基板に達するエッチピットを形成する工程
とを含み、薄膜の厚さを制御することによって半導体基
板に形成されるエッチピットの深さを制御することを特
徴とする。
【０００９】
【作用】この出願にかかる第１の発明の酸化物半導体を
用いたトランジスタによれば、ＳＴＯ基板上に絶縁性Ｓ
ＴＯ膜を形成し、ＳＴＯ基板に達するエッチピットを設
けている。そして、エッチピットのＳＴＯ基板が露出し
た部分のみが、エミッタ／ベース接合面となる。一方、
エッチピットに形成したベース層上にはコレクタ層が積
層してある。このため、ベース／コレクタ接合面（以
下、Ｂ／Ｃ接合面とも称する）をエミッタ／ベース接合
面（以下、Ｅ／Ｂ接合面とも称する）よりも広くするこ
とができる。その結果、エミッタから注入した電子の広
がり分布に対して、ベース／コレクタ接合面を充分広く
することができるので、エミッタ注入効率を従来例のト
ランジスタよりも向上させることができる。そして、エ
ミッタ注入効率を向上させることにより、トランジスタ
の増幅率を増加させることが可能となる。
用いたトランジスタによれば、ＳＴＯ基板上に絶縁性Ｓ
ＴＯ膜を形成し、ＳＴＯ基板に達するエッチピットを設
けている。そして、エッチピットのＳＴＯ基板が露出し
た部分のみが、エミッタ／ベース接合面となる。一方、
エッチピットに形成したベース層上にはコレクタ層が積
層してある。このため、ベース／コレクタ接合面（以
下、Ｂ／Ｃ接合面とも称する）をエミッタ／ベース接合
面（以下、Ｅ／Ｂ接合面とも称する）よりも広くするこ
とができる。その結果、エミッタから注入した電子の広
がり分布に対して、ベース／コレクタ接合面を充分広く
することができるので、エミッタ注入効率を従来例のト
ランジスタよりも向上させることができる。そして、エ
ミッタ注入効率を向上させることにより、トランジスタ
の増幅率を増加させることが可能となる。
【００１０】また、この出願にかかる第２の発明の酸化
物半導体を用いたトランジスタの製造方法によれば、Ｓ
ＴＯ基板上に絶縁性ＳＴＯ膜を形成した後、ＳＴＯ膜表
面からＳＴＯ基板に達するエッチピットを形成する。そ
して、このエッチピットにベース層およびコレクタ層を
順次に積層する。その結果、ベース／コレクタ接合面が
エミッタ／ベース接合面よりも広いトランジスタを容易
に製造することができる。
物半導体を用いたトランジスタの製造方法によれば、Ｓ
ＴＯ基板上に絶縁性ＳＴＯ膜を形成した後、ＳＴＯ膜表
面からＳＴＯ基板に達するエッチピットを形成する。そ
して、このエッチピットにベース層およびコレクタ層を
順次に積層する。その結果、ベース／コレクタ接合面が
エミッタ／ベース接合面よりも広いトランジスタを容易
に製造することができる。
【００１１】また、この出願にかかる第３の発明のエッ
チピットの深さの制御方法によれば、半導体基板の主表
面上に形成された薄膜の表面から半導体基板に達するエ
ッチピットを形成する際に、薄膜の厚さを制御すること
によって半導体基板に形成されるエッチピットの深さを
制御する。薄膜の厚さは、従来周知の成膜技術を用いる
ことによって容易に制御することができるので、半導体
基板に形成されるエッチピットの深さを容易に制御する
ことができる。
チピットの深さの制御方法によれば、半導体基板の主表
面上に形成された薄膜の表面から半導体基板に達するエ
ッチピットを形成する際に、薄膜の厚さを制御すること
によって半導体基板に形成されるエッチピットの深さを
制御する。薄膜の厚さは、従来周知の成膜技術を用いる
ことによって容易に制御することができるので、半導体
基板に形成されるエッチピットの深さを容易に制御する
ことができる。
【００１２】
【実施例】以下、図面を参照して、この出願にかかる各
発明の実施例について説明する。尚、図面はこの発明が
理解できる程度に各構成成分の大きさ、形状および配置
関係を概略的に示してあるにすぎない。従って、これら
発明はこの図示例にのみ限定されるものでないことは明
らかである。また、各図は、断面を表すハッチングを一
部省略して示している。
発明の実施例について説明する。尚、図面はこの発明が
理解できる程度に各構成成分の大きさ、形状および配置
関係を概略的に示してあるにすぎない。従って、これら
発明はこの図示例にのみ限定されるものでないことは明
らかである。また、各図は、断面を表すハッチングを一
部省略して示している。
【００１３】＜第１実施例＞第１実施例では、第１の発
明の酸化物半導体を用いたトランジスタ（以下、単にト
ランジスタとも称する）の構造の一例について説明す
る。図１は、第１実施例のトランジスタの構造の説明に
供する図であり、ＳＴＯ基板の主表面に垂直な面での切
り口に沿った断面図である。
明の酸化物半導体を用いたトランジスタ（以下、単にト
ランジスタとも称する）の構造の一例について説明す
る。図１は、第１実施例のトランジスタの構造の説明に
供する図であり、ＳＴＯ基板の主表面に垂直な面での切
り口に沿った断面図である。
【００１４】第１実施例のトランジスタは、Ｎｂが０．
１ｗｔ％ドープされた厚さ３００μｍのＳＴＯ基板１０
の（００１）主表面１０ａ上に、厚さ１．５μｍの絶縁
性ＳＴＯ層１２を具えている。このＳＴＯ基板１０は、
トランジスタのエミッタ層を兼ねている。また、Ｎｂの
ドープ量は多くても５ｗｔ％程度が望ましい。以下、Ｓ
ＴＯ基板１０と絶縁性ＳＴＯ層１２とを併せて下地１４
と称する。
１ｗｔ％ドープされた厚さ３００μｍのＳＴＯ基板１０
の（００１）主表面１０ａ上に、厚さ１．５μｍの絶縁
性ＳＴＯ層１２を具えている。このＳＴＯ基板１０は、
トランジスタのエミッタ層を兼ねている。また、Ｎｂの
ドープ量は多くても５ｗｔ％程度が望ましい。以下、Ｓ
ＴＯ基板１０と絶縁性ＳＴＯ層１２とを併せて下地１４
と称する。
【００１５】そして、この発明では、この絶縁性ＳＴＯ
層１２の表面１２ａからＳＴＯ基板１０に達する逆ピラ
ミッド型のエッチピット１６を設けてある。
層１２の表面１２ａからＳＴＯ基板１０に達する逆ピラ
ミッド型のエッチピット１６を設けてある。
【００１６】ここで、図４の（Ａ）〜（Ｃ）に、下地１
４に形成されたエッチピットの様子を示す。図４では、
ベース層等のトランジスタの他の構成部分を省略して示
してある。図４の（Ａ）は、下地１４に形成されたエッ
チピット１６の斜視図である。このエッチピット１６
は、下方に頂点を有する角錐状の穴または溝形状（逆ピ
ラミッド型の穴または溝形状）となっている。図４の
（Ｂ）は、エッチピット１６を真上から見た平面図であ
る。この平面図で見たエッチピット１６の形状は実質的
に正方形であって、一辺の長さをＬとすると、このピッ
トの大きさは最大でＬ＝３μｍ四方程度である。図４の
（Ｃ）は、図４の（Ｂ）のＩーＩでの切り口に沿った断
面図である。このエッチピット１６の深さをＤとする
と、この深さは最大でＤ＝２μｍ程度である。そして、
エッチピット１６の最深部付近（逆ピラミッドの先端付
近）には、ＳＴＯ基板１０が露出している。
４に形成されたエッチピットの様子を示す。図４では、
ベース層等のトランジスタの他の構成部分を省略して示
してある。図４の（Ａ）は、下地１４に形成されたエッ
チピット１６の斜視図である。このエッチピット１６
は、下方に頂点を有する角錐状の穴または溝形状（逆ピ
ラミッド型の穴または溝形状）となっている。図４の
（Ｂ）は、エッチピット１６を真上から見た平面図であ
る。この平面図で見たエッチピット１６の形状は実質的
に正方形であって、一辺の長さをＬとすると、このピッ
トの大きさは最大でＬ＝３μｍ四方程度である。図４の
（Ｃ）は、図４の（Ｂ）のＩーＩでの切り口に沿った断
面図である。このエッチピット１６の深さをＤとする
と、この深さは最大でＤ＝２μｍ程度である。そして、
エッチピット１６の最深部付近（逆ピラミッドの先端付
近）には、ＳＴＯ基板１０が露出している。
【００１７】また、この実施例では、エッチピット１６
およびこのエッチピット１６の周囲の絶縁性ＳＴＯ層１
２の表面１２ａの一部分上にわたって、厚さ１０ｎｍの
ＢＲＢＯ薄膜からなるベース層１８を具えている。そし
て、このベース層１８上の、少なくともエッチピット１
６を含む領域には厚さ７００ｎｍのＩｎからなるコレク
タ層２０を具えている。このコレクタ層２０はコレクタ
電極２０を兼ねている。さらに、この実施例では、ベー
ス層１８上のコレクタ層２０を設けていない部分にＡｕ
からなるベース電極２４を具えている。また、ＳＴＯ基
板１０の裏面には、Ｉｎからなるエミッタ電極２６を具
えている。そして、コレクタ電極２０、ベース電極２４
およびエミッタ電極２６には、それぞれボンディングワ
イヤ２８を接続してある。
およびこのエッチピット１６の周囲の絶縁性ＳＴＯ層１
２の表面１２ａの一部分上にわたって、厚さ１０ｎｍの
ＢＲＢＯ薄膜からなるベース層１８を具えている。そし
て、このベース層１８上の、少なくともエッチピット１
６を含む領域には厚さ７００ｎｍのＩｎからなるコレク
タ層２０を具えている。このコレクタ層２０はコレクタ
電極２０を兼ねている。さらに、この実施例では、ベー
ス層１８上のコレクタ層２０を設けていない部分にＡｕ
からなるベース電極２４を具えている。また、ＳＴＯ基
板１０の裏面には、Ｉｎからなるエミッタ電極２６を具
えている。そして、コレクタ電極２０、ベース電極２４
およびエミッタ電極２６には、それぞれボンディングワ
イヤ２８を接続してある。
【００１８】このように、エッチピット１６に形成され
たＢＲＢＯ薄膜１８は、エッチピット１６のうちＳＴＯ
層１０の露出部分でしかＳＴＯ層１０と接合しない。一
方、ＢＲＢＯ薄膜１８とコレクタ層２０とは、エッチピ
ット１６の斜面全面上で接合させることができる。従っ
て、Ｂ／Ｃ接合面３０の面積を、Ｅ／Ｂ接合面３２の面
積よりも広くすることができる。その結果、エミッタ注
入効率を向上させることができる。
たＢＲＢＯ薄膜１８は、エッチピット１６のうちＳＴＯ
層１０の露出部分でしかＳＴＯ層１０と接合しない。一
方、ＢＲＢＯ薄膜１８とコレクタ層２０とは、エッチピ
ット１６の斜面全面上で接合させることができる。従っ
て、Ｂ／Ｃ接合面３０の面積を、Ｅ／Ｂ接合面３２の面
積よりも広くすることができる。その結果、エミッタ注
入効率を向上させることができる。
【００１９】ところで、ＢＲＢＯ薄膜１８はその膜厚が
大変薄い（この実施例では数１００Å）。このような薄
膜には、例えば垂直な側壁を有する通常のコンタクトホ
ールの肩の部分で段切れや電気的特性の劣化が生じ易い
という問題点がある。この実施例のトランジスタにおい
て、絶縁性ＳＴＯ膜にエッチピットの代わりにコンタク
トホールを開口し、このコンタクトホールの底面に露出
したＳＴＯ基板上からコンタクトホールの周囲にわたっ
てＢＲＢＯ薄膜を形成すると、コンタクトホールの肩の
部分でＢＲＢＯ薄膜の段切れが生じ易い。この点、この
発明のトランジスタの構造では、エッチピットが斜面を
有しているため、コンタクトホールの肩に相当するエッ
チピットの縁の部分（例えば図１中にＳで示す部分）で
ＢＲＢＯ薄膜１８（またはＢＫＲＢＯ薄膜）の段切れや
劣化が生じる虞れが比較的少ない。 尚、この実施例で
ベース層として用いるＢＲＢＯは、臨界温度２８°Ｋ以
下の酸化物超電導体となることが知られている。また、
この酸化物超電導体は、室温では金属として扱える。従
って、この発明のトランジスタは、室温ではメタルベー
ストランジスタとなり、また、臨界温度以下の極低温で
は超電導トランジスタとなると考えられる。
大変薄い（この実施例では数１００Å）。このような薄
膜には、例えば垂直な側壁を有する通常のコンタクトホ
ールの肩の部分で段切れや電気的特性の劣化が生じ易い
という問題点がある。この実施例のトランジスタにおい
て、絶縁性ＳＴＯ膜にエッチピットの代わりにコンタク
トホールを開口し、このコンタクトホールの底面に露出
したＳＴＯ基板上からコンタクトホールの周囲にわたっ
てＢＲＢＯ薄膜を形成すると、コンタクトホールの肩の
部分でＢＲＢＯ薄膜の段切れが生じ易い。この点、この
発明のトランジスタの構造では、エッチピットが斜面を
有しているため、コンタクトホールの肩に相当するエッ
チピットの縁の部分（例えば図１中にＳで示す部分）で
ＢＲＢＯ薄膜１８（またはＢＫＲＢＯ薄膜）の段切れや
劣化が生じる虞れが比較的少ない。 尚、この実施例で
ベース層として用いるＢＲＢＯは、臨界温度２８°Ｋ以
下の酸化物超電導体となることが知られている。また、
この酸化物超電導体は、室温では金属として扱える。従
って、この発明のトランジスタは、室温ではメタルベー
ストランジスタとなり、また、臨界温度以下の極低温で
は超電導トランジスタとなると考えられる。
【００２０】＜第２実施例＞第２実施例では、第２の発
明の酸化物半導体を用いたトランジスタの製造方法の一
例について説明する。図２の（Ａ）〜（Ｃ）は、第２実
施例のトランジスタの製造方法の説明に供する前半の工
程図である。また、図３の（Ａ）〜（Ｃ）は、図２の
（Ｃ）に続く後半の工程図である。また、各工程図は、
ＳＴＯ基板の主表面に垂直な面での切り口に沿った断面
図を示している。
明の酸化物半導体を用いたトランジスタの製造方法の一
例について説明する。図２の（Ａ）〜（Ｃ）は、第２実
施例のトランジスタの製造方法の説明に供する前半の工
程図である。また、図３の（Ａ）〜（Ｃ）は、図２の
（Ｃ）に続く後半の工程図である。また、各工程図は、
ＳＴＯ基板の主表面に垂直な面での切り口に沿った断面
図を示している。
【００２１】第２実施例では、先ず、Ｎｂが０．１ｗｔ
％ドープされたＳｒＴｉＯ3 からなる酸化物半導体基板
（ＳＴＯ基板）１０の（００１）主表面１０ａ上に、厚
さ１．５μｍの絶縁性ＳｒＴｉＯ3 層（絶縁性ＳＴＯ
層）１２を形成する。絶縁性ＳＴＯ層１２の形成に当っ
ては、例えば、有機金属化学気相成長法、分子線エピタ
キシー法またはスパッタ法といった従来周知の技術を用
いることができる。以下、ＳＴＯ基板１０と絶縁性ＳＴ
Ｏ層１２とを併せて下地１４と称する（図２の
（Ａ））。
％ドープされたＳｒＴｉＯ3 からなる酸化物半導体基板
（ＳＴＯ基板）１０の（００１）主表面１０ａ上に、厚
さ１．５μｍの絶縁性ＳｒＴｉＯ3 層（絶縁性ＳＴＯ
層）１２を形成する。絶縁性ＳＴＯ層１２の形成に当っ
ては、例えば、有機金属化学気相成長法、分子線エピタ
キシー法またはスパッタ法といった従来周知の技術を用
いることができる。以下、ＳＴＯ基板１０と絶縁性ＳＴ
Ｏ層１２とを併せて下地１４と称する（図２の
（Ａ））。
【００２２】次に、絶縁性ＳＴＯ１２の表面１２ａから
ＳＴＯ基板１０に達する逆ピラミッド型のエッチピット
１６を形成する。エッチピット１６の形成に当っては、
１０％程度の希フッ酸に下地を１０秒程度浸漬する。エ
ッチピット１６の最深部付近（逆ピラミッドの先端付
近）には、ＳＴＯ基板１０が露出する（図２の
（Ｂ））。
ＳＴＯ基板１０に達する逆ピラミッド型のエッチピット
１６を形成する。エッチピット１６の形成に当っては、
１０％程度の希フッ酸に下地を１０秒程度浸漬する。エ
ッチピット１６の最深部付近（逆ピラミッドの先端付
近）には、ＳＴＯ基板１０が露出する（図２の
（Ｂ））。
【００２３】尚、希フッ酸は、従来からＳＴＯ基板の表
面の清浄やＳｉ基板上のＳｉＯ2 膜のエッチングに用い
られている。従来もＳＴＯ基板の表面の洗浄の際にエッ
チピットが副産物として形成されることはあったが、こ
れが利用されることはなかった。一方、この発明では、
このエッチピットをトランジスタの構造として積極的に
利用している。
面の清浄やＳｉ基板上のＳｉＯ2 膜のエッチングに用い
られている。従来もＳＴＯ基板の表面の洗浄の際にエッ
チピットが副産物として形成されることはあったが、こ
れが利用されることはなかった。一方、この発明では、
このエッチピットをトランジスタの構造として積極的に
利用している。
【００２４】次に、エッチピット１６およびエッチピッ
ト１６の周囲の絶縁性ＳＴＯ層１２の表面１２ａの一部
分上に、厚さ数１００Åの（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜
（ＢＲＢＯ薄膜）からなるベース層１８を形成する。ベ
ース層１８の形成に当っては、下地１４上全面にＢＲＢ
Ｏ予備薄膜（図示せず）を従来公知の技術を用いて成膜
した後、通常のホトリソグラフィおよびエッチング技術
を用いてベース層１８を画成すると良い。このとき、エ
ッチピット１６に露出したＳＴＯ基板１０部分のみがＥ
／Ｂ接合面３２となる（図２の（Ｃ））。
ト１６の周囲の絶縁性ＳＴＯ層１２の表面１２ａの一部
分上に、厚さ数１００Åの（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜
（ＢＲＢＯ薄膜）からなるベース層１８を形成する。ベ
ース層１８の形成に当っては、下地１４上全面にＢＲＢ
Ｏ予備薄膜（図示せず）を従来公知の技術を用いて成膜
した後、通常のホトリソグラフィおよびエッチング技術
を用いてベース層１８を画成すると良い。このとき、エ
ッチピット１６に露出したＳＴＯ基板１０部分のみがＥ
／Ｂ接合面３２となる（図２の（Ｃ））。
【００２５】次に、この実施例では、ベース層１８の絶
縁性ＳＴＯ層１２上の領域の一部分に、絶縁膜２２を形
成する。この絶縁膜２２は、室温で蒸着可能なＳｉＯ2
またはＳｉ3 Ｎ4 からなり、後の工程でコレクタ電極へ
のワイヤボンディングの際の便宜上形成されるものであ
る。従って、この絶縁膜２２は、この発明のトランジス
タの必須構成要件ではない（図３の（Ａ））。
縁性ＳＴＯ層１２上の領域の一部分に、絶縁膜２２を形
成する。この絶縁膜２２は、室温で蒸着可能なＳｉＯ2
またはＳｉ3 Ｎ4 からなり、後の工程でコレクタ電極へ
のワイヤボンディングの際の便宜上形成されるものであ
る。従って、この絶縁膜２２は、この発明のトランジス
タの必須構成要件ではない（図３の（Ａ））。
【００２６】次に、ベース層１８上の、少なくともエッ
チピット１６を含む領域に、膜厚７００ｎｍのＩｎから
なるコレクタ層２０を形成する。この実施例ではコレク
タ層２０はコレクタ電極２０を兼ねる（図３の
（Ｂ））。
チピット１６を含む領域に、膜厚７００ｎｍのＩｎから
なるコレクタ層２０を形成する。この実施例ではコレク
タ層２０はコレクタ電極２０を兼ねる（図３の
（Ｂ））。
【００２７】次に、この実施例では、次に、ベース層１
８上のコレクタ層２０を設けていない部分にＡｕからな
るベース電極２４を形成する。また、ＳＴＯ基板１０の
裏面には、Ｉｎからなるエミッタ電極２６を形成する。
そして、コレクタ電極２０、ベース電極２４およびエミ
ッタ電極２６にそれぞれボンディングワイヤ２８を接続
する。
８上のコレクタ層２０を設けていない部分にＡｕからな
るベース電極２４を形成する。また、ＳＴＯ基板１０の
裏面には、Ｉｎからなるエミッタ電極２６を形成する。
そして、コレクタ電極２０、ベース電極２４およびエミ
ッタ電極２６にそれぞれボンディングワイヤ２８を接続
する。
【００２８】＜第３実施例＞第３実施例では、第３の発
明のエッチピットの深さの制御方法について説明する。
図５の（Ａ）および（Ｂ）は、第３実施例のエッチピッ
トの深さの制御方法の説明に供する図であって、エッチ
ピットの中央部を通り、半導体基板の主表面に垂直な面
での切り口を示している。
明のエッチピットの深さの制御方法について説明する。
図５の（Ａ）および（Ｂ）は、第３実施例のエッチピッ
トの深さの制御方法の説明に供する図であって、エッチ
ピットの中央部を通り、半導体基板の主表面に垂直な面
での切り口を示している。
【００２９】この実施例では、単結晶の半導体基板４０
としてのＳＴＯ基板４０の主表面４０ａ上に、薄膜とし
ての絶縁性ＳＴＯ層４２ａまたは４２ｂを形成する。次
に、第２実施例で用いた方法と同一の方法により、この
薄膜４２の表面からＳＴＯ基板４０に達するエッチピッ
ト４４を形成する。この際、第３の発明では、薄膜４２
ａまたは４２ｂの厚さを制御することによって半導体基
板４０に形成されるエッチピット４４の深さを制御す
る。
としてのＳＴＯ基板４０の主表面４０ａ上に、薄膜とし
ての絶縁性ＳＴＯ層４２ａまたは４２ｂを形成する。次
に、第２実施例で用いた方法と同一の方法により、この
薄膜４２の表面からＳＴＯ基板４０に達するエッチピッ
ト４４を形成する。この際、第３の発明では、薄膜４２
ａまたは４２ｂの厚さを制御することによって半導体基
板４０に形成されるエッチピット４４の深さを制御す
る。
【００３０】この実施例では、希フッ酸に対するＳＴＯ
基板４０のエッチング速度と絶縁性ＳＴＯ層４２ａまた
は４２ｂのエッチング速度とはほぼ同一である。従っ
て、絶縁性ＳＴＯ層４２の膜厚にかかわらず、図５の
（Ａ）に示す薄膜の厚さｄ1 が薄い場合でも、図５の
（Ｂ）に示す薄膜の厚さｄ2 が厚い場合でも、エッチピ
ット４４全体の深さＤはほぼ同一となる。一方、ＳＴＯ
基板４０に形成される部分のエッチピットの深さは、エ
ッチピット全体の深さＤから薄膜の厚さｄ1 またはｄ2
を引いた値Ｄ1 またはＤ2 となる。従って、薄膜の厚さ
を制御することによってＳＴＯ基板４０に形成される部
分のエッチピットの深さＤ1 またはＤ2 を制御すること
ができる。薄膜の厚さは、従来公知の成膜技術によって
容易に制御することができる。
基板４０のエッチング速度と絶縁性ＳＴＯ層４２ａまた
は４２ｂのエッチング速度とはほぼ同一である。従っ
て、絶縁性ＳＴＯ層４２の膜厚にかかわらず、図５の
（Ａ）に示す薄膜の厚さｄ1 が薄い場合でも、図５の
（Ｂ）に示す薄膜の厚さｄ2 が厚い場合でも、エッチピ
ット４４全体の深さＤはほぼ同一となる。一方、ＳＴＯ
基板４０に形成される部分のエッチピットの深さは、エ
ッチピット全体の深さＤから薄膜の厚さｄ1 またはｄ2
を引いた値Ｄ1 またはＤ2 となる。従って、薄膜の厚さ
を制御することによってＳＴＯ基板４０に形成される部
分のエッチピットの深さＤ1 またはＤ2 を制御すること
ができる。薄膜の厚さは、従来公知の成膜技術によって
容易に制御することができる。
【００３１】尚、エッチピットは、通常逆ピラミッド型
の形状となり、エッチピットの深さとエッチピットの縁
の一辺の長さとはほぼ比例する。従って、第３の発明で
は、エッチピットの深さと共にエッチピットの大きさも
制御することができる。
の形状となり、エッチピットの深さとエッチピットの縁
の一辺の長さとはほぼ比例する。従って、第３の発明で
は、エッチピットの深さと共にエッチピットの大きさも
制御することができる。
【００３２】また、第３の発明において、半導体基板の
エッチング速度と薄膜のエッチング速度とは近いことが
望ましい。
エッチング速度と薄膜のエッチング速度とは近いことが
望ましい。
【００３３】また、この出願にかかる第２の発明におい
て、エッチピットを形成する際に、第３の発明の制御方
法を用いれば、ＳＴＯ基板に形成されるエッチピットの
大きさを制御することができる。従って、Ｅ／Ｂ接合面
の面積を制御することができるので、結果的にトランジ
スタの大きさを制御することが可能となる。
て、エッチピットを形成する際に、第３の発明の制御方
法を用いれば、ＳＴＯ基板に形成されるエッチピットの
大きさを制御することができる。従って、Ｅ／Ｂ接合面
の面積を制御することができるので、結果的にトランジ
スタの大きさを制御することが可能となる。
【００３４】上述した実施例では、これら発明を特定の
材料を使用し、特定の条件で形成した例について説明し
たが、これら発明は多くの変更および変形を行うことが
できる。例えば、上述した第１および第２実施例では、
ベース層をＢＲＢＯ薄膜、コレクタ層をＩｎで以って形
成したが、第１および第２の発明では、例えば、ベース
層をＢＲＢＯ薄膜とし、コレクタ層をＢＲＢＯ薄膜と非
オーミック接合となるＡｌまたはＣｒで形成しても良
い。また、第１および第２の発明では、ベース層をＢＫ
ＢＯ薄膜で形成し、コレクタ層をＡｌ、ＩｎまたはＣｒ
で形成しても良い。
材料を使用し、特定の条件で形成した例について説明し
たが、これら発明は多くの変更および変形を行うことが
できる。例えば、上述した第１および第２実施例では、
ベース層をＢＲＢＯ薄膜、コレクタ層をＩｎで以って形
成したが、第１および第２の発明では、例えば、ベース
層をＢＲＢＯ薄膜とし、コレクタ層をＢＲＢＯ薄膜と非
オーミック接合となるＡｌまたはＣｒで形成しても良
い。また、第１および第２の発明では、ベース層をＢＫ
ＢＯ薄膜で形成し、コレクタ層をＡｌ、ＩｎまたはＣｒ
で形成しても良い。
【００３５】また、第３実施例では、ＳＴＯ基板を用い
た例について説明したが、第３の発明の半導体基板は、
単結晶で半導体の特性を有し、薄膜形成温度まで変化せ
ず、エッチピットが生じる基板であれば良い。
た例について説明したが、第３の発明の半導体基板は、
単結晶で半導体の特性を有し、薄膜形成温度まで変化せ
ず、エッチピットが生じる基板であれば良い。
【００３６】
【発明の効果】この出願にかかる第１の発明の酸化物半
導体を用いたトランジスタによれば、ＳＴＯ基板上に絶
縁性ＳＴＯ膜を形成し、ＳＴＯ基板に達するエッチピッ
トを設けている。その結果、エミッタから注入した電子
の広がり分布に対して、ベース／コレクタ接合面を充分
広くすることができるので、エミッタ注入効率を従来例
のトランジスタよりも向上させることができる。そし
て、エミッタ注入効率を向上させることにより、トラン
ジスタの増幅率を増加させることが可能となる。
導体を用いたトランジスタによれば、ＳＴＯ基板上に絶
縁性ＳＴＯ膜を形成し、ＳＴＯ基板に達するエッチピッ
トを設けている。その結果、エミッタから注入した電子
の広がり分布に対して、ベース／コレクタ接合面を充分
広くすることができるので、エミッタ注入効率を従来例
のトランジスタよりも向上させることができる。そし
て、エミッタ注入効率を向上させることにより、トラン
ジスタの増幅率を増加させることが可能となる。
【００３７】また、この出願にかかる第２の発明の酸化
物半導体を用いたトランジスタの製造方法によれば、エ
ミッタ注入効率の良いトランジスタを容易に製造するこ
とができる。
物半導体を用いたトランジスタの製造方法によれば、エ
ミッタ注入効率の良いトランジスタを容易に製造するこ
とができる。
【００３８】また、この出願にかかる第３の発明のエッ
チピットの深さの制御方法によれば、半導体基板の主表
面上に形成された薄膜の表面から半導体基板に達するエ
ッチピットを形成する際に、薄膜の厚さを制御すること
によって半導体基板に形成されるエッチピットの深さを
容易に制御することができる。
チピットの深さの制御方法によれば、半導体基板の主表
面上に形成された薄膜の表面から半導体基板に達するエ
ッチピットを形成する際に、薄膜の厚さを制御すること
によって半導体基板に形成されるエッチピットの深さを
容易に制御することができる。
【図１】第１実施例の説明に供する断面図である。
【図２】（Ａ）〜（Ｃ）は、第２実施例の説明に供する
前半の工程図である。
前半の工程図である。
【図３】（Ａ）〜（Ｃ）は、図２の（Ｃ）に続く後半の
工程図である。
工程図である。
【図４】（Ａ）〜（Ｃ）は、エッチピットの様子を示す
説明図である。
説明図である。
【図５】（Ａ）および（Ｂ）は、第３実施例の説明に供
する、エッチピットを通る切り口を示す図である。
する、エッチピットを通る切り口を示す図である。
１０：ＳＴＯ基板 １０ａ：ＳＴＯ基板の主表面 １２：絶縁性ＳＴＯ層 １２ａ：絶縁性ＳＴＯ層の表面 １４：下地 １６：エッチピット １８：ベース層（ＢＲＢＯ薄膜） ２０：コレクタ層（Ｉｎ層） ２２：絶縁膜 ２４：ベース電極 ２６：エミッタ電極 ２８：ボンディングワイヤ ３０：Ｂ／Ｃ接合面 ３２：Ｅ／Ｂ接合面 ４０：半導体基板 ４２ａ、４２ｂ：薄膜 ４４：エッチピット
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−196278（ＪＰ，Ａ) 特開 平５−275760（ＪＰ，Ａ) 特開 平２−202060（ＪＰ，Ａ) 特開 平２−21254（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 39/22 - 39/24 H01L 39/00
Claims (3)
- 【請求項１】 エミッタ層を兼ねる、ＮｂまたはＶがド
ープされたＳｒＴｉＯ3 からなる酸化物半導体基板の主
表面上に、絶縁性ＳｒＴｉＯ3 層を具え、 該絶縁性ＳｒＴｉＯ3 層の表面から、前記酸化物半導体
基板に達するエッチピットが設けてあり、 該エッチピットおよび当該エッチピットの周囲の前記絶
縁性ＳｒＴｉＯ3 層の表面の一部分上に、（Ｂａ，Ｒ
ｂ）ＢｉＯ3 または（Ｂａ，Ｋ）ＢｉＯ3 薄膜からなる
ベース層を具え、 該ベース層上の、少なくとも前記エッチピットを含む領
域に、Ａｌ、ＩｎまたはＣｒからなるコレクタ層を具え
てなることを特徴とする酸化物半導体を用いたトランジ
スタ。 - 【請求項２】 ＮｂまたはＶがドープされたＳｒＴｉＯ
3 からなる酸化物半導体基板の主表面上に、絶縁性Ｓｒ
ＴｉＯ3 層を形成する工程と、 前記絶縁性ＳｒＴｉＯ3 の表面から前記酸化物半導体基
板に達するエッチピットを形成する工程と、 前記エッチピットおよび前記エッチピットの周囲の前記
絶縁性ＳｒＴｉＯ3 層の表面の一部分上に、（Ｂａ，Ｒ
ｂ）ＢｉＯ3 または（Ｂａ，Ｋ）ＢｉＯ3 薄膜からなる
ベース層を形成する工程と、 前記ベース層上の、少なくとも前記エッチピットを含む
領域に、Ａｌ、ＩｎまたはＣｒからなるコレクタ層を形
成する工程とを含むことを特徴とする酸化物半導体を用
いたトランジスタの製造方法。 - 【請求項３】 単結晶の半導体基板の主表面上に、薄膜
を形成する工程と、 該薄膜の表面から前記半導体基板に達するエッチピット
を形成する工程とを含み、 前記薄膜の厚さを制御することによって前記半導体基板
に形成されるエッチピットの深さを制御することを特徴
とするエッチピットの深さの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07587994A JP3326002B2 (ja) | 1994-04-14 | 1994-04-14 | 酸化物半導体を用いたトランジスタおよびその製造方法、エッチピットの深さの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07587994A JP3326002B2 (ja) | 1994-04-14 | 1994-04-14 | 酸化物半導体を用いたトランジスタおよびその製造方法、エッチピットの深さの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283449A JPH07283449A (ja) | 1995-10-27 |
| JP3326002B2 true JP3326002B2 (ja) | 2002-09-17 |
Family
ID=13589017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07587994A Expired - Fee Related JP3326002B2 (ja) | 1994-04-14 | 1994-04-14 | 酸化物半導体を用いたトランジスタおよびその製造方法、エッチピットの深さの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326002B2 (ja) |
-
1994
- 1994-04-14 JP JP07587994A patent/JP3326002B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07283449A (ja) | 1995-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7063995B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP3326002B2 (ja) | 酸化物半導体を用いたトランジスタおよびその製造方法、エッチピットの深さの制御方法 | |
| JPS63226981A (ja) | 超伝導集積回路装置およびその製造方法 | |
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| JP3325993B2 (ja) | 酸化物半導体を用いたトランジスタおよびその形成方法 | |
| JP3128165B2 (ja) | 化合物半導体素子の電極形成方法 | |
| CN113922210B (zh) | 激光二极管及其封装结构 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JP2646440B2 (ja) | ジョセフソン接合素子の製造方法 | |
| JPH06104424A (ja) | ショットキバリヤ型ダイオード及びその製造方法 | |
| JPS61187364A (ja) | オ−ム性電極 | |
| JPH06151355A (ja) | 半導体装置及びその製造方法 | |
| JPH0142148B2 (ja) | ||
| JP3393017B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62136018A (ja) | 半導体装置の製造方法 | |
| JP2004253602A (ja) | 光導波路素子およびその製造方法 | |
| JPS59194482A (ja) | トンネル接合型ジヨセフソン素子 | |
| JP2535539B2 (ja) | ジョセフソン回路の製造方法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPH08227743A (ja) | 酸化物超電導体用金属電極 | |
| JPS5984468A (ja) | 半導体装置 | |
| JPH03222378A (ja) | 超伝導素子 | |
| JP3340868B2 (ja) | 超電導ベーストランジスタ及びその製造方法 | |
| JP3325999B2 (ja) | 酸化物半導体を用いた三端子素子の製造方法 | |
| JPH01184967A (ja) | ジョセフソン素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |