JP3325993B2 - 酸化物半導体を用いたトランジスタおよびその形成方法 - Google Patents

酸化物半導体を用いたトランジスタおよびその形成方法

Info

Publication number
JP3325993B2
JP3325993B2 JP02411794A JP2411794A JP3325993B2 JP 3325993 B2 JP3325993 B2 JP 3325993B2 JP 02411794 A JP02411794 A JP 02411794A JP 2411794 A JP2411794 A JP 2411794A JP 3325993 B2 JP3325993 B2 JP 3325993B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
transistor
layer
forming
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02411794A
Other languages
English (en)
Other versions
JPH07235702A (ja
Inventor
典彦 戸田
良道 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP02411794A priority Critical patent/JP3325993B2/ja
Publication of JPH07235702A publication Critical patent/JPH07235702A/ja
Application granted granted Critical
Publication of JP3325993B2 publication Critical patent/JP3325993B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、酸化物半導体を用い
たトランジスタ(以下、酸化物トランジスタとも称す
る)に関する。
【0002】
【従来の技術】従来の酸化物半導体を用いたトランジス
タとして、例えば、文献:「沖電気研究開発 1994
年1月 第161号 Vol.61,No1,pp.8
1−86」の図1に記載されたものがある。このトラン
ジスタでは、(Ba,Rb)BiO3 (BRBO)薄膜
にインジウム(In)を蒸着するとこの界面が整流特性
を示すことを利用して、酸化物半導体(NbドープSr
TiO3 (STO))の基板の主表面上にBRBOのベ
ース層を設け、このベース層上に金(Au)のベース電
極およびインジウム(In)のコレクタ電極を兼ねるコ
レクタ層を設け、基板上にはエミッタ電極を設けてい
る。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
た酸化物半導体を用いたトランジスタでは、エミッタ電
極が酸化物半導体基板上のベース層と同一平面上に設け
てある。ベース層は非常に薄いので、エミッタ電極とベ
ース/コレクタ界面とは実質同じ面上にある。このた
め、エミッタ電極から基板に注入された電子は、基板中
の電界分布が不均一なため、注入されたときの電子の進
行方向から180度向きを回転させてコレクタ層に入射
することになる。その結果、エミッタ電極から基板に注
入された電流のうちベース電極へ流れる割合が増えてし
まい、エミッタ電極からコレクタ層へ流れる電子の割合
(エミッタ注入効率)が小さくなる原因となる。
【0004】一方、酸化物半導体基板の主表面の裏面側
にエミッタ電極を設けた場合、エミッタ電極から基板に
注入された電子は、主表面に到達するまでに厚い基板中
で広がってしまう。このため、この場合も、エミッタ注
入効率が小さくなる原因となる。
【0005】エミッタ注入効率が小さくなると、トラン
ジスタの増幅率が小さくなってしまうという問題があ
る。このため、エミッタ注入効率の良い、酸化物半導体
を用いたトランジスタの実現が望まれていた。
【0006】
【課題を解決するための手段】この発明の酸化物半導体
を用いたトランジスタによれば、エミッタ層を兼ねる、
ニオブ(Nb)またはバナジウム(V)がドープされた
SrTiO3 の酸化物半導体基板(以下、STO基板と
も略称する)の主表面上に、(Ba,Rb)BiO3
(以下、BRBOとも略称する)または(Ba,K)B
iO3 (以下、BKBOとも略称する)のベース層を具
え、このベース層上に、ベース電極と、アルミニウム
(Al)、インジウム(In)またはクロム(Cr)の
コレクタ層とを具えてなるトランジスタであって、この
主表面上のベース層の非形成領域であって、ベース電極
よりもコレクタ層に近い領域に、エッチピットが設けて
ある。また、このエッチピットの斜面のうちベース層側
の斜面上にエミッタ電極が設けてあることを特徴とす
る。
【0007】また、この発明の酸化物半導体を用いたト
ランジスタの形成方法によれば、トランジスタのエミッ
タ層となる、NbまたはVがドープされたSrTiO3
の酸化物半導体基板の主表面にエッチピットを形成する
工程と、このエッチピットが形成された酸化物半導体の
主表面上に、(Ba,Rb)BiO3 または(Ba,
K)BiO3 の予備ベース層を形成する工程と、この予
備ベース層上に、Al、InまたはCrのコレクタ層と
ベース電極とを、このコレクタ層がこのベース電極より
もエッチピットに近くなるように形成する工程と、この
予備ベース層に対してエッチングを行なって、エッチピ
ットの近傍にベース層を画成する工程と、エッチピット
の斜面のうちベース層側の斜面上にエミッタ電極を形成
する工程とを含むことを特徴とする。
【0008】
【作用】この発明の酸化物半導体を用いたトランジスタ
およびその形成方法によれば、酸化物半導体の基板の主
表面にエッチピットを設け、このエッチピットのコレク
タ層側の斜面にエミッタ電極を形成している。このた
め、エミッタ電極をベース層と同一の平面上に設けた場
合に比べて、エミッタ電極およびベース電極間の距離に
対して、エミッタ電極およびベース電極間の距離が小さ
くなる。また、エッチピットの斜面にエミッタ電極を形
成するので電界分布の不均一さが改善され、エミッタ電
極から基板に注入された電子は、コレクタ層に入射する
までに向きを回転する角度が180度よりも少なくて済
む。その結果、エミッタ注入効率を向上させることがで
きる。
【0009】
【実施例】以下、図面を参照して、この発明の酸化物半
導体を用いたトランジスタおよびその形成方法の実施例
について説明する。尚、図面は、この発明が理解できる
程度に各構成成分の大きさ、形状および配置関係を概略
的に示してあるに過ぎない。従って、この発明はこの図
示例にのみ限定されるものでないことは明らかである。
【0010】1.第1実施例 第1実施例では、この発明の酸化物半導体を用いたトラ
ンジスタの構造の一例について説明する。図1の第1実
施例の酸化物半導体を用いたトランジスタの構造の説明
に供する構造図である。図面の上側には、主表面の上方
から見た平面図を示し、下側には平面図のI−Iでの切
り口に沿った断面図を示している。
【0011】この実施例の酸化物半導体を用いたトラン
ジスタは、エミッタ層を兼ね、NbがドープされたSr
TiO3 の酸化物半導体基板(以下、STO基板とも称
する)10の(001)主表面10a上に、BRBOの
ベース層12を具えている。また、このベース層12上
に、金(Au)のベース電極14と、Inのコレクタ層
16とを具えている。この実施例では、コレクタ層16
はコレクタ電極を兼ねている。
【0012】ベース層12としてBRBOまたはBKB
Oを用いた場合は、ベース層12とエミッタ層のSTO
基板10との界面のバリアハイトに比べて、ベース層1
2とInのコレクタ層16との界面のバリアハイトが低
くなり、エミッタ層10からコレクタ層16へ電子を注
入することができる。
【0013】また、主表面10aのベース層12の非形
成領域であって、ベース電極14よりもコレクタ層16
に近い領域に、エッチピット18が設けてある。そし
て、このエッチピット18の斜面のうちベース層側の斜
面18a上に、Inのエミッタ電極20が設けてある。
尚、例えば、エミッタ電極20でエッチピット18を埋
めても良い。
【0014】尚、この実施例でベース層として用いるB
RBOは、臨界温度28Kの超電導酸化物であり、室温
では金属として扱える。このため、この発明のトランジ
スタは常温ではメタルベーストランジスタとなり、ま
た、臨界温度以下の極低温では超電導トランジスタとな
る。
【0015】2.第2実施例 第2実施例では、この発明の酸化物半導体を用いたトラ
ンジスタの形成方法の一例について説明する。
【0016】図2の(A)〜(C)は、第2実施例の説
明に供する前半の工程図である。図3の(A)および
(B)は、図2の(C)に続く後半の工程図である。図
2の(A)〜(C)および図3の(A)および(B)の
上側には、主表面の上方から見た平面図を示し、下側に
は、平面図のII−IIでの切り口に沿った断面図を示して
いる。
【0017】先ず、NbがドープされたSrTiO3
酸化物半導体基板(STO基板)10の主表面10aに
エッチピット18を形成する。Nbのドープ量は、多く
ても5wt%が望ましい。エッチピット18の形成にあ
たっては、10%程度の希フッ酸にSTO基板10を1
0秒間程度浸漬する。エッチピット18の深さおよび大
きさは、フッ酸の濃度および浸漬時間によって制御する
ことができる(図2の(A))。
【0018】STO基板10の主表面10aに形成され
たエッチピット18の様子を図4の(A)〜(C)に示
す。図4の(A)は、STO基板10の(001)主表
面10aに形成されたエッチピット18の斜視図であ
る。図4の(B)は、真上から見たエッチピット18の
平面図である。このエッチピット18の平面での大きさ
は、最大でL=3μm四方程度である。また、図4の
(C)は、図4の(B)のIII-III での切り口に沿った
断面図である。このエッチピット18の深さは、最大で
D=2μm程度である。尚、このSTO基板10は、ト
ランジスタのエミッタ層となる。
【0019】次に、このエッチピット18が形成された
主表面10a上全面に、(Ba,Rb)BiO3 (BR
BO)の予備ベース層22を形成する。予備ベース層2
2の形成にあっては、分子線エピタキシー法で、基板温
度370度の条件で30分間、数100Åの膜厚に成膜
する。また、スパッタ法を用いて予備ベース層22を形
成しても良い(図2の(B))。
【0020】次に、この予備ベース層22上に、メタル
マスク(図示せず)を介して、厚さ7000ÅのInの
コレクタ層16と厚さ3500ÅのAuのベース電極1
4とを室温で蒸着する。この際、このコレクタ層16が
このベース電極14よりもエッチピット18に近くなる
ように形成する(図2の(C))。
【0021】次に、この予備ベース層22に対してドラ
イエッチングを行なって、エッチピット18の近傍にベ
ース層12を画成する。ドライエッチングにあたって
は、東京応化工業株式会社製のOFPR8600−30
cp(商品名)のレジストを用いてエッチングマスク
(図示せず)を形成し、100W、1kV、0.5mA
/cm2 の条件で5分程度Arイオンミリングを行なう
(図3の(A))。
【0022】次に、エッチピット18の斜面のうちベー
ス層12側の斜面18a上にエミッタ電極20を形成す
る。エミッタ電極20の形成にあたっては、ベース層1
2側の斜面18a上に開口部を有するメタルマスク(図
示せず)を介して、室温で4000Å以下の厚さのIn
を蒸着する(図3の(B))。
【0023】このようにして、第1実施例の構成と同様
のトランジスタを得ることができる。尚、通常は、以上
の工程に続いて、トランジスタの主表面側にレジストを
パターニングして、エミッタ、ベースおよびコレクタ電
極上に開口部を設けた中間絶縁膜を形成した後、各電極
から引き出し用にInやAuを蒸着する。さらにSTO
基板のダイシングを行なった後に、トランジスタの特性
の電気測定を行なう。このように、この発明の酸化物半
導体基板を用いたトランジスタの形成方法によれば、酸
化物半導体基板にエッチピットを設けることにより、容
易にエミッタ注入効率の良いトランジスタを形成するこ
とができる。
【0024】上述した実施例では、特定の材料を使用
し、特定の条件でこの発明を形成した例について説明し
たが、この発明は多くの変更および変形を行なうことが
できる。例えば、上述した実施例では、STO基板にN
bをドープしたが、この発明ではVをドープしても良
い。
【0025】上述した実施例では、ベース層としてBR
BOを用いたが、この発明では、BKBOを用いて良
い。また、上述した実施例では、コレクタ層として、I
nを用いたが、この発明では、AlまたはCrを用いて
も良い。また、上述した実施例では、ベース電極として
Auを用いたが、この発明では、ベース層とオーミック
接触となる材料、例えばAgを用いても良い。また、上
述した実施例では、エミッタ電極としてInを用いた
が、この発明では、STO基板とオーミック接触となる
材料、例えばAlまたはCrを用いても良い。
【0026】
【発明の効果】この発明の酸化物半導体を用いたトラン
ジスタおよびその形成方法によれば、酸化物半導体の基
板の主表面にエッチピットを設け、このエッチピットの
コレクタ層側の斜面にエミッタ電極を形成している。そ
の結果、エミッタ注入効率を向上させることができる。
【図面の簡単な説明】
【図1】第1実施例の酸化物半導体を用いたトランジス
タの構造の説明に供する構造図である。
【図2】(A)〜(C)は、第2実施例の説明に供する
前半の工程図である。
【図3】(A)および(B)は、図2の(C)に続く後
半の工程図である。
【図4】(A)〜(C)は、STO基板に形成されたエ
ッチピットの様子を示す説明図である。
【符号の説明】
10:STO基板(エミッタ層) 10a:主表面 12:ベース層 14:ベース電極 16:コレクタ層 18:エッチピット 18a:エッチピットのベース側の斜面 20:エミッタ電極 22:予備ベース層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−275760(JP,A) 特開 平5−102543(JP,A) 山田朋幸 他,Si基板上へのペロブ スカイト酸化物超電導体薄膜の形成,沖 電気研究開発,日本,1994年 1月 1 日,第161号 vol.61 no.1, pp.81−86 (58)調査した分野(Int.Cl.7,DB名) H01L 39/22 - 39/24 H01L 39/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 エミッタ層を兼ねる、NbまたはVがド
    ープされたSrTiO3 の酸化物半導体基板の主表面上
    に、(Ba,Rb)BiO3 または(Ba,K)BiO
    3 のベース層を具え、 該ベース層上に、ベース電極と、Al、InまたはCr
    のコレクタ層とを具えてなるトランジスタであって、 前記主表面上の前記ベース層の非形成領域であって、前
    記ベース電極よりも前記コレクタ層に近い領域に、エッ
    チピットが設けてあり、 該エッチピットの斜面のうちベース層側の斜面上にエミ
    ッタ電極が設けてあることを特徴とする酸化物半導体を
    用いたトランジスタ。
  2. 【請求項2】 トランジスタのエミッタ層となる、Nb
    またはVがドープされたSrTiO3 の酸化物半導体基
    板の主表面にエッチピットを形成する工程と、 該エッチピットが形成された前記酸化物半導体の前記主
    表面上に、(Ba,Rb)BiO3 または(Ba,K)
    BiO3 の予備ベース層を形成する工程と、 該予備ベース層上に、Al、InまたはCrのコレクタ
    層とベース電極とを、該コレクタ層が該ベース電極より
    も前記エッチピットに近くなるように形成する工程と、 該予備ベース層に対してエッチングを行なって、前記エ
    ッチピットの近傍にベース層を画成する工程と、 前記エッチピットの斜面のうち前記ベース層側の斜面上
    にエミッタ電極を形成する工程とを含むことを特徴とす
    る酸化物半導体を用いたトランジスタの形成方法。
JP02411794A 1994-02-22 1994-02-22 酸化物半導体を用いたトランジスタおよびその形成方法 Expired - Fee Related JP3325993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02411794A JP3325993B2 (ja) 1994-02-22 1994-02-22 酸化物半導体を用いたトランジスタおよびその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02411794A JP3325993B2 (ja) 1994-02-22 1994-02-22 酸化物半導体を用いたトランジスタおよびその形成方法

Publications (2)

Publication Number Publication Date
JPH07235702A JPH07235702A (ja) 1995-09-05
JP3325993B2 true JP3325993B2 (ja) 2002-09-17

Family

ID=12129385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02411794A Expired - Fee Related JP3325993B2 (ja) 1994-02-22 1994-02-22 酸化物半導体を用いたトランジスタおよびその形成方法

Country Status (1)

Country Link
JP (1) JP3325993B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
山田朋幸 他,Si基板上へのペロブスカイト酸化物超電導体薄膜の形成,沖電気研究開発,日本,1994年 1月 1日,第161号 vol.61 no.1,pp.81−86

Also Published As

Publication number Publication date
JPH07235702A (ja) 1995-09-05

Similar Documents

Publication Publication Date Title
JPH06232494A (ja) 面発光素子およびその製造方法
JP3382588B2 (ja) 超伝導−通常−超伝導ジョセフソン接合中に通常層を作製するためのイオン注入の使用
JP2616130B2 (ja) 超伝導素子の製造方法
JP3325993B2 (ja) 酸化物半導体を用いたトランジスタおよびその形成方法
JP3326002B2 (ja) 酸化物半導体を用いたトランジスタおよびその製造方法、エッチピットの深さの制御方法
JP3124641B2 (ja) 超電導デバイス
JP3139003B2 (ja) 共鳴トンネリングダイオードの製造方法
JP3282747B2 (ja) 超電導デバイス
JP3326016B2 (ja) 酸化物超電導ベーストランジスタ、その作製方法およびその集積化方法
JP3319205B2 (ja) ジョセフソン接合素子の製造方法
JP3338215B2 (ja) 超電導ベーストランジスタおよびその製造方法
JP3342974B2 (ja) 超電導ベーストランジスタおよびその製造方法
JP3241798B2 (ja) 超電導デバイスの製造方法
JPH05211355A (ja) ジョセフソン集積回路の製造方法
JP2624666B2 (ja) 超伝導素子
JP2963012B2 (ja) 超電導トランジスタ
JPH08227743A (ja) 酸化物超電導体用金属電極
JPH0142148B2 (ja)
JP3127574B2 (ja) オーミック電極及びその形成方法
JP3002010B2 (ja) 超電導トランジスタ
JP3333279B2 (ja) 超電導ベーストランジスタ
JP3068905B2 (ja) 超電導トランジスタ
JPS637675A (ja) 超伝導装置の製造方法
KR960004464B1 (ko) 반도체 메모리장치의 제조방법
JP2641970B2 (ja) 超電導素子および作製方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees