JP3342974B2 - 超電導ベーストランジスタおよびその製造方法 - Google Patents
超電導ベーストランジスタおよびその製造方法Info
- Publication number
- JP3342974B2 JP3342974B2 JP29434194A JP29434194A JP3342974B2 JP 3342974 B2 JP3342974 B2 JP 3342974B2 JP 29434194 A JP29434194 A JP 29434194A JP 29434194 A JP29434194 A JP 29434194A JP 3342974 B2 JP3342974 B2 JP 3342974B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- base
- base layer
- emitter region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
ジスタおよびその製造方法に関する。
がその製造方法と共に、文献:「エクステンディッド・
アブストラクツ・オブ・ザ・1993・インタナショナ
ル・コンファレンス・オン・ソリッド・ステイト・デバ
イセズ・アンド・マテリアルズ、マクハリ(Extended A
bstracts of the 1993 International Conference on S
olid State Devices and Materials,Makuhari ),19
93 pp.817−819」に開示されている。この
文献に開示の技術によれば、Nbをドープしてn型の半
導体としたSrTiO3 基板(以下、STO(Nb)基
板とも称する)をエミッタ層として用いている。また、
STO(Nb)基板の主表面の一部分に、(Ba,R
b)BiO3 (以下、BRBO)からなるベース層を設
けている。また、このベース層上の一部分に、Inのコ
レクタ層を設けている。
超電導ベーストランジスタにおいては、STO(Nb)
基板全体をエミッタ層として用いていた。このため、S
TO(Nb)基板とBRBO薄膜との接合面の全てが、
ベース・エミッタ接合面となる。一方、ベース・コレク
タ接合面は、BRBO薄膜上のコレクタ層との接合面だ
けであり、BRBO薄膜上の一部分にすぎない。従っ
て、従来の超電導ベーストランジスタにおいては、キャ
リアを受け取る側のベース・コレクタ接合面の面積が、
キャリアを注入する側のベース・エミッタ接合面の面積
よりも狭くなっていた。このため、超電導ベーストラン
ジスタの素子の動作時に余分なリーク電流が発生して素
子の特性が劣化してしまうという問題点があった。
ストランジスタの実現が望まれていた。
ストランジスタによれば、SrTiO3 (以下、STO
とも略称する)からなる基板を具え、この基板の主表面
上に、(Ba,Rb)BiO3 薄膜からなるベース層を
具え、 このベース層上に、Al(アルミニウム)、I
n(インジウム)またはCr(クロム)からなるコレク
タ層を具えてなる超電導ベーストランジスタにおいて、
基板の主表面の一部に、エミッタ領域としてTa(タン
タル)を拡散させ、かつ、電気的に活性化された拡散領
域を具え、ベース層とエミッタ領域との接合面は、ベー
ス層とコレクタ層との接合面の直下の領域に設けられて
おり、ベース層とエミッタ領域との接合面の面積は、ベ
ース層とコレクタ層との接合面の面積よりも狭いことを
特徴とする。
の発明の超電導ベーストランジスタの製造方法によれ
ば、SrTiO3 からなる基板の主表面の一部分に、T
aを拡散させ、かつ、電気的に活性化してエミッタ領域
を形成する工程と、このエミッタ領域の少なくとも一部
分を含む主表面上に、(Ba,Rb)BiO3 からなる
薄膜を形成する工程と、この薄膜のうちのベース層とな
る領域上であって、このベース層とエミッタ領域との接
合面の直上の領域を含む領域に、このベース層と当該コ
レクタ層との接合面の面積が、ベース層とエミッタ領域
との接合面の面積よりも広くなるように、Al、Inま
たはCrからなるコレクタ層を形成する工程とを含むこ
とを特徴とする。
スタの製造方法において、エミッタ領域を形成するにあ
たり、基板の主表面の一部分に、イオン打込法によりT
aイオンを注入する工程とこのTaイオンが注入された
基板を熱処理することにより、Taを基板に拡散させ、
かつ、電気的に活性化させる工程とを含むことが望まし
い。
スタの製造方法において、エミッタ領域を形成するにあ
たり、基板の主表面の一部分に、EB蒸着法によりTa
を蒸着させる工程と、このTaイオンが注入された基板
を熱処理することにより、Taを基板に拡散させ、か
つ、電気的に活性化させる工程とを含むことが望まし
い。
ンジスタによれば、STO基板の主表面のうち、Taの
拡散領域のみを電気的に活性化されたn型の半導体とし
てエミッタ領域を限定している。このため、ベース層と
エミッタ領域との接合面の面積を、ベース層とコレクタ
層との接合面の面積よりも狭くすることができる。ま
た、ベース層とエミッタ領域との接合面は、ベース層と
コレクタ層との接合面の面積の直下の領域に設けてい
る。
・エミッタ接合面の面積を、キャリアを受け取る側のベ
ース・コレクタ接合面の面積よりも小さくすることがで
きるので、素子の動作時に余分なリーク電流が発生する
のを抑制することができる。このため、リーク電流によ
る素子の特性の劣化を抑制することができる。
ベーストランジスタの製造方法によれば、STO基板の
主表面にTaを拡散させ、この拡散領域のみを電気的に
活性化させてn型の半導体としてエミッタ領域を限定す
る。その結果、キャリアを注入する側のベース・エミッ
タ接合面の面積を、キャリアを受け取る側のベース・コ
レクタ接合面の面積よりも小さくすることが容易にでき
る。従って、リーク電流の少ない素子を容易に製造する
ことができる。
BO薄膜は、臨界温度が28°K付近の酸化物高温超電
導薄膜である。従って、このBRBO薄膜をベース層と
して用いた超電導ベーストランジスタは、臨界温度以下
では、低消費電力で高速動作のデバイスとなる。また、
室温ではメタルベーストランジスタとして扱うことがで
きる。
の発明の超電導ベーストランジスタおよびその製造方法
の実施例についてそれぞれ説明する。尚、参照する図面
は、これらの発明が理解できる程度に、各構成成分の大
きさ、形状および配置関係を概略的に示してあるにすぎ
ない。従って、これらの発明は図示例にのみ限定される
ものではない。
明の超電導ベーストランジスタの一例について説明す
る。図1の(A)は、第1実施例の超電導ベーストラン
ジスタの構造の説明に供する平面図である。また、図1
の(B)は、図1の(A)中のX−Xに沿った切り口で
の断面図である。尚、図1の(A)では、図面の理解を
容易にするため、断面部分ではないが一部にハッチング
を施してある。
は、SrTiO3 からなる基板(以下、STO基板とも
略称する)10を具えている。そして、このSTO基板
10の主表面10aの一部分に、エミッタ領域12とし
てTa(タンタル)を拡散させ、かつ電気的に活性化さ
れた拡散領域12を具えている。この拡散領域12の主
表面10aからの深さは1μm程度である。
は、(Ba,Rb)BiO3 薄膜からなるベース層14
を設けている。このベース層14の厚さは、1000〜
1500Å程度であり、ベース層14の一部分は、拡散
領域12の一部分と重なっている。
ンジウム)からなる、コレクタ電極を兼ねるコレクタ層
16を具えている。このコレクタ層16は、ベース層1
4下の拡散領域部分12aの直上に設けてある。即ち、
ベース層14とエミッタ領域12との接合面22は、ベ
ース層14とコレクタ層16との接合面24の直下に設
けられている。
ース層14下の拡散領域部分12aの面積よりも広くし
てある。このため、ベース層14とエミッタ領域12と
の接合面22の面積は、ベース層14とコレクタ層16
との接合面24の面積よりも狭くなっている。
らなるベース電極18がコレクタ層16と離間して設け
てある。また、ベース層下でない拡散領域部分12b上
には、エミッタ電極20が設けてある。
明の超電導ベーストランジスタの製造方法の一例であっ
て、エミッタ領域をイオン打ち込み法を用いて形成する
例について説明する。
電導ベーストランジスタの製造方法の説明に供する断面
工程図である。
基板)10の主表面10aの一部分に、Taを拡散さ
せ、かつ、電気的に活性化させてエミッタ領域12を形
成する。エミッタ領域12の形成にあたりこの実施例で
は、先ず、STO基板10の主表面10a上に、メタル
マスクパターン(図示せず)を形成する。次に、このメ
タルマスクパターンを介して、主表面10aの一部分
に、イオン打込法によりTaイオンを選択的に注入す
る。注入にあたっては、注入エネルギーを200〜50
0kV程度とする。そして、主表面10aから1000
Å〜2000Åの深さまで、1017個/cm3 〜1020
個/cm3 程度の濃度にする。
後、Taイオンが注入されたSTO基板10を熱処理す
ることにより、TaをSTO基板10に拡散させ、かつ
電気的に活性化させる。熱処理にあたっては、酸素雰囲
気中で、800℃の温度下で1時間、続けて1100〜
1200℃の温度下で15分間熱処理する。この熱処理
により、STO基板10に注入されたTaがSrと置換
して、3価のイオン状態に活性化されたエミッタ領域1
2としての拡散領域12が形成される。この熱処理によ
り、Sr2+がTa3+に置換されるので、拡散領域12
は、n型の半導体となる。この拡散領域12の主表面1
0aからの深さは1μm程度となる(図2の(A))。
一部分を含む主表面10a上に、(Ba,Rb)BiO
3 からなる薄膜(BRBO薄膜)を形成する。この実施
例では、エミッタ領域12を形成したSTO基板の主表
面10a上全面に、MBE(分子線エピタキシ)法によ
り、厚さ1000〜1500Å程度のBRBO薄膜14
aを成膜する(図2の(B))。
層となる領域上であって、このベース層とエミッタ領域
との接合面となる領域を含む領域に、ベース層と当該コ
レクタ層との接合面の面積が、前記ベース層と前記エミ
ッタ領域との接合面の面積よりも広くなるように、In
からなるコレクタ層16を形成する。尚、このコレクタ
層16はコレクタ電極を兼ねている。さらに、ベース層
14となる領域上に、Au(金)からなるベース電極1
8がコレクタ層16と離間して形成する(図2の
(C))。
6を画成する。そして、図2では示さないが、ベース層
下でなり拡散領域上にエミッタ電極を形成して、図1に
示した第1実施例の素子と同一構造の超電導ベーストラ
ンジスタを得る(図2の(D))。
ンを介して、STO基板にTaイオンを選択的に注入し
たが、メタルマスクパターン用いた場合のパターン精度
は50μm幅程度が限界である。そこで、メタルパター
ンマスクの代わりにフォトレジストパターンを用いれ
ば、パターンの精度を1μm程度にまで向上させること
ができる。その結果、より精細なエミッタ領域を形成す
ることが可能となる。フォトレジストとしては、例え
ば、富士薬品工業株式会社製のLMR(商品名)を使用
することができる。
明の超電導ベーストランジスタの製造方法の一例であっ
て、エミッタ領域を電子線蒸着(EB蒸着)法を用いて
形成する例について説明する。
主表面10a上に、第2実施例と同様にしてメタルマス
クパターン(図示せず)を形成する。次に、このメタル
マスクパターンを介して、主表面10aの一部分に、E
B蒸着法により、10Å程度以下の厚さに、Taを蒸着
する。
行って、Taを拡散させ、かつ、電気的に活性化させて
拡散領域を形成する。
工程を経て、超電導ベーストランジスタを製造すること
ができる。
定の材料を使用し、特定の条件で形成した例について説
明したが、これらの発明は、多くの変更および変形を行
うことができる。例えば、上述した各実施例では、コレ
クタ層の材料にInを用いたが、これらの発明では、コ
レクタ層の材料として、AlまたはCrを用いても良
い。
ストランジスタによれば、STO基板の主表面のうち、
Taの拡散領域のみを電気的に活性化されたn型の半導
体としてエミッタ領域を限定している。このため、ベー
ス層とエミッタ領域との接合面の面積を、ベース層とコ
レクタ層との接合面の面積よりも狭くすることができ
る。また、ベース層とエミッタ領域との接合面は、ベー
ス層とコレクタ層との接合面の面積の直下の領域に設け
ている。
・エミッタ接合面の面積を、キャリアを受け取る側のベ
ース・コレクタ接合面の面積よりも小さくすることがで
きるので、素子の動作時に余分なリーク電流が発生する
のを抑制することができる。このため、リーク電流によ
る素子の特性の劣化を抑制することができる。
ベーストランジスタの製造方法によれば、STO基板の
主表面にTaを拡散させ、この拡散領域のみを電気的に
活性化させてn型の半導体としてエミッタ領域を限定す
る。その結果、キャリアを注入する側のベース・エミッ
タ接合面の面積を、キャリアを受け取る側のベース・コ
レクタ接合面の面積よりも小さくすることが容易にでき
る。従って、リーク電流の少ない素子を容易に製造する
ことができる。
スタの構造の説明に供する平面図であり、(A)は、
(B)中のX−Xに沿った切り口での断面図である。
トランジスタの製造方法の説明に供する断面工程図であ
る。
Claims (4)
- 【請求項1】 SrTiO3 からなる基板を具え、 該基板の主表面上に、(Ba,Rb)BiO3 薄膜から
なるベース層を具え、 該ベース層上に、Al、InまたはCrからなるコレク
タ層を具えてなる超電導ベーストランジスタにおいて、 前記基板の前記主表面の一部に、エミッタ領域として、
Taを拡散させ、かつ、電気的に活性化された拡散領域
を具え、 前記ベース層と前記エミッタ領域との接合面は、前記ベ
ース層とコレクタ層との接合面の直下の領域に設けられ
ており、 前記ベース層と前記エミッタ領域との接合面の面積は、
前記ベース層とコレクタ層との接合面の面積よりも狭い
ことを特徴とする超電導ベーストランジスタ。 - 【請求項2】 SrTiO3 からなる基板の主表面の一
部分に、Taを拡散させ、かつ、電気的に活性化された
エミッタ領域を形成する工程と、 該エミッタ領域の少なくとも一部分を含む前記主表面上
に、(Ba,Rb)BiO3 からなる薄膜を形成する工
程と、 該薄膜のうちのベース層となる領域上であって、該ベー
ス層と前記エミッタ領域との接合面の直上の領域を含む
領域に、該ベース層と当該コレクタ層との接合面の面積
が、前記ベース層と前記エミッタ領域との接合面の面積
よりも広くなるように、Al、InまたはCrからなる
コレクタ層を形成する工程とを含むことを特徴とする超
電導ベーストランジスタの製造方法。 - 【請求項3】 請求項2に記載の超電導ベーストランジ
スタの製造方法において、 前記エミッタ領域を形成するにあたり、 前記基板の前記主表面の一部分に、イオン打込法により
Taイオンを注入する工程と該Taイオンが注入された
前記基板を熱処理することにより、Taを前記基板に拡
散させ、かつ、電気的に活性化させる工程とを含むこと
を特徴とする超電導ベーストランジスタの製造方法。 - 【請求項4】 請求項2に記載の超電導ベーストランジ
スタの製造方法において、 前記エミッタ領域を形成するにあたり、前記基板の前記
主表面の一部分に、EB蒸着法によりTaを蒸着させる
工程と、 該Taイオンが注入された前記基板を熱処理することに
より、Taを前記基板に拡散させ、かつ、電気的に活性
化させる工程とを含むことを特徴とする超電導ベースト
ランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29434194A JP3342974B2 (ja) | 1994-11-29 | 1994-11-29 | 超電導ベーストランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29434194A JP3342974B2 (ja) | 1994-11-29 | 1994-11-29 | 超電導ベーストランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08153906A JPH08153906A (ja) | 1996-06-11 |
JP3342974B2 true JP3342974B2 (ja) | 2002-11-11 |
Family
ID=17806455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29434194A Expired - Fee Related JP3342974B2 (ja) | 1994-11-29 | 1994-11-29 | 超電導ベーストランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3342974B2 (ja) |
-
1994
- 1994-11-29 JP JP29434194A patent/JP3342974B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
山田朋幸 他,Si基板上へのペロブスカイト酸化物超電導体薄膜の形成,沖電気研究開発,日本,1994年 1月,第161号,Vol.61,No.1,pp.81−86 |
Also Published As
Publication number | Publication date |
---|---|
JPH08153906A (ja) | 1996-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
JPH05347413A (ja) | 半導体装置の製造方法 | |
WO1989006444A2 (en) | Vertical power transistor and fabrication methods | |
US3817794A (en) | Method for making high-gain transistors | |
JPS6164164A (ja) | バイポ−ラトランジスタ内のエミツタエネルギギヤツプを増加させるイオン注入 | |
JP3342974B2 (ja) | 超電導ベーストランジスタおよびその製造方法 | |
JPH0553299B2 (ja) | ||
JP3338215B2 (ja) | 超電導ベーストランジスタおよびその製造方法 | |
JPH0326535B2 (ja) | ||
JP3124641B2 (ja) | 超電導デバイス | |
JP3326016B2 (ja) | 酸化物超電導ベーストランジスタ、その作製方法およびその集積化方法 | |
JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
JPS5916414B2 (ja) | 半導体装置 | |
JPH03283624A (ja) | 半導体装置 | |
JPS6254464A (ja) | バイポ−ラトランジスタ及びその製法 | |
JP3325993B2 (ja) | 酸化物半導体を用いたトランジスタおよびその形成方法 | |
JPH098062A (ja) | 半導体装置の製造方法 | |
JPH05175238A (ja) | 接合型電界効果トランジスタ | |
JPS61222177A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
JP3138356B2 (ja) | I▲2▼l構造半導体装置及びその製造方法 | |
JPS61161763A (ja) | 半導体装置の製法 | |
JPH01273353A (ja) | バイポーラトランジスタの製法 | |
JPS61198674A (ja) | 半導体装置の製造方法 | |
JPS61224365A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020813 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |