JP3316297B2 - 液晶パネルの駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の画素がマトリク
ス状に配置された液晶パネルの駆動方法に関するもので
あり、特に時間的階調表示を行うことができ、かつ静止
画像を表示するメモリ状態が設定可能な液晶パネルの駆
動方法に関するものである。

【０００２】

【従来の技術】強誘電性液晶は、メモリ性を有し、かつ
応答時間が非常に速いことから、大画面ディスプレイと
して期待されている。しかしながら、強誘電性液晶は、
双安定性であるため、中間的な状態の制御が難しく、階
調表示が難しいという問題があった。

【０００３】このような強誘電性液晶を用いたディスプ
レイの階調表示の方法として、面積的階調表示方法及び
時間的階調表示方法が提案されている。面積的階調表示
方法は、各画素を分割し、分割した表示領域を階調に応
じて表示状態とする方法であり、例えば、特開平２−１
８４８２１号公報等に開示されている。

【０００４】時間的階調表示方法は、各画素のフレーム
周期を複数のフィールドに分割し、階調表示データのデ
ューティ比に応じてフィールドを選択し、選択したフィ
ールドの時間内のみ表示させることにより、階調表示さ
せる方法である。例えば、特公平４−３４１３０号公報
及び特開昭６３−２２６１７８号公報等に開示されてい
る。

【０００５】

【発明が解決しようとする課題】図２は、時間的階調表
示を説明するための図である。図２においては、液晶表
示データとして２ビットのデータを例にしている。図２
に示すように、１フレーム周期Ｔを、１／３Ｔの第１フ
ィールドと、２／３Ｔの第２フィールドに分割してお
り、階調表示データの上位ビットが１のときに、２／３
Ｔの第２フィールドを表示させ、下位ビットが１のとき
に１／３Ｔの第１フィールドで表示させている。これに
より、（０，０）、（０，１）、（１，０）、及び
（１，１）に対応する４段階の階調表示が可能となる。

【０００６】このような階調表示により画素を駆動する
場合、フリッカーを低減させるため、実際には図３に示
すように、隣接する各行間においてフレーム周期を所定
の期間ずらしながら駆動させている。例えば、図３に示
すように、Ｇ₂ グループはＧ ₁ グループに対し１／３Ｔ
の期間ずらしており、同様にＧ₃ グループは、Ｇ₂ グル
ープに対して１／３Ｔの期間ずらして駆動させている。
この結果、画素点滅の時期が各行でずれ、これによりフ
リッカーが低減される。なお、図３に示す例では、駆動
行を３つのグループに分けてフレーム周期をシフトさせ
ている。

【０００７】図４は、図３に示す走査方法における走査
信号を示す図である。図４に示されるように、３つの走
査線を１つのグループとして走査する。強誘電性液晶
は、上述のようにメモリ性を有するという大きな特徴を
有している。従って、このような強誘電性液晶を用いた
ディスプレイにおいては、画素の走査駆動を停止する
と、静止画像の状態で保持することができる。

【０００８】しかしながら、例えば図３に示すＡの時点
で走査駆動を停止すると、Ｇ₂ グループ及びＧ₃ グルー
プは、それぞれ上位ビット（１ビット目）のデータを表
示した状態でメモリ状態となるが、Ｇ₁ グループは下位
ビット（０ビット目）のデータを表示した状態でメモリ
状態となる。この結果、静止画像を表示するメモリ状態
において、上位ビットのデータを表示する画素と下位ビ
ットのデータを表示する画素とが混在し、走査駆動して
いる際の画像と対応しない異常な画像が表示されること
となる。

【０００９】本発明の目的は、このような従来の問題点
を解消し、時間的階調表示がなされる液晶パネルの駆動
方法において、走査駆動の際の画像に近い状態の静止画
像をメモリ状態の表示画像として表示することのできる
液晶パネルの駆動方法を提供することにある。

【００１０】

【課題を解決するための手段】本発明は、複数の画素が
マトリクス状に配列され、各画素を駆動するフレーム周
期を表示期間の異なる複数のフィールドから構成し、階
調表示データの上位ビットから順にデューティ比に応じ
て表示期間の長いフィールドに順次割り当てることによ
り時間的階調表示を行うことができ、かつ、静止画像を
表示するメモリ状態が設定可能な液晶パネルの駆動方法
であり、メモリ状態に設定する際、各画素をそれぞれ最
上位ビットの表示状態で保持しメモリ状態にすることを
特徴としている。

【００１１】本発明に従う第１の実施態様では、メモリ
状態に設定する際、各画素のすべてを最上位ビットの表
示状態に書き換えた後、メモリ状態とすることを特徴と
している。

【００１２】本発明に従う第２の実施態様では、メモリ
状態に設定する際、各画素のうち最上位ビットの表示状
態でない画素についてのみ最上位ビットの表示状態に書
き換えた後、メモリ状態とすることを特徴としている。

【００１３】また、本発明の液晶パネル駆動方法は、時
間的階調表示及び面積的階調表示を併用して階調表示す
る液晶パネルの駆動方法にも適用することができる。す
なわち、複数の画素がマトリクス状に配列され、各画素
が面積的階調表示のため複数の表示面積の異なる表示領
域に分割されており、各画素の分割された表示領域を駆
動するフレーム周期を表示時間の異なる複数のフィール
ドから構成し、各表示領域に与えられたデューティ比に
応じてフィールドを選択することにより時間的階調表示
を行い、階調表示データに応じて面積的階調表示及び時
間的階調表示により階調表示することができる液晶パネ
ルの駆動方法であり、メモリ状態に設定する際、各画素
の表示領域の面積の大きさの順に階調表示データの上位
ビットを順次割り当て、静止画像としての面積的階調表
示の状態とした後、メモリ状態とすることを特徴として
いる。

【００１４】時間的階調表示及び面積的階調表示により
液晶表示する本発明の駆動方法に従う第１の実施態様に
おいては、各画素のすべての表示領域を、上記静止画像
としての面積的階調表示の状態に書き換えた後、メモリ
状態とする。

【００１５】また、第２の実施態様においては、各画素
の各表示領域のうち、上記静止画像としての面積的階調
表示の状態でない表示領域についてのみ書き換えた後、
メモリ状態としている。

【００１６】

【作用】時間的階調表示のみを行う本発明の駆動方法で
は、各画素をそれぞれ最上位ビットの表示状態で保持し
メモリ状態としている。従って、静止画像を表示するメ
モリ状態においては、各画素がすべて最上位ビットの表
示状態であるので、走査駆動の際の画像に近い画像が表
示される。

【００１７】また、時間的階調表示と面積的階調表示を
併用する本発明の駆動方法では、階調表示データを上位
ビットから順に面積の大きな表示領域に割り当てた面積
的階調表示メモリ状態としている。このため、階調の度
合は低下するものの走査駆動の際の画像に近い階調の画
像を表示することができる。

【００１８】

【実施例】図１（ａ）は、本発明に従う第１の実施態様
の一例の表示状態を示す図であり、Ｇ₁ グループのフレ
ーム周期の終了時にスイッチをオフした場合の表示状態
を示している。図１（ａ）に示されるように、スイッチ
オフ信号が与えられた時点において、Ｇ₁ グループは下
位ビット（０ビット目）であり、Ｇ₂ は上位ビット（１
ビット目）であり、Ｇ₃ グループは上位ビット（１ビッ
ト目）である。スイッチオフ信号入力後、これらのＧ₁
〜Ｇ₃ のデータはすべて上位ビット（１ビット目）に書
き換えられている。

【００１９】図１（ｂ）は、本発明に従う第１の実施態
様の他の例における表示状態を示す図であり、図１
（ｂ）においては、Ｇ₃ グループのフレーム周期の途中
にスイッチオフ信号が入力されている。図１（ｂ）に示
されるように、このスイッチオフ信号が入力される時点
においては、Ｇ₁ 及びＧ₂ グループは上位ビットの階調
表示データの書き込み途中であり、Ｇ₃ グループは下位
ビットの階調表示データの書き込み途中である。スイッ
チオフ信号入力後、これらＧ₁ 〜Ｇ₃ グループのすべて
について上位ビットの階調表示データに書き換えられて
おり、このデータ書き換え後に実際のオフ状態とし、表
示画面をメモリ状態としている。

【００２０】図５は、本発明の第２の実施態様に従う一
例における表示状態を示している。図５に示されるよう
に、本実施例においては、Ｇ₁ グループのフレーム周期
の終了時にスイッチオフ信号が入力されている。このス
イッチオフ信号入力時点において、Ｇ₁ グループは下位
ビットデータであり、Ｇ₂ 及びＧ₃ グループは上位ビッ
トデータである。従って、Ｇ₂ 及びＧ₃ グループについ
てはこの表示状態を保持し、Ｇ₁ グループについてのみ
上位ビットデータに書き換えた後、実際のオフ状態とし
ている。

【００２１】図６は、本発明に従う駆動方法を実施する
ための駆動制御回路の一例を示すブロック図である。図
６を参照して、液晶パネル１には、走査線を駆動するた
めの行側ドライバ回路３及びデータ線を駆動するための
列側ドライバ回路２がそれぞれ接続されている。列側ド
ライバ回路２には、映像データフレームメモリ４が接続
されている。映像データフレームメモリ４には、映像デ
ータバスにより映像データ信号ＤＢが与えられる。映像
データフレームメモリ４には、第１のスイッチング回路
（ＳＷ回路１）９が接続されている。第１のスイッチン
グ回路９からは、映像データフレームメモリ４にアドレ
ス信号ＡＢが送られ、このアドレス信号ＡＢに応じて映
像データ信号ＣＤＢがドライバ回路２に与えられる。

【００２２】映像データフレームメモリ４においては、
通常２フレーム分のメモリを用意し、１つのフレーム分
のデータをドライバ回路２に送っている間に、他方のメ
モリにもう１つのフレーム分のデータを書き込むように
する。すなわち、１つのフレーム分のデータをすべてド
ライバ回路２に送りフレームの終了を確認すると、メイ
ンコントロール回路６からのアドレス信号ＡＢにより、
他方のメモリのフレームのデータをドライバ回路２に送
るように切替え、一方のメモリ側に新たなフレーム分の
データを書き込む。また、別の方法として、１フレーム
分のメモリで、データをドライバ回路２に送りながら新
たな映像データを書き込むようにしてもよい。

【００２３】第２のスイッチング回路（ＳＷ回路２）１
０からは、列側ドライバ回路２にコントロール信号ＣＢ
が与えられる。第３のスイッチング回路（ＳＷ回路３）
１１からは、行側ドライバ回路３に、データ・コントロ
ール信号ＲＢが与えられる。また電源用スイッチング回
路８からは、駆動電源ＲＰＳ及びＣＰＳがそれぞれ行側
ドライバ回路３及び列側ドライバ回路２に与えられる。
電源用スイッチング回路８には外部から駆動電源ＰＳが
供給される。

【００２４】オン／オフ信号は、切換え信号発生回路５
に与えられる。オン信号、例えばＨレベル信号が切換え
信号発生回路５に与えられると、選択信号ＳＷＳが、切
替え信号発生回路５から、第１のスイッチング回路９、
第２のスイッチング回路１０、第３のスイッチング回路
１１、メインコントロール回路６、メモリ時用コントロ
ール回路７及び電源用スイッチング回路８にそれぞれ与
えられる。この選択信号ＳＷＳにより、メインコントロ
ール回路６が動作状態となり、メインコントロール回路
６側の信号がアクティブの状態となる。すわなち、第１
のスイッチング回路９からは、メインコントロール回路
６から与えられるアドレス信号ＭＡＢが、アドレス信号
ＡＢとして映像データフレームメモリ４に与えられる。
第２のスイッチング回路１０では、メインコントロール
回路６から与えられるコントロール信号ＭＣＢが、コン
トロール信号ＣＢとして列側ドライバ回路２に与えられ
る。第３のスイッチング回路１１では、メインコントロ
ール回路６から与えられるデータ・コントロール信号Ｍ
ＲＢが、データ・コントロール信号ＲＢとして行側ドラ
イバ回路３に与えられる。

【００２５】メインコントロール回路６では、液晶パネ
ル１において階調表示を実現するため、行走査の順序、
映像データのアドレス、及び液晶パネル１において要求
される波形を再現するための、スタートパルス、クロッ
ク等のドライバ制御信号が順次作成され、信号ＭＡＢ、
信号ＭＣＢ及び信号ＭＲＢとして出力される。

【００２６】また、オン状態を示す信号ＳＷＳが電源用
スイッチング回路８に与えられることにより、駆動電源
ＲＰＳ及びＣＰＳが、それぞれドライバ回路３，２に与
えられる。

【００２７】メインコントロール回路６からは、ＳＷ同
期信号を含む信号ＳＷＣＢが切替え信号発生回路５に与
えられるている。この信号ＳＷＣＢにより、切替え信号
発生回路５からはフィールド信号ＦＣＢがメモリ時用コ
ントロール回路７に与えられる。この信号ＦＣＢによ
り、後述するように書き換えのタイミングが決定され、
これによって液晶パネル１の表示が書き換えられる。

【００２８】オフ信号、例えばＬレベル信号が、切替え
信号発生回路５に与えられると、オフ状態を示す信号Ｓ
ＷＳがメインコントロール回路６に与えられ、メインコ
ントロール回路６が停止状態となる。またオフ状態を示
す信号ＳＷＳがメモリ時用コントロール回路７に与えら
れると、メモリ時用コントロール回路７が動作状態とな
る。またオフ信号を示すＳＷＳ信号が第１のスイッチン
グ回路９、第２のスイッチング回路１０、第３のスイッ
チング回路１１にそれぞれ与えられることにより、信号
ＡＢは信号ＭＡＢから信号ＳＡＢに、信号ＣＢは信号Ｍ
ＣＢから信号ＳＣＢに、信号ＲＢは信号ＭＲＢから信号
ＳＲＢにそれぞれ切替えられる。これにより、液晶パネ
ル１に表示される画像が所定のメモリ状態の画像となる
ように、メモリ時用コントロール回路７によって各種信
号が作成され、信号ＳＡＢ、信号ＳＣＢ及び信号ＳＲＢ
として出力される。

【００２９】図７は、切替え信号発生回路５の一例を示
す図である。図７に示されるように、Ｄフリップフロッ
プのＣＫ端子にＳＷ同期信号を入力し、Ｄ端子にオン／
オフ信号を入力して、信号ＳＷＳを出力する。これによ
り、オン／オフ信号が、例えばＨレベルからＬレベルに
変化すると、信号ＳＷＳは、ＳＷ同期信号に同期して変
化する。

【００３０】また、オン／オフ信号がオン状態となり、
ＬレベルからＨレベルに変化したときには、ＳＷ同期信
号がＣＫ端子に与えられていないので、オン／オフ信号
の変化によりダイレクトに、信号ＳＷＳが変化しＨレベ
ルにセットされる。

【００３１】図８は、第１のスイッチング回路の一例を
示す回路図である。図８に示されるように、２つのＡＮ
Ｄゲート２１，２２の出力を、ＯＲゲート２３に入力し
信号ＡＢを出力させている。ＡＮＤゲート２１には、信
号ＭＡＢと信号ＳＷＳが入力され、ＡＮＤゲート２２に
は、信号ＳＡＢと信号ＳＷＳの反転信号が入力してい
る。これにより信号ＳＷＳがＨレベルのときには、信号
ＭＡＢが信号ＡＢとして出力され、信号ＳＷＳがＬレベ
ルのとき、信号ＳＡＢが信号ＡＢとして出力される。図
６に示す第２のスイッチング回路１０及び第３のスイッ
チング回路１１も、図８に示すのと同様の論理回路で構
成することができる。

【００３２】またこれらのスイッチング回路はＯＲゲー
トに信号ＭＡＢ及び信号ＳＡＢを入力させ信号ＡＢを出
力する回路によっても実現可能である。上述のように、
メモリ状態に設定する際、本発明に従う第１の実施態様
においては、各画素のすべてを最上位ビットの表示状態
に書き換えた後、メモリ状態とする。オフ信号は切替え
信号発生回路５に与えられ、切替え信号発生回路５から
書き換えのタイミングを与える信号ＳＷＳが出力される
ことによりメモリ状態設定のための書き換えが行われ
る。書き換えのタイミングとしては、フレームの最
後、フィールドの最後、１ライン書き込み終了後な
どが挙げられる。このような書き換えは、メインコント
ロール回路６から切替え信号発生回路５に出力されてい
る信号ＳＷＣＢの中のＳＷ同期信号に同期して成され
る。

【００３３】上記の場合はフレームエンド信号に同期
し、上記の場合はフィールドエンド信号に同期し、上
記の場合は１ライン書き込み終了信号に同期して成さ
れる。このような書き換えタイミングを与える信号ＳＷ
Ｓが、上述のように、第１のスイッチング回路９、第２
のスイッチング回路１０、第３のスイッチング回路１
１、メインコントロール回路６、メモリ時用コントロー
ル回路７、及び電源用スイッチング回路８に与えられる
ことにより、メインコントロール回路６側が停止状態と
なり、メモリ時用コントロール回路７が動作状態とな
る。メモリ時用コントロール回路７から、液晶パネル１
のすべての画素を最上位ビットで書き込むように駆動信
号が出力され、各行ライン毎に最上位ビットの表示状態
に書き換えられていく。書き込み終了後、メモリ時用コ
ントロール回路７から信号ＰＳＣが電源用スイッチング
回路８に与えられ、電源用スイッチング回路８からの駆
動電源ＲＰＳ及びＣＰＳがオフ状態となる。また、リレ
ー回路を用いてオープン状態として切り離してもよい。
さらに、消費電力を抑制する等の目的で、ドライバ回路
２及びドライバ回路３の動作を停止させてもよい。

【００３４】上述のように、本発明に従う第２の実施態
様では、メモリ状態に設定する際、各画素のうち最上位
ビットの表示状態でない画素についてのみ最上位ビット
の表示状態に書き換えた後、メモリ状態とする。この場
合、書き換えのタイミングとしては、フレームの最後ま
たはフィールドの最後が好ましい。１ライン書き込み終
了後も書き換えのタイミングとして使用可能であるが、
２つのフィールドにまたがるため複雑になり好ましくな
い。

【００３５】図９は、この書き換えのタイミングを説明
するための図である。図９において、Ａ、Ｂ、Ｃはそれ
ぞれ書き換えのタイミングを示しており、（ ）内はフ
ィールド信号ＦＣＢのビットデータを示している。この
ようなフィールド信号ＦＣＢは、上述のようにメインコ
ントロール回路６から出力される信号ＳＷＣＢが切替え
信号発生回路５に与えられることにより、切替え信号発
生回路５から出力される。

【００３６】図９においてＡのタイミングで書き換える
場合には、Ｇ₁ グループ及びＧ₃ グループは最上位ビッ
トのデータ表示であるので、Ｇ₂ グループのみ最上位ビ
ットのデータに書き換える。またＢのタイミングで書き
換える場合には、Ｇ₁ グループ及びＧ₂ グループが最上
位ビットデータの表示であるので、Ｇ₃ グループのみ最
上位ビットデータに書き換える。また、Ｃのタイミング
で書き換える場合には、Ｇ₂ グループ及びＧ₃ グループ
が最上位ビットのデータ表示であるので、Ｇ₁グループ
のみ最上位ビットのデータに書き換える。

【００３７】このような書き換えのタイミングは、メモ
リ時用コントロール回路７に与えられるＦＣＢ信号によ
り選択され、メモリ時用コントロール回路７により上述
のように所定のグループのみ最上位ビットで書き換える
ように駆動制御信号が出力される。

【００３８】以上の実施例では、時間的階調表示のみに
より階調表示する例を示したが、本発明は時間的階調表
示とともに面積的階調表示を併用する液晶パネルの駆動
にも適用することができる。図１０及び図１１は、例え
ば特開平２−１８４８２１号公報に開示された面積的階
調表示をする場合の各画素の表示領域を示す平面図であ
る。図１０を参照して、ここでは１つの画素３０を３つ
の面積の異なる表示領域３０ａ，３０ｂ，３０ｃに分割
している。面積の割合は３０ａ：３０ｂ：３０ｃ＝１：
２：４にされている。

【００３９】図１１を参照して、ここでは１つの画素４
０を４つの表示領域４０ａ，４０ｂ，４０ｃ，４０ｄに
分割している。面積の割合は、４０ａ：４０ｂ：４０
ｃ：４０ｄ＝１：２：４：８としている。

【００４０】以上のように１つの画素を面積の異なる複
数の表示領域に分割することにより階調表示データに応
じて各表示領域を独立して表示させることにより、面積
的な階調表示を実現することができる。

【００４１】なお、１つの画素を等しい面積の表示領域
に分割し、表示する表示領域の個数の変化させることに
よって面積的な階調表示が可能であるが、この場合は、
上記の時間的階調表示のみを行う場合と同様に、各画素
の各表示領域をそれぞれに割り当てられる階調表示デー
タの最上位ビットの表示状態にして保持し、メモリ状態
とすればよく、上記の時間的階調表示のみを行う場合と
同様にして、本発明を適用することができる。

【００４２】ここでは、１つの画素を表示面積の異なる
表示領域に分割して面積的階調表示と時間的階調表示を
併用する液晶パネルについて説明する。図１２は、この
ような面積的階調表示と時間的階調表示を併用する階調
表示を説明するための図である。図１２（ａ）を参照し
て、ここでは画素を２つの表示領域５０ａ，５０ｂに分
割し、面積の割合を５０ａ：５０ｂ＝４：１としてい
る。図１２（ｂ）は、このような表示領域５０ａ，５０
ｂをフレーム周期Ｔを２つのフィールド２／３Ｔ及び１
／３Ｔに分割して階調表示する状態を示している。この
ように画素を２つの表示領域に分割しフレーム周期を２
つのフィールドに分割することにより、合計１６段階の
階調表示が可能となり、４ビット分の階調表示が可能と
なる。

【００４３】図１３は、液晶表示データとしてのビット
データ（１，０，１，０）を表示する場合の例を示して
いる。ここでは、上位２ビット分（１，０）を表示面積
の大きい表示領域５０ａによって表示し、下位２ビット
分（１，０）を面積の小さな表示領域５０ｂにより表示
している。図１３（ａ）に示すように、面積の大きい表
示領域５０ａを２／３Ｔのフィールドにおいて表示し、
面積の小さな表示領域５０ｂを同じく２／３Ｔのフィー
ルドにおいて表示している。

【００４４】このような画像表示において、静止画像と
する場合、時間的階調表示ができなくなり、面積的階調
表示のみが可能となる。本発明では、静止画像を表示す
るメモリ状態に設定する際、画素の表示領域の面積の大
きさの順に階調表示データの上位ビットを順次割り当て
静止画像としての面積的階調表示を行う。従って、図１
３に示す実施例では、上位ビット分のデータ（１，０）
を、表示領域５０ａ，５０ｂに割り当てることとなり、
この結果、図１３（ｂ）に示すように、面積の大きな表
示領域５０ａを“１”の表示状態とし、面積の小さな表
示領域５０ｂを“０”の表示状態とする。図１３（ａ）
を参照して、表示領域５０ｂの面積を１／Ｔの期間表示
した場合を１とすると、図１３（ａ）に示す表示状態
は、１／１２＋２／３＝１０／１５の階調表示となる。
これは、図１３（ｂ）示す静止画像としての階調表示４
／５とほぼ近似した階調表示状態である。

【００４５】図１４（ａ）は、階調表示データとしての
ビットデータ（０，１，０，０）を表示するときの状態
を示している。図１４（ａ）に示されるように、面積の
大きな表示領域５０ａが１／３Ｔのフィールドの期間表
示される。図１４（ｂ）は、静止画像としての面積的階
調表示の状態を示しており、ビットデータの１番目のビ
ットである“０”を面積の大きな表示領域５０ａに割り
当て、２番目のビットの“１”を面積の小さな表示領域
５０ｂに割り当てている。この結果、表示領域５０ｂの
みが表示状態となっている。図１４（ｂ）に示す静止画
像としての階調表示は、１／５であり、図１４（ａ）に
示す階調表示４／１５とほぼ近似した階調表示となって
いる。

【００４６】図１５（ａ）は、階調表示データとしての
ビットデータ（１，１，０，０）を表示した状態を示し
ている。図１５（ａ）に示されるように、面積の大きな
表示領域５０ａが全フレーム周期において表示された状
態となっている。

【００４７】図１５（ｂ）は、静止画像としての階調表
示状態を示しており、ビットデータの１番目のビットの
“１”を面積の大きな表示領域５０ａに割り当て、２番
目のビット“１”を面積の小さな表示領域５０ｂに割り
当てている。この結果、表示領域５０ａ及び５０ｂがと
もに表示状態となっている。

【００４８】図１５（ａ）に示す階調表示は１２／１５
であり、図１５（ｂ）に示す階調表示は５／５であり、
ほぼ近似した階調表示の状態になっている。この場合、
表示領域５０ａのみを表示し、表示領域５０ｂを表示し
なければ、階調表示として４／５の状態となるが、静止
画像としての階調表示は面積的階調表示のみであり４段
階の階調であるため、静止画像全体としてみた場合、図
１５（ｂ）に示すように表示領域５０ａ及び５０ｂの両
方を表示状態とした方が、より走査状態の階調表示に近
い階調表示画像として得られる。

【００４９】以上のように、時間的階調表示と面積的階
調表示により液晶パネルを駆動する場合には、各画素の
表示領域の面積の大きさの順に階調表示データの上位ビ
ットを順次割り当て、静止画像としての面積的階調表示
の状態とした後に、メモリ状態とすることにより、駆動
走査の際の階調表示画面により近い階調表示の静止画像
が得られる。

【００５０】本発明はメモリ性を有する強誘電性液晶パ
ネルの駆動方法として有用なものであるが、本発明の駆
動方法は強誘電性液晶パネルの駆動方法に限定されるも
のではなく、メモリ状態が設定可能な液晶パネルであれ
ば、その他の液晶パネルの駆動にも適用することができ
るものである。

【００５１】

【発明の効果】本発明に従えば、メモリ状態に設定する
際、各画素をそれぞれ最上位ビットの表示状態で保持し
メモリ状態としている。このため、駆動走査し階調表示
している際の画像により近い画像が静止画像として得ら
れる。

【００５２】また、画素を複数の表示面積の異なる表示
領域に分割して、時間的階調表示と面積的階調表示を行
う場合には、各画素の表示領域の面積の大きさの順に階
調表示データの上位ビットを順次割り当て、静止画像と
しての面積的階調表示の状態とした後にメモリ状態とし
ている。従って、本発明によれば、走査駆動している際
のような多段階の階調表示はできないが、より近い階調
表示の画像を静止画像として得ることができる。

【図面の簡単な説明】

【図１】本発明に従う第１の実施態様における駆動方法
を示す図。

【図２】フレーム周期を表示期間の異なる複数のフィー
ルドから構成した時間的階調表示を説明するための図。

【図３】走査線毎にフレーム周期を異ならせて走査する
状態を示す図。

【図４】図３に示す駆動方法における各走査線の駆動信
号を示すチャート図。

【図５】本発明に従う第２の実施態様の一例における駆
動方法を示す図。

【図６】本発明に従う駆動方法を行うための駆動回路の
一例を示すブロック図。

【図７】図６に示す切替え信号発生回路の一例を示す回
路図。

【図８】図６に示すスイッチング回路の一例を示す回路
図。

【図９】本発明に従う第２の実施態様における書き換え
のタイミングを説明するための図。

【図１０】面積的階調表示の一例における表示領域を示
す平面図。

【図１１】面積的階調表示の他の例における表示領域を
示す平面図。

【図１２】面積的階調表示と時間的階調表示を併用する
場合の階調表示の方法を説明するための図。

【図１３】図１２に示す画素においてビットデータ
（１，０，１，０）を階調表示した状態を示す図。

【図１４】図１２に示す画素においてビットデータ
（０，１，０，０）を階調表示した状態を示す図。

【図１５】図１２に示す画素においてビットデータ
（１，１，０，０）を階調表示した状態を示す図。

【符号の説明】

１…液晶パネル ２…列側ドライバ回路 ３…行側ドライバ回路 ４…映像データフレームメモリ ５…切替え信号発生回路 ６…メインコントロール回路 ７…メモリ時用コントロール回路 ８…電源用スイッチング回路 ９…第１のスイッチング回路 １０…第２スイッチング回路 １１…第３のスイッチング回路 ３０，４０，５０…画素 ３０ａ〜３０ｃ，４０ａ〜４０ｄ，５０ａ，５０ｂ…画
素の表示領域

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 複数の画素がマトリクス状に配列され、
   前記各画素を駆動するフレーム周期を表示期間の異なる
   複数のフィールドから構成し、階調表示データの上位ビ
   ットから順にデューティ比に応じて表示期間の長い前記
   フィールドに順次割り当てることにより時間的階調表示
   を行うことができ、かつ、静止画像を表示するメモリ状
   態が設定可能な液晶パネルの駆動方法であって、 前記メモリ状態に設定する際、前記各画素をそれぞれ最
   上位ビットの表示状態で保持しメモリ状態にすることを
   特徴とする液晶パネルの駆動方法。
2. 【請求項２】 前記各画素のすべてを最上位ビットの表
   示状態に書き換えた後、メモリ状態とすることを特徴と
   する請求項１に記載の液晶パネルの駆動方法。
3. 【請求項３】 前記各画素のうち最上位ビットの表示状
   態でない画素についてのみ最上位ビットの表示状態に書
   き換えた後、メモリ状態とすることを特徴とする請求項
   １に記載の液晶パネルの駆動方法。
4. 【請求項４】 複数の画素がマトリクス状に配列され、
   前記各画素が面積的階調表示のため複数の表示面積の異
   なる表示領域に分割されており、前記各画素の分割され
   た表示領域を駆動するフレーム周期を表示期間の異なる
   複数のフィールドから構成し、各表示領域に与えられた
   デューティ比に応じてフィールドを選択することにより
   時間的階調表示を行い、階調表示データに応じて前記面
   積的階調表示及び前記時間的階調表示により階調表示す
   ることができ、かつ、静止画像を表示するメモリ状態が
   設定可能な液晶パネルの駆動方法であって、 前記メモリ状態に設定する際、前記各画素の表示領域の
   面積の大きさの順に前記階調表示データの上位ビットを
   順次割り当て、静止画像としての面積的階調表示の状態
   とした後、メモリ状態とすることを特徴とする液晶パネ
   ルの駆動方法。
5. 【請求項５】 前記各画素のすべての表示領域を前記静
   止画像としての面積的階調表示の状態に書き換えた後、
   メモリ状態とすることを特徴とする請求項４に記載の液
   晶パネルの駆動方法。
6. 【請求項６】 前記各画素の各表示領域のうち前記静止
   画像としての面積的階調表示の状態でない表示領域につ
   いてのみ書き換えた後、メモリ状態とすることを特徴と
   する請求項４に記載の液晶パネルの駆動方法。