JP3310494B2

JP3310494B2 - ディジタル温度補償水晶発振装置

Info

Publication number: JP3310494B2
Application number: JP12605895A
Authority: JP
Inventors: 隆夫渡部; 睦夫林; 一成松本; 主税土屋; 英二西森; 孝至松井
Original assignee: Meidensha Corp; Fujitsu Ltd
Current assignee: Meidensha Corp; Fujitsu Ltd
Priority date: 1995-05-25
Filing date: 1995-05-25
Publication date: 2002-08-05
Anticipated expiration: 2017-08-05
Also published as: JPH08321721A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はディジタル温度補償水
晶発振装置に関する。

【０００２】

【従来の技術】近年に於ける移動体通信装置（携帯電
話、コードレス電話など）は、ＩＣ技術と周辺技術の進
歩に伴い、小型化、低コスト化が進み、それにより加入
者の増大が加速し、電波利用の関係からキャリア周波数
間隔（例えば１２.５ｋＨｚ）と変調帯域幅（例えば５
ｋＨｚ）が狭くなり、その周波数源への精度要求は次式
のように益々厳しくなって来ている。

【０００３】 │Δｆ／ｆ│≦１ｐｐｍ ……（１）例えば、上記（１）の要求を−４０℃〜８５℃のような
広温度範囲で満たすデバイスはディジタル温度補償水晶
発振装置（以下ＤＴＣＸＯと称す）である。

【０００４】次に、ＤＴＣＸＯの基本ブロック構成を図
７に示す。この図７において、１０は水晶振動子１９の
周囲温度をセンシングし、温度に対応したアナログ電圧
Ｖ_tを出力する温度対電圧変換回路で得、この温度対電
圧変換回路１０から出力されたアナログ電圧Ｖ_tは、ア
ナログ・ディジタル変換回路（以下ＡＤＣ回路と称す）
１１でディジタルデータ（温度データＴ）に変換され
る。例えば、１０ビットの温度データＴに変換される。
この温度データＴはＥ²ＰＲＯＭからなるメモリを有す
る記憶演算回路１２に供給される。この記憶演算回路１
２は水晶振動子毎の各温度で補償するデータＶ（例えば
１０ビット）が記憶されていて、温度データＴによって
補償データＶが直接か或いは演算変換されて図示しない
レジスタを経由してＶ₁データとして出力するものであ
る。記憶演算回路１２から出力されたＶ₁データはディ
ジタル・アナログ変換回路（以下ＤＡＣ回路と称す）１
３に入力され、ここでアナログ電圧Ｖ_cwに変換されて出
力される。このアナログ電圧Ｖ_cwはサンプルホールド・
ローパスフィルタ回路１４に供給され、まず、サンプル
ホールドされた後、適切な時定数（例えば５ｍｓ）をも
つローパスフィルタ（ＬＰＦ）で平滑されてサンプルホ
ールド・ローパスフィルタ回路１４から制御電圧Ｖｃと
して出力される。この制御電圧Ｖｃは、バリアブルキャ
パシタ、抵抗、半導体スイッチなどで構成される電圧対
容量変換回路１５に供給され、この回路１５の出力端１
５Ａ，１５Ｂ間に制御電圧Ｖ_cに１対１線形対応した等
価容量Ｃｃを得る。

【０００５】１６はＭＯＳトランジスタなどの半導体増
幅器から構成される反転増幅器で、この反転増幅器１６
は水晶振動子１９とそれに直列或いは並列に入る電圧対
容量変換回路１５の出力端１５Ａ，１５Ｂの等価容量Ｃ
_cとで水晶発振回路を形成し、温度に対応した等価容量
Ｃｃの変動により温度補償を行う。これにより、周囲温
度に依存しない一定周波数信号電圧を出力端１６Ａに得
る。１７はサブ機能搭載回路で、このサブ機能搭載回路
１７は前述した各回路に共通した機能が搭載されたもの
で、その機能は次の様なものである。

【０００６】（１）入力端１７Ａから外部電源を受け、
前記各回路に直接或いは定電圧化して基準電圧の供給を
行う機能、（２）インターフェース端子１７Ｂを介して
Ｅ²ＰＲＯＭのデータを書き込み、読み出しを行った
り、ランモード、テストモードの切換を行ったりする機
能、（３）その他、起動制御、補償タイミング制御など
の機能である。

【０００７】上述した各回路は図示するようにワンチッ
プＬＳＩ１８に搭載され広温度範囲で、例えば１５ｐｐ
ｍ変化する水晶振動子を用いて±１ｐｐｍ以下の温度補
償された小型化のＤＴＣＸＯが得られる。

【０００８】

【発明が解決しようとする課題】移動体通信装置の小型
・軽量・低電力消費化・低コスト化の要求は強く、さら
に、それが携帯型の場合はより厳しくなって、ＤＴＣＸ
Ｏへの要請となる。ＤＴＣＸＯは前述の水晶振動子１９
とワンチップＬＳＩ１８の外に、サンプルホールド・ロ
ーパスフィルタ回路１４のフィルタ用とサブ機能搭載回
路１７の電圧安定化用に２〜４個の小形チップキャパシ
タ、さらにそれらを収納結線し、外部接続電極パド（図
７に示した１６Ａ、１７Ａ，１７Ｂなど）を有するパッ
ケージで構成される。

【０００９】それぞれの個別或いは組み合わせについ
て、小形化・低電力消費化・低コスト化のアクションを
施すとき、ワンチップＬＳＩ１８へのアクション効果が
最大である。前述したように、ワンチップＬＳＩ１８は
アナログ回路素子、ディジタル回路素子混載からなるチ
ップであるため、回路素子間の静電・電磁結合を粗に
し、かつノイズにも強いレイアウト設計が必要である。
しかも、製造コストを配慮した一貫プロセスの選択も必
要であり、小形化・低電力消費化の実現は容易ではな
い。ここで、ＡＤＣ回路１１とＤＡＣ回路１３の具体例
を図８及び図９に示す。ＡＤＣ回路は図８に示すよう
に、バイアス２・Ｖ_B（Ｖ_BはＶ_tのベース電圧温度補
正）を作るバイアス生成回路２０と、二重積分型積分回
路２１と、コンパレータ２２と２３のクロック、スイッ
チＳＷ_2j （図８、図９はｊ＝１，２，３の場合を示す）
の制御回路及びダウンカウンタとそのレジスタから構成
されている。２３の出力にはＴデータが得られる。な
お、２３ＡはＳＷ _2j制御回路とスイッチＳＷ_2jとの結び
付きを示す。

【００１０】バイアス生成回路２０はオペアンプＯＰ
１、トランジスタＴＲ及び抵抗Ｒから構成され、オペア
ンプＯＰ１のマイナス端に温度対電圧変換回路１０から
の電圧Ｖ_tが供給され、オペアンプＯＰ１の出力に（２
Ｖ_B−Ｖ_t）のバイアスつきＶ_t電圧を得る。このバイア
スつきＶ_t電圧はコンパレータ２２のプラス端に供給さ
れる。前記二重積分型積分回路２１は安定化電源間に直
列接続した３個の抵抗Ｒ₂₁，Ｒ₂₂，Ｒ₂₃と、これら抵抗
間に得られる分圧電圧Ｖ₂₁，Ｖ₂₂の内、電圧Ｖ₂₁が半導
体スイッチＳＷ ₂₁，ＳＷ₂₂を介してマイナス端に供給さ
れ、電圧Ｖ₂₂は直接プラス端に供給されるオペアンプＯ
Ｐ２と、半導体スイッチＳＷ₂₁とＳＷ₂₂の共通接続点と
接地間に設けられるコンデンサＣ₂₁と、オペアンプＯＰ
２の入出力間に接続されるコンデンサＣ₂₂と半導体スイ
ッチＳＷ₂₃の並列回路とから構成される。

【００１１】次にＤＡＣ回路１３は図９に示すように、
前記ＡＤＣ回路１１の二重積分型積分回路と同一構成の
二重積分型積分回路３１と、この積分回路３１の出力を
サンプルホールド・ローパスフィルタ回路１４に供給す
る電路に介挿された半導体スイッチ３２と、レジスタ、
カウンタ、ゲート制御回路３３で構成される。なお、３
３Ａはゲート制御回路とスイッチＳＷ_3jとの結び付きを
示す。上記ＡＤＣ回路１１及びＤＡＣ回路１３に使用さ
れる積分回路は二重積分型であり、半導体スイッチの
数、抵抗の数、キャパシタの数が少なく小形化のための
寄与は大きい。

【００１２】ところが、ＡＤＣ回路の出力のＴデータ、
ＤＡＣ回路のＶ₁データは同じビット（例えば１０ビッ
ト）でも、一般に両者は（２）式のようになる。

【００１３】（２Ｖ_B−Ｖ_t）_(max)≠Ｖ_cw(max) ……（２）であるから、Ｖ₂₄≠Ｖ₃₄ ……（３）となり、それに伴いコンデンサと抵抗は（４）式のよう
になり、同一回路にはならない。

【００１４】Ｃ_2j≠Ｃ_3j、Ｒ_2j≠Ｒ_3j ……（４）さらに、前記二重積分型積分回路をＬＳＩ化したときに
は、次のような３つの問題点がある。

【００１５】（１）温度データＴ、Ｖ₁データを、それ
ぞれ１０ビットとすると、コンデンサＣ_i2とＣ_i1の関係
は次式のようになる。

【００１６】Ｃ_i2／Ｃ_i1≒１０２５×Ｖ_i3／Ｖ_i4(max) ……（５）上記（５）において、コンデンサＣ_i2はＬＳＩを小形化
するために大きくできないから、コンデンサＣ_i2を１０
０ｐＦとすると、（Ｖ_i3／Ｖ_i4(max)）＝０.１の場合コ
ンデンサＣ_i1は１ｐＦ以下となる。このような小さな容
量では、ノイズに弱くなる。

【００１７】（２）半導体スイッチＳＷ_ijもＬＳＩを小
形化するためには、低抵抗のスイッチが得難いので、１
回のＯＦＦ−ＯＮ−ＯＦＦ時間τは長くなり、半導体ス
イッチＳＷ_i1，ＳＷ_i2のオペレーションが交互であるた
め、Ｔデータ、Ｖ₁データが１０ビットのとき、２０５
０τ以上になる。仮にτ＝０.１ｍｓとすると、２０５
ｍｓの長い積分時間を必要とする。

【００１８】（３）上記（１）、（２）項の結果からノ
イズに対してさらに弱くなり、ＡＤＣ回路、ＤＡＣ回路
の誤った動作確率が高くなってしまう。

【００１９】この発明は上記の事情に鑑みてなされたも
ので、短い変換時間でかつノイズに強いＡＤＣ回路およ
びＤＡＣ回路を得ることができるディジタル温度補償水
晶発振装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】この発明は、上記の目的
を達成するために、第１発明は、水晶振動子の周囲温度
をセンシングし、温度に対応したアナログ電圧を出力す
る温度対電圧変換回路と、水晶振動子毎の各温度で補償
するデータが記憶されているとともに、入力される温度
データによって前記補償するデータを演算変換してディ
ジタルデータとして出力する記憶演算回路と、前記温度
対電圧変換回路からの出力及び前記記憶演算回路の出力
が供給され、前記温度対電圧変換回路の出力を変換処理
して前記記憶演算回路へ温度データとして与えるととも
に、前記記憶演算回路からの出力を変換処理して出力に
アナログ電圧を得るデータ変換処理回路と、このデータ
変換処理回路に得られたアナログ電圧が供給され、この
アナログ電圧をサンプルホールドするとともに、ローパ
スフィルタで平滑して出力に制御電圧を得るサンプルホ
ールド・ローパスフィルタ回路と、このサンプルホール
ド・ローパスフィルタ回路からの制御電圧により静電容
量が変化する電圧対容量変換回路と、この電圧対容量変
換回路に接続され、静電容量に対応する発振周波数信号
を送出する水晶発振回路とを備えた温度補償水晶発振装
置において、前記データ変換処理回路は、基準電圧が印
加される直列接続された抵抗ストリング回路とこの抵抗
ストリング回路に得られる電圧をスイッチにより選択す
るデコードスイッチ回路とからなるアナログ電圧発生部
と、このアナログ電圧発生部の出力電圧を、前記温度対
電圧変換回路の出力を受けて、バイアス補正した電圧を
生成し、該電圧とコンパレートするＡＤＣ補助回路と、
前記アナログ電圧発生部の出力電圧が供給され、この出
力電圧を演算変換するＤＡＣ補助回路と、前記ＡＤＣ補
助回路と前記ＤＡＣ補助回路とをスイッチにより切り替
えて供給する第１スイッチ回路と、前記ＡＤＣ補助回路
からのコンパレート情報を基にカウントダウンする温度
データ生成部と、この温度データ生成部からの出力デー
タと記憶演算回路からの出力データを切り替えて前記ア
ナログ電圧発生部のデコードスイッチ回路のスイッチを
制御する前記第１スイッチ回路と連動した第２スイッチ
回路とから構成されたことを特徴とするものである。

【００２１】

【００２２】第２発明は、ＡＤＣ補助回路からのコンパ
レート情報を基に、逐次比較方法により１ビットずつデ
ィジタルデータを生成することを特徴とするものであ
る。

【００２３】第３発明は、アナログ電圧発生部をタイム
シェアリングで制御したことを特徴とするものである。

【００２４】第４発明は、第１スイッチ回路に接地端子
を有するスイッチ回路を設け、この接地端子を有するス
イッチ回路は前記ＡＤＣ補助回路かＤＡＣ補助回路かの
どちらか使用しない回路の入力側を接地することを特徴
とするものである。

【００２５】第５発明は、第１スイッチ回路をワイヤー
ドオアで構成したことを特徴とするものである。

【００２６】第６発明は、ＡＤＣ補助回路と前記ＤＡＣ
補助回路をオペアンプで構成して、そのオペアンプの利
得を任意に制御するようにしたことを特徴とするもので
ある。

【００２７】第７発明は、抵抗ストリング回路の出力電
圧範囲を供給電源電圧の概ね半分以下とすることによ
り、抵抗ストリング回路のデコードスイッチを単一のＦ
ＥＴにより構成し、前記オペアンプにより所要の制御電
圧を得ることを特徴するものである。

【００２８】第８発明は、オペアンプの入力電圧範囲を
抑えるよう抵抗ストリング回路の下限電圧を概ね０．１
Ｖ以上としＤＡＣ補助回路またはローパスフィルタ後の
バッファ増幅器において増幅することにより所要の制御
電圧を得ることを特徴するものである。

【００２９】第９発明は、ＤＡＣ補助回路の出力部のロ
ーパスフィルタ時定数をＡＤＣ変換時間より十分大きく
取ることにより第２スイッチ回路を省略したことを特徴
とするものである。

【００３０】

【作用】第１発明においては、データ変換処理回路で温
度対電圧変換回路から出力されるアナログ電圧データを
受け、線形対応したディジタルデータを得、更に記憶演
算回路から温度補償ディジタルデータを受けて、線形対
応したアナログ電圧データを得るようにしたので、アナ
ログ・ディジタル変換回路とディジタル・アナログ変換
回路を使用しなくて済むために全体の構成の小形化を図
ることができる。

【００３１】第２発明においては、アナログ電圧発生部
の抵抗ストリング回路とデコードスイッチ回路をＡＤＣ
補助回路とＤＡＣ補助回路に共用したので、抵抗アレー
の占める面積を約１／２にでき、ＬＳＩの小形化を可能
とし、ＤＴＣＸＯの小形化を図ることができる。

【００３２】第３発明において、逐次比較方法により容
易に温度データが生成される。第４発明においては、ア
ナログ電圧発生部をタイムシェリングで制御するように
したので、上記同様にＤＴＣＸＯの小形化を図ることが
できる。第５発明においては、耐ノイズ性が向上し、第
６発明においては、回路の単純化を図って小形化かつ低
電力化が可能となる。さらに、第７発明においては、回
路の設計が容易になる。

【００３３】第８発明において、デコードスイッチを単
一のＦＥＴにより構成することにより、小型化、低コス
ト化が図ることができる。第９発明において、オペアン
プの安定動作が可能となる。第１０発明において、小型
化、低消費電力化が可能となる。

【００３４】

【実施例】以下この発明の実施例を図面に基づいて説明
するに、図７と同一部分は同一符号を付して示す。図１
は第１実施例を示すもので、図１において、５０は詳細
を後述するデータ変換処理回路で、このデータ変換処理
回路５０には温度対電圧変換回路１０、記憶演算回路１
２及びサブ機能搭載回路１７からデータＶ_t，Ｖ₁及び基
準電圧Ｖ_rが供給され、かつデータ変換処理回路５０で
変換された温度データＴが記憶演算回路１２に入力され
るとともに、アナログデータ（電圧）Ｖ_cwを得て、この
電圧Ｖ_cwがサンプルホールド・ローパスフィルタ回路１
４に供給される。サンプルホールド・ローパスフィルタ
回路１４は前記電圧Ｖ_cwをサンプルホールドした後、適
切な時定数（例えば５ｍｓ）をもつローパスフィルタ
（ＬＰＦ）で平滑してその回路１４から制御電圧Ｖｃを
出力する。この制御電圧Ｖｃは、バリアブルキャパシ
タ、抵抗、半導体スイッチなどで構成される電圧対容量
変換回路１５に供給され、この回路１５の出力端１５
Ａ，１５Ｂ間に制御電圧Ｖｃに１対１線形対応した等価
容量Ｃｃを得る。１６はＭＯＳトランジスタなどの半導
体増幅器から構成される反転増幅器で、この反転増幅器
１６は水晶振動子１９とそれに直列或いは並列に入る電
圧対容量変換回路１５の出力端１５Ａ，１５Ｂの等価容
量Ｃ_cとで水晶発振回路を形成し、温度に対応した等価
容量Ｃ_cの変動により温度補償を行う。これにより、周
囲温度に依存しない一定周波数信号電圧を出力端１６Ａ
に得る。

【００３５】図２は前記データ変換処理回路５０の動作
シーケンスを示すフローチャートである。データ変換処
理回路５０に温度対電圧変換回路１０から温度に対応し
た電圧Ｖ_tが入力されると、データ変換処理回路５０の
アナログ・ディジタル変換処理によりステップＳ１で温
度データＴが確定する。その温度データＴをアドレスと
してステップＳ２でＥ²ＰＲＯＭからなるメモリを有す
る記憶演算回路１２から温度補償データＶが得られる。
この温度補償データＶはステップＳ３でデータ処理され
て、データＶ₁となって再びデータ変換処理回路５０に
供給される。ステップＳ３で得られたデータＶ₁はステ
ップＳ４でディジタル・アナログ変換処理されてアナロ
グ電圧Ｖ_cwとなってサンプルホールド・ローパスフィル
タ回路１４に入力される。その後、ステップＳ５で次の
ＡＤＣ回路までの待ち時間処理を行ったのちに、ステッ
プＳ１の処理に戻る。これらのシーケンスを実行する回
路はサブ機能搭載回路７に包含される。

【００３６】図３は前述したデータ変換処理回路５０の
詳細な構成を示すもので、図３において、４０はアナロ
グ電圧発生部で、このアナログ電圧発生部４０は抵抗ス
トリング回路４０Ａとデコードスイッチ回路４０Ｂから
構成されている。抵抗ストリング回路４０Ａは製造プロ
セスの容易性から単位抵抗を直列接続した抵抗Ｒ₀から
構成され、基準電圧Ｖ_rにより２ⁿ個の電圧レベルを発生
しておき、ディジタル入力に対応した１つのレベルをス
イッチにより選択する抵抗ストリング形に形成される。
なお、周知の（Ｒ−２Ｒ）ラダー形タイプも以下の論理
は共通するので包含する。しかし、２ⁿ（ｎはビット数
である）個の抵抗Ｒ₀とスイッチを必要とし、抵抗の面
積が大きくなる恐れがあるけれども、スイッチの増加は
後述するように小形化が可能で、ＬＳＩの寸法増大には
ならない。また、デコードスイッチ回路４０Ｂは半導体
スイッチＳＷ₀とノット回路ＮＴから構成される。

【００３７】上記アナログ電圧発生部４０はＡＤＣ機能
とＤＡＣ機能で共用する。そして、図７で示したＡＤＣ
及びＤＡＣ回路の残りの回路であるＡＤＣ及びＤＡＣ補
助回路４２、４３をスイッチ４１Ａを設けて切り替わる
ように構成する。４１Ｂはスイッチ４１Ａと連動するス
イッチである。スイッチ４１Ａの可動接点ｃが固定接点
ａに接続されているときは、ＡＤＣ補助回路４２が動作
し、可動接点ｃが固定接点ｂに接続されているときは、
ＤＡＣ補助回路４３が動作するように構成されている。
ＡＤＣ補助回路４２のコンパレート出力情報４４Ａは温
度データ生成部４４に供給される。この温度データ生成
部４４はダウンカウンタ（場合によってはアップカウン
タ）、Ｔレジスタ、シーケンスロジックで構成されい
て、ダウンカウンタとその出力であるＴレジスタは始め
フルカウントにセットアップされており、ＡＤＣ補助回
路４２のコンパレータ出力情報４４Ａに従ってカウント
ダウンし、その都度Ｔレジスタの値Ｔ_dを更新する。Ｔ_d
はスイッチ４１Ｂの固定接点ａを介してデコードスイッ
チ回路４０Ｂに導かれ、Ｔ_dに対応したアナログ電圧Ｖ_d
がアナログ電圧発生部４０の出力４０Ｃに得られる。Ｖ
_dはスイッチ回路４１Ａの固定接点ａを介してＡＤＣ補
助回路４２のコンパレータに入力され、その出力情報４
４Ａが零になったとき、カウントダウンは止まり、温度
データＴが得られる。この動きは前記図２のステップＳ
１に相当し、温度データＴは記憶演算回路１２に送出さ
れる。これは、温度データ生成部４４、アナログ電圧発
生部４０、ＡＤＣ補助回路４２が連動し、ＡＤＣ機能と
して動作することになる。

【００３８】次に図２のステップＳ４に入ると、サブ機
能搭載部１７からの指令でスイッチ回路４１Ａ、４１Ｂ
が連動して、可動接点ｃが固定接点ｂに接続される。記
憶演算回路１２のＶ₁出力がデコードスイッチ回路４０
Ｂに伝達され、Ｖ₁に対応したアナログ電圧Ｖ_dがアナロ
グ電圧発生部４０の出力４０Ｃに得られる。Ｖ_dはＤＡ
Ｃ補助回路４３のオペアンプとＯＮされたスイッチＳＷ
₄₃を経由してＶ_cw（この実施例ではＶ_dと同値）とな
り、次段のサンプルホールド・ローパスフィルタ回路１
４に導かれ、ＤＡＣ機能が完遂できる。なお、デコード
スイッチ回路４０Ｂのバス４５はｎ本あり、対応したＶ
₁、Ｔ_dバスと半導体スイッチ回路４１Ｂの接点ａ，ｂ，
ｃもそれぞれｎ個ある。

【００３９】図４は第２実施例を示すもので、この第２
実施例はスイッチ回路４１Ａの固定接点ａ，ｂ間にスイ
ッチ回路４１Ｃを設け、スイッチ回路４１Ｃの固定接点
ａをスイッチ回路４１Ａの固定接点ｂに接続し、スイッ
チ回路４１Ｃの固定接点ｂをスイッチ回路４１Ａの固定
接点ａに接続したもので、スイッチ回路４１Ｃの可動接
点ｃは接地したものである。この第２実施例のように構
成したことにより、スイッチ回路４１Ａの可動接点ｃが
動作した直後スイッチ回路４１Ｃの可動接点ｃを動作さ
せて図３に示すＡＤＣ補助回路４２のコンパレータのマ
イナス端とＤＡＣ補助回路４３のオペアンプのプラス端
を交互に不使用時には接地することによって、ノイズに
強いＤＴＣＸＯを構成することができるようになる。

【００４０】図５は第３実施例を示すもので、この第３
実施例のＡＤＣ補助回路８０は図３に示したＡＤＣ補助
回路４２のオペアンプに使用されている２つの抵抗Ｒの
代わりに抵抗Ｒ₈₀〜Ｒ₈₃によって構成したもので、オペ
アンプの出力Ｖ₈₀が適宜に設計できるようにしたもので
ある。なお、図３に示したＡＤＣ補助回路４２のオペア
ンプの出力は（２Ｖ_B−Ｖｔ）である。また、ＤＡＣ補
助回路４３のオペアンプは電圧フォロアーであるのに対
して第３実施例のＤＡＣ補助回路８１は抵抗Ｒ₈₄，Ｒ₈₅
により正相増幅器を構成するようにしたものである。こ
の第３実施例ではアナログ電圧発生部４０を共用化した
デメリットを救済することができる。

【００４１】上記したオペアンプやコンパレータは機能
表現で示したが、実際の回路としてはＣＭＯＳプロセス
の素子群である。図５の実施例でＡＤＣ補助回路８０と
ＤＡＣ補助回路８１を設けた目的は、共通使用するアナ
ログ電圧発生部４０の最大出力電圧（Ｖ_M≒Ｖ_r）をビッ
ト重み（前述した抵抗Ｒ₀２ⁿ個のｎ＝１０のとき、約Ｖ
_r／１０００となる）が固定であるのに対して、ＡＤＣ
機能のＶ_tの感度と室温時の出力データＴを適当にオフ
セットすることと、フルビットに対するＤＡＣ補助回路
８１の出力電圧Ｖ₈₁を制御可能にする（実際はＤＡＣ機
能の感度の制御になる）ことにある。なお、ＡＤＣ補助
回路８０のオペアンプの出力電圧Ｖ₈₀に関しては次の式
が適用される。

【００４２】

【数１】

【００４３】なお、Ｒ₈₀とＲ₈₁はバイアス電圧Ｖ_Bのコ
ントロールに用いられる。ＤＡＣ補助回路８１のオペア
ンプの出力電圧Ｖ₈₁に関しては次式が用いられる。

【００４４】

【数２】

【００４５】図６は第４実施例を示すもので、図６は図
３に示した構成の内、スイッチ回路４１Ａをワイヤード
オア６１にて構成したものである。このようにワイヤー
ドオア６１を用いると、半導体素子で構成するスイッチ
回路４１Ａがなくなるとともに、コントロール回路を含
めた配線の削減により、チップの小形化への寄与が大き
くなる。この第４実施例の動作としては、当然スイッチ
回路４１Ｂと４１Ａの連動はなくなる。前記ワイヤード
オア６１はアナログ電圧発生部４０の抵抗ストリング出
力とＡＤＣ補助回路４２の入力およびＤＡＣ補助回路４
３の入力を、タイムシェアリングにより互いに接続する
ようにしたものである。

【００４６】以下第４実施例の動作を図２のフローチャ
ートを参照して述べるに、図２のフローチャートの各ス
テップはサブ機能搭載回路１７が認識している。ステッ
プＳ１でスイッチ回路４１Ｂの可動接点ｃは固定接点ａ
に接続され、アナログ電圧発生部４０、ＡＤＣ補助回路
４２および温度データ生成部４４が作動し、この温度デ
ータ生成部４４はＡＤＣ補助回路４２からの出力信号４
４Ａを受け付け、図示しないカウンタのアップ又はダウ
ンを行いＴレジスタの確立をする。このあと温度データ
生成部４４は前記出力信号４４Ａを切る。この間ワイヤ
ードオア６１を介して入力されたＤＡＣ補助回路４３の
オペアンプは作動しているが、サブ機能搭載回路１７の
制御によりスイッチＳＷ₄₃はＯＦＦされているので、Ｄ
ＡＣ補助回路４３は非動作と同じになる。

【００４７】次にステップＳ４に入ると、サブ機能搭載
回路１７の制御で、スイッチ回路４１Ｂの可動接点ｃは
固定接点ｂに接続され、記憶演算回路１２のＶ₁レジス
タに対応したアナログ電圧がアナログ電圧発生部４４の
４０Ｃに出力される（基本的には２クロック時間後）。
このとき、サブ機能搭載回路１７により、スイッチＳＷ
₄₃がＯＮとなり、サンプルホールド・ローパスフィルタ
回路１４のサンプルホールド用のキャパシタに電圧Ｖ_cw
が充電される。その後、スイッチＳＷ₄₃はＯＦＦされ
る。このように動作するので、スイッチ回路４１Ａを省
略することが可能となる。従って、この第４実施例にお
いては回路の単純化、小形化、低電力化が可能となる。

【００４８】なお、高速追従を要求されないアナログ入
力信号からディジタル処理されたアナログ出力信号を得
る装置の構成において、アナログ出力信号を得るＤＡＣ
をアナログ入力信号をＡＤ変換する際に流用したことを
特徴とするものであり、ディジタル温度補償水晶発振装
置に限らず高精度を要求される各種の補償信号発生回路
に適用可能であり、応答速度の点からは温度補償信号発
生回路に好適である。

【００４９】

【発明の効果】以上述べたように、この発明によれば、
以下のような効果が得られる。

【００５０】（１）データ変換処理回路を用いることに
より、回路構成の単純化を図って小形化が可能となり、（２）抵抗ストリング回路を用いることにより、変換時
間が短くなるとともにノイズにも強くなり、（３）抵抗ストリング回路をＡＤＣ、ＤＡＣ機能に共用
したので、抵抗アレーの占有面積を約１／２にでき、Ｌ
ＳＩの小形化を可能としてＤＴＣＸＯの小形化にも寄与
する。

【００５１】（４）アナログ電圧発生部のデコードスイ
ッチ回路に用いる半導体スイッチ群は、接続端子がオペ
アンプの仮想零点であるため、電流が流れないので、抵
抗の高いものが使え、このため、占有面積は小さくな
る。これはＬＳＩの小形化、ＤＴＣＸＯの小形化に寄与
するものである。

【００５２】（５）ＡＤＣ、ＤＡＣの共用回路ができて
いるため、ＬＳＩの消費電力の低減にもなる。ＬＳＩ面
積の縮小化により、低コスト化が可能となる。

【図面の簡単な説明】

【図１】この発明の第１実施例を示すブロック構成図。

【図２】第１実施例の動作を述べるためのフローチャー
ト。

【図３】第１実施例のデータ変換処理回路の詳細な構成
図。

【図４】この発明の第２実施例を示すブロック図。

【図５】この発明の第３実施例を示す回路構成図。

【図６】この発明の第４実施例を示すブロック構成図。

【図７】従来のＤＴＣＸＯのブロック構成図。

【図８】従来のアナログ・ディジタル変換回路の構成
図。

【図９】従来のディジタル・アナログ変換回路の構成
図。

【符号の説明】

１０…温度対電圧変換回路１２…記憶演算回路１４…サンプルホールド・ローパスフィルタ回路１５…電圧対容量変換回路１６…反転増幅器１７…サブ機能搭載回路１９…水晶振動子４０…アナログ電圧発生部４１Ａ，４１Ｂ，４１Ｃ…スイッチ回路４２…ＡＤＣ補助回路４３…ＤＡＣ補助回路４４…温度データ生成部５０…データ変換処理回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者松本一成東京都品川区大崎２丁目１番17号株式会社明電舎内 (72)発明者土屋主税神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者西森英二神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者松井孝至神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (56)参考文献特開昭64−58103（ＪＰ，Ａ) 特開昭62−18829（ＪＰ，Ａ) 特開平３−247120（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03B 5/32 H03B 5/04 H03B 5/12 H03M 1/06

Claims

(57)【特許請求の範囲】

【請求項１】水晶振動子の周囲温度をセンシングし、
温度に対応したアナログ電圧を出力する温度対電圧変換
回路と、水晶振動子毎の各温度で補償するデータが記憶
されているとともに、入力される温度データによって前
記補償するデータを演算変換してディジタルデータとし
て出力する記憶演算回路と、前記温度対電圧変換回路か
らの出力及び前記記憶演算回路の出力が供給され、前記
温度対電圧変換回路の出力を変換処理して前記記憶演算
回路へ温度データとして与えるとともに、前記記憶演算
回路からの出力を変換処理して出力にアナログ電圧を得
るデータ変換処理回路と、このデータ変換処理回路に得
られたアナログ電圧が供給され、このアナログ電圧をサ
ンプルホールドするとともに、ローパスフィルタで平滑
して出力に制御電圧を得るサンプルホールド・ローパス
フィルタ回路と、このサンプルホールド・ローパスフィ
ルタ回路からの制御電圧により静電容量が変化する電圧
対容量変換回路と、この電圧対容量変換回路に接続さ
れ、静電容量に対応する発振周波数信号を送出する水晶
発振回路とを備えた温度補償水晶発振装置において、前記データ変換処理回路は、基準電圧が印加される直列
接続された抵抗ストリング回路とこの抵抗ストリング回
路に得られる電圧をスイッチにより選択するデコードス
イッチ回路とからなるアナログ電圧発生部と、このアナ
ログ電圧発生部の出力電圧を、前記温度対電圧変換回路
の出力を受けて、バイアス補正した電圧を生成し、該電
圧とコンパレートするＡＤＣ補助回路と、前記アナログ
電圧発生部の出力電圧が供給され、この出力電圧を演算
変換するＤＡＣ補助回路と、前記ＡＤＣ補助回路と前記
ＤＡＣ補助回路とをスイッチにより切り替えて供給する
第１スイッチ回路と、前記ＡＤＣ補助回路からのコンパ
レート情報を基にカウントダウンする温度データ生成部
と、この温度データ生成部からの出力データと記憶演算
回路からの出力データを切り替えて前記アナログ電圧発
生部のデコードスイッチ回路のスイッチを制御する前記
第１スイッチ回路と連動した第２スイッチ回路とから構
成されたことを特徴とするディジタル温度補償水晶発振
装置。
【請求項２】前記ＡＤＣ補助回路からのコンパレート
情報を基に、逐次比較方法により１ビットずつディジタ
ルデータを生成することを特徴とする請求項１記載のデ
ィジタル温度補償水晶発振装置。
【請求項３】前記アナログ電圧発生部をタイムシェア
リングで制御したことを特徴とする請求項１記載のディ
ジタル温度補償水晶発振装置。
【請求項４】前記第１スイッチ回路に接地端子を有す
るスイッチ回路を設け、この接地端子を有するスイッチ
回路は前記ＡＤＣ補助回路かＤＡＣ補助回路かのどちら
か使用しない回路の入力側を接地することを特徴とする
請求項１記載のディジタル温度補償水晶発振装置。
【請求項５】前記第１スイッチ回路をワイヤードオア
で構成したことを特徴とする請求項１記載のディジタル
温度補償水晶発振装置。
【請求項６】前記ＡＤＣ補助回路と前記ＤＡＣ補助回
路をオペアンプで構成して、そのオペアンプの利得を任
意に制御するようにしたことを特徴とする請求項１また
は５記載のディジタル温度補償水晶発振装置。
【請求項７】抵抗ストリング回路の出力電圧範囲を供
給電源電圧の概ね半分以下とすることにより、抵抗スト
リング回路のデコードスイッチを単一のＦＥＴにより構
成し、前記オペアンプにより所要の制御電圧を得ること
を特徴する請求項６記載のディジタル温度補償水晶発振
装置。
【請求項８】前記オペアンプの入力電圧範囲を抑える
よう抵抗ストリング回路の下限電圧を概ね０．１Ｖ以上
としＤＡＣ補助回路またはローパスフィルタ後のバッフ
ァ増幅器において増幅することにより所要の制御電圧を
得ることを特徴する請求項６記載のディジタル温度補償
水晶発振装置。
【請求項９】ＤＡＣ補助回路の出力部のローパスフィ
ルタ時定数をＡＤＣ変換時間より十分大きく取ることに
より第２スイッチ回路を省略したことを特徴とする請求
項１〜８記載のディジタル温度補償水晶発振装置。