CN115996056A - 纳米功率架构增强 - Google Patents

纳米功率架构增强 Download PDF

Info

Publication number
CN115996056A
CN115996056A CN202211272478.0A CN202211272478A CN115996056A CN 115996056 A CN115996056 A CN 115996056A CN 202211272478 A CN202211272478 A CN 202211272478A CN 115996056 A CN115996056 A CN 115996056A
Authority
CN
China
Prior art keywords
phase
comparator
cdac
sensor unit
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211272478.0A
Other languages
English (en)
Inventor
P·沃尔什
M·希利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN115996056A publication Critical patent/CN115996056A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/96071—Capacitive touch switches characterised by the detection principle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

描述了电容数字代码转换的装置和方法。一种电容数字转换器(CDC)包括：前端电路，包括比较器。所述CDC还包括：第一电容式数模转换器(CDAC)，其被耦合到比较器的第一输入部，并且在第一相位中被耦合到传感器单元。CDC还包括第二CDAC，其被耦合到比较器的第二输入部，并且在第二相位中被耦合到传感器单元。所述前端电路提供数字输出。所述数字输出与所述传感器单元的传感器电容成比例。

Description

纳米功率架构增强
技术领域
本公开总体涉及感测系统，具体涉及可配置为测量电容或者将电容转换为表示电容的数字值的电容感测系统。
背景技术
电容感测系统能够感测在电极上生成的、反映电容变化的电信号。电容的这样的变化能够指示触摸事件(即，物体与特定电极的接近度)。电容感测元件可以被用于替换机械按钮、旋钮以及其他类似的机械用户界面控件。对电容感测元件的使用消除了复杂的机械开关和按钮，在恶劣条件下提供了可靠的操作。另外，电容感测元件被广泛用于现代消费者应用中，为现有产品提供了新的用户界面选项。电容感测元件的范围能够从单个按钮到被布置成用于触摸感测表面的电容感测阵列形式的大量电容感测元件。
电容感测元件的阵列通过测量电容感测元件的电容并且寻找指示接触或存在导电物体的电容的增量(变化)来工作。当导电物体(例如，手指、手或者其他物体)接触或者靠近电容感测元件时，电容改变，并且检测到导电物体。电路能够测量电容触摸感测元件的电容变化。电路将电容感测元件的测量电容转换为数字值。
存在两种典型类型的电容：1)互电容，其中，电容感测电路被耦合到两个电极和驱动/接收配置以测量在所述电极之间的电容；2)自电容，其中，电容感测电路被耦合到电容器的单个电极，其中，第二电极与直流(DC)电压电平相关或者寄生耦合到接地。触摸面板具有类型1)和类型2)两者的电容的分布负载，并且一些触摸解决方案以其各种感测模式独有地或者以混合形式感测这两种电容。
附图说明
图1是根据一个实施例的用于电源按钮中的伪差分电容数字转换器(CDC)的示意图。
图2是图示了根据一个实施例的在图1的比较器的第一输入部和第二输入部处的电压信号Vs1和Vs2的曲线图。
图3是根据一个实施例的图1的CDC的波形和时序图。
图4是根据一个实施例的用于电源按钮的单端CDC的示意图。
图5是图示了根据一个实施例的图4的比较器的第一输入部和第二输入部处的电压信号Vs和Vref的曲线图。
图6是根据一个实施例的在没有周期性复位方案的半波模式中操作的图4的CDC的波形和时序图。
图7是根据一个实施例的在具有周期性复位的半波模式中操作的图4的CDC的波形和时序图。
图8是根据一个实施例的在图4的比较器的输出处实现的异步逻辑环路的示意图。
图9是根据一个实施例的用于液体屏蔽的伪差分CDC的示意图。
图10是根据一个实施例的电容数字代码转换的方法1000的一个实施例的流程图。
具体实施方式
感测设备针对按钮的要求需要是稳健和高性能的，因为所有便携式电子设备都需要电源按钮来打开或关闭设备，以在不使用设备时保持电力、重置设备，等等。消费者电子设备和其他电子设备需要在低功率电平(例如，纳米瓦量级)下操作的稳健的电源按钮。一些电容感测技术需要两个传感器进行差分操作。因此，在扫描期间，噪声被集成并且被采样到电容器上，这会导致在转换时钟间隔处对噪声的敏感性增加，并且在转换时钟倍数处增加谱发射。其他电容感测技术仅需要一个传感器进行单端操作，但是这样的技术可能无法提供足够的电源噪声免疫力，并且可能易于受到传感器电容器上的采样噪声的影响。
在本文中描述了用于仅需要一个传感器的伪差分感测方法的装置和方法的各种实施例。本公开的各方面提供了具有良好的电源抑制和可调谐灵敏度的半波感测方法。本公开的各方面提供在时钟周期之间的自动零刷新以去除采样噪声。本公开的各方面提供了一种实现扩频异步时钟以降低电磁敏感性和发射的方法。本公开的各方面提供了一种使用功率循环屏蔽缓存器的拒水方法。
在本文中所描述的一个电容数字转换器包括具有比较器的前端电路、第一电容数模转换器(CDAC)和第二CDAC。第一CDAC被耦合到比较器的第一输入部，并且第二CDAC被耦合到比较器的第二输入部。在第一相位，第一CDAC被耦合到CDC的传感器单元。在第二相位，第二CDAC被耦合到CDC的传感器单元。
图1是根据一个实施例的用于电源按钮中的伪差分电容数字转换器(CDC)100的示意图。CDC 100包括具有传感器电容Cs的传感器单元102。传感器单元102可以被耦合到端子104。端子104可以在第一相位Ph0期间被耦合到比较器106的第一输入部，以及在第二相位Ph1期间被耦合到比较器106的第二输入部。所述相位可以由不重叠的时钟来计时，所述时钟使得开关Ph0在Ph0相位期间闭合，并且开关Ph1在Ph1相位期间闭合。第一相位和第二相位以及非重叠时钟能够由逻辑单元(例如，逻辑电路)来生成，所述逻辑单元是至少包括比较器、逻辑电路和计数器的前端电路的一部分。所述逻辑单元可以生成与第一相位和第二相位相对应的第一相位信号和第二相位信号(与图3的波形301和303相对应的信号Ph0和Ph1)。这允许传感器单元102在每个时钟周期期间被采样两次，允许CDC 100充当以全波方案操作的伪差分CDC。如下文将进一步详细描述的，CDC 100可以允许用于电容性电源按钮和/或其他电容性应用的共模(VDDA)噪声抑制和手指注入噪声抑制。
第一电容式数模转换器(CDAC)108和第二CDAC 110可以被耦合到比较器106的第一输入部和第二输入部。第一CDAC 108可以基于第一相位信号被选择性地耦合到传感器单元102，而第二CDAC 110可以基于第二相位信号被选择性地耦合到传感器单元102。当在比较器106的第一输入部和第二输入部的电压Vs1和Vs2相等时，CDC 100可以被平衡(例如，在稳态模式下)。电压Vs1和Vs2可以分别表示CDAC 108和CDAC 110的电容值。因此，可以通过设置CDAC 108和CDAC 110的电容来确定电压Vs1和Vs2。逻辑单元可以控制CDAC 108和110以分别设置比较器106的第一输入部和第二输入部处的电压Vs1和Vs2。电压能够被表示为：
Figure BDA0003895256200000021
Figure BDA0003895256200000022
在以上等式中，VDDA是电源电压电平，CDAC分别是CDA C108和110的电容，Cs是传感器电容，并且Cz是变焦电容器112的变焦电容。在每个时钟周期之后，开关Ph0rst和Ph1rst可以使得CDAC 108和110分别被复位到地电位和电源电压电平VDDA。传感器单元102和变焦电容器112也可以在每个时钟周期之后被复位。逻辑电路可以生成第一相位复位信号和第二相位复位信号(与图3的波形305和307相对应的信号Ph0rst和Ph1rst)，其响应于第一相位复位信号，在第一相位内的第一持续时间将CDAC 108、传感器单元102或变焦电容器112中的一个或多个耦合到地电位；以及响应于第二相位复位信号，在第二相位内的第二持续时间将CDAC 110、传感器单元102或变焦电容器112中的一个或多个耦合到电源电压。在一些实施例中，第一持续时间和第二持续时间可以相等。在其他实施例中，第一持续时间可以大于或小于第二持续时间。
变焦电容器112可以是被包含在并且被耦合到传感器单元102以选择感测信号强度的较窄范围的电容器。具体地，变焦电容器112可以充当偏移或补偿电容器。变焦电容器112可以允许在感兴趣的电容值的较小范围上放大以提供附加的灵敏度。在一些实施例中，变焦电容器112可以允许CDC 100与大于CDAC 108和/或110的电容范围的传感器电容Cs一起工作。例如，如果CDAC的值为2.5皮法拉(pF)，那么在没有变焦电容器的情况下，CDC将仅测量大约2.5pF的电容范围，并且因此20pF的传感器单元的电容Cs将太大。可以添加17.5pF的变焦电容器以从传感器单元的20pF中取消(例如，移除)17.5pF，这允许CDC测量剩余的2.5pF。换言之，变焦电容器允许CDC支持更宽范围的传感器电容值。在一些实施例中，CDAC可以具有大约十皮法拉的范围，而所需的信号可以具有数十或数百毫微微法拉数量级的值，在这种情况下，可以使用变焦电容器来放大信号的所需部分。例如，传感器单元102可以在第一电容或第一电容范围下操作，而变焦电容器112可以使得CDC 100在第二电容或第二电容范围下操作。在一些实施例中，第一电容范围可以在0到Cs之间，并且变焦电容可以使得第二电容范围在偏移电容值与Cs之间(例如，Cz到Cs)。在一些实施例中，CDC 100不需要包括变焦电容器。在其他实施例中，CDC 100能够包括超过一个变焦电容器。在一些实施例中，变焦电容器112可以在CDC 100的外部实现。
CDC 100可以包括或者被耦合到数字化电路以向处理设备160提供数字代码(例如，一个或多个数字值)。数字代码可以与传感器电容Cs成线性或者成比例(例如，CDC 100提供比率度量测量结果)，并且能够被表示为：
Figure BDA0003895256200000031
在等式(3)中，Clsb表示CDAC的电容步长(例如，lsb指代“最低有效位”)。
图2是图示了根据一个实施例的图1的比较器106的第一输入部和第二输入部处的电压信号Vs1 201和Vs2 202的曲线图。电压信号的各个值可以由CDC 100的处理逻辑单元使用，以便确定输出数字代码。在一些实施例中，所述处理逻辑单元改变数字代码以使Vs1和Vs2一起，直到比较器106翻转(trip)。比较器106翻转的数字代码的值可以被用于计算Cs。
图3是根据一个实施例的图1的CDC 100的波形和时序图。波形301和303指示开关Ph0和Ph1的切换。波形301可以对应于第一相位信号(例如，由CDC 100的前端电路的逻辑单元生成)，通过将CDAC 108的电容设置为第一电容，将传感器单元102选择性地耦合到比较器106的第一输入部，以将其充电到第一电压电平(Vs1)。波形303可以对应于第二相位信号(例如，由CDC 100的前端电路的逻辑单元生成)，通过将CDAC 110的电容设置为第二电容，将传感器单元102选择性地耦合到比较器106的第二输入部，以将其充电到第二电压电平(Vs2)。
波形305和307指示开关Ph0rst和Ph1rst的切换以复位CDAC 108和110。波形305可以对应于第一相位复位信号(例如，由CDC 100的前端电路的逻辑单元生成)，其可以在第一相位内的第一持续时间使得第一CDC 108、传感器单元102和变焦电容器112被选择性地耦合到地电位。波形207可以对应于第二相位复位信号(例如，由CDC 100的前端电路的逻辑单元生成)，其可以在第二相位内的第二持续时间使得第二CDC 108、传感器单元102和变焦电容器112被选择性地耦合到电源电压。
波形309和311是比较器106的第一输入部和第二输入部处的电压的示例性值。波形309和311图示了CDAC 108和110在每个时钟周期处的复位。
传感器单元102和变焦电容器112可以在每秒时钟(Clk)周期期间被交替地连接到CDAC 108和110。换言之，在第一相位Ph0期间，传感器单元102和变焦电容器112可以被连接到CDAC 108，而在第二相位Ph1期间，传感器单元102和变焦电容器112可以被连接到CDAC110。
当传感器单元102和变焦电容器112与任一CDAC断开时，该特定CDAC上的电压(以及因此在比较器106的对应输入部处的电压)保持恒定。当传感器单元102和变焦电容器112被连接到给定CDAC时，该特定CDAC以及传感器单元102和变焦电容器112可以被复位以将CDAC的电压初始化到正确的电压。这不影响CDC 100的操作，因为仅在CompClk信号313的正沿(+ve)期间比较比较器106的输入部上的电压以更新CountPUDN信号315。由时钟生成器电路生成的时钟信号CompClk信号313可以是控制信号，所述控制信号当被比较器106接收时使得比较器106基于控制信号来比较第一电压电平Vs1和第二电压电平Vs2。第一电压电平可以表示CDAC 108的电容，并且第二电压电平可以表示CDAC 110的电容。值得注意的是，如果CDAC 108和CDAC 110个体地增加，则CDC 100的分辨率可以增加(例如，1位)。
图4是根据一个实施例的用于电源按钮中的单端CDC 400的示意图。CDC 400包括具有传感器电容Cs的传感器单元402。传感器单元402可以被耦合到端子404。端子404可以被耦合到比较器406的第一输入部。
第一CDAC 408和第二CDAC 410可以被耦合到比较器406的第一输入部和第二输入部。第一CDAC 408可以被用于对传感器单元402进行采样，并且第二CDAC 410可以用作在比较器406的第二输入部处的基准(例如Vref)。CDC 400可以在半波方案中操作，以输出作为关于电源电压电平VDDA的比率度量的数字代码。CDC 400也包括变焦电容器412，类似于图1的变焦电容器112。在每个时钟周期之后，复位(RST)开关可以使得CDAC 408和410复位到电源电压电平VDDA或VSSA以去除采样噪声。传感器单元402和变焦电容器412也可以在每个时钟周期之后被复位。在比较器406的输入部处，电压能够被表示为：
Figure BDA0003895256200000041
Figure BDA0003895256200000042
CDC 400可以包括或者被耦合到数字化电路以向处理设备160提供数字代码(例如，一个或多个数字值)。数字代码可以是相对于电源电压电平的比率度量(例如，独立于VDDA)。所述数字代码可以被表示为：
Figure BDA0003895256200000043
在等式6中，
Figure BDA0003895256200000044
通过作为具有半波方案的单端CDC操作，CDC 400能够提供相对于传感器电容Cs线性的输出代码。CDC 400的灵敏度能够通过调谐CDAC 410(例如，参考CDAC)来调谐，这能够提供对VDDA噪声的高抑制。
图5是图示了根据一个实施例图4的比较器406的第一输入部和第二输入部处的电压信号Vs501和Vref 503的曲线图。电压信号的各个值可以由CDC 400的处理逻辑使用，以便确定输出数字代码，如关于图2所描述的。
图6是根据一个实施例的在没有周期性复位方案的半波模式中操作的图4的CDC400波形和时序图。波形601指示在比较器406的第二输入部处的恒定电压Vref。波形603指示在比较器406的第一输入部处的电压Vs。比较器406可以比较电压(例如，波形601和603)以产生DAC代码605。DAC代码605可以在CountClk信号607的正沿(例如，a+ve沿)上递增或递减。DAC代码605是递增还是递减取决于CountUPDN信号609。
可以在CompClk信号611的正沿上比较比较器406的输入部，以基于其极性来更新CountUPDN信号609。
图7是根据一个实施例在具有周期性复位的半波模式下操作的图4的CDC 400的波形和时序图。波形701指示在比较器406的第二输入部处的恒定电压Vref。波形703指示在比较器406的第一输入部的电压Vs。比较器406可以基于电压(例如，波形701和703)来生成HI或LO信号，其由逻辑单元接收并且被馈送到二进制计数器中以产生数字输出代码。在比较器406的第一输入部处的电压可以在由波形705(复位)计时的每个时钟周期处被复位到地电位(例如，0V)。另外，CZ、CS、CDAC可以在每个时钟周期被复位到VSSA以消除采样噪声。CountUPDN 707在CompClk信号711的正(+ve)沿期间得到更新，并且因此周期性复位不影响CDC 400的操作。
图8是根据一个实施例的在图4的比较器406的输出部处实现的异步逻辑环路800的示意图。异步逻辑环路800可以通过包括和调制可编程延迟来允许合并扩频计时。值得注意的是：扩频计时可以被应用于单端和差分架构。逻辑环路800可以包括延迟电路，诸如序列生成器802(例如，诸如伪随机序列(PRS)生成器)，以生成被施加到一个或多个时钟信号(诸如CompClk信号313、611或711)的时间延迟。例如，PRS生成器可以改变所述延迟，所述延迟改变被用于驱动所述传感器的时钟信号(例如，CompClk)的周期，这允许能量在许多频带上扩展，由此减少电磁发射和电磁敏感性。序列生成器802能够被用于在反馈环路中产生延迟，并且通过调制和/或调整所述延迟，能够改变CDC 400操作符的频率。换言之，序列生成器802可以被用于改变CDC 400的计时周期，并且调制输出响应。
在一些实施例中，生成器可以引入伪随机可编程延迟804和806，以便调制到比较器406的时钟信号CompClk以及在输出信号被计数器808接收之前调制所述输出信号。
图9是根据一个实施例的用于液体屏蔽的伪差分CDC 900的示意图。除非另有说明，否则CDC 900与图1的CDC 100相同或相似。CDC 900包括被耦合到端子914的屏蔽缓存器916。CDC 900包括具有屏蔽电容918的地平面，屏蔽电容918能够利用驱动传感器单元102的相同信号来驱动。换言之，接地平面和传感器单元能够由相同的信号来驱动。这可能使得在传感器单元与地平面之间的互电容被有效地抵消。如果存在水或者其他液滴，则其可以在传感器单元102与CDC 900的地平面之间生成额外的互电容Cm，并且有效地改变传感器单元102的电容。通过利用被用于驱动传感器单元102的相同驱动信号来驱动地平面(例如，电容器Csh)，存在的水或液体不出现在测量结果中。
图10是根据一个实施例的电容数字代码转换的方法1000的一个实施例的流程图。在一些实施例中，处理逻辑单元可以执行方法1000。所述处理逻辑单元可以包括硬件、软件或者其任意组合。在一个实施例中，图1、图4、图8或图9的处理设备160可以执行方法1000。在其他实施例中，图1、图4或图9的CDC 100、400或900可以执行方法1000。替代地，其他组件可以被用于执行方法1000的操作中的一些或全部操作。
在第一相位中的框1002处，所述处理逻辑单元将CDC的传感器单元耦合到比较器的第一输入部，以将比较器的第一输入部充电到第一电压电平。第一CDAC被耦合到比较器的第一输入部。在第二相位中的框1004处，所述处理逻辑单元将CDC的传感器单元耦合到比较器的第二输入部，以将比较器的第二输入部充电到第二电压电平。第二CDAC被耦合到比较器的第二输入部。在一些实施例中，第一电压电平表示第一CDAC的第一电容，并且第二电压电平表示第二CDAC的第二电容。在一些实施例中，第一电压电平表示第一电容，其为第一CDAC的电容、传感器电容和变焦电容之和，而第二电压电平表示第二电容，其为第二CDAC的电容和变焦电容之和。在另外的实施例中，所述处理逻辑单元提供与传感器单元的传感器电容成比例的数字输出。
在另外的实施例中，在第一相位中，所述处理逻辑单元在第一相位内的第一持续时间将第一CDAC耦合到地电位。在第二相位中，所述处理逻辑单元在第二相位内的第二持续时间将第二CDAC耦合到电源电压。
在另外的实施例中，所述处理逻辑单元在第一持续时间内将传感器单元耦合到地电位，并且在第二持续时间内将传感器单元耦合到电源电压。
在另外的实施例中，所述处理逻辑单元在第一持续时间中将变焦电容器耦合到地电位。所述处理逻辑单元在第二持续时间将变焦电容器耦合到电源电压。所述变焦电容器被耦合到传感器单元，所述传感器单元在第一电容范围内操作，并且变焦电容器引起第一电容范围的偏移。换言之，所述变焦电容器可以使得传感器单元在第二电容范围内操作。第二电容范围可以比第一电容范围更窄。
在其他实施例中，所述处理逻辑单元生成控制信号以使得比较器基于所述控制信号来比较第一电压电平和第二电压电平。所述处理逻辑单元生成被添加到所述控制信号的延迟。所述延迟调制数字输出。
在本文中所描述的实施例可以被用于电容感测系统的互电容感测阵列的各种设计中，或者用于自电容感测阵列中。在一个实施例中，所述电容感测系统检测阵列中激活的多个感测元件，并且能够分析相邻感测元件上的信号模式以从实际信号中分离噪声。如受益于本公开的本领域普通技术人员将意识到的那样，在本文中所描述的实施例不与特定电容式感测解决方案相关，并且也能够与包括光学感测解决方案在内的其他感测解决方案一起使用。
在以上描述中，阐述了许多细节。然而，对于受益于本公开的本领域普通技术人员而言将显而易见的是，可以在没有这些特定细节的情况下实践本发明的实施例。在一些情况下，公知的结构和设备以框图形式示出，而不是详细地示出，以便避免模糊描述。
详细描述的一些部分是根据对计算机存储器中的数据位的操作的算法和符号表示来提出的。这些算法描述和表示是数据处理技术领域的技术人员使用的手段，以最有效地将其工作的实质传达给本领域的其他技术人员。这里的算法通常被认为是导致期望结果的一系列自洽的步骤。这些步骤是那些需要对物理量进行物理操纵的步骤。通常，尽管不是必须的，但是这些量采取电或磁信号的形式，其能够被存储、传输、组合、比较和以其他方式操纵。有时，主要出于常用的原因，证明将这些信号称为比特、值、元素、符号、字符、术语、数字等是方便的。
然而，应当记住，所有这些和类似的术语都应当与适当的物理量相关联，并且仅仅是应用于这些量的方便的标签。除非从上述讨论中明确指出，否则应理解，在整个描述中，使用诸如“应用”、“耦合”、“通信”等术语的讨论指代计算系统或类似电子计算设备的动作和过程，其操纵并且将表示为计算系统寄存器和存储器内的物理(例如，电子)量的数据转换为类似地表示为计算系统存储器或寄存器或其他此类信息存储、传输或显示设备内的物理量的其他数据。
在本文中所使用的“示例”或“示例性”用于表示用作示例、实例或说明。本文描述为“示例”或“示例性”的任何方面或设计不一定被解释为比其他方面或设计更优选或有利。相反，使用“示例”或“示例性”一词是为了以具体的方式提出概念。如在本申请中所使用的，术语“或”意在表示包含的“或”而不是排他性的“或”。也就是说，除非另有说明或从上下文中清楚地看出，否则“X包括A或B”意在表示任何自然包含的排列。也就是说，如果X包括A；X包括B；或者X同时包括A和B，则在上述任何一种情况下都满足“X包括A或B”。此外，在本申请和所附权利要求中使用的冠词“一”和“一个”通常应解释为意味着“一个或多个”，除非另有说明或从上下文中明确指向单数形式。此外，除非如此描述，否则通篇使用术语“实施例”或“一个实施例”或“实现方式”或“一个实现方式”并不意味着相同的实施例或实现方式。
在本文中所描述的实施例还可以涉及用于执行本文的操作的装置。该装置可以为所需目的而特别构造，或者它可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可以存储在非暂时性计算机可读存储介质中，例如但不限于任何类型的盘，包括软盘、光盘、CD-ROM和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、闪存或适于存储电子指令的任何类型的介质。术语“计算机可读存储介质”应当被理解为包括存储一组或多组指令的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存和服务器)。术语“计算机可读介质”还应当被理解为包括能够存储、编码或携带供机器执行的一组指令并使机器执行本实施例的任何一个或多个方法的任何介质。因此，术语“计算机可读存储介质”应当被理解为包括但不限于固态存储器、光学介质、磁介质、能够存储供机器执行的一组指令并使机器执行本实施例的任何一个或多个方法的任何介质。
在本文中所提出的算法和显示器与任何特定的计算机或其他装置并不固有地相关。各种通用系统可以与根据本文教导的程序一起使用，或者可以证明构造更专用的装置以执行所需的方法步骤是方便的。各种这些系统所需的结构将从下面的描述中显示出来。此外，不参考任何特定的编程语言来描述本实施例。将理解，可以使用各种编程语言来实现如本文所述的实施例的教导。
为了提供对本发明的若干实施例的良好理解，上述描述阐述了许多特定细节，例如特定系统、组件、方法等的示例。然而，对于本领域的技术人员来说，显而易见的是，本发明的至少一些实施例可以在没有这些特定细节的情况下实施。在其他实例中，为了避免不必要地模糊本发明，不详细描述公知的组件或方法，或者以简单的框图格式给出公知的组件或方法。因此，上述具体细节仅是示例性的。具体实现方式可与这些示例性细节不同，并且仍可预期在本发明的范围内。
应当理解，上述描述旨在说明性而非限制性。在阅读和理解上述描述后，许多其他实施例对于本领域技术人员来说将是显而易见的。因此，本发明的范围应当参考所附的权利要求以及这些权利要求有权享有的等价物的全部范围来确定。

Claims (19)

1.一种电容数字转换器(CDC)，包括：
前端电路，其包括比较器；
第一电容式数模转换器(CDAC)，其被耦合到所述比较器的第一输入部，并且在第一相位中被耦合到传感器单元；以及
第二CDAC，其被耦合到所述比较器的第二输入部，并且在第二相位中被耦合到所述传感器单元，其中，所述前端电路提供数字输出，并且其中，所述数字输出与所述传感器单元的传感器电容成比例。
2.根据权利要求1所述的CDC，其中，所述前端电路包括逻辑电路，所述逻辑电路用于生成与所述第一相位相对应的第一相位信号和与所述第二相位相对应的第二相位信号，其中，所述CDC被配置为：
在所述第一相位中，通过基于所述第一相位信号将所述第一CDAC的电容设置为第一电容，将所述传感器单元选择性地耦合到所述比较器的所述第一输入部，以将所述比较器的所述第一输入部充电到第一电压电平；以及
在所述第二相位中，通过基于所述第二相位信号将所述第二CDAC的电容设置为第二电容，将所述传感器单元选择性地耦合到所述比较器的所述第二输入部，以将所述比较器的所述第二输入部充电到第二电压电平。
3.根据权利要求2所述的CDC，其中，所述前端电路包括逻辑电路，所述逻辑电路包括：
时钟生成器电路，其用于生成时钟信号，并且其中，所述比较器接收所述时钟信号，并且基于所述时钟信号来比较所述第一电压电平和所述第二电压电平；以及
延迟电路，其用于生成被施加到所述时钟信号的时间延迟。
4.根据权利要求3所述的CDC，其中，所述延迟电路是用于延迟所述时钟信号的伪随机序列(PRS)生成器。
5.根据权利要求2所述的CDC，其中，所述前端电路包括逻辑电路，所述逻辑电路用于基于所述第一相位信号来生成第一相位复位信号以及第二相位复位信号，其中，所述CDC被配置为：
在所述第一相位中，响应于所述第一相位复位信号，在所述第一相位内的第一持续时间将所述第一CDAC耦合到地电位；以及
在所述第二相位中，响应于所述第二相位复位信号，在所述第二相位内的第二持续时间将所述第二CDAC耦合到电源电压。
6.根据权利要求5所述的CDC，其中，所述CDC还被配置为：
在所述第一持续时间中，将所述传感器单元耦合到所述地电位；以及
在所述第二持续时间中，将所述传感器单元耦合到所述电源电压。
7.根据权利要求5所述的CDC，还包括被耦合到所述传感器单元和所述第一CDAC的电容器，其中，所述第一CDAC在第一电容范围内操作，并且所述电容器引起所述第一电容范围的偏移。
8.根据权利要求7所述的CDC，其中，所述CDC还被配置为：
在所述第一持续时间中，将所述电容器耦合到所述地电位；以及
在所述第二持续时间中，将所述电容器耦合到所述电源电压。
9.根据权利要求1所述的CDC，还包括地平面，其中，所述传感器单元和所述地平面由相同的信号来驱动。
10.一种方法，包括：
生成与第一相位相对应的第一相位信号；
生成与第二相位相对应的第二相位信号；
在所述第一相位中，通过基于所述第一相位信号将第一电容式数模转换器(CDAC)的电容设置为第一电容，将电容数字转换器(CDC)的传感器单元选择性地耦合到比较器的第一输入部，以将所述比较器的所述第一输入部充电到第一电压电平；
在第二相位中，通过基于所述第二相位信号设置第二CDAC的电容，将所述传感器单元选择性地耦合到所述比较器的第二输入部，以将所述比较器的所述第二输入部充电到第二电压电平，其中，所述第一CDAC和所述第二CDAC分别被耦合到所述比较器的所述第一输入部和所述第二输入部；以及
提供数字输出，其中，所述数字输出与所述传感器单元的传感器电容成比例。
11.根据权利要求10所述的方法，还包括：
生成第一相位复位信号和第二相位复位信号；
在所述第一相位中，响应于所述第一相位复位信号，在所述第一相位内的第一持续时间将所述第一CDAC耦合到地电位；以及
在所述第二相位中，响应于所述第二相位复位信号，在所述第二相位内的第二持续时间将所述第二CDAC耦合到电源电压。
12.根据权利要求所述的方法，还包括：
在所述第一持续时间中，将所述传感器单元耦合到所述地电位；以及
在所述第二持续时间中，将所述传感器单元耦合到所述电源电压。
13.根据权利要求12所述的方法，还包括：
在所述第一持续时间中，将变焦电容器耦合到所述地电位；以及
在所述第二持续时间中，将所述变焦电容器耦合到所述电源电压，其中，所述第一CDAC在第一电容范围内操作，并且所述变焦电容器引起所述第一电容范围的偏移。
14.根据权利要求10所述的方法，还包括：通过所述CDC的前端电路提供与所述传感器单元的传感器电容成比例的数字输出。
15.根据权利要求10所述的方法，还包括：
生成控制信号，以使得所述比较器基于所述控制信号来比较所述第一电压电平和所述第二电压电平；以及
生成被添加到所述控制信号的延迟。
16.一种电容式电源按钮，包括：
传感器单元；
前端电路，其包括比较器和逻辑电路；
第一电容式数模转换器(CDAC)，其被耦合到所述比较器的第一输入部并且被耦合到所述传感器单元；
第二CDAC，其被耦合到所述比较器的第二输入部并且被耦合到所述传感器单元，其中，所述前端电路提供数字输出，并且其中，所述数字输出与所述传感器单元的传感器电容成比例；以及
处理设备。
17.根据权利要求16所述的电容式电源按钮，其中，所述逻辑电路生成第一相位和第二相位，其中，所述处理设备被配置为：
在所述第一相位中，将所述传感器单元耦合到所述比较器的所述第一输入部，以将所述比较器的所述第一输入部充电到第一电压电平，所述第一电压电平表示所述第一CDAC的第一电容；以及
在所述第二相位中，将所述传感器单元耦合到所述比较器的所述第二输入部，以将所述比较器的所述第二输入部充电到第二电压电平，所述第二电压电平表示所述第二CDAC的第二电容。
18.根据权利要求17所述的电容式电源按钮，其中，所述处理设备还被配置为：
在所述第一相位中，在所述第一相位内的第一持续时间将所述第一CDAC耦合到地电位；以及
在所述第二相位中，在所述第二相位内的第二持续时间将所述第二CDAC耦合到电源电压。
19.根据权利要求16所述的电容式电源按钮，还包括地平面，其中，所述传感器单元由驱动信号来驱动，并且所述地平面由所述驱动信号来驱动。
CN202211272478.0A 2021-10-20 2022-10-18 纳米功率架构增强 Pending CN115996056A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/506,542 US20230122233A1 (en) 2021-10-20 2021-10-20 Nano-power architecture enhancements
US17/506,542 2021-10-20

Publications (1)

Publication Number Publication Date
CN115996056A true CN115996056A (zh) 2023-04-21

Family

ID=85982395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211272478.0A Pending CN115996056A (zh) 2021-10-20 2022-10-18 纳米功率架构增强

Country Status (2)

Country Link
US (1) US20230122233A1 (zh)
CN (1) CN115996056A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11823035B2 (en) * 2020-07-07 2023-11-21 Qualcomm Incorporated Power-efficient compute-in-memory pooling

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295140B2 (en) * 2005-07-13 2007-11-13 Texas Instruments Incorporated Oversampling analog-to-digital converter and method with reduced chopping residue noise
US11531424B2 (en) * 2017-09-07 2022-12-20 Cypress Semiconductor Corporation Nano-power capacitance-to-digital converter
US10579193B2 (en) * 2017-12-14 2020-03-03 Cypress Semiconductor Corporation Spatial-frequency-based capacitive motion sensor and method of using the same

Also Published As

Publication number Publication date
US20230122233A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
US11669207B2 (en) Ratio-metric multi-sensing convertor
US20110068810A1 (en) Sensing method and driving circuit of capacitive touch screen
CN111164558B (zh) 电容检测电路、触控芯片及电子设备
US8209139B2 (en) Capacitance evaluation circuit and electronic device using the same
CN102879020B (zh) 用于减小物理参数测量期间的非线性的方法以及用于实现该方法的电子电路
CN109375803B (zh) 一种触摸屏及移动终端
CN108985150B (zh) 电容式图像传感器
US9983246B2 (en) Quasi-differential mutual capacitance measurement
US11294504B2 (en) Oversampled high signal to noise ratio analog front end for touch screen controllers
US8878812B2 (en) Signal processing circuit for electrostatic capacity type touch sensor
CN115996056A (zh) 纳米功率架构增强
US10476521B2 (en) Ratio-metric self-capacitance-to-code convertor
US9923572B2 (en) Delta modulator receive channel for capacitance measurement circuits
US11853498B2 (en) System, method, and apparatus for passive shielding of a capacitive sensing button
JP5723619B2 (ja) タッチパネルの容量検出回路およびそれを用いたタッチパネル入力装置、電子機器
US20210303098A1 (en) Capacitance detection circuit and input device
KR101116182B1 (ko) 정전용량 터치센서
EP3694006B1 (en) Input device
US10224949B1 (en) Shared cycle LSB generation for an array of successive approximation analog-to-digital converters
CN102970039B (zh) 管线式模拟数字转换器及其方法
US11726607B2 (en) Impedance sensing methods
Jung A modified architecture for fingerprint sensor of switched capacitive integrator scheme
CN114325123A (zh) 电容检测电路及相关装置
Liu On-chip Touch Sensor Readout Circuit Using Sigma-delta Modulator Based Capacitance-to-Digital Converter
CN113920551A (zh) 超声波图像传感器及相关电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication