JP3303531B2

JP3303531B2 - 画像表示装置

Info

Publication number: JP3303531B2
Application number: JP15466194A
Authority: JP
Inventors: 豊明畝村
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1994-07-06
Filing date: 1994-07-06
Publication date: 2002-07-22
Anticipated expiration: 2017-07-22
Also published as: JPH0823498A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高精細画像を表示する
薄型画像表示装置に関するものである。

【０００２】

【従来の技術】従来の画像表示装置に用いられる画像表
示素子９の基本的な構造を図９に示して説明する。

【０００３】この表示素子９は後方からアノード側に向
かって順に背面電極１、電子ビーム源としての線陰極
２、電子ビーム引き出し電極３、電子ビーム流制御電極
４、集束電極５、水平偏向電極６、垂直偏向電極７、ス
クリーン板８、等々が配置されて構成されており、これ
らが真空容器の内部に収納されている。

【０００４】電子ビーム源としての線陰極２は水平方向
に線状に分布する電子ビームを発生するように水平方向
に張られており、線陰極２はさらに垂直方向に間隔をも
って複数本（本説明では２イ〜２トの７本のみ示してい
る。）設けられている。本構成では線陰極の間隔は４．
４mm、本数は１９本設けられているものとして、前記線
陰極を２イ〜２ツとする。前記線陰極の間隔は自由に大
きくとることはできず、後述する垂直偏向電極７とスク
リーン板８の間隔により規制されている。これらの線陰
極２の構成として１０〜３０μｍφのタングステン棒の
表面に酸化物陰極材料を塗布している。前記の線陰極は
後述するように、上方の線陰極２イから下方の２ツまで
順番に一定時間ずつ電子ビームを放出するように制御さ
れる。

【０００５】背面電極１は該当する線陰極以外の線陰極
からの電子ビームの発生を抑止すると共に、電子ビーム
をアノード方向のみに押し出す作用もしている。図９で
は真空容器は記してないが、背面電極１を利用して真空
容器と一体となす構造をとることも可能である。電子ビ
ーム引き出し電極３は線陰極２イ〜２ツのそれぞれと対
向する水平方向に一定間隔で多数個並べて設けられた貫
通孔１０を有する導電板１１であり、線陰極２から放出
された電子ビームをその貫通孔１０を通して取り出す。

【０００６】次に制御電極４は線陰極２イ〜２ツのそれ
ぞれと対向する位置に貫通孔１４を有する垂直方向に長
い導電板１５で構成されており、所定間隔を介して水平
方向に複数個並設されている。本構成では１１４本の制
御電極用導電板１５ａ〜１５ｎが設けられている（図９
では８本のみ図示している）。制御電極４は前記電子ビ
ーム引き出し電極３により水平方向に区分された電子ビ
ームのそれぞれの通過量を、映像信号の絵素に対応し
て、しかも後述する水平偏向のタイミングに同期させて
制御している。

【０００７】集束電極５は、制御電極４に設けられた各
貫通孔１４と対向する位置に貫通孔１６を有する導電板
１７で、電子ビームを集束している。

【０００８】水平偏向電極６は、前記貫通孔１６のそれ
ぞれ水平方向の両サイドに沿って垂直方向に複数本配置
された導電板１８、１８′で構成されており、それぞれ
の導電板には水平偏向用電圧が印可されている。各絵素
ごとの電子ビームはそれぞれ水平方向に偏向され、スク
リーン板８上でＲ，Ｇ，Ｂの各蛍光体を順次照射して発
光している。本構成では、電子ビームごとに２トリオ分
偏向している。

【０００９】垂直偏向電極７は、前記貫通孔１６のそれ
ぞれ垂直方向の中間の位置に水平方向に複数本配置され
た導電板１９、１９′で構成されており、垂直偏向用電
圧が印可され、電子ビームを垂直方向に偏向している。
本構成では、一対の電極１９、１９′によって１本の線
陰極から生じた電子ビームを垂直方向に１２ライン分偏
向している。そして２０個で構成された垂直偏向電極７
によって、１９本の線陰極のそれぞれに対応する１９対
の垂直偏向導電体対が構成され、スクリーン板８上に垂
直方向に２２８本の水平走査ラインを描いている。

【００１０】前記に説明したように本構成では水平偏向
電極６、垂直偏向電極７をそれぞれ複数本クシ状に張り
巡らしている。さらに水平、垂直の各偏向電極間の距離
に比べるとスクリーン板８までの距離を長く設定するこ
とにより、小さな偏向量で電子ビームをスクリーン板８
に照射させることが可能となる。これにより水平、垂直
共偏向歪みを少なくすることが出来る。

【００１１】スクリーン板８は図９に示すように、ガラ
ス板２１の裏面に蛍光体２０をストライプ状に塗布して
構成している。また図示していないがメタルバック、カ
ーボンも塗布されている。蛍光体２０は制御電極４の１
つの貫通孔１４を通過する電子ビームを水平方向に偏向
することによりＲ，Ｇ，Ｂの３色の蛍光体対を２トリオ
分照射するように設けられており、垂直方向にストライ
プ状に塗布している。図９において、スクリーン板８に
記入した破線は複数本の線陰極２のそれぞれに対応して
表示される垂直方向の区分を示し、２点鎖線は複数本の
制御電極４の各々に対応して表示される水平方向の区分
を示す。破線、２点鎖線で仕切られた１つの区画の拡大
図を図１０に示す。

【００１２】図１０に示すように、水平方向では２トリ
オ分のＲ，Ｇ，Ｂの蛍光体、垂直方向では１２ライン分
の幅を有している。１区画の大きさは本例では水平方向
１mm、垂直方向４．４mmである。尚図１０ではＲ、Ｇ、
Ｂの各々３色の蛍光体はストライプ状に図示している
が、デルタ状に配置しても良い。ただしデルタ状に配置
したときはそれに適合した水平偏向、垂直偏向波形を印
加する必要がある。

【００１３】また図１０では説明の都合で縦横の寸法比
が実際のスクリーンに表示したイメージと異なってい
る。また本構成では、制御電極４の１つの貫通孔１４に
対してＲ、Ｇ、Ｂの蛍光体が２トリオ分設けられている
が、１トリオ分あるいは３トリオ分以上で構成されてい
ても良い。ただし制御電極４には１トリオ、あるいは３
トリオ以上のＲ、Ｇ、Ｂ映像信号が順次加えられ、それ
に同期して水平偏向をする必要がある。

【００１４】次にこの表示素子９を駆動するための駆動
回路の動作を、図１１を参照して説明する。まず電子ビ
ームをスクリーン板８に照射して表示する駆動部分の説
明を行う。電源回路２２は表示素子９の各電極に所定の
バイアス電圧を印加するための回路で、背面電極１には
Ｖ１、電子ビーム引き出し電極３にはＶ３、集束電極５
にはＶ５、スクリーン板８にはＶ８の直流電圧を印加す
る。

【００１５】パルス発生回路３９は、垂直同期信号Ｖと
水平同期信号Ｈを用いて線陰極駆動パルスを作成し陰極
線駆動回路２６に供給する。図１２にそのタイミング図
を示す。各線陰極２イ〜２マは図１１（イ〜マ）に示す
ように、駆動パルスが高電位の間に電流が流れて加熱さ
れており、駆動パルス（イ〜マ）が低電位の期間に電子
を放出するように加熱状態が保持される。

【００１６】これにより１９本の線陰極２イ〜２ツよ
り、それぞれ低電位の駆動パルス（イ〜ツ）が加えられ
た１２水平走査期間のみ電子が放出される。１画面を構
成するには、上方の線陰極２イから下方の線陰極２ツま
で順次１２走査期間ずつ電位を切り替えて行けば良い。

【００１７】次に偏向部分の説明を行う。偏向電圧発生
回路４０は、ダイレクトメモリアクセスコントローラ
（以下ＤＭＡコントローラと称す）４１、偏向電圧波形
記憶用メモリ（以下偏向メモリと称す）４２、水平偏向
信号発生器４３ｈ、垂直偏向信号発生器４３ｖ等によっ
て構成され、垂直偏向信号ｖ、ｖ’及び水平偏向信号
ｈ、ｈ′を発生する。本構成においては垂直偏向信号に
関して、オーバースキャンを考慮して、１フィールドで
２２８水平走査期間表示している。またそれぞれのライ
ンに対応する垂直偏向位置情報を記憶しているメモリア
ドレスエリアを第１フィールド及び第２フィールドに分
けそれぞれ１組のメモリ容量を有している。

【００１８】表示する際は該当の偏向メモリ４２からデ
ータを読みだして垂直偏向信号発生器４３ｖでアナログ
信号に変換して、垂直偏向電極７に加えている。前記の
偏向メモリ４２に記憶された垂直偏向位置情報は１２水
平走査期間毎にほぼ規則性のあるデータで構成されてお
り、偏向信号に変換された波形もほぼ１２段階の垂直偏
向信号となっているが前記のように２フィールド分のメ
モリ容量を有して、各水平走査線毎に位置を微調整でき
るようにしている。

【００１９】また水平偏向信号に対しては、１水平走査
期間に６段階に電子ビームを水平偏向させる必要性と水
平走査毎に偏向位置を微調整可能なようにメモリを持っ
ている。従って１フレーム間に４５６水平走査期間表示
するとして、４５６×６＝２７３６バイトのメモリが必
要であるが、第１フィールドと第２フィールドのデータ
を共用しているために、実際には１３６８バイトのメモ
リを使用している。表示の際は各水平走査ラインに対応
した偏向情報を前記偏向メモリ４２から読み出して、水
平偏向信号発生器４３ｈでアナログ信号に変換して、水
平偏向電極６に加えている。

【００２０】要約すると、垂直周期のうちの垂直帰線期
間を除いた表示期間に、線陰極２イ〜２ツのうちの低電
位の駆動パルスが印加されている線陰極から放出された
電子ビームは、電子ビーム引出し電極３によって水平方
向に１１４区分に分割され、１１４本の電子ビーム列を
構成している。この電子ビームは、後述するように各区
分毎に制御電極４によって電子ビームの通過量が制御さ
れ、集束電極５によって集束された後、図１２に示すよ
うにほぼ６段階に変化する一対の水平偏向信号ｈ、ｈ′
を加えられた水平偏向電極１８、１８′等により、各水
平表示期間にスクリーン板８のＲ１、Ｇ１、Ｂ１および
Ｒ２、Ｇ２、Ｂ２等の蛍光体に順次、水平表示期間／６
ずつ照射される。

【００２１】かくして、各水平ラインのラスターは１１
４個の各区分毎に電子ビームをＲ１、Ｇ１、Ｂ１および
Ｒ２、Ｇ２、Ｂ２に該当する映像信号によって変調する
ことにより、スクリーン板８の上にカラー画像を表示す
る事ができる。

【００２２】次に電子ビームの変調制御部３０について
説明する。まず図１１において、信号入力端子２３Ｒ、
２３Ｇ、２３Ｂに加えられたＲ、Ｇ、Ｂの各映像信号
は、１１４組のサンプルホールド回路組、３１ａ〜３１
ｎに加えられる。各サンプルホールド組３１ａ〜３１ｎ
はそれぞれＲ１用、Ｇ１用、Ｂ１用、およびＲ２用、Ｇ
２用、Ｂ２用の６個のサンプルホールド回路で構成され
ている。

【００２３】サンプリングパルス発生回路３４は、水平
周期(63.5μsec) のうちの水平表示期間（約 50μsec）
に、前記１１４組のサンプルホールド回路３１ａ〜３１
ｎの各々Ｒ１用、Ｇ１用、Ｂ１用、およびＲ２用、Ｇ２
用、Ｂ２用のサンプルホールド回路に対応する６８４個
（１１４×６）のサンプリングパルスＲａ１〜Ｒｎ２を
順次発生する。前記６８４個のサンプリングパルスがそ
れぞれ１１４組のサンプルホールド回路組３１ａ〜３１
ｎに６個ずつ加えられ、これによって各サンプルホール
ド回路組には、１ラインを１１４個に区分したときのそ
れぞれの２絵素分のＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ
２の各映像信号が個別にサンプリングされホールドされ
る。サンプルホールドされた１１４組のＲ１、Ｇ１、Ｂ
１、Ｒ２、Ｇ２、Ｂ２の映像信号は１ライン分のサンプ
ルホールド終了後に１１４組のメモリ３２ａ〜３２ｎに
転送パルスｔによって一斉に転送され、ここで次の１水
平走査期間保持される。

【００２４】この保持されたＲ１、Ｇ１、Ｂ１、Ｒ２、
Ｇ２、Ｂ２の信号は１１４個のスイッチング回路３５ａ
〜３５ｎに加えられる。スイッチング回路３５ａ〜３５
ｎは、それぞれがＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２
の個別入力端子とそれらを順次切り替えて出力する共通
出力端子とを有する回路により構成されたもので、スイ
ッチングパルス発生回路３６から加えられるスイッチン
グパルスｒ１、ｇ１、ｂ１、ｒ２、ｇ２、ｂ２によって
同時に切り替え制御される。前記スイッチングパルスｒ
１、ｇ１、ｂ１、ｒ２、ｇ２、ｂ２は、各水平表示期間
を６分割して、水平表示期間／６ずつスイッチング回路
３５ａ〜３５ｎを切り替えＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ
２、Ｂ２の各映像信号を時分割して順次出力し、パルス
幅変調回路３７ａ〜３７ｎに供給している。

【００２５】各スイッチング回路３５ａ〜３５ｎの出力
は、１１４組のパルス幅変調（以下ＰＷＭと称す）回路
３７ａ〜３７ｎに加えられ、Ｒ１、Ｇ１、Ｂ１、Ｒ２、
Ｇ２、Ｂ２の各映像信号の大きさに応じてパルス幅変調
され出力される。このパルス幅変調回路３７ａ〜３７ｎ
の出力は電子ビームを変調するための制御信号として表
示素子９の制御電極４の１１４本の導電板１５ａ〜１５
ｎにそれぞれ個別に加えられる。

【００２６】次に水平偏向と表示のタイミングについて
説明する。スイッチング回路３５ａ〜３５ｎにおけるＲ
１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の映像信号の切り替
えと、水平偏向信号発生器４３ｈによる電子ビームＲ
１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の蛍光体への水平偏
向の切り替えタイミングと順序が完全に一致するように
同期制御されている。これにより電子ビームがＲ１蛍光
体に照射されているときには、その電子ビームの照射量
がＲ１制御信号によって制御され、以下Ｇ１、Ｂ１、Ｒ
２、Ｇ２、Ｂ２についても同様に制御されて、各絵素の
Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２各蛍光体の発光が
その絵素のＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の映像
信号によってそれぞれ制御されることとなり、各絵素が
入力の映像信号にしたがって発光表示されるのである。

【００２７】かかる制御が１ライン分の１１４組（各２
絵素ずつ）分同時に実行されて、１ライン２２８絵素の
映像が表示され、さらに１フィールド２２８本のライン
について上方のラインから順次行われて、スクリーン板
８上に画像が表示される。さらに上記の諸動作が入力映
像信号の１フィールド毎に繰り返されて、テレビジョン
信号等がスクリーン板８に表示される。

【００２８】尚、本構成に必要な基本クロックは図１１
に示すパルス発生回路３９から供給されており、水平同
期信号Ｈ、及び垂直同期信号Ｖでタイミングをコントロ
ールしている。

【００２９】

【発明が解決しようとする課題】しかしながら、上記の
ような構成は、通常のＮＴＳＣ方式テレビ放送等の一般
用テレビ放送受信機の画像表示装置として構成されたも
のであり、ＶＧＡやＶＥＳＡ（水平６４０ドット、垂直
４００ライン）の規格のパーソナルコンピュータ用ディ
スプレイとして用いる場合、本方式のＰＷＭの１階調表
示に必要なクロック周波数は、ＮＴＳＣが２８．６３６
ＭＨｚなのに対しＶＧＡで１００ＭＨｚ、ＶＥＳＡで１
２６ＭＨｚが必要となる。従来の回路構成ではこのよう
な高周波数のクロック信号に対応できないという課題が
あった。

【００３０】（注：上記のＶＧＡ方式、ＶＥＳＡ方式の
基準クロック周波数は２５ＭＨｚ、３１．５ＭＨｚであ
る。）

【００３１】

【課題を解決するための手段】上記課題を解決するため
に、本発明の映像信号の画像表示装置は、内部に電子ビ
ームを発生する複数の線陰極、この線陰極から電子ビー
ムを引き出す電子ビーム引出電極、前記電子ビームの流
れを制御する電子ビーム流制御電極、集束電極、前記電
子ビームを水平方向に偏向制御する水平偏向電極、前記
電子ビームを垂直方向に偏向制御する垂直偏向電極を備
えるフェイスプレートと背面電極を有する真空容器と、
前記フェイスプレート内面に形成され電子ビームの突入
により発光する蛍光膜を有する画像表示有効領域を有す
る表示素子と、水平同期信号に基づいて任意周波数の第
１の基準クロック信号を発生する基準クロック発生手段
と、前記第１の基準クロック信号を２分周した位相０度
の第２のクロック信号、それを反転させた位相１８０度
の第３のクロック信号、前記基準クロック信号で前記第
２および第３のクロック信号をサンプリングし前記第２
のクロック信号に対し９０度の位相とした第４のクロッ
ク信号、及び前記第２のクロック信号に対し２７０度の
位相とした第５のクロック信号を発生する４相クロック
発生手段と、１水平期間毎にリセット信号ＬＤを発生さ
せるスイッチングパルス発生部と、前記表示素子上に映
像信号を表示するための信号変調及びその制御を行う複
数の信号処理部とを備え、前記複数の信号処理部の各々
をデジタル変換されたＲ、Ｇ、Ｂの各映像信号を時系列
的にサンプルホールドするサンプルホールド手段と、前
記サンプルホールド手段のデータを１水平同期期間毎に
記憶する記憶手段と、前記記憶手段の内容を順次読み出
す読出手段と、前記リセット信号ＬＤで初期化された
後、前記第２のクロック信号を基準としてカウントダウ
ンされるカウンタと、前記カウンタのビット出力と前記
読み出し手段から出力されたデジタルデータの前記カウ
ンタのビット出力に対応するビット数の上位ビットとを
比較するコンパレータと、前記デジタルデータの上位ビ
ットを除く下位ビットより前記第２〜第５の４種の基準
クロック信号の内の１種を選択するための位相セレクタ
と、前記４相の基準クロック４種から前記位相セレクタ
により選択された基準クロックにより、前記コンパレー
タから出力されるパルス信号をサンプリングしてセット
パルスとして出力するＤフリップフロップと、前記セッ
トパルスにより出力信号を立ち上げるとともに前記リセ
ット信号ＬＤにより出力信号を立ち下げるためのＳＲフ
リップフロップと、前記ＳＲフリップフロップから出力
されるＴＴＬレベルの信号を前記表示素子の駆動レベル
に変換するアンプとから構成し、前記読み出し手段から
のデジタルデータの前記上位ビットを前記ＳＲフリップ
フロップ６９ａのＳにセット信号として入力して出力信
号を立ち上げてパルス幅変調開始タイミング期間を発生
させるとともに、前記リセット信号ＬＤにより出力信号
を立ち下げてパルス幅変調の終了タイミングを発生さ
せ、前記読み出し手段からのデジタルデータを構成する
各データの前記下位ビットに基づき前記４相クロック発
生手段からクロックを選択し前記開始タイミング期間を
４段階で選択し、前記基準クロック信号発生手段と４相
クロック信号発生手段を映像モードの固有の基本クロッ
ク周波数の２倍の周波数対応とすることにより、標準方
式の８倍の高周波を必要とする映像モードの信号を表示
可能としたことを特徴とするものである。

【００３２】さらに水平同期信号Ｈ、垂直同期信号Ｖを
自動的に検出する手段を有することで映像信号のモード
判別を行い必要な基準クロックを得るための分周比を設
定するようにしたことで任意のモードに自動対応できる
手段を有する。

【００３３】

【作用】本発明は上記に示した構成によって本発明で示
した表示素子の特徴を生かし、一部の回路のみ各信号系
の有する基本クロックの倍のクロックに対応し全体を複
雑な回路構成にすることなく薄型で見やすいパーソナル
コンピュータ用のディスプレイが実現できるという極め
て優れた効果を得ることが出来る。

【００３４】

【実施例】以下に本発明の一実施例の画像表示装置につ
いて、図面を参照しながら説明する。図１は、本発明の
画像表示装置のデバイス４７の分解斜視図である。

【００３５】４８は、図９のスクリーン板が１電子ビー
ムあたり蛍光体塗布を２トリオ構成としているものを３
トリオ構成としたスクリーン板、４９は、３トリオ構成
とした蛍光体である。

【００３６】図２に本発明の一実施例の画像表示デバイ
スの蛍光面の拡大図を示す。従来技術として説明した図
１２における水平偏向信号は６段であるのに対して、本
発明では９段となる（図面は省略する）。

【００３７】次に本発明の画像表示装置の駆動手段の動
作について、図３を用いて説明する。

【００３８】５０Ｒ、５０Ｇ、５０ＢはＲＧＢ各々が８
ビットにデジタル化されたＲＧＢ信号、Ｈは水平同期信
号、Ｖは垂直同期信号である。

【００３９】５１は、表示モード（例えばＶＧＡ）の基
本クロックの２倍の周波数を有するクロック信号を発生
する基準クロック発生部、５２は、位相検出を行うＰＤ
(ＰｈａｓｅＤｅｔｅｃｔｏｒ）、５３は、電圧制御
によりクロック信号を発生するＶＣＯ（Ｖｏｌｕｍｅ
ＣｏｎｔｒｏｌＯｓｃｉｌｌａｔｏｒ）、５４は、Ｖ
ＣＯ５３で発生したクロック信号を入力水平同期信号Ｈ
と同じ周波数に分周するための分周器である。

【００４０】５５は、図４に示したように表示モードの
基本クロックの２倍の周波数を有するＣＬＫを２分周
し、位相０度のクロック信号ＣＬＫ０およびＣＫ０と位
相１８０度のクロック信号をＣＬＫ２を発生させ、ＣＬ
Ｋ０とＣＬＫ２をＣＬＫで再サンプリングし位相９０
度、位相２７０度のＣＬＫ１とＣＬＫ３を発生させる４
相クロック発生部である。

【００４１】５６は、水平同期信号Ｈ、垂直同期信号Ｖ
およびＣＫ０より陰極線駆動回路（従来例の陰極線駆動
回路２６とほぼ同等な回路であり図示を省略する）、偏
向系回路（従来例の偏向電圧発生回路４０とほぼ同等な
回路であり図示を省略する）および変調制御回路に必要
な各種パルスを発生させるパルス発生部、５７は、表示
素子４７上に映像信号を表示するための信号変調および
その制御を行い、前記表示素子４７に対して前記表示素
子の駆動レベルに変換された信号を出力する複数の信号
処理部（図ではａ番目の信号処理部５８ａ、ｂ番目の信
号処理部５８ｂおよびｍ番目の信号処理部５８ｍを代表
図示している）および各パルス発生部よりなる変調制御
部である。

【００４２】５８は、各電子ビーム単位で処理を行う信
号処理部、５９は、５０Ｒ、５０Ｇ、５０Ｂに入力され
る各ＲＧＢ信号を水平方向６４０ドット、垂直方向４８
０ラインで表示できるようサンプリングするためのサン
プリングホールドパルスＳＨａ、ＳＨｂ、・・・、ＳＨ
ｍ等とサンプリングホールドしたデータを１水平期間毎
にラッチするためのタイミングパルスＤＬＰを発生させ
るサンプリングパルス発生部である。

【００４３】６０は、ラッチされたデータを１水平期間
内に９個の信号を読み出すためのパルス信号ＭＳＥＬ及
び１水平期間毎に各カウンタ、各種フリップフロップ回
路をリセットするための信号ＬＤを発生させるスイッチ
ングパルス発生部である。

【００４４】図５を用いて信号処理部５８ａ、５８ｂ、
・・・、５８ｍを説明する。図５では代表として信号処
理部５８ａを用いる。

【００４５】ＳＨａ、ＳＨｂ、・・・、ＳＨｍおよびＤ
ＬＰのタイミングチャートを図６に、ＭＳＥＬ、ＬＤの
タイミングチャートを図７に示す。

【００４６】６１ａは、時系列で入力される５０Ｒ、５
０Ｇ、５０Ｂの各信号をサンプリングパルス発生部５９
より発生されるＳＨａにより取り込むサンプルホール
ド、６２ａは、サンプルホールド終了後サンプルホール
ド６１ａに取り込まれたデータを転送パルスＤＬＰで一
水平同期期間保持するメモリ、６３ａは、切り替え信号
ＭＳＥＬによりメモリ６２ａのデータをＲａ１、Ｇａ
１、Ｂａ１、Ｒａ２、Ｇａ２、Ｂａ２、Ｒａ３、Ｇａ
３、Ｂａ３の順で順次選択切り替えして出力する９ＴＯ
１セレクタである。

【００４７】６４ａは、リセット信号ＬＤで初期化され
た後、クロック信号ＣＬＫ０を基準とするカウントダウ
ン方式のカウンタ、６５ａは、９ＴＯ１セレクタ６３ａ
からのデータをタイミングを整合させ取り込む８ビット
レジスタ、６６ａは、カウンタ６４ａの６ビット出力と
８ビットレジスタ６５ａの上位６ビット出力とを比較す
るコンパレータ、６７ａは、８ビットレジスタ６５ａの
下位２ビットより４種の基準クロック信号ＣＬＫ０、Ｃ
ＬＫ１、ＣＬＫ２およびＣＬＫ３の内の１種を選択する
ための位相セレクタ、６８ａはＤフリップフロップであ
り、６ビットコンパレータ６６ａより出力される標準ク
ロック信号ＣＬＫ０の１クロック幅の出力パルスがＤフ
リップフロップにデータとして入力され、位相セレクタ
６７ａより出力される同一周波数の４相の基準クロック
４種のいずれかのクロック信号により前記データをサン
プリングして、Ｄフリップフロップから次段のフリップ
フロップのセットパルスとして出力される。

【００４８】６９ａは、先述のセットパルスによって出
力信号を立ち上げリセット信号ＬＤパルスによって出力
信号を立ち下げるためのＳＲフリップフロップ、７０ａ
は、ＴＴＬレベルの出力を表示素子の駆動レベルに変換
するアンプである。

【００４９】以上の説明を基にして、図８に本発明の第
２の実施例における画像表示装置のブロック図を示し説
明する。図３と同一の番号を有するものは同一の機能を
有するものであり詳細な説明は省略する。

【００５０】７１は、水平同期信号Ｈと垂直同期信号Ｖ
を取り込み同期タイミングを判別し各入力モードを検出
する制御部、７２は、基準クロック信号ＣＬＫの分周比
を書き換え可能な分周器である。

【００５１】制御部７１は、２種の同期信号より入力さ
れている信号の種別を判別し、種別に応じた分周比を分
周器７２に書き込める。このことにより本画像表示装置
はＶＥＳＡ（６４０×４８０）、ＶＧＡ等の水平方向６
４０ドット表示相当の各種の信号に自動的に対応するこ
とができる。

【００５２】８ビットにデジタル化された５０Ｒ、５０
Ｇ、５０ＢのＲＧＢ信号は変調制御部５７に入力され
る。

【００５３】変調制御部５７で用いる各種クロック信号
は以下のように発生する。水平同期信号Ｈをリファレン
スとし基準クロック発生部５１はＰＤ５２、ＶＣＯ５３
および分周器５４より表示モード（例えばＶＧＡ）の固
有の基本クロックの２倍の基準クロックＣＬＫを発生す
る。４相クロック発生部５５は、基準クロックＣＬＫと
それを反転したクロックを各々２分周しさらに各々を表
示モード固有の基準クロックＣＬＫと同一周波数で位相
が０度、９０度、１８０度、２７０度位相が異なるクロ
ック信号ＣＬＫ０、ＣＬＫ１、ＣＬＫ２およびＣＬＫ３
を発生させる。（図４を参照）さらにＣＬＫ０と同一周波数、同一位相のクロック信号
ＣＫ０と水平同期信号Ｈ、垂直同期信号Ｖを用いてパル
ス発生部５６は、線陰極駆動用信号および偏向系回路用
の偏向信号を発生させる。（図は省略する。）さらにＲ
ＧＢの各信号をサンプリングするサンプリングパルスお
よび１水平期間ごとにリセットするためのスイッチング
パルスを発生させる。

【００５４】変調制御部５７では１水平期間単位で表示
素子４８の１区画の単位ごとにＲＧＢの各信号をサンプ
リングし取り込み、次の１水平期間単位中に前述の１区
画の単位ごとに３トリオ分のＲＧＢ信号を読み出し表示
素子４７に出力する。

【００５５】変調制御部５７は、ｍ個の信号処理部５８
ａ〜５８ｍより構成される。信号処理部５８ａを代表と
して説明する。信号制御部５８ａでは、１水平期間ごと
に表示を行う３トリオ、すなわちＲａ１、Ｇａ１、Ｂａ
１、Ｒａ２、Ｇａ２、Ｂａ２、Ｒａ３、Ｇａ３、Ｂａ３
の９個のデータをサンプリングパルス発生部５９からサ
ンプリングパルスＳＨａでサンプルホールド６１ａに取
り込む。同様に信号処理部５８ｂではＲｂ１、Ｇｂ１、
Ｂｂ１、Ｒｂ２、Ｇｂ２、Ｂｂ２、Ｒｂ３、Ｇｂ３、Ｂ
ｂ３のを取り込み、信号処理部５８ｃではＲｃ１、Ｇｃ
１、Ｂｃ１、Ｒｃ２、Ｇｃ２、Ｂｃ２、Ｒｃ３、Ｇｃ
３、Ｂｃ３を取り込む。サンプルホールド６１ａで一連
の時系列的なデータの最後のデータを取り込むと次のタ
イミングでサンプルホールド６１ａのデータは一斉にメ
モリ６２ａに取り込まれる。次の１水平期間で９個のデ
ータは９ｔｏ１セレクタ６３ａによりＭＳＥＬの信号に
より順次８ビットのデータが読み出される。

【００５６】８ビットレジスタ６５ａは、上位６ビット
と下位２ビットを分けて出力する。下位２ビットは、位
相セレクタ６７ａに入力されるＣＬＫ０、ＣＬＫ１、Ｃ
ＬＫ２、ＣＬＫ３の選択を行う。カウンタ６４ａは、ス
イッチングパルス発生部６０からのＬＤ信号でリセット
された後、クロックＣＬＫ０によりカウントを開始す
る。カウンタ６４ａの６ビット出力と８ビットレジスタ
の上位６ビット出力は、６ビットコンパレータ６６ａで
比較される。

【００５７】カウンタ出力値と上位６ビット値が一致す
ると６ビットコンパレータ６６ａは、ＣＬＫ０の１クロ
ック幅のパルスを出力する。Ｄフリップフロップ６８ａ
は、前記６ビットコンパレータ６６ａより出力されたパ
ルスを位相セレクタ６７ａで選択されたＣＬＫ０、ＣＬ
Ｋ１、ＣＬＫ２あるいはＣＬＫ３のいずれかのクロック
を用いてサンプリングする。ここで４階調が確保され
る。１水平期間内に９個の信号を読み出すためのパルス
信号と１水平期間毎に前記カウンタ及びフリップフロッ
プ回路をリセットするリセット信号ＬＤとの関係は、前
記したように図７に示されたタイミングチャートの通り
であり、１水平期間毎に前記セレクタからの９個の信号
は図７に示されたタイミングチャートのように時系列的
に処理される。次にＤフリップフロップ６８ａによりサ
ンプリングされて出力される信号が、ＳＲ（セット・リ
セット）フリップフロップ６９ａのＳ側に入力されるセ
ット信号となり、前記図７に示されたタイミングチャー
トのようにＬＤ信号がＳＲフリップフロップ６９ａのＲ
側に入力されるリセット信号になる。このように１水平
期間毎に前記ＳＲフリップフロップ６９ａのＳに入力さ
れるセット信号により、前記ＳＲフリップフロップ６９
ａの出力Ｑはセットされてハイ信号となり、同様にし
て、１水平期間毎に前記ＳＲフリップフロップ６９ａの
Ｒに入力されるリセット信号により、前記ＳＲフリップ
フロップ６９ａの出力Ｑはリセットされてロー信号とな
る。このように１水平期間毎にセット・リセットされた
信号は、ＰＷＭ信号としてアンプ７０ａを介して出力さ
れる。

【００５８】同様の処理が、信号処理部５８ｂから５８
ｍで行われる。この一連の処理によって１ラインの映像
が表示される。

【００５９】さらに図３の分周器５４に替えて制御部７
１より書き換え可能な（プログラマブル）分周器７２と
したものを図８に示す。このことにより各種の同期信号
に対応することができる。

【００６０】

【発明の効果】以上のように本発明によれば、本発明で
示した表示素子を用いた構成による特徴を生かして、基
準クロック信号発生部と４相クロック発生部のみを映像
モードの固有の基本クロックの周波数の２倍の周波数対
応とするだけで信号処理系の回路全体の周波数を高周波
化することなくＮＴＳＣ方式に比べ約８倍の高周波を必
要とするＶＥＳＡ（６４０×４８０）モードを表示する
ことができるという極めてすぐれた効果を得ることがで
きる。

【００６１】また水平同期信号Ｈ、垂直同期信号Ｖを自
動的に検出する手段を有することで映像信号のモード判
別を行い必要な基準クロックを得るための分周比を設定
するようにしたことで任意のモードに自動対応できると
いう極めて優れた効果を得ることができる。

【００６２】なお説明の容易性から８ビットレジスタ６
５ａを用いたが、本レジスタを含まず９ＴＯ１レジスタ
６３ａから直接出力させた場合も本発明に含まれるのは
言うまでもない。

【図面の簡単な説明】

【図１】本発明の一実施例における画像表示デバイスの
分解斜視図

【図２】本発明の一実施例における画像表示デバイスの
蛍光面の拡大図

【図３】本発明の一実施例における画像表示装置のブロ
ック図

【図４】４相クロックのタイミングチャート

【図５】図３の画像表示装置の詳細ブロック図

【図６】サンプルホールド用信号のタイミングチャート

【図７】図３の画像表示装置の構成を示す詳細ブロック
図

【図８】本発明の一実施例における画像表示装置のブロ
ック図

【図９】従来例である画像表示デバイスの分解斜視図

【図１０】従来例である画像表示デバイスの蛍光面の拡
大図

【図１１】従来例である画像表示デバイスの駆動回路ブ
ロック図

【図１２】従来例である画像表示装置の動作説明のため
の波形図

【符号の説明】

４８スクリーン板４９蛍光体５０Ｒ、５０Ｇ、５０ＢＲＧＢ各々が８ビットにデジ
タル化されたＲＧＢ信号５１基準クロック発生部５２ＰＤ(ＰｈａｓｅＤｅｔｅｃｔｏｒ）５３ＶＣＯ（ＶｏｌｕｍｅＣｏｎｔｒｏｌＯｓｃ
ｉｌｌａｔｏｒ）５４分周器５５４相クロック発生部５６パルス発生部５７変調制御部５８信号処理部５９サンプリングパルス発生部６０スイッチングパルス発生部６１サンプルホールド６２メモリ６３９ＴＯ１セレクタ６４カウンタ６５８ビットレジスタ６６６ビットコンパレータ６７位相セレクタ６８Ｄフリッププロップ６９ＳＲフリップフロップ７０アンプ７１制御部７２分周器Ｈ水平同期信号Ｖ垂直同期信号

Claims

(57)【特許請求の範囲】

【請求項１】内部に電子ビームを発生する複数の線陰
極、この線陰極から電子ビームを引き出す電子ビーム引
出電極、前記電子ビームの流れを制御する電子ビーム流
制御電極、集束電極、前記電子ビームを水平方向に偏向
制御する水平偏向電極、前記電子ビームを垂直方向に偏
向制御する垂直偏向電極を備えるフェイスプレートと背
面電極を有する真空容器と、前記フェイスプレート内面
に形成され電子ビームの突入により発光する蛍光膜を有
する画像表示有効領域を有する表示素子と、水平同期信
号に基づいて任意周波数の第１の基準クロック信号を発
生する基準クロック発生手段と、前記第１の基準クロッ
ク信号を２分周した位相０度の第２のクロック信号、そ
れを反転させた位相１８０度の第３のクロック信号、前
記基準クロック信号で前記第２および第３のクロック信
号をサンプリングし前記第２のクロック信号に対し９０
度の位相とした第４のクロック信号、及び前記第２のク
ロック信号に対し２７０度の位相とした第５のクロック
信号を発生する４相クロック発生手段と、１水平期間毎
にリセット信号ＬＤを発生させるスイッチングパルス発
生部と、前記表示素子上に映像信号を表示するための信
号変調及びその制御を行う複数の信号処理部とを備え、
前記複数の信号処理部の各々をデジタル変換されたＲ、
Ｇ、Ｂの各映像信号を時系列的にサンプルホールドする
サンプルホールド手段と、前記サンプルホールド手段の
データを１水平同期期間毎に記憶する記憶手段と、前記
記憶手段の内容を順次読み出す読出手段と、前記リセッ
ト信号ＬＤで初期化された後、前記第２のクロック信号
を基準としてカウントダウンされるカウンタと、前記カ
ウンタのビット出力と前記読み出し手段から出力された
デジタルデータの前記カウンタのビット出力に対応する
ビット数の上位ビットとを比較するコンパレータと、前
記デジタルデータの上位ビットを除く下位ビットより前
記第２〜第５の４種の基準クロック信号の内の１種を選
択するための位相セレクタと、前記４相の基準クロック
４種から前記位相セレクタにより選択された基準クロッ
クにより、前記コンパレータから出力されるパルス信号
をサンプリングしてセットパルスとして出力するＤフリ
ップフロップと、前記セットパルスにより出力信号を立
ち上げるとともに前記リセット信号ＬＤにより出力信号
を立ち下げるためのＳＲフリップフロップと、前記ＳＲ
フリップフロップから出力されるＴＴＬレベルの信号を
前記表示素子の駆動レベルに変換するアンプとから構成
し、前記読み出し手段からのデジタルデータの前記上位
ビットを前記ＳＲフリップフロップ６９ａのＳにセット
信号として入力して出力信号を立ち上げてパルス幅変調
開始タイミング期間を発生させるとともに、前記リセッ
ト信号ＬＤにより出力信号を立ち下げてパルス幅変調の
終了タイミングを発生させ、前記読み出し手段からのデ
ジタルデータを構成する各データの前記下位ビットに基
づき前記４相クロック発生手段からクロックを選択し前
記開始タイミング期間を４段階で選択し、前記基準クロ
ック信号発生手段と４相クロック信号発生手段を映像モ
ードの固有の基本クロック周波数の２倍の周波数対応と
することにより、標準方式の８倍の高周波を必要とする
映像モードの信号を表示可能としたことを特徴とする画
像表示装置。
【請求項２】水平周波数と垂直周波数より入力映像信
号の規格を判別する判別手段と、前記入力映像信号に応
じて基準クロック信号を任意の分周比に設定する分周比
設定手段を有し、前記分周比設定手段により入力映像信
号に対応する基準クロックを発生させ、任意の規格の映
像信号の画面表示ができるようにしたことを特徴とする
請求項１記載の画像表示装置。